KR20220155474A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220155474A
KR20220155474A KR1020210062120A KR20210062120A KR20220155474A KR 20220155474 A KR20220155474 A KR 20220155474A KR 1020210062120 A KR1020210062120 A KR 1020210062120A KR 20210062120 A KR20210062120 A KR 20210062120A KR 20220155474 A KR20220155474 A KR 20220155474A
Authority
KR
South Korea
Prior art keywords
electrode
contact
layer
reflective
transmission layer
Prior art date
Application number
KR1020210062120A
Other languages
English (en)
Inventor
배성근
박장순
이정현
이현욱
정다솔
허원형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210062120A priority Critical patent/KR20220155474A/ko
Priority to US17/695,665 priority patent/US20220367768A1/en
Priority to CN202210523194.8A priority patent/CN115347014A/zh
Publication of KR20220155474A publication Critical patent/KR20220155474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의하면, 표시 방향으로 광을 발산할 수 있는 표시 장치로서, 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자; 상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴; 상기 발광 소자를 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결하는 제1 컨택 전극 및 제2 컨택 전극; 및 적어도 일부가 상기 제1 뱅크 패턴 상에 배치되는 제1 반사 전극; 을 포함하고, 상기 제1 반사 전극은 제1 투과층 및 제1 반사층을 포함하고, 상기 제1 컨택 전극은 상기 제1 투과층과 동일한 물질을 포함하는 제1 컨택 투과층을 포함하는, 표시 장치가 제공될 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD FOR THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 표시 장치 내 전기적 신호의 신뢰도가 개선되고, 발광 효율이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 표시 방향으로 광을 발산할 수 있는 표시 장치로서, 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극; 평면 상에서 볼 때, 상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자; 상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴; 상기 발광 소자를 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결하는 제1 컨택 전극 및 제2 컨택 전극; 및 적어도 일부가 상기 제1 뱅크 패턴 상에 배치되는 제1 반사 전극; 을 포함하고, 상기 제1 반사 전극은 제1 투과층 및 제1 반사층을 포함하고, 상기 제1 컨택 전극은 상기 제1 투과층과 동일한 물질을 포함하는 제1 컨택 투과층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 반사 전극은 상기 제1 컨택 전극과 물리적으로 이격된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 적어도 일부가 상기 제2 뱅크 패턴 상에 배치되고, 제2 투과층 및 제2 반사층을 포함하는 제2 반사 전극; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 투과층은 상기 제2 투과층과 동일한 물질을 포함하고, 상기 제1 반사층은 상기 제2 반사층과 동일한 물질을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 투과층은, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 어느 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 반사층은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 어느 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 투과층은 상기 제1 반사층과 상기 제1 뱅크 패턴 사이에 배치된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 컨택 투과층의 두께는 상기 제1 투과층의 두께보다 작거나 같은, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연막; 및 적어도 일부가 상기 발광 소자 상에 배치되고, 무기 재료를 포함하는 제2 절연막을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연막; 및 적어도 일부가 상기 발광 소자 상에 배치되고, 유기 재료를 포함하는 제2 절연막을 더 포함하고, 상기 제2 컨택 전극은 제2 컨택 투과층을 포함하고, 상기 제1 컨택 투과층과 상기 제2 컨택 투과층은 서로 동일한 물질을 포함하는, 표시 장치가 제공될 수 있다.
본 발명의 다른 실시예에 의하면, 표시 방향으로 광을 발산할 수 있는 표시 장치로서, 기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자; 상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴; 및 상기 발광 소자를 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결하는 제1 컨택 전극 및 제2 컨택 전극; 을 포함하고, 상기 제1 컨택 전극은, 제1-1 영역 및 제2-1 영역을 포함하고, 상기 제1 컨택 전극은 상기 제1-1 영역 내에서 제1 컨택 투과층을 포함하고, 상기 제2-1 영역 내에서 상기 제1 컨택 투과층과 동일한 물질을 포함하는 제1 투과층 및 상기 제1 투과층 상에 위치하는 제1 반사층을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 컨택 전극은 상기 제1-1 영역 내에서 상기 제1 전극과 전기적으로 연결되고, 상기 제2-1 영역 내에서 상기 제1 뱅크 패턴 상에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제2 컨택 전극은 제1-2 영역 및 제2-2 영역을 포함하고, 상기 제2 컨택 전극은 상기 제1-2 영역 내에서 제2 컨택 투과층을 포함하고, 상기 제2-2 영역 내에서 상기 제2 컨택 투과층과 동일한 물질을 포함하는 제2 투과층 및 상기 제2 투과층 상에 위치하는 제2 반사층을 포함하고, 상기 제1 컨택 투과층은 상기 제1-1 영역 내에서 상기 제1 전극과 전기적으로 연결되고, 상기 제2 컨택 투과층은 상기 제1-2 영역 내에서 상기 제2 전극과 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 의하면, 표시 방향으로 광을 발산할 수 있는 표시 장치의 제조 방법으로서, 기판 상에 서로 이격된 제1 전극 및 제2 전극을 배치하는 단계; 발광 소자를 상기 기판 상에 배치하는 단계; 상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴을 배치하는 단계; 상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 각각의 적어도 일부가 커버되도록 베이스 전극-상기 베이스 전극은 베이스 투과층 및 상기 베이스 투과층 상에 위치한 베이스 반사층을 포함함-을 형성하는 단계; 상기 베이스 반사층의 적어도 일부를 제거하는 단계; 및 상기 베이스 투과층과 동일 공정 내 형성된 컨택 투과층을 포함하고 상기 발광 소자와 상기 제1 전극을 전기적으로 연결하는 제1 컨택 전극을 제공하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 베이스 전극 상에 베이스 포토레지스트층을 형성하는 단계; 및 풀톤 영역 및 하프톤 영역을 포함하는 마스크를 이용하여, 상기 베이스 포토레지스트층에 대한 포토레지스트 공정을 수행하는 단계; 를 더 포함하고, 상기 포토레지스트 공정을 수행하는 단계는, 상기 제1 뱅크 패턴 상에 배치된 제1 반사 전극을 제공하는 단계; 상기 제2 뱅크 패턴 상에 배치된 제2 반사 전극을 제공하는 단계; 상기 발광 소자와 전기적으로 연결된 미식각 컨택 전극을 제공하는 단계; 상기 제1 반사 전극 및 상기 제2 반사 전극 상에 배치된 제1 포토레지스트층을 형성하는 단계; 및 상기 미식각 컨택 전극 상에 배치된 제2 포토레지스트층을 형성하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 반사 전극 및 상기 제2 반사 전극의 위치는 상기 풀톤 영역의 위치에 대응하고, 상기 미식각 컨택 전극의 위치는 상기 하프톤 영역의 위치에 대응하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제2 포토레지스트층을 제거하는 단계; 를 더 포함하고, 상기 제2 포토레지스트층을 제거하는 단계는, 상기 미식각 컨택 전극의 적어도 일부를 노출하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 반사 전극을 제공하는 단계는, 제1 투과층 및 상기 제1 투과층 상에 위치한 제1 반사층을 제공하는 단계; 를 포함하고, 상기 미식각 컨택 전극을 제공하는 단계는, 상기 컨택 투과층 및 상기 컨택 투과층 상에 위치한 컨택 반사층을 제공하는 단계; 를 포함하고, 상기 제1 컨택 전극을 제공하는 단계는, 상기 미식각 컨택 전극을 제공하는 단계 이후 상기 컨택 반사층을 제거하여 상기 컨택 투과층의 적어도 일부를 노출하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴을 배치하는 단계는, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계 이후에 수행되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 제1 전극과 상기 제1 반사 전극은 물리적으로 이격되고, 상기 제1 컨택 전극의 상기 컨택 투과층은 상기 제1 전극과 상기 발광 소자를 전기적으로 연결하는, 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 저항 편차의 발생이 방지될 수 있는 반사 전극 구조가 구현되어, 표시 장치 내 전기적 신호의 신뢰도가 개선되면서도, 발광 효율이 향상된 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 4는 제1 실시예에 따른 화소의 평면도이다.
도 5는 도 4의 Ⅰ~Ⅰ에 따른 단면도이다.
도 6은 반사 전극 및 제1 컨택 전극의 적층 구조를 나타낸 단면도이다.
도 7은 제2 실시예에 따른 화소를 나타낸 평면도이다.
도 8은 도 7의 Ⅱ~Ⅱ’에 따른 단면도이다.
도 9는 제3 실시예에 따른 화소를 나타낸 평면도이다.
도 10은 도 9의 Ⅲ~Ⅲ’에 따른 단면도이다.
도 11 내지 도 15, 도 17 내지 도 21은 표시 장치의 제조 방법의 공정 단계 별 단면도들이다.
도 16은 표시 장치의 제조 방법의 공정 중 컨택 반사층이 제거되는 공정을 나타낸 단면도이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다. 이하에서는, 도 1 내지 도 21을 참조하여, 실시예에 따른 표시 장치 및 그 제조 방법에 관하여 설명한다.
도 1 및 도 2에는 실시예에 따른 표시 장치에 포함되는 발광 소자(LD)가 도시되었다. 도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 기둥형 발광 소자(LD)를 도시하였으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다. 이하에서는, 설명의 편의상, 발광 소자(LD)가 기둥 형상을 가지는 실시예를 기준으로 서술한다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 길이(L) 방향을 따라 순차적으로 적층된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다.
실시예에 따르면, 발광 소자(LD)는 기둥 형상을 가질 수 있다. 기둥 형상은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄할 수 있으며, 그 단면의 형상이 특별히 한정되지는 않는다.
실시예에 따르면, 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 일 예로, 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale)의 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되지 않는다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 활성층(12)의 위치는 발광 소자(LD)의 종류에 따라 다양하게 변경될 수 있다.
활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따르면, 발광 소자(LD)는 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 단일막 혹은 이중막으로 형성될 수 있으나, 이에 한정되지 않고, 복수의 막으로 구성될 수 있다.
실시예에 따르면, 절연막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연막(INF)은 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2)에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단을 노출할 수 있다.
실시예에 따르면, 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 절연막(INF)은 발광 소자(LD)의 전기적 안정성을 확보할 수 있다. 또한, 다수의 발광 소자(LD)들이 서로 밀접하여 배치되어 있는 경우에도 발광 소자(LD)들의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및/또는 이들을 감싸는 절연막(INF) 외 추가적인 구성을더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다. 일 예로, 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에는 각각 컨택 전극층이 더 배치될 수 있다.
도 3은 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3에서는, 도 1 및 도 2를 참조하여 설명한 발광 소자(LD)를 광원으로 이용하는 표시 장치에 관하여 설명한다.
실시예에 따른 표시 장치는 광을 발산하도록 구성된다. 일 예에 따르면, 실시예에 따른 표시 장치는 표시 방향(일 예로, 제3 방향(DR3))으로 광을 발산(혹은 제공)할 수 있다.
이하에서는, 설명의 편의상 실시예에 따른 표시 장치에 구비되는 표시 패널(PNL)을 중심으로 설명한다.
표시 패널(PNL)은, 발광 소자(LD)를 포함하는 화소(PXL)를 포함할 수 있다. 편의상, 도 3에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 도면에 도시되지 않았으나, 구동 회로부(일 예로, 주사 구동부, 데이터 구동부), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 3을 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 일 예에 따르면, 화소(PXL)는 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)를 포함할 수 있다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 실시예에 따르면, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 하지만 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
표시 패널(PNL)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 각종 배선들, 패드들, 및/또는 내장 회로부가 배치될 수 있다. 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소(PXL)들이 배치될 수 있다. 예를 들어, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소(PXL1), 제2 색의 광을 방출하는 제2 화소(PXL2), 및 제3 색의 광을 방출하는 제3 화소(PXL3)가 배열될 수 있다.
실시예에 따르면, 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 서브 화소일 수 있다. 예를 들어, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있다. 다만, 각각의 상기 화소 유닛을 구성하는 화소(PXL)들의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
화소(PXL)는 적어도 하나의 광원을 포함할 수 있다. 상기 광원은 제어 신호(일 예로, 스캔 신호 및 데이터 신호) 및 전원에 의해 구동될 수 있다. 실시예에 따르면, 상기 광원은 도 1 및 도 2를 참조하여 상술한 발광 소자(LD)일 수 있다.
실시예에 따르면, 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
이하에서는 도 4 내지 도 10을 참조하여 실시예에 따른 표시 장치에 포함된 화소(PXL)에 관하여 설명한다.
도 4 내지 도 6은 제1 실시예에 따른 화소(PXL)를 나타낸 도면이다. 도 7 및 도 8은 제2 실시예에 따른 화소(PXL)를 나타낸 도면이다. 도 9 및 도 10은 제3 실시예에 따른 화소(PXL)를 나타낸 도면이다.
먼저 도 4 내지 도 6을 참조하여 제1 실시예에 따른 화소(PXL)에 관하여 설명한다.
도 4는 제1 실시예에 따른 화소의 평면도이다. 도 4에 도시된 화소(PXL)는 도 3을 참조하여 상술한 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 도 5는 도 4의 Ⅰ~Ⅰ에 따른 단면도이다.
도 4를 참조하면, 화소(PXL)는 제1 전극(ELT1), 제2 전극(ELT2), 발광 소자(LD), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 반사 전극(REL)을 포함할 수 있다. 일 예에 따르면, 반사 전극(REL)은 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)을 포함할 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 서로 이격되어 발광 소자(LD)가 배치될 수 있는 사로 영역이 정의될 수 있다. 일 예로, 제1 전극(ELT1)의 적어도 일부는 제2 방향(DR2)으로 연장하고, 제2 전극(ELT2)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(ELT2)의 적어도 일부는 제2 방향(DR2)으로 연장하고, 제1 전극(ELT1)과 제1 방향(DR1)으로 이격될 수 있다. 이 때, 제1 방향(DR1)과 제2 방향(DR2)은 서로 비평행(혹은 수직)할 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 발광 소자(LD)에 대한 정렬 전극으로 기능할 수 있다. 예를 들어, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에는 전계가 형성되어, 발광 소자(LD)들은 상기 전계에 기초하여 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배열될 수 있다. 일 실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 평면 상에서 볼 때, 발광 소자(LD)와 비중첩할 수 있다.
실시예에 따르면, 제1 전극(ELT1)은 제1 컨택부(CNT1)를 통하여 타 배선(일 예로, 브릿지 패턴(도 5의 'BRP' 참조))과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제2 컨택부(CNT2)를 통하여 타 배선(일 예로, 전원선(도 5의 'PL' 참조)과 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 전극(ELT1)은 제1 뱅크 패턴(BNP1) 상에 배치되지 않을 수 있다. 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2) 상에 배치되지 않을 수 있다. 예를 들어, 제1 전극(ELT1)과 제2 전극(ELT2)은 보호막(도 5의 'PSV' 참조) 상에 평탄하게 배열될 수 있다.
실시예에 따르면, 발광 소자(LD)들은 병렬 구조로 배열될 수 있다. 다만, 발광 소자(LD)들의 배열 구조는 이에 한정되지 않는다.
실시예에 따르면, 발광 소자(LD)의 적어도 일부는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이 영역으로 정의되는 사로 영역에 배치될 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 컨택 전극(CNE1)을 통하여 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 발광 소자(LD)는 제2 컨택 전극(CNE2)을 통하여 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 컨택 전극(CNE1)을 통하여 제공된 전기적 신호와 제2 컨택 전극(CNE2)을 통하여 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
실시예에 따르면, 제1 반사 전극(REL1)은 제1 컨택 전극(CNE1)에 인접하여 배치될 수 있다. 제1 반사 전극(REL1)은 제1 컨택 전극(CNE1)과 제1 방향(DR1)을 따라 이격될 수 있다.
실시예에 따르면, 제1 반사 전극(REL1)의 적어도 일부는 제1 뱅크 패턴(BNP1) 상에 배치될 수 있다.
실시예에 따르면, 제1 반사 전극(REL1)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 중첩할 수 있다. 제1 반사 전극(REL1)은 평면 상에서 볼 때, 제1 컨택 전극(CNE1)과 비중첩할 수 있다.
실시예에 따르면, 제2 반사 전극(REL2)은 제2 컨택 전극(CNE2)에 인접하여 배치될 수 있다. 제2 반사 전극(REL2)은 제2 컨택 전극(CNE2)과 제1 방향(DR1)을 따라 이격될 수 있다.
실시예에 따르면, 제2 반사 전극(REL2)의 적어도 일부는 제2 뱅크 패턴(BNP2) 상에 배치될 수 있다.
실시예에 따르면, 제2 반사 전극(REL2)의 적어도 일부는 평면 상에서 볼 때, 제2 전극(ELT2)과 중첩할 수 있다. 제2 반사 전극(REL2)은 평면 상에서 볼 때, 제2 컨택 전극(CNE2)과 비중첩할 수 있다.
실시예에 따르면, 제1 반사 전극(REL1), 제1 컨택 전극(CNE1), 및 제2 반사 전극(REL2)은 동일 공정 내 형성될 수 있다. 이에 관한 상세한 내용은 도 11 내지 도 18을 참조하여 후술한다.
도 5에는, 제1 실시예에 따른 화소(PXL)에 관하여 도시되었다.
도 5를 참조하면, 화소(PXL)는 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 화소(PXL)의 기저면을 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판일 수 있다. 일 예에 따르면, 기판(SUB)은 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있으나, 특정 예시에 한정되지 않는다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 일 예에 따르면, 화소 회로부(PCL)는 버퍼막(BFL), 백 게이트 전극(BGE), 트랜지스터(Tr), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원선(PL), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 및 보호막(PSV)을 포함할 수 있다.
실시예에 따르면, 버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
실시예에 따르면, 백 게이트 전극(BGE)은 기판(SUB) 상에 배치될 수 있다. 백 게이트 전극(BGE)은 평면 상에서 볼 때 게이트 전극(GE)과 중첩할 수 있다.
실시예에 따르면, 트랜지스터(Tr)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(Tr)는 구동 트랜지스터일 수 있다. 트랜지스터(Tr)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
실시예에 따르면, 액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 액티브층(ACT)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
실시예에 따르면, 액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
실시예에 따르면, 게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다.
실시예에 따르면, 게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 게이트 절연막(GI)은 유기 재료를 포함할 수도 있다.
실시예에 따르면, 제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
실시예에 따르면, 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 소스 전극이고, 제2 트랜지스터 전극(TE2)은 드레인 전극일 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 층간 절연막(ILD2)은 유기 재료를 포함할 수도 있다.
실시예에 따르면, 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다.
실시예에 따르면, 전원선(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원선(PL)은 제2 컨택부(CNT2)를 통해 제2 전극(ELT2)과 연결될 수 있다.
실시예에 따르면, 보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP) 및 전원선(PL)을 커버할 수 있다. 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원선(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 제1 뱅크 패턴(BNP1), 제2 뱅크 패턴(BNP2), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 반사 전극(REL1), 제2 반사 전극(REL2), 및 제3 절연막(INS3)을 포함할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 일 예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 평면 상에서 볼 때, 서로 비중첩할 수 있다.
실시예에 따르면, 제1 전극(ELT1)은 제1 컨택부(CNT1)를 통하여 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제2 컨택부(CNT2)를 통하여 전원선(PL)과 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 동일 공정 내 형성될 수 있다. 일 예로, 제1 전극(ELT1)과 제2 전극(ELT2)은 동일한 물질을 포함할 수 있다.
실시예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 전극(ELT1)과 제2 전극(ELT2)은 Al 또는 Ag을 포함하지 않을 수 있다.
실시예에 따르면, 제1 전극(ELT1)을 통해 제1 전기적 신호가 제공되고, 제2 전극(ELT2)을 통해 제2 전기적 신호가 제공될 수 있다. 이 때, 상기 제1 전기적 신호 및 상기 제2 전기적 신호는 전계를 형성하고, 발광 소자(LD)는 형성된 상기 전계에 기초하여 배열될 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 일 예에 따르면, 제1 절연막(INS1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 어느 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 화소(PXL)의 발광 영역을 정의하는 구조물일 수 있다. 일 예에 따르면, 상기 발광 영역은 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)에 둘러싸인 영역으로 정의될 수 있다.
실시예에 따르면, 제1 뱅크(BNK1)와 제2 뱅크(BNK2)는 발광 소자(LD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출될 수 있다. 일 예에 따르면, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 유기 재료 및/또는 무기 재료를 포함할 수 있다.
제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 보호막(PSV) 상에 배치될 수 있다. 일 예에 따르면, 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 제1 절연막(INS1) 상에 배치될 수 있다.
실시예에 따르면, 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 발광 소자(LD)의 상기 표시 방향으로 돌출될 수 있다.
실시예에 따르면, 제1 뱅크 패턴(BNP1) 상에는 제1 반사 전극(REL1)이 배치되고, 제2 뱅크 패턴(BNP2) 상에는 제2 반사 전극(REL2)이 배치될 수 있다. 이에 따라, 제1 반사 전극(REL1)과 제2 반사 전극(REL2)은 발광 소자(LD)으로부터 발산된 광을 반사하여, 화소(PXL)의 발광 효율을 개선할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)에 의해 정의되는 사로 영역에 배치될 수 있다.
실시예에 따르면, 발광 소자(LD)의 일 단부는 제1 전극(ELT1)을 향하도록 배치되고, 발광 소자(LD)의 타 단부는 제2 전극(ELT2)을 향하도록 배치될 수 있다.
실시예에 따르면, 발광 소자(LD)의 일 단부는 제1 컨택 전극(CNE1)과 연결될 수 있다. 발광 소자(LD)의 타 단부는 제2 컨택 전극(CNE2)과 연결될 수 있다.
제2 절연막(INS2)의 적어도 일부는 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)의 적어도 일부는 발광 소자(LD)의 활성층(12)과 중첩할 수 있다.
실시예에 따르면, 제2 절연막(INS2)의 적어도 일부는 제조 공정 중 발광 소자(LD)의 배면 상에 제공되어, 제1 절연막(INS1)의 단차로 인해 정의되는 캐비티(혹은 그루브)를 채울 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 무기 재료를 포함할 수 있다.
제1 컨택 전극(CNE1)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1)은 제1 컨택홀(CH1)을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제2 컨택 전극(CNE2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 일 예에 따르면, 제2 컨택 전극(CNE2)은 제2 컨택홀(CH2)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 투명 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 각각 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 어느 하나를 포함할 수 있다. 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)의 상세한 구조는 도 6을 참조하여 후술한다.
실시예에 따르면, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 서로 상이한 공정 내에서 형성될 수 있다. 일 예로, 제1 컨택 전극(CNE1)이 패터닝된 이후, 제2 컨택 전극(CNE2)이 패터닝될 수 있다.
제1 반사 전극(REL1)은 제1 뱅크 패턴(BNP1) 상에 배치될 수 있다. 제2 반사 전극(REL2)은 제2 뱅크 패턴(BNP2) 상에 배치될 수 있다.
실시예에 따르면, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)은 반사성 물질을 포함할 수 있다. 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)은 발광 소자(LD)로부터 발산된 광을 반사할 수 있다.
실시예에 따르면, 제1 반사 전극(REL1)은 제1 전극(ELT1)과 직접적으로(혹은 물리적으로) 연결되지 않을 수 있다. 일 예로, 제1 반사 전극(REL1)과 제1 전극(ELT1)은 서로 물리적으로 이격될 수 있다.
실시예에 따르면, 제2 반사 전극(REL2)은 제2 전극(ELT2)과 직접적으로(혹은 물리적으로) 연결되지 않을 수 있다. 일 예로, 제2 반사 전극(REL2)과 제2 전극(ELT2)은 서로 물리적으로 이격될 수 있다.
본 실시예에 의하면, 발광 소자(LD)에 대한 반사 격벽으로 기능하도록 마련된 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)이 제1 전극(ELT1) 및 제2 전극(ELT2)과 물리적으로 이격되어, 표시 장치 내 전기적 신호의 신뢰도가 개선될 수 있다.
일 예에 따르면, 실험적으로 제1 전극(ELT1)이 제1 뱅크 패턴(BNP1) 상에 배치되어 반사 격벽으로 기능하는 경우, 반사성 확보를 위해 반사성 물질, 일 예로 Al 계열의 물질을 포함할 필요성이 있다. 하지만, 제1 전극(ELT1)은 반사 격벽으로 기능하는 것에 덧붙여, 발광 소자(LD)의 발광을 위한 전기적 신호의 이동 경로로 기능하게 된다. 이 때, 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하기 위한 제1 컨택 전극(CNE1)이 제1 전극(ELT1)과 연결되어야 한다. 하지만, 제1 전극(ELT1)이 반사성 물질(일 예로, Al 계열의 물질)을 포함하는 경우, 제1 전극(ELT1)과 제1 컨택 전극(CNE1)이 서로 물리적으로 연결(혹은 접촉)되는 지점(일 예로, 컨택홀 인접 영역)에서 저항 편차가 발생되어, 전기적 신호의 신뢰도가 저감될 수 있다.
하지만, 본 실시예에 따르면, 제1 전극(ELT1)이 반사 격벽으로 기능하는 것이 필수적으로 요구되지 않는 구조가 마련될 수 있다. 이에 따라, 전극 구조들 간 연결로 인한 저항 편차가 방지되고, 실시예에 따른 표시 장치에 관한 전기적 신호의 신뢰도가 증대될 수 있다.
계속하여 도 5를 참조하면, 제3 절연막(INS3)은 제1 컨택 전극(CNE1), 제1 반사 전극(REL1), 및/또는 제2 절연막(INS2) 상에 배치될 수 있다. 제3 절연막(INS3)은 제2 컨택 전극(CNE2)이 배치되는 영역에는 패터닝되지 않을 수 있다. 예를 들어, 제3 절연막(INS3)과 제2 컨택 전극(CNE2)은 평면 상에서 볼 때, 중첩하지 않을 수 있다.
다만, 화소(PXL)의 구조는 상술된 예시에 한정되지 않는다. 실시예에 따라, 화소(PXL)는 제2 컨택 전극(CNE2) 및 제2 반사 전극(REL2) 상에 배치된 추가 절연막을 더 포함할 수 있으며, 표시 소자부(DPL)의 개별 구성들에 의해 정의되는 단차를 상쇄하는 평탄화막을 더 포함할 수 있다.
이하에서는, 도 6을 도 5에 결부하여, 반사 전극(REL) 및 제1 컨택 전극(CNE1)의 구조에 관하여 설명한다. 도 6은 반사 전극 및 제1 컨택 전극의 적층 구조를 나타낸 단면도이다. 도 6에 도시된 반사 전극(REL)은 제1 반사 전극(REL1) 및/또는 제2 반사 전극(REL2)일 수 있다.
반사 전극(REL)은 투과층(322) 및 반사층(324)을 포함할 수 있다. 반사층(324)은 투과층(322) 상에 배치될 수 있다. 제1 반사 전극(REL1) 및 제2 반사 전극(REL2) 각각은 투과층(322) 및 반사층(324)을 포함할 수 있다.
일 예에 따르면, 제1 반사 전극(REL1)의 투과층(322)은 제1 투과층으로 지칭되며, 제2 반사 전극(REL2)의 투과층(322)은 제2 투과층으로 지칭될 수 있다. 제1 반사 전극(REL1)의 반사층(324)은 제1 반사층으로 지칭되며, 제2 반사 전극(REL2)의 반사층(324)은 제2 반사층으로 지칭될 수 있다.
실시예에 따르면, 투과층(322)은 투과 성질을 가질 수 있다. 투과층(322)은 적어도 하나의 투과 물질층을 포함할 수 있다. 일 예로, 투과층(322)은 반사층을 포함하지 않을 수 있다. 여기서, 상기 투과 성질은 광이 제공될 경우, 미리 정해진 수치 이상 투과하는 성질을 의미할 수 있다. 일 예에 따르면, 상기 투과 성질은 70% 내지 80% 이상의 투과도를 의미할 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 투과층(322)은 상술한 바와 같이, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 어느 하나를 포함할 수 있다.
실시예에 따르면, 반사층(324)은 반사 성질을 가질 수 있다. 반사층(324)은 적어도 하나의 반사 물질층을 포함할 수 있다. 일 예로, 반사층(324)은 단일의 반사층 혹은 복수의 반사층으로 구성될 수 있다. 여기서, 상기 반사 성질은, 광이 제공될 경우 제공된 광의 적어도 일부를 반사하는 성질을 의미할 수 있다.
실시예에 따르면, 반사층(324)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 어느 하나를 포함할 수 있다. 다만, 상술된 예시에 한정되지 않으며, 반사층(324)은 공지된 반사성 물질을 포함할 수 있다.
실시예에 따르면, 투과층(322)은 반사층(324)보다 제1 뱅크 패턴(BNP1)에 인접하여 배치될 수 있다. (도 5 참조) 투과층(322)은 제1 뱅크 패턴(BNP1)과 반사층(324) 사이에 배치될 수 있다. 반사층(324)은 기판(SUB)에 대하여 투과층(322)보다 멀리 이격될 수 있다.
실시예에 따르면, 반사층(324)의 일면은 투과층(322)과 접하고, 반사층(324)의 타면은 노출될 수 있다. 일 예로, 반사층(324)의 타면에는 별도의 투과층(322)이 배치되지 않을 수 있다.
다만 실시 형태에 따라, 반사층(324)의 타면에는 별도의 투과층(322)이 추가적으로 배치될 수 있다. 본 실시예에 의하면, 반사층(324)의 일면 및 타면에 각각 투과층(322)이 배치될 수 있다.
결국, 실시예에 따르면 반사 전극(REL)은 적어도 반사층(324)을 포함하는 구조를 가질 수 있고, 발광 소자(LD)로부터 제공된 광은 반사층(324)에 의해 반사될 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)은 투과 성질을 가질 수 있다. 제1 컨택 전극(CNE1)은 상기 투과 성질을 가지는 컨택 투과층(332)을 포함할 수 있다. 제1 컨택 전극(CNE1)은 반사 물질층을 포함하지 않을 수 있다. 일 예에 따르면, 컨택 투과층(332)은 상술한 바와 같이, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 어느 하나를 포함할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1), 제1 반사 전극(REL1), 및 제2 반사 전극(REL2)은 동일 공정 내 형성된 층을 포함할 수 있다. 예를 들어, 투과층(322)과 컨택 투과층(332)은 서로 동일 공정 내 형성될 수 있다. 투과층(322)과 컨택 투과층(332)은 동일 시점에 패터닝될 수 있다. 예를 들어, 투과층(322)은 컨택 투과층(332)과 동일한 물질을 포함할 수 있다.
실시예에 따르면, 반사층(324)과 동일 공정내 형성된 전극 패턴(일 예로, 컨택 반사층(도 16의 '334' 참조))이 컨택 투과층(332) 상에는 형성된 이후, 별도 공정을 통해 제거될 수 있다. 일 예에 따르면, 투과층(322)의 두께는 컨택 투과층(332)의 두께보다 크거나 같을 수 있다.
실시예에 따르면, 제1 반사 전극(REL1)의 투과층(322)과 제2 반사 전극(REL2)의 투과층(322)은 서로 동일한 공정 내 형성되어, 동일한 물질을 포함할 수 있다. 제1 반사 전극(REL1)의 반사층(324)과 제2 반사 전극(REL2)의 반사층(324)은 서로 동일한 공정 내 형성되어, 동일한 물질을 포함할 수 있다.
이하에서는 또 다른 실시예에 따른 화소(PXL)에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 생략하거나 그 설명을 간략히 한다.
먼저 도 7 및 도 8을 참조하여 제2 실시예에 따른 화소(PXL)에 관하여 설명한다. 도 7은 제2 실시예에 따른 화소를 나타낸 평면도이다. 도 8은 도 7의 Ⅱ~Ⅱ'에 따른 단면도이다.
제2 실시예에 따른 화소(PXL)는, 제1 컨택 전극(CNE1)이 도 5를 참조하여 상술한 제1 반사 전극(REL1)에 통합되어, 단일 구성으로 제공되고, 제2 컨택 전극(CNE2)이 도 5를 참조하여 상술한 제2 반사 전극(REL2)에 통합되어, 단일 구성으로 제공되는 측면에서, 제1 실시예에 따른 화소(PXL)와 상이할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)의 적어도 일부는 발광 소자(LD)와 연결되고, 또 다른 적어도 일부는 제1 뱅크 패턴(BNP1) 상에 배치될 수 있다. 제2 컨택 전극(CNE2)의 적어도 일부는 발광 소자(LD)와 연결되고, 또 다른 적어도 일부는 제2 뱅크 패턴(BNP2) 상에 배치될 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)은 제1-1 영역(412) 및 제2-1 영역(422)을 포함할 수 있다. 제1 컨택 전극(CNE1)은 제1-1 영역(412)에서 컨택 투과층(332)을 포함할 수 있다. 제1 컨택 전극(CNE1)은 제2-1 영역(422)에서 투과층(322) 및 반사층(324)을 포함할 수 있다.
실시예에 따르면, 제1 컨택홀(CH1)은 제1-1 영역(412) 내에 배치될 수 있다. 이에 따라, 제1 전극(ELT1)은 반사층(324)과의 직접적인(혹은 물리적인) 연결없이, 제1 컨택 전극(CNE1)에 전기적으로 연결될 수 있다.
실시예에 따르면, 제2 컨택 전극(CNE2)은 제1-2 영역(414) 및 제2-2 영역(424)을 포함할 수 있다. 제2 컨택 전극(CNE2)은 제1-2 영역(414)에서 컨택 투과층(332)을 포함할 수 있다. 제2 컨택 전극(CNE2)은 제2-2 영역(424)에서 투과층(322) 및 반사층(324)을 포함할 수 있다.
일 예에 따르면, 제1 컨택 전극(CNE1)의 컨택 투과층(332)은 제1 컨택 투과층으로 지칭되고, 제2 컨택 전극(CNE2)의 컨택 투과층(332)은 제2 컨택 투과층으로 지칭될 수 있다.
실시예에 따르면, 제2 컨택홀(CH2)은 제1-2 영역(414) 내에 배치될 수 있다. 이에 따라, 제2 전극(ELT2)은 반사층(324)과의 직접적인(혹은 물리적인) 연결없이, 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 각각 제1-1 영역(412) 및 제1-2 영역(414)에서 광을 투과하도록 구성되어, 발광 소자(LD)로부터 발산되는 광을 투과시킬 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 각각 제2-1 영역(422) 및 제2-2 영역(424) 내에서 각각 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2) 상에 배치되어 광을 반사하도록 구성될 수 있고, 이에 따라, 발광 소자(LD)로부터 발산된 광을 표시 방향으로 반사시킬 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 동일 공정 내 형성될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)은 동일한 물질을 포함하는 층을 포함할 수 있다. 제1 컨택 전극(CNE1)의 컨택 투과층(332)과 제2 컨택 전극(CNE2)의 컨택 투과층(332)은 서로 동일 공정 내 패터닝되어, 동일한 물질을 포함할 수 있다.
다음으로 도 9 및 도 10을 참조하여 제3 실시예에 따른 화소(PXL)에 관하여 설명한다. 도 9는 제3 실시예에 따른 화소를 나타낸 평면도이다. 도 10은 도 9의 Ⅲ~Ⅲ'에 따른 단면도이다.
도 9 및 도 10을 참조하면, 제3 실시예에 따른 화소(PXL)는 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 제1 반사 전극(REL1), 및 제2 반사 전극(REL2) 각각은 서로 동일한 공정 내 형성된 층을 포함한다는 점에서, 제1 실시예에 따른 화소(PXL)와 상이하다.
실시예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 각각의 컨택 투과층(332)은 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)과 동일 공정 내 형성될 수 있다.
이에 따라, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2) 각각의 컨택 투과층(332)과 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)은 동일 공정 내에 패터닝되어, 서로 동일한 물질을 포함할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)의 컨택 투과층(332)의 두께는 제1 반사 전극(REL1)의 투과층(322)의 두께보다 작거나 같을 수 있다. 제2 컨택 전극(CNE2)의 컨택 투과층(332)의 두께는 제2 반사 전극(REL2)의 투과층(322)의 두께보다 작거나 같을 수 있다.
본 실시예에 따르면, 제2 절연막(INS2)은 유기 재료를 포함할 수 있다. 제2 절연막(INS2)이 유기 재료를 포함하는 경우, 무기 재료를 포함하는 실시예(제1 실시예, 도 5 참조)와 비교할 때, 발광 소자(LD) 상에 더 큰 높이를 가지도록 배치될 수 있다.
이하에서는, 도 11 내지 도 21을 참조하여, 실시예에 따른 표시 장치의 제조 방법에 관하여 설명한다. 전술한 내용과 중복되는 내용은 설명의 편의 상, 그 설명을 간략히하거나 생략한다.
도 11 내지 도 15, 도 17 내지 도 21은 표시 장치의 제조 방법의 공정 단계 별 단면도들이다. 도 11 내지 도 15, 도 17, 및 도 18은 도 4의 Ⅰ~Ⅰ'에 따른 단면도에 대응하는 적층 구조를 중심으로 도시되었다. 도 16은 표시 장치의 제조 방법의 공정 중 컨택 반사층이 제거되는 공정을 나타낸 단면도이다. 도 19 내지 도 21은 도 Ⅱ~Ⅱ'에 따른 단면도에 대응하는 적층 구조를 중심으로 도시되었다.
도 11 내지 도 18은 제1 실시예에 따른 표시 장치를 제공하기 위한 표시 장치의 제조 방법을 나타낸 도면들일 수 있다. 도 19 내지 도 21은 제2 실시예에 따른 표시 장치를 제공하기 위한 표시 장치의 제조 방법을 나타낸 도면들일 수 있다.
먼저 도 11 내지 도 18을 참조하여 제1 실시예에 따른 표시 장치의 제조 방법에 관하여 서술한다.
도 11을 참조하면, 기판(SUB)을 제공(혹은 준비)하고, 기판(SUB) 상에 화소 회로부(PCL)를 배치시킬 수 있다. 화소 회로부(PCL)의 개별 구성들(일 예로, 트랜지스터(Tr))은 마스크를 이용한 통상적인 포토리소그래피 공정에 의해 패터닝될 수 있다. 그리고 화소 회로부(PCL) 상에 제1 전극(ELT1) 및 제2 전극(ELT2)을 서로 이격되도록 배치시킬 수 있다. 이후 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 제1 절연막(INS1)을 배치시키고, 제1 절연막(INS1)에 제1 홀(H1) 및 제2 홀(H2)을 형성할 수 있다.
도 12를 참조하면, 제1 절연막(INS1) 상에 제1 뱅크 패턴(BNP1), 제2 뱅크 패턴(BNP2), 제1 뱅크(BNK1), 및 제2 뱅크(BNK2)를 배치시킬 수 있다. 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)과 제1 뱅크(BNK1) 및 제2 뱅크(BNK2) 사이의 형성 순서는 특정 예시에 한정되지 않는다. 그리고 발광 소자(LD)를 제1 절연막(INS1)에 의해 정의되는 캐비티(혹은 그루브)에 인접하여 배치시킬 수 있다. 그리고 제2 절연막(INS2)을 발광 소자(LD) 상에 형성하고, 실시 형태에 따라 제2 절연막(INS2)의 일부는 발광 소자(LD)의 배면 상에 배치될 수 있다.
도 11과 도 12를 결부하여 서술하면, 제1 뱅크 패턴(BNP1) 및 제2 뱅크 패턴(BNP2)은 제1 전극(ELT1) 및 제2 전극(ELT2)이 배치된 이후, 형성될 수 있다. 이에 따라, 실시예에 따르면, 제1 전극(ELT1)은 제1 뱅크 패턴(BNP1) 상에 배치되지 않고, 제2 전극(ELT2)은 제2 뱅크 패턴(BNP2) 상에 배치되지 않을 수 있다.
도 13을 참조하면, 베이스 전극(BELT)을 형성하고, 베이스 전극(BELT) 상에 베이스 포토레지스트층(BPR)을 형성할 수 있다. 일 예로, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)을 형성하고, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)이 커버되도록 베이스 포토레지스트층(BPR)을 형성할 수 있다.
여기서, 베이스 포토레지스트층(BPR)은 감광성 물질을 포함할 수 있다. 일 예에 따르면, 베이스 포토레지스트층(BPR)은 양성 감광성 물질 혹은 음성 감광성 물질을 포함할 수 있다. 다만, 이하에서는 설명의 편의상 베이스 포토레지스트층(BPR)이 양성 감광성 물질을 포함하는 실시예를 기준으로 설명한다.
실시예에 따르면, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)은 적어도 베이스 투과층(312) 및 베이스 반사층(314)을 포함할 수 있다. 실시 형태에 따라, 베이스 반사층(314) 상에는 별도의 부가 투과층이 배치될 수 있으나, 설명의 편의상 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2) 각각이 베이스 투과층(312) 및 베이스 반사층(314)을 포함하는 실시 형태를 기준으로 설명한다.
실시예에 따르면, 제1 베이스 전극(BELT1)이 제1 뱅크 패턴(BNP1)을 커버하도록 형성할 수 있다. 여기서, 제1 뱅크 패턴(BNP1) 상에 배치된 제1 베이스 전극(BELT1)의 적어도 일부는 추후 제1 반사 전극(REL1)으로 제공될 수 있다. 일 예에 따르면, 제1 베이스 전극(BELT1)의 베이스 투과층(312)이 제1 뱅크 패턴(BNP1)에 인접하여 배치될 수 있다. 베이스 투과층(312)은 제1 뱅크 패턴(BNP1)과 베이스 반사층(314) 사이에 배치될 수 있다.
실시예에 따르면, 제2 베이스 전극(BELT2)이 제2 뱅크 패턴(BNP2)을 커버하도록 형성할 수 있다. 여기서, 제2 뱅크 패턴(BNP2) 상에 배치된 제2 베이스 전극(BELT2)은 추후 제2 반사 전극(REL2)으로 제공될 수 있다. 일 예에 따르면, 제2 베이스 전극(BELT2)의 베이스 투과층(312)이 제2 뱅크 패턴(BNP2)에 인접하여 배치될 수 있다. 베이스 투과층(312)은 제2 뱅크 패턴(BNP2)과 베이스 반사층(314) 사이에 배치될 수 있다.
본 단계에서, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)은 제2 절연막(INS2)의 적어도 일부를 노출할 수 있다.
본 단계에서, 제1 베이스 전극(BELT1)의 적어도 일부는 제1 홀(H1)에 제공되어, 제1 컨택홀(CH1)이 제공될 수 있다.
도 14를 참조하면, 베이스 포토레지스트층(BPR)에 대하여 마스크(120)를 이용한 포토리소그래피 공정을 수행할 수 있다. 마스크(120)는 풀톤 영역(122) 및 하프톤 영역(124)을 포함할 수 있다. 풀톤 영역(122)에서 마스크(120)의 광 투과도는 하프톤 영역(124)에서 마스크(120)의 광 투과도보다 작을 수 있다. 풀톤 영역(122) 및 하프톤 영역(124)에서 마스크(120)의 광 투과도는 그 외 영역에서 마스크(120)의 광 투과도보다 작을 수 있다.
본 단계에서, 풀톤 영역(122)에 대응하는 위치에서 제1 포토레지스트층(PR1)이 제공(또는 형성)될 수 있다. 일 예에 따르면, 풀톤 영역(122)에 대응하는 위치에서 베이스 포토레지스트층(BPR)은 제1 포토레지스트층(PR1)으로 마련될 수 있다.
본 단계에서, 하프톤 영역(124)에 대응하는 위치에서 제2 포토레지스트층(PR2)이 제공(또는 형성)될 수 있다. 일 예에 따르면, 하프톤 영역(124)에 대응하는 위치에서 베이스 포토레지스트층(BPR)은 적어도 일부가 제거되어 제2 포토레지스트층(PR2)으로 마련(또는 제공)될 수 있다. 여기서, 제2 포토레지스트층(PR2)의 두께는 제1 포토레지스트층(PR1)의 두께보다 작을 수 있다.
본 단계에서, 풀톤 영역(122) 및 하프톤 영역(124) 외 영역에 대응하는 위치에서 베이스 포토레지스트층(BPR)은 제거될 수 있다.
본 단계에서, 제1 포토레지스트층(PR1) 및 제2 포토레지스트층(PR2)을 식각 마스크로하여 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)을 식각할 수 있다. 이 때, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)이 식각되되, 제1 포토레지스트층(PR1) 및 제2 포토레지스트층(PR2)이 배치된 영역에 대응하는 영역에는 여전히 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)이 배치되어 있을 수 있다.
본 단계에서, 제1 베이스 전극(BELT1)의 적어도 일부가 제1 반사 전극(REL1)으로 제공되고, 제2 베이스 전극(BELT2)의 적어도 일부가 제2 반사 전극(REL2)으로 제공될 수 있다. 이 때, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)은 투과층(322) 및 반사층(324)을 포함하도록 마련될 수 있다. 이 때, 반사층(324)은 투과층(322) 상에 배치될 수 있다.
실시예에 따르면, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)은 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)의 베이스 투과층(312)과 실질적으로 동일할 수 있다. 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 반사층(324)은 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)의 베이스 반사층(314)과 실질적으로 동일할 수 있다.
실시예에 따르면, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)이 제공되는 위치는 마스크(120)의 풀톤 영역(122)의 위치에 대응할 수 있다. 제1 미식각 컨택 전극(UCNE1)이 제공되는 위치는 마스크(120)의 하프톤 영역(124)의 위치에 대응할 수 있다.
다만, 본 단계에서 발광 소자(LD)에 인접하여 배치된(즉, 제2 포토레지스트층(PR2)의 위치에 대응하는) 제1 베이스 전극(BELT1)은 제1 미식각 컨택 전극(UCNE1)으로 제공될 수 있다. 이 때, 제1 미식각 컨택 전극(UCNE1)은 컨택 투과층(332) 및 컨택 투과층(332) 상에 위치한 컨택 반사층(334)을 포함하도록 마련될 수 있다. 이 때, 컨택 투과층(332)은 베이스 투과층(312)과 동일 공정 내 패터닝되어, 서로 동일한 물질을 포함할 수 있다.
도 15를 참조하면, 제2 포토레지스트층(PR2)을 제거할 수 있다. 일 예에 따르면, 제2 포토레지스트층(PR2)이 에치백 공정에 의해 제거될 수 있으나, 이에 한정되지 않는다. 이에 따라, 본 단계에서 제1 미식각 컨택 전극(UCNE1)의 적어도 일부는 노출될 수 있다.
도 16을 참조하면, 제1 미식각 컨택 전극(UCNE1)을 식각하여, 제1 컨택 전극(CNE1)을 제공할 수 있다. 여기서, 제1 미식각 컨택 전극(UCNE1)에 포함된 컨택 반사층(334)이 제거되어, 컨택 투과층(332)을 포함하되 컨택 반사층(334)이 포함되지 않은 제1 컨택 전극(CNE1)이 마련될 수 있다. 이에 따라, 컨택 반사층(334)에 의해 커버되었던 컨택 투과층(332)의 적어도 일부는 노출될 수 있다.
도면에 도시되지 않았으나, 컨택 반사층(334) 상에 부가 투과층이 배치되는 경우, 상기 부가 투과층 또한 본 단계에서 제거될 수 있다. 예를 들어, 컨택 반사층(334)의 일면 상에는 컨택 투과층(332)이 배치되고, 컨택 반사층(334)의 타면 상에는 상기 부가 투과층이 배치된 이후, 본 단계에서 상기 부과 투과층이 제거될 수 있다.
제1 미식각 컨택 전극(UCNE1)의 컨택 반사층(334)이 제거됨에 따라, 제1 컨택 전극(CNE1)이 제공되고, 발광 소자(LD)에 인접하여 배치된 제1 컨택 전극(CNE1)은 광을 투과시키도록 제공될 수 있다.
본 단계에서, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)에 대한 식각 공정은 수행되지 않을 수 있다. 즉, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)에는 여전히 광을 반사하도록 구성된 반사층(324)이 배치될 수 있고, 이후 발광 소자(LD)로부터 제공된 광은 반사층(324)에 의해 반사될 수 있다.
상술한 바와 같이, 제1 컨택 전극(CNE1)의 컨택 투과층(332)은 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)과 동일 공정 내 형성될 수 있고, 이에 따라, 제1 컨택 전극(CNE1)의 컨택 투과층(332)은 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)과 동일한 물질을 포함할 수 있다. 즉, 컨택 투과층(332)은 베이스 전극(BELT)의 베이스 투과층(312)과 동일한 공정 내 형성되어, 서로 동일한 물질을 포함할 수 있다.
한편, 제1 미식각 컨택 전극(UCNE1)의 컨택 반사층(334)이 제거되어 제1 컨택 전극(CNE1)이 마련되는 바, 제1 컨택 전극(CNE1)의 투과층(322)의 두께는 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)의 투과층(322)의 두께보다 작거나 동일할 수 있다.
도 17을 참조하면, 제1 포토레지스트층(PR1)은 제거될 수 있다. 일 예에 따르면, 제1 포토레지스트층(PR1)은 에치백 공정에 의하여 제거될 수 있으나, 이에 한정되지 않는다. 본 단계에서, 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)은 노출될 수 있다.
도 18을 참조하면, 제3 절연막(INS3)을 형성하고, 제2 컨택 전극(CNE2)을 형성할 수 있다. 제2 컨택 전극(CNE2)은 상술한 바와 같이, 투명 전도성 물질을 포함하여, 발광 소자(LD)로부터 제공된 광을 투과시킬 수 있다.
본 단계에서, 제3 절연막(INS3)은 제1 반사 전극(REL1) 및 제1 컨택 전극(CNE1)을 커버하도록 패터닝되되, 제2 컨택 전극(CNE2)을 형성하고자 하는 영역에는 패터닝되지 않을 수 있다.
본 단계에서, 제2 컨택 전극(CNE2)은 제3 절연막(INS3)이 배치된 이후, 패터닝될 수 있다.
본 단계에서, 제2 컨택 전극(CNE2)의 적어도 일부는 제2 홀(H2)에 제공되어 제2 컨택홀(CH2)이 제공될 수 있다.
실시예에 따르면, 제2 컨택 전극(CNE2)은 제1 컨택 전극(CNE1), 제1 반사 전극(REL1), 및 제2 반사 전극(REL2)과 상이한 공정 내 형성될 수 있다. 이에 따라, 제1 컨택 전극(CNE1)을 형성하기 위한 공정과는 달리, 제2 컨택 전극(CNE2)에 대한 별도 반사층을 제거하는 공정을 부가적으로 수행할 것이 요구되지 않을 수 있다. (즉, 투명 전도성 물질을 포함한 층을 패터닝)
다음으로, 도 19 내지 도 21을 참조하여, 제2 실시예에 따른 표시 장치의 제조 방법에 관하여 서술한다. 설명의 편의상 전술한 내용과 중복되는 내용은 설명을 생략하거나 간략히 한다.
도 19를 참조하면, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2)을 형성하고, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2) 상에 베이스 포토레지스트층(BPR)을 형성할 수 있다. 여기서, 제1 베이스 전극(BELT1)과 제2 베이스 전극(BELT2)은 적어도 베이스 투과층(312) 및 베이스 반사층(314)을 포함할 수 있다.
도 20을 참조하면, 베이스 포토레지스트층(BPR)에 대하여 마스크(120)를 이용한 포토리소그래피 공정이 수행될 수 있다. 마스크(120)는 풀톤 영역(122) 및 하프톤 영역(124)을 포함할 수 있다.
본 단계에서, 제1 베이스 전극(BELT1) 및 제2 베이스 전극(BELT2) 각각의 적어도 일부가 제거될 수 있다.
본 단계에서, 마스크(120)의 풀톤 영역(122)에 대응하는 위치에서 제1 반사 전극(REL1') 및 제2 반사 전극(REL2')이 제공될 수 있다. 이 때, 제1 반사 전극(REL1') 및 제2 반사 전극(REL2')이 제공된 위치는, 도 8을 참조하여 상술한 제2-1 영역(422) 및 제2-2 영역(424)에 대응할 수 있다. 즉, 제1 반사 전극(REL1') 및 제2 반사 전극(REL2')은 투과층(322) 및 반사층(324)을 포함할 수 있다. 제1 반사 전극(REL1') 및 제2 반사 전극(REL2')은 제1 포토레지스트층(PR1) 하부에 배치될 수 있다.
본 단계에서, 마스크(120)의 하프톤 영역(124)에 대응하는 위치에서 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)이 제공될 수 있다. 이 때, 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)이 제공된 위치는, 도 8을 참조하여 상술한 제1-1 영역(412) 및 제1-2 영역(414)에 대응할 수 있다. 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)은 제2 포토레지스트층(PR2) 하부에 배치될 수 있다.
여기서, 제2 미식각 컨택 전극(UCNE2)은 도 16을 참조하여 상술한 제1 미식각 컨택 전극(UCNE1)과 실질적으로 동일한 구조를 가질 수 있다. 일 예로, 제2 미식각 컨택 전극(UCNE2)은 컨택 투과층(332) 및 컨택 반사층(334)을 포함할 수 있다.
본 단계에서, 풀톤 영역(122)에 대응하는 위치에서 제1 포토레지스트층(PR1)이 제공될 수 있다. 본 단계에서, 하프톤 영역(124)에 대응하는 위치에서 제2 포토레지스트층(PR2)이 제공될 수 있다. 일 실시예에 따르면, 풀톤 영역(122)과 하프톤 영역(124)은 서로 인접하여, 제1 포토레지스트층(PR1)과 제2 포토레지스트층(PR2)은 서로 인접할 수 있다.
본 단계에서, 제1 반사 전극(REL1')과 제1 미식각 컨택 전극(UCNE1)은 서로 인접하여 연결될 수 있다. 제2 반사 전극(REL2')과 제2 미식각 컨택 전극(UCNE2)은 서로 인접하여 연결될 수 있다.
다만, 실시 형태에 따라, 풀톤 영역(122)과 하프톤 영역(124)이 서로 이격되어 포토리소그래피 공정이 수행될 수 있다. 이 경우, 제1 미식각 컨택 전극(UCNE1)과 제1 반사 전극(REL1')이 이격되고, 제2 미식각 컨택 전극(UCNE2)과 제2 반사 전극(REL2')이 이격될 수 있다. 본 실시 형태에서는 추후 공정이 수행되어, 제1 미식각 컨택 전극(UCNE1)이 제1 컨택 전극(CNE1)으로 제공되고, 제2 미식각 컨택 전극(UCNE2)이 제2 컨택 전극(CNE2)으로 제공될 수 있으며, 이에 따라 도 9 및 도 10을 참조하여 상술한 제3 실시예에 따른 화소(PXL)가 마련될 수 있다.
계속해서 도 21을 참조하면, 제2 포토레지스트층(PR2)이 제거되어, 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)이 노출될 수 있고, 이후 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)에 포함된 컨택 반사층(334)을 식각할 수 있다. 이에 따라, 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)이 배치된 영역에서는, 별도의 컨택 반사층(334)의 포함됨 없이, 컨택 투과층(332)이 배열될 수 있다.
상술한 바와 같이, 제1 미식각 컨택 전극(UCNE1)과 제1 반사 전극(REL1')은 서로 연결되어 제공되고, 제2 미식각 컨택 전극(UCNE2)과 제2 반사 전극(REL2')은 서로 연결되어 제공될 수 있다. 이에 따라, 제1 미식각 컨택 전극(UCNE1) 및 제2 미식각 컨택 전극(UCNE2)에 대한 컨택 반사층(334)이 제거되어, 도 8을 참조하여 상술한 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)이 마련(혹은 제공)될 수 있다.
이후 도면에 도시되지 않았으나, 제1 포토레지스트층(PR1)이 제거되어, 제2 실시예에 따른 화소(PXL)가 제공될 수 있으며, 실시 형태에 따라, 평탄화막 및/또는 절연막이 더 배치될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
LD: 발광 소자
PXL: 화소
ELT1, ELT2: 제1 전극, 제2 전극
BNP1, BNP2: 제1 뱅크 패턴, 제2 뱅크 패턴
REL1, REL2: 제1 반사 전극, 제2 반사 전극
CNE1, CNE2: 제1 컨택 전극, 제2 컨택 전극
312: 베이스 투과층
314: 베이스 반사층
322: 투과층
324: 반사층
332: 컨택 투과층
334: 컨택 반사층
BELT1, BELT2: 제1 베이스 전극, 제2 베이스 전극
BPR: 베이스 포토레지스트층
PR1, PR2: 제1 포토레지스트층, 제2 포토레지스트층
120: 마스크
122: 풀톤 영역
124: 하프톤 영역
UCNE1, UCNE2: 제1 미식각 컨택 전극, 제2 미식각 컨택 전극

Claims (20)

  1. 표시 방향으로 광을 발산할 수 있는 표시 장치로서,
    기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광 소자;
    상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴;
    상기 발광 소자를 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결하는 제1 컨택 전극 및 제2 컨택 전극; 및
    적어도 일부가 상기 제1 뱅크 패턴 상에 배치되는 제1 반사 전극; 을 포함하고,
    상기 제1 반사 전극은 제1 투과층 및 제1 반사층을 포함하고,
    상기 제1 컨택 전극은 상기 제1 투과층과 동일한 물질을 포함하는 제1 컨택 투과층을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 반사 전극은 상기 제1 컨택 전극과 물리적으로 이격된, 표시 장치.
  3. 제1 항에 있어서,
    적어도 일부가 상기 제2 뱅크 패턴 상에 배치되고, 제2 투과층 및 제2 반사층을 포함하는 제2 반사 전극; 을 더 포함하는, 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 투과층은 상기 제2 투과층과 동일한 물질을 포함하고,
    상기 제1 반사층은 상기 제2 반사층과 동일한 물질을 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 투과층은, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), 및 ITZO(indium tin zinc oxide) 중 어느 하나를 포함하는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 반사층은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 어느 하나를 포함하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 투과층은 상기 제1 반사층과 상기 제1 뱅크 패턴 사이에 배치된, 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 컨택 투과층의 두께는 상기 제1 투과층의 두께보다 작거나 같은, 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연막; 및
    적어도 일부가 상기 발광 소자 상에 배치되고, 무기 재료를 포함하는 제2 절연막을 더 포함하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연막; 및
    적어도 일부가 상기 발광 소자 상에 배치되고, 유기 재료를 포함하는 제2 절연막을 더 포함하고,
    상기 제2 컨택 전극은 제2 컨택 투과층을 포함하고,
    상기 제1 컨택 투과층과 상기 제2 컨택 투과층은 서로 동일한 물질을 포함하는, 표시 장치.
  11. 표시 방향으로 광을 발산할 수 있는 표시 장치로서,
    기판 상에 배치되고 서로 이격된 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치된 발광 소자;
    상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴; 및
    상기 발광 소자를 각각 상기 제1 전극 및 상기 제2 전극과 전기적으로 연결하는 제1 컨택 전극 및 제2 컨택 전극; 을 포함하고,
    상기 제1 컨택 전극은, 제1-1 영역 및 제2-1 영역을 포함하고,
    상기 제1 컨택 전극은 상기 제1-1 영역 내에서 제1 컨택 투과층을 포함하고, 상기 제2-1 영역 내에서 상기 제1 컨택 투과층과 동일한 물질을 포함하는 제1 투과층 및 상기 제1 투과층 상에 위치하는 제1 반사층을 포함하는, 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 컨택 전극은 상기 제1-1 영역 내에서 상기 제1 전극과 전기적으로 연결되고, 상기 제2-1 영역 내에서 상기 제1 뱅크 패턴 상에 배치되는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 컨택 전극은 제1-2 영역 및 제2-2 영역을 포함하고,
    상기 제2 컨택 전극은 상기 제1-2 영역 내에서 제2 컨택 투과층을 포함하고, 상기 제2-2 영역 내에서 상기 제2 컨택 투과층과 동일한 물질을 포함하는 제2 투과층 및 상기 제2 투과층 상에 위치하는 제2 반사층을 포함하고,
    상기 제1 컨택 투과층은 상기 제1-1 영역 내에서 상기 제1 전극과 전기적으로 연결되고,
    상기 제2 컨택 투과층은 상기 제1-2 영역 내에서 상기 제2 전극과 전기적으로 연결되는, 표시 장치.
  14. 표시 방향으로 광을 발산할 수 있는 표시 장치의 제조 방법으로서,
    기판 상에 서로 이격된 제1 전극 및 제2 전극을 배치하는 단계;
    발광 소자를 상기 기판 상에 배치하는 단계;
    상기 표시 방향으로 돌출된 제1 뱅크 패턴 및 제2 뱅크 패턴을 배치하는 단계;
    상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴 각각의 적어도 일부가 커버되도록 베이스 전극-상기 베이스 전극은 베이스 투과층 및 상기 베이스 투과층 상에 위치한 베이스 반사층을 포함함-을 형성하는 단계;
    상기 베이스 반사층의 적어도 일부를 제거하는 단계; 및
    상기 베이스 투과층과 동일 공정 내 형성된 컨택 투과층을 포함하고 상기 발광 소자와 상기 제1 전극을 전기적으로 연결하는 제1 컨택 전극을 제공하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 베이스 전극 상에 베이스 포토레지스트층을 형성하는 단계; 및
    풀톤 영역 및 하프톤 영역을 포함하는 마스크를 이용하여, 상기 베이스 포토레지스트층에 대한 포토레지스트 공정을 수행하는 단계; 를 더 포함하고,
    상기 포토레지스트 공정을 수행하는 단계는,
    상기 제1 뱅크 패턴 상에 배치된 제1 반사 전극을 제공하는 단계;
    상기 제2 뱅크 패턴 상에 배치된 제2 반사 전극을 제공하는 단계;
    상기 발광 소자와 전기적으로 연결된 미식각 컨택 전극을 제공하는 단계;
    상기 제1 반사 전극 및 상기 제2 반사 전극 상에 배치된 제1 포토레지스트층을 형성하는 단계; 및
    상기 미식각 컨택 전극 상에 배치된 제2 포토레지스트층을 형성하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 반사 전극 및 상기 제2 반사 전극의 위치는 상기 풀톤 영역의 위치에 대응하고,
    상기 미식각 컨택 전극의 위치는 상기 하프톤 영역의 위치에 대응하는, 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제2 포토레지스트층을 제거하는 단계; 를 더 포함하고,
    상기 제2 포토레지스트층을 제거하는 단계는, 상기 미식각 컨택 전극의 적어도 일부를 노출하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 반사 전극을 제공하는 단계는, 제1 투과층 및 상기 제1 투과층 상에 위치한 제1 반사층을 제공하는 단계; 를 포함하고,
    상기 미식각 컨택 전극을 제공하는 단계는, 상기 컨택 투과층 및 상기 컨택 투과층 상에 위치한 컨택 반사층을 제공하는 단계; 를 포함하고,
    상기 제1 컨택 전극을 제공하는 단계는, 상기 미식각 컨택 전극을 제공하는 단계 이후 상기 컨택 반사층을 제거하여 상기 컨택 투과층의 적어도 일부를 노출하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    상기 제1 뱅크 패턴 및 상기 제2 뱅크 패턴을 배치하는 단계는, 상기 제1 전극 및 상기 제2 전극을 배치하는 단계 이후에 수행되는, 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 제1 전극과 상기 제1 반사 전극은 물리적으로 이격되고,
    상기 제1 컨택 전극의 상기 컨택 투과층은 상기 제1 전극과 상기 발광 소자를 전기적으로 연결하는, 표시 장치의 제조 방법.

KR1020210062120A 2021-05-13 2021-05-13 표시 장치 및 그 제조 방법 KR20220155474A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210062120A KR20220155474A (ko) 2021-05-13 2021-05-13 표시 장치 및 그 제조 방법
US17/695,665 US20220367768A1 (en) 2021-05-13 2022-03-15 Display device and method of manufacturing the same
CN202210523194.8A CN115347014A (zh) 2021-05-13 2022-05-13 显示装置及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210062120A KR20220155474A (ko) 2021-05-13 2021-05-13 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220155474A true KR20220155474A (ko) 2022-11-23

Family

ID=83947526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210062120A KR20220155474A (ko) 2021-05-13 2021-05-13 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20220367768A1 (ko)
KR (1) KR20220155474A (ko)
CN (1) CN115347014A (ko)

Also Published As

Publication number Publication date
US20220367768A1 (en) 2022-11-17
CN115347014A (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US10847583B2 (en) Organic light emitting device, method of manufacturing the same, and shadow mask therefor
EP1655706A1 (en) Optical device and organic el display
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
US11749709B2 (en) Display device
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
KR20140058788A (ko) 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치
US20220344379A1 (en) Display device
US20240194831A1 (en) Display device and method of manufacturing the same
KR20190024198A (ko) 전계발광 표시장치
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
CN116457939A (zh) 显示装置
CN113994472A (zh) 显示装置及其制造方法
US20220199599A1 (en) Display device and manufacturing method thereof
KR20220155474A (ko) 표시 장치 및 그 제조 방법
KR20100075197A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN116034477A (zh) 显示装置
US20220328726A1 (en) Method of manufacturing display device and display device
JP2006085985A (ja) 有機ｅｌ表示装置
CN220569707U (zh) 显示装置
US20240162386A1 (en) Display device and method of manufacturing the display device
US20230238370A1 (en) Display device
KR20230013669A (ko) 표시 장치 및 그 제조 방법
KR20190063964A (ko) 전계발광 표시장치
US20240079527A1 (en) Display device and method of fabricating the same
US20230253530A1 (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination