CN117650118A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117650118A
CN117650118A CN202211708716.8A CN202211708716A CN117650118A CN 117650118 A CN117650118 A CN 117650118A CN 202211708716 A CN202211708716 A CN 202211708716A CN 117650118 A CN117650118 A CN 117650118A
Authority
CN
China
Prior art keywords
conductive member
connector
portions
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211708716.8A
Other languages
English (en)
Inventor
服部聪
田靡京
田中敦士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN117650118A publication Critical patent/CN117650118A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

实施方式涉及半导体装置及其制造方法。本实施方式的半导体装置具备具有第一面和第二面的半导体芯片。第一导电部件与处于第一面的第一电极对置并电连接。第二导电部件与半导体芯片及第一导电部件分离。第三导电部件与半导体芯片、第一及第二导电部件分离。第一连接器与处于第二面的第二电极对置并将第二电极与第二导电部件之间电连接。第二连接器与处于第二面的第三电极对置并将第三电极与第三导电部件之间电连接。第一连接部件将第一连接器与第二面之间连接。第二连接部件将第一连接器与第二导电部件之间连接。第一连接器具有向从第一导电部件朝向第二导电部件的第一方向突出的第一突出部。第二连接部件与第一突出部和第二导电部件之间对应。

Description

半导体装置
相关申请
本申请主张以日本专利申请2022-140266号(申请日：2022年9月2日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本实施方式涉及半导体装置。
背景技术
在半导体组装工序中，存在将半导体芯片接合于引线与连接器之间，从半导体芯片的表面或者背面引出电极的情况。在这种情况下，通过使被供给到引线与半导体芯片之间以及半导体芯片与连接器之间的焊料回流，从而半导体芯片与引线以及连接器连接。
但是，在该焊料的回流工序中，存在焊料流动、半导体芯片相对于引线偏移或者连接器从半导体芯片偏移的问题。
发明内容
本实施方式的半导体装置具备半导体芯片，该半导体芯片具有第一面、以及处于第一面的相反侧的第二面。第一导电部件与处于半导体芯片的第一面的第一电极对置并且电连接。第二导电部件与半导体芯片以及第一导电部件分离。第三导电部件与半导体芯片、第一以及第二导电部件分离。第一连接器与处于半导体芯片的第二面的第二电极对置，并且将该第二电极与第二导电部件之间电连接。第二连接器与处于半导体芯片的第二面的第三电极对置，并且将该第三电极与第三导电部件之间电连接。第一连接部件将第一连接器与半导体芯片的第二面之间连接。第二连接部件将第一连接器与第二导电部件之间连接。第一连接器具有向第一方向突出的多个第一突出部，所述第一方向是从第一导电部件朝向第二导电部件的方向。
第二连接部件与多个第一突出部和第二导电部件之间对应地设置。
根据本实施方式，能够提供可以抑制半导体芯片、引线以及连接器的相对位置偏移的半导体装置。
附图说明
图1A是表示第一实施方式的半导体装置的构成例的剖面图。
图1B是表示第一实施方式的半导体装置的构成例的剖面图。
图1C是表示第一实施方式的半导体装置的构成例的立体图。
图2是将图1B的部分扩大后的剖面图。
图3是表示第一实施方式的半导体装置的构成例的概略俯视图。
图4是表示第一实施方式的半导体装置的构成例的概略剖面图。
图5是表示一个部分p1、与其对应的部分p3以及连接部件的构成例的概略剖面图。
图6是表示第一实施方式的第二连接器的构成例的概略剖面图。
图7是表示一个部分p1＿3、与其对应的部分p3＿3以及连接部件的构成例的概略剖面图。
图8是表示第二实施方式的半导体装置的构成例的剖面图。
图9是表示第二实施方式的半导体装置的构成例的剖面图。
图10是表示第三实施方式的半导体装置的构成例的剖面图。
图11是表示第三实施方式的半导体装置的构成例的剖面图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。本实施方式并不对本发明进行限定。附图是示意图或者概念图，各部分的比率等并不限定为一定与现实的相同。在说明书和附图中，对与已出现的附图中的要素相同的要素标注相同的附图标记，适当省略详细的说明。
(第一实施方式)
图1A以及图1B是表示第一实施方式的半导体装置100的构成例的剖面图。图1C是表示第一实施方式的半导体装置的构成例的立体图。图1B是图1C的A1-A2线剖面图。
第一实施方式的半导体装置100具备半导体芯片10、第一导电部件21、第二导电部件22、第三导电部件23、第一连接器51、第二连接器52、连接部件41～43以及树脂部30。
半导体芯片10例如可以是能够基于栅极电压在源极与漏极之间流过较大电流的双极型晶体管、MOSFET(Metal Oxid Semiconductor Field Effect Transistor，金属-氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等。如图1A所示，半导体芯片10包含第一电极11(例如漏电极)、第二电极12(例如源电极)、第三电极13(例如栅电极)和半导体层10s。
半导体芯片10具有第一面F1、以及处于第一面F1的相反侧的第二面F2。作为第一电极的漏电极11设于半导体芯片10的第一面F1，作为第二电极的源电极12以及作为第三电极的栅电极13设于半导体芯片10的第二面F2。半导体层10s设于漏电极11与源电极12之间。
第一导电部件21是搭载半导体芯片10的基底区域，是引线框架的一部分。第一导电部件21与处于第一面F1的漏电极11对置并且电连接。第一导电部件21例如可使用铜等导电性材料。
如图1B所示，第一导电部件21具备部分p5和部分p6。部分p5是搭载半导体芯片10的基底区域，具有与半导体芯片10同等或其以上的大小。部分p6是从部分p5向-X方向延伸的突出部，是能够与外部连接的引线区域，被成型为多个突出部。
如图1A所示，在半导体芯片10与第一导电部件21之间设有连接部件43。连接部件43将半导体芯片10固定于第一导电部件21，并且将半导体芯片10的漏电极11与第一导电部件21电连接。连接部件43比半导体芯片10以及第一导电部件21的熔点低，例如，由焊料等导电性材料构成。
第二导电部件22是从半导体芯片10以及第一导电部件21向X方向分离的外引线，是引线框架的一部分。第二导电部件22与第一连接器51对置并且与第一连接器51电连接。第二导电部件22例如可使用铜等导电性材料。
在第二导电部件22与第一连接器51之间设有连接部件42。连接部件42将第一连接器51固定于第二导电部件22，并且将第一连接器51与第二导电部件22电连接。连接部件42与连接部件43同样地由比半导体芯片10以及第一导电部件21熔点低的导电性材料构成。连接部件42例如可使用焊料等导电性材料。
第二导电部件22包含第三部分p3以及第四部分p4。第三部分p3处于在Z方向上比第四部分p4高的位置，作为经由连接部件42与第一连接器51连接的柱(post)发挥功能。第四部分p4从第三部分p3在大致X轴方向上延伸，成为与外部连接的外部端子。在第三部分p3与第四部分p4之间有中间部分mp2。中间部分mp2将第三部分p3与第四部分p4之间弯曲而一体地并且连续地连接。半导体芯片10的源电极12经由第一连接器51以及第二连接部件42与第二导电部件22电连接。即，第二导电部件22作为与源电极12连接的外引线发挥功能。
第一连接器51与半导体芯片10的第二面F2对置，并且将源电极12与第二导电部件22之间电连接。第一连接器51包含第一部分p1、中间部分mp1以及第二部分p2。第一部分p1与第二导电部件22的第三部分p3对置，经由连接部件42与第二导电部件22电连接。第二部分p2与半导体芯片10的第二面F2对置，经由连接部件41与源电极12电连接。中间部分mp1将第一部分p1与第二部分p2之间弯曲而一体地并且连续地连接。第一中间部分mp1与第二部分p2以及第一部分p1相比在Z轴方向上更加突出。第一连接器51作为将半导体芯片10的源电极12与第二导电部件22之间电连接的连接器发挥功能。
在半导体芯片10的第二面F2与第一连接器51之间设有连接部件41。连接部件41将第一连接器51固定于半导体芯片10的第二面F2的源电极12，并且将第一连接器51与源电极12电连接。连接部件41与连接部件42、43同样地由比半导体芯片10以及第一导电部件21的熔点低的导电性材料构成。连接部件41例如可使用焊料等导电性材料。
图1C所示的第三导电部件23具有与第二导电部件22类似的构成，与半导体芯片10的栅电极13电连接。另外，第三导电部件23的区域的剖面可以与图1A或者图2相同。第三导电部件23是从半导体芯片10、第一以及第二导电部件21、22向X或者Y方向分离的外引线，是引线框架的一部分。第三导电部件23与第二连接器52对置并且电连接。第三导电部件23例如可使用铜等导电性材料。
第三导电部件23与第二导电部件22分体，大小也不同，但在从Y方向观察的侧视下具有与第二导电部件22类似的形状。因而，第三导电部件23也与第二导电部件22同样地包含与第三部分p3以及第四部分p4对应的部分p3＿3、p4＿3。部分p3＿3处于在Z方向上比部分p4＿3高的位置，作为经由连接部件与第二连接器52连接的柱发挥功能。部分p4＿3从部分p3＿3在大致X轴方向上延伸，成为与外部连接的外部端子。在部分p3＿3与部分p4＿3之间有中间部分mp2＿3。中间部分mp2＿3将部分p3＿3与部分p4＿3之间弯曲而一体地并且连续地连接。半导体芯片10的栅电极13经由第二连接器52以及连接部件与第三导电部件23电连接。即，第三导电部件23作为与栅电极13连接的外引线发挥功能。
第二连接器52与第一连接器51分体，大小也不同，但在从Y方向观察的侧视下具有与第一连接器51类似的形状。因而，第二连接器52也与第一连接器51同样地包含与第一部分p1、第二部分p2以及中间部分mp1对应的部分p1＿3、p2＿3以及中间部分mp1＿3。
第二连接器52与半导体芯片10的第二面F2对置，并且将栅电极13与第三导电部件23之间电连接。部分p1＿3与第三导电部件23的部分p3＿3对置，经由连接部件(例如焊料)与第三导电部件23电连接。部分p2＿3与半导体芯片10的第二面F2对置，经由连接部件(图3的44)与栅电极13电连接。中间部分mp1＿3将部分p1＿3与部分p2＿3之间弯曲而一体地并且连续地连接。中间部分mp1＿3与部分p2＿3以及部分p1＿3相比在Z轴方向上更突出。第二连接器52作为将半导体芯片10的栅电极13与第三导电部件23之间电连接的连接器发挥功能。
在第三导电部件23与第二连接器52之间设有连接部件(图3、图6的45)。该连接部件44将第二连接器52固定于第三导电部件23，并且将第二连接器52与第三导电部件23电连接。该连接部件可使用与连接部件43相同的导电性材料(例如焊料)。
树脂部30将设于第一以及第二导电部件21、22上的构造整体覆盖并密封。树脂部30例如可使用树脂等绝缘材料。另一方面，第一导电部件21的部分p6、第二导电部件22的部分p4以及第三导电部件23的部分p4＿3从树脂部30露出。由此，部分p4、p4＿3以及p6作为与外部电连接的引线区域发挥功能。
如此，第一导电部件21与漏电极11电连接。第二导电部件22经由第一连接器51与源电极12电连接。第三导电部件23经由第二连接器52与栅电极13电连接。
在导电部件21～23、连接器51、52例如可使用Cu等金属。在连接部件41～45例如可使用焊料等。在树脂部30例如设有环氧树脂等。树脂部30可以包含填料。
半导体装置100例如可以是SOP(small outline package，小外形封装)型的半导体装置。
图2是将图1B的部分PA扩大后的剖面图。第一连接器51的第一中间部分mp1位于第二部分p2以及第一部分p1的上方。Z轴方向上的第一部分p1的位置处于连接部件42的位置与中间部分mp1的位置之间。Z轴方向上的第二部分p2的位置处于连接部件41的位置与中间部分mp1的位置之间。
第一连接器51的第一部分p1具有与连接部件42对置的面21f。面21f包含凹部21d以及凸部21p。
在第二导电部件22的第三部分p3的上方有第一连接器51的部分p1。凹部21d的Z方向上的高度位置比凸部21p的高度位置高。凹部21d的底面比凸部21p向Z方向抬起，向+Z方向凹陷。
凹部21d位于部分p1端。凹部21d具有底部21df。底部21df的至少一部分向X或者Y方向延伸。
在X方向上，凸部21p位于凹部21d与部分p2之间。
在凹部21d的部分p1与部分p3之间的距离比在凸部21p的部分p1与部分p3之间的距离大。例如，将凹部21d与部分p3之间的沿着Z轴方向的距离设为距离Lz2。将凸部21p与部分p3之间的沿着Z轴方向的距离设为距离Lzp2。在这种情况下，距离Lz2比距离Lzp2长。
由此，处于部分p3与凹部21d之间的连接部件41的厚度(与距离Lz2对应)比位于部分p3与凸部21p之间的连接部件41的厚度(与距离Lzp2对应)厚。其结果是，实现抑制连接部件41的裂纹或者剥离。
图3是表示第一实施方式的半导体装置100的构成例的概略俯视图。图4是表示第一实施方式的半导体装置100的构成例的概略剖面图。图4与沿着图3的4-4线的剖面对应。另外，为了方便，图3以及图4简略地示出了图1C等的半导体装置100。
如图3所示，在本实施方式中，作为源极连接器的第一连接器51的多个部分p1是多个第一突出部的一个例子，从部分p2以及中间部分mp1向+X方向突出。即，多个部分p1向从第一导电部件21朝向第二导电部件22的方向以梳状突出。多个部分p1分别与第二导电部件22的部分p3或者p4对应地设置。因而，部分p1的个数与部分p3或者p4的个数相等。但是，部分p1的个数也可以与部分p3或者p4的个数不同。
第二导电部件22的部分p3是第三突出部的一个例子，从部分p4或者中间部分mp2向-X方向突出。多个部分p3与多个部分p1对应地设置。
如图4所示，在第一连接器51的多个部分p1与第二导电部件22的多个部分p3之间分别设有连接部件42。连接部件42分别与多个部分p1和多个部分p3之间对应地设置。某部分p1和某部分p3之间的连接部件42与其他部分p1和其他部分p3之间的连接部件42分离。
多个部分p1在分别设有连接部件42的区域中相互物理地分离。多个部分p3也在分别设有连接部件42的区域中相互物理地分离。但是，如图3所示，多个部分p1与部分p2以及中间部分mp1一体地构成了第一连接器51。因而，多个部分p1被相互电连接。此外，虽未图示，但多个部分p3也与部分p4一起一体地构成第二导电部件22。因而，多个部分p3也被互相电连接。
图5是表示一个部分p1、与其对应的部分p3以及连接部件42的构成例的概略剖面图。在本实施方式中，在与X方向垂直的剖面，作为第一突出部的部分p1与作为第三突出部的部分p3对置的面的第一宽度W51比部分p3与部分p1对置的面的第二宽度W22小。此外，在从Z方向观察的俯视下，部分p1与部分p3重叠，在部分p1的两侧出现部分p3。由此，连接部件42(例如焊料)在回流工序中从部分p1的底面攀升并覆盖侧面SF51的下部。即，连接部件42的焊脚(fillet)FT因表面张力而沿着部分p1的侧面SF51攀升。优选部分p1的中心线与部分p3的中心线大致一致或者相互接近。即，第一连接器51、第二导电部件22以及连接部件42优选在Y方向上左右对称。由此，连接部件42的焊脚FT大致均等地形成于部分p1的两侧的侧面SF51。
如此，根据本实施方式，作为源极连接器的第一连接器51具有从处于半导体芯片10上的部分p2向+X方向突出的多个部分p1。作为源极外引线的第二导电部件22具有从部分p4向-X方向突出的多个部分p3。连接部件42(例如焊料)分别设于相互对应的多个部分p1与多个部分p3之间。如图4所示，连接部件42在多个部分p1与多个部分p3之间相互分离。由此，在通过热处理使连接部件42回流时，如图4所示，多个部分p1因连接部件42的表面张力而被定位于分别对应的部分p3的中心附近，难以在Y方向上偏移(难以旋转)。此外，连接部件42因连接部件42的表面张力而沿着部分p1的侧面SF51攀升，形成焊脚FT。由此，多个部分p1更加难以从分别对应的部分p3在Y方向上偏移(难以旋转)。通过该回流工序，也同时使连接部件41、43回流，但第一连接器51的部分p1被大致定位于第二导电部件22的部分p3，因此，第一连接器51也难以从半导体芯片10以及第一导电部件21偏移。其结果是，根据本实施方式，能够抑制半导体芯片10、导电部件21、22以及连接器51的相对位置的偏移。
图6是表示第一实施方式的第二连接器52的构成例的概略剖面图。图6与沿着图3的6-6线的剖面对应。另外，为了方便，图6也简略地示出了图1C等的半导体装置100。
在本实施方式中，栅极侧也具有与源极侧相同的构成。作为栅极连接器的第二连接器52的多个部分p1＿3是多个第一突出部的一个例子，如图3所示，从部分p2＿3以及中间部分mp1＿3在+X方向上突出。即，多个部分p1＿3向从第一导电部件21朝向第三导电部件23的方向以梳状突出。如图6所示，多个部分p1＿3分别与第三导电部件23的部分p3＿3对应。部分p1＿3的个数与部分p3＿3的个数相等。但是，部分p1＿3的个数也可以与部分p3＿3的个数不同。
第三导电部件23的多个部分p3＿3是第三突出部的一个例子，从部分p4＿3或者中间部分mp1＿3向-X方向突出。多个部分p3＿3与多个部分p1＿3对应地设置。
如图6所示，在第二连接器52的多个部分p1＿3与第三导电部件23的多个部分p3＿3之间分别设有连接部件45。连接部件45与多个部分p1＿3和多个部分p3＿3分别对应地设置。某部分p1＿3和某部分p3＿3之间的连接部件45与其他部分p1＿3和其他部分p3＿3之间的连接部件45分离。
多个部分p1＿3在分别设有连接部件45的区域中相互物理地分离。图6的多个部分p3＿3也在分别设有连接部件45的区域中相互物理地分离。但是，如图3所示，多个部分p1＿3与部分p2＿3以及中间部分mp1＿3一体地构成了第二连接器52。因而，多个部分p1＿3相互电连接。此外，多个部分p3＿3也与部分p4＿3一起一体地构成了第三导电部件23。因而，多个部分p3＿3也相互电连接。
图7是表示一个部分p1＿3、与其对应的部分p3＿3以及连接部件45的构成例的概略剖面图。在与X方向垂直的剖面，作为第二突出部的部分p1＿3与作为第四突出部的部分p3＿3对置的面的第三宽度W52比部分p3＿3与部分p1＿3对置的面的第四宽度W23小。此外，在从Z方向观察的俯视下，部分p1＿3与部分p3＿3重叠，在部分p1＿3的两侧出现部分p3＿3。由此，连接部件45(例如焊料)在回流工序中，从部分p1＿3的底面攀升并覆盖侧面SF52的下部。即，连接部件45的焊脚FT因表面张力而沿着部分p1＿3的侧面SF52攀升。优选部分p1＿3的中心线与部分p3＿3的中心线大致一致或者相互接近。即，第二连接器52、第三导电部件23以及连接部件45优选在Y方向上左右对称。由此，连接部件45的焊脚FT与部分p1＿3的两侧的侧面SF52大致均等地形成。
如此，根据本实施方式，作为栅极连接器的第二连接器52具有从处于半导体芯片10上的部分p2＿3向+X方向突出的多个部分p1＿3。作为栅极外引线的第三导电部件23具有从部分p4＿3向-X方向突出的多个部分p3＿3。连接部件45(例如焊料)分别设于相互对应的多个部分p1＿3与多个部分p3＿3之间。如图6所示，连接部件45在多个部分p1＿3与多个部分p3＿3之间相互分离。由此，在通过热处理使连接部件45回流时，如图6所示，多个部分p1＿3因连接部件45的表面张力而被定位于分别对应的部分p3＿3的中心附近，难以在Y方向上偏移(难以旋转)。此外，连接部件45因连接部件45的表面张力而沿着部分p1＿3的侧面SF52攀升，形成焊脚FT。由此，多个部分p1＿3更加难以从分别对应的部分p3＿3在Y方向上偏移(难以旋转)。通过该回流工序，也同时使连接部件44回流，但第二连接器52的部分p1＿3大致定位于第三导电部件23的部分p3＿3，因此，第二连接器52难以从半导体芯片10以及第一导电部件21偏移。
如果在多个部分p1不分别突出而是相互连续的情况下，或者在多个部分p1＿3不分别突出而是相互连续的情况下，在焊料等的回流工序中，有连接器51、52的位置容易偏移，可靠性降低、短路不良的担心。
与此相对，在本实施方式的半导体装置100中，多个部分p1分别突出，相互分离。多个部分p1＿3分别突出，相互分离。其结果是，根据本实施方式，能够抑制半导体芯片10、作为栅极外引线的导电部件23以及作为栅极连接器的连接器52的相对位置的偏移。因而，在连接部件41～45的回流工序中，连接器51、52的位置难以偏移，实现可靠性的提高、短路抑制。
(第二实施方式)
图8是表示第二实施方式的半导体装置100的构成例的剖面图。图8示出了与第一实施方式的图4对应的源极区域的剖面。在第二实施方式中，第二导电部件22的多个部分p3在上部被槽TR分离，然而，在底部相互相连。即，多个部分p3形成为被槽TR分离的第一区域(台面区域)。槽TR能够通过对导电部件22进行半蚀刻而形成。如此，多个部分p3在整个Z方向上分离，然而，连接部件42与第一实施方式的连接部件42同样地分别设于多个部分p1与多个部分p3之间而被分离。连接部件42也可以不设于槽TR内。
图9是表示第二实施方式的半导体装置100的构成例的剖面图。图9示出了与第一实施方式的图6对应的栅极区域的剖面。在第二实施方式中，第三导电部件23的多个部分p3＿3在上部被槽TR分离，然而，在底部相互相连。即，多个部分p3＿3形成为被槽TR分离的第二区域(台面区域)。如此，多个部分p3＿3在整个Z方向上分离，然而，第四连接部件45与第一实施方式的第四连接部件45同样地分别设于多个部分p1＿3与多个部分p3＿3之间而被分离。连接部件45未设于槽TR内。
第二实施方式的其他构成可以与第一实施方式所对应的构成相同。由此，第二实施方式也能够获得与第一实施方式相同的效果。
(第三实施方式)
图10是表示第三实施方式的半导体装置100的构成例的剖面图。图10示出了与第一实施方式的图4对应的源极区域的剖面。在第三实施方式中，第二导电部件22不与多个部分p3分离而是作为整体而相互相连。即，第二导电部件22的表面被形成为大致平坦。在这种情况下，在回流工序中，连接部件42能够在多个部分p1维持分离状态即可。例如，可以在多个部分p1间的导电部件22的表面上涂覆阻焊剂SR。由此，连接部件42不形成于阻焊剂SR上，而是仅设于多个部分p1之下。即，连接部件42选择性地设于第一连接器51的多个部分p1与导电部件22之间，成为相互分离的状态。
图11是表示第三实施方式的半导体装置100的构成例的剖面图。图11示出了与第一实施方式的图6对应的栅极区域的剖面。在第三实施方式中，第三导电部件23不与多个部分p3＿3分离，而是作为整体而相互相连。即，第三导电部件23的表面被形成为大致平坦。在这种情况下，在回流工序中，连接部件45能够在多个部分p1＿3维持分离状态即可。例如，可以在多个部分p1＿3间的导电部件23的表面上涂覆阻焊剂SR。由此，连接部件45不形成于阻焊剂SR上，而是仅设于多个部分p1＿3之下。即，连接部件45选择性地设于第二连接器52的多个部分p1＿3与导电部件23之间，成为相互分离的状态。
第三实施方式的其他构成可以与第一实施方式所对应的构成相同。如此，在回流工序中，连接部件42、45能够在多个部分p1、p1＿3维持分离状态即可。由此，第三实施方式也能够获得与第一实施方式相同的效果。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换以及变更。这些实施方式及其变形与发明的范围及主旨所包含的内容同样地，包含于权利要求的范围所记载的发明及其均等范围内。
附图标记说明
100半导体装置，10半导体芯片，21第一导电部件，22第二导电部件，23第三导电部件，51第一连接器，52第二连接器，41～45连接部件，30树脂部，11漏电极，12源电极，13栅电极，10s半导体层。

Claims (8)

1.一种半导体装置，其中，具备：
半导体芯片，具有第一面、以及处于该第一面的相反侧的第二面；
第一导电部件，与处于所述半导体芯片的所述第一面的第一电极对置并且电连接；
第二导电部件，与所述半导体芯片以及所述第一导电部件分离；
第三导电部件，与所述半导体芯片、所述第一以及第二导电部件分离；
第一连接器，与处于所述半导体芯片的所述第二面的第二电极对置，并且将该第二电极与所述第二导电部件之间电连接；
第二连接器，与处于所述半导体芯片的所述第二面的第三电极对置，并且将该第三电极与所述第三导电部件之间电连接；
第一连接部件，将所述第一连接器与所述半导体芯片的所述第二面之间连接；以及
第二连接部件，将所述第一连接器与所述第二导电部件之间连接，
所述第一连接器具有向第一方向突出的多个第一突出部，所述第一方向是从所述第一导电部件朝向所述第二导电部件的方向，
所述第二连接部件与所述多个第一突出部和所述第二导电部件之间对应地设置。
2.根据权利要求1所述的半导体装置，其中，还具备：
第三连接部件，将所述第二连接器与所述半导体芯片的所述第二面之间连接；以及
第四连接部件，将所述第二连接器与所述第三导电部件之间连接，
所述第二连接器具有向第二方向突出的多个第二突出部，所述第二方向是从所述第一导电部件朝向所述第三导电部件的方向，
所述第四连接部件与所述多个第二突出部和所述第三导电部件之间对应地设置。
3.根据权利要求1所述的半导体装置，其中，
与所述多个第一突出部分别对应的所述第二连接部件是分离的。
4.根据权利要求2所述的半导体装置，其中，
与所述多个第二突出部分别对应的所述第四连接部件是分离的。
5.根据权利要求1所述的半导体装置，其中，
所述第二导电部件具有向所述第一方向的相反方向突出，并与所述第一突出部对应的多个第三突出部，
所述第二连接部件设于所述多个第一突出部与所述多个第三突出部之间。
6.根据权利要求1所述的半导体装置，其中，
所述第二导电部件在与所述多个第一突出部对应的多个第一区域间具有第一槽，
所述第二连接部件设于所述多个第一突出部与所述多个第一区域之间，不设于所述第一槽。
7.根据权利要求5所述的半导体装置，其中，
在与所述第一方向垂直的剖面，所述第一突出部与所述第三突出部对置的面的第一宽度比所述第三突出部与所述第一突出部对置的面的第二宽度小。
8.根据权利要求1所述的半导体装置，其中，
所述第二连接部件从所述第一突出部的底面将侧面的下部覆盖。
CN202211708716.8A 2022-09-02 2022-12-29 半导体装置 Pending CN117650118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022140266A JP2024035665A (ja) 2022-09-02 2022-09-02 半導体装置
JP2022-140266 2022-09-02

Publications (1)

Publication Number Publication Date
CN117650118A true CN117650118A (zh) 2024-03-05

Family

ID=85384549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211708716.8A Pending CN117650118A (zh) 2022-09-02 2022-12-29 半导体装置

Country Status (4)

Country Link
US (1) US20240079368A1 (zh)
EP (1) EP4333050A1 (zh)
JP (1) JP2024035665A (zh)
CN (1) CN117650118A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
JP2017050489A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージおよび半導体パッケージの製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
CN110571198A (zh) * 2019-08-16 2019-12-13 天津大学 一种带有铜质台阶和梳状通道设计的铜夹键合结构
JP7271381B2 (ja) * 2019-09-20 2023-05-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20240079368A1 (en) 2024-03-07
JP2024035665A (ja) 2024-03-14
EP4333050A1 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
US20090121330A1 (en) Clip Mount For Integrated Circuit Leadframes
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
US11081432B2 (en) Semiconductor device with semiconductor element and electrodes on different surfaces
US8575744B2 (en) Semiconductor device and lead frame thereof
JP2007103430A (ja) 配線基板
JP2000196000A (ja) チップ電子部品及びその製造方法
JP7173487B2 (ja) 半導体装置
CN112542438B (zh) 半导体装置
US12113009B2 (en) Semiconductor device
CN117650118A (zh) 半导体装置
JPH06260582A (ja) 半導体装置
US20220302084A1 (en) Semiconductor device
JP7183964B2 (ja) 半導体装置
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
TWI825372B (zh) 半導體裝置
JP2003197828A (ja) 樹脂封止型半導体装置
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2023179843A (ja) 半導体装置及び半導体装置の製造方法
JP2010027856A (ja) 半導体装置
JP2024053145A (ja) 半導体装置
CN115315822A (zh) 半导体器件
CN117199042A (zh) 引线框和电子部件
JP2021118297A (ja) 電子部品、配線基板、および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination