CN117637678A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN117637678A CN117637678A CN202210949916.6A CN202210949916A CN117637678A CN 117637678 A CN117637678 A CN 117637678A CN 202210949916 A CN202210949916 A CN 202210949916A CN 117637678 A CN117637678 A CN 117637678A
- Authority
- CN
- China
- Prior art keywords
- source
- holes
- metal
- region
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 156
- 239000002184 metal Substances 0.000 claims abstract description 155
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法。半导体器件包括:半导体基底;半导体基底邻近第一表面包括半导体层,半导体层包括有源区和无源区;位于有源区内的多个源极,每个源极包括至少两个通孔,两个通孔的边缘延伸至无源区内或邻近无源区设置;经由通孔与源极电连接的源极互联金属,源极互联金属的末端超出有源区延伸至无源区,源极通过源极互联金属以及通孔内的导电材料电连接到半导体基底第二表面的金属层以实现多个源极的互联。将同一源极中的两个通孔邻近无源区设置或者两个通孔的边缘延伸至无源区,防止同一源极中两个通孔之间产生互感,设置源极互联金属的末端超出有源区延伸至无源区,解决了源极与通孔位置的错位带来的影响半导体器件性能的问题,同时也增加了接地金属通过通孔与源极之间的连接可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及半导体器件及其制造方法。
背景技术
氮化镓半导体材料具有禁带宽度大、电子饱和漂移速率高、击穿场强高、耐高温等显著优点,与第一代半导体硅和第二代半导体砷化镓相比,更适合于制作高温、高压、高频和大功率的电子器件,具有广阔的应用前景,已成为目前半导体行业研究的热点。
常见的设计有将该通孔开设在有源区的源极下方,使每个有源区内的源极通过通孔直接接地,这样的结构减小了有源区内的源极到地的距离,从而减小了接地电阻,这种结构设计需要将通孔和源极金属通过互联金属连接以实现与源极通过通孔接地。
而源极和通孔如何连接才能更好地平衡器件性能和可靠性是需要解决的问题。
发明内容
本发明提供了一种半导体器件及其制造方法,以解决源极和通孔通过互联金属连接时更好地平衡器件性能和可靠性的问题。
根据本发明的一方面,提供了一种半导体器件,该半导体器件包括:
半导体基底,所述半导体基底包括相反的第一表面和第二表面,所述半导体基底邻近第一表面包括半导体层,所述半导体层包括有源区和无源区,所述无源区设置于所述有源区的外围;
位于所述第二表面的金属层;
位于所述有源区内的多个源极,每个源极包括至少两个通孔,在第一方向上,所述至少两个通孔的边缘延伸至所述无源区内或邻近无源区设置,所述第一方向为同一所述源极上至少两个通孔的中心连线方向;
覆盖所述至少两个通孔并与所述源极电连接的源极互联金属,在第一方向上,所述源极互联金属的末端超出有源区延伸至所述无源区,所述源极通过所述源极互联金属以及所述至少两个通孔内的导电材料电连接到所述第二表面的金属层以实现多个源极的互联;
位于所述有源区内的多个漏极和多个栅极,所述漏极通过邻近第一表面的漏极互联金属相互连接,所述栅极通过邻近第一表面的栅极互联金属相互连接。
可选的,在所述第二方向上所述源极互联金属的边缘和所述源极边缘之间有预设距离,所述预设距离小于至少两个通孔边缘和源极边缘之间的距离;其中第二方向平行于所述基板且垂直于所述第一方向。
可选的,当所述通孔位于有源区时,所述源极互联金属与所述通孔的位置关系为:D/9≤U≤D/2;
其中,U为源极互联金属在所述第一方向上超过所述通孔边缘的长度,D为所述通孔本身在所述第一方向上的长度。
可选的,当所述通孔位于所述有源区和所述无源区时,所述源极互联金属与所述通孔的位置关系为:D/9≤U≤Z。
其中,U为源极互联金属在所述第一方向上超过所述通孔边缘的长度,D为所述通孔本身在所述第一方向上的长度,Z为所述通孔在所述第一方向上位于所述无源区的长度。
可选的,所述源极互联金属与所述有源区的位置关系为:D/10≤V≤D。
其中,V为所述源极互联金属在所述第一方向上超过所述有源区边缘的长度,D为所述通孔本身在所述第一方向上的长度。
可选的,所述源极互联金属在第一方向上两端对称。
可选的,在所述第一方向上,所述源极互联金属超出所述有源区的部分尺寸大小对称。
可选的,在所述第一方向上,所述源极互联金属超出所述通孔的部分尺寸大小对称。
可选的,所述源极互联金属在所述第一方向上和所述第二方向上均延伸至所述无源区。
根据本发明的另一方面,提供了一种半导体器件的制造方法,该方法包括:
提供半导体基底,所述半导体基底包括相反的第一表面和第二表面;所述半导体基底邻近第一表面包括半导体层,所述半导体层包括有源区和无源区,所述无源区设置于所述有源区的外围;
在所述半导体层有源区的一侧制作电极,所述电极包括源极、栅极和漏极,每个所述源极包括至少两个通孔,在第一方向上,所述至少两个通孔的边缘延伸至所述无源区内或邻近无源区设置,所述第一方向为同一所述源极上至少两个通孔的中心连线方向;
在所述源极一侧制作源极互联金属,在第一方向上,所述源极互联金属的末端超出所述有源区延伸至所述无源区;
在第二表面形成金属层,所述源极通过所述源极互联金属以及所述至少两个通孔内的导电材料电连接到所述第二表面的金属层以实现多个源极的互联。
本发明实施例的技术方案,通过将同一源极中的两个通孔邻近无源区设置或者两个通孔的边缘延伸至无源区,从而增大了同一源极中两个通孔之间的距离,防止同一源极中两个通孔之间产生互感,从而提高了半导体器件的性能,同时设置源极互联金属的末端超出有源区延伸至无源区,解决了源极与通孔位置的错位带来的影响半导体器件性能的问题,同时也增加了接地金属通过通孔与源极之间的连接可靠性。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种半导体器件的结构示意图;
图2是图1中沿A-A’切线的剖示图;
图3是本发明实施例一提供的一种源极互联金属与通孔的位置关系示意图;
图4是本发明实施例一提供的另一种源极互联金属与通孔的位置关系示意图;
图5是本发明实施例一提供的一种源极互联金属与有源区的位置关系示意图;
图6是本发明实施例一提供的另一种源极互联金属与有源区的位置关系示意图;
图7是本发明实施例二提供的一种半导体器件制造方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1是本发明实施例一提供的一种半导体器件的结构示意图,图2是图1中沿A-A’切线的剖示图,如图1和图2所示,半导体器件100包括半导体基底110、多个源极120、多个漏极130、多个栅极140、金属层150和源极互联金属170。本实施例中半导体基底110包括基底111和形成在基底111上的半导体层112。半导体层包括有源区10和无源区20,其中无源区20设置于有源区10的外围。
半导体基底110包括相反的第一表面和第二表面。半导体基底110定义有多个贯穿第一表面和第二表面的贯穿孔162。
本实施例金属层150设置于第二表面。
多个源极120位于有源区10内,每个源极120包括至少两个通孔160,所述源极120通过源极互联金属以及至少两个通孔160内的导电材料电连接到第二表面的金属层150以实现多个源极的互联,在第一方向上,至少两个通孔160的边缘延伸至无源区20内或邻近无源区20设置,第一方向为同一所述源极120上至少两个通孔160的中心连线方向。
具体地,一并参考图2,一实施方式中,在垂直第一表面的方向,通孔160包括贯穿源极120的预留通孔161和贯穿第一表面和第二表面的贯穿孔162,其中预留通孔161内设置有蚀刻阻挡层163,蚀刻阻挡层163可以是具有导电性能的材料,且蚀刻阻挡层163不与源极120直接接触,贯穿孔162内设置有导电材料,预留通孔161内的蚀刻阻挡层163通过贯穿孔162内的导电材料电连接到第二表面的金属层150。
一实施例中,在图1所示的第一方向X上,两个通孔160的边缘延伸至无源区20内或邻近无源区20设置,本实施例中,第一方向X为同一源极120上两个通孔160的中心连线方向。
一实施例中,如图1和图5所示,两个通孔160的边缘延伸至无源区20。
替代实施例中,如图4所示,两个通孔160的边缘邻近无源区20设置。
为防止同一源极中两个通孔之间产生互感,影响半导体器件性能,因此同一源极120中两个通孔160之间需要保持一定的距离,本实施例中将同一源极120中的两个通孔160邻近无源区20设置或者两个通孔160的边缘延伸至无源区20,从而增大了同一源极120中两个通孔160之间的距离,防止同一源极120中两个通孔160之间产生互感,从而提高了半导体器件的性能。
本实施例中,预留通孔161内的蚀刻阻挡层163通过源极互联金属170与源极120电连接。在第一方向上,源极互联金属170的末端超出有源区10延伸至无源区20。源极120通过源极互联金属170以及至少两个通孔内的导电材料电连接到第二表面的金属层150以实现多个源极的互联。能够解决源极与通孔位置的错位带来的影响半导体器件性能的问题,同时也增加了接地金属通过通孔与源极之间的连接可靠性。
替代实施例中,预留通孔161内也可以不设置蚀刻阻挡层,图3是本发明实施例一提供的另一种半导体器件的剖示图,如图3所示,源极互联金属170直接填充入预留通孔161中,此时源极120直接与通孔160内的源极互联金属170以及覆盖源极120的源极互联金属170电连接,进而,源极120通过源极互联金属170以及至少两个通孔内的导电材料(预留通孔161内的源极互联金属170)电连接到第二表面的金属层150以实现多个源极的互联。且在第一方向上,源极互联金属170的末端超出有源区10延伸至无源区20。能够解决源极与通孔位置的错位带来的影响半导体器件性能的问题,同时也增加了接地金属通过通孔与源极之间的连接可靠性。
本实施例中,漏极130通过邻近第一表面的漏极互联金属192相互连接,栅极140通过邻近第一表面的栅极互联金属182相互连接。具体地,多个漏极130和多个栅极140位于有源区10内。漏极130通过漏极互连线192电连接到无源区20内的漏极互联金属191。栅极140通过栅极互连线182电连接到无源区20内的栅极互联金属181。漏极互联金属192和第一表面之间可以设置或不设置绝缘介质层。所述栅极互联金属182和第一表面之间也可以设置或不设置绝缘介质层。
一实施例中,半导体基底110可以包括衬底层111和外延层112,衬底层111可由硅、蓝宝石、碳化硅、砷化镓中的其中一种材料形成,外延层112可由氮化镓、铝镓氮、铟镓氮氮化铝和铟铝镓氮中的一种或者一种以上形成。在本实施例中,半导体基底110的第一表面可以为外延层112远离衬底层111的一面,半导体基底110与第一表面相反或相背的另一面为半导体基底110的第二表面,本实施例中所述外延层112可以包括半导体层,其中半导体层包括有源区10和无源区20,无源区20设置于有源区10的外围。本实施例中,有源区10下方存在二维电子气、电子或空穴,是半导体器件的工作区域;无源区20下方通过台面刻蚀工艺(MESA etch)、离子注入工艺或氧化隔离工艺后消除或隔离掉了位于其下的二维电子气、电子或空穴,其不是半导体器件的内部工作区域。
本发明实施例一提供的半导体器件包括半导体基底,所述半导体基底包括相反的第一表面和第二表面,所述半导体基底包括半导体层,所述半导体层包括有源区和无源区,所述无源区设置于所述有源区的外围;位于所述第二表面的金属层;位于所述有源区内的多个源极,每个源极包括至少两个通孔,所述源极通过所述至少两个通孔内的导电材料电连接到所述第二表面的金属层以实现多个源极的互联,在第一方向上,所述至少两个通孔的边缘延伸至所述无源区内或邻近无源区设置,所述第一方向为同一所述源极上至少两个通孔的中心连线方向;覆盖所述至少两个通孔并与所述源极电连接的源极互联金属,在第一方向上,所述源极互联金属的末端超出有源区延伸至所述无源区;位于所述有源区内的多个漏极和多个栅极,所述漏极通过邻近第一表面的漏极互联金属相互连接,所述栅极通过邻近第一表面的栅极互联金属相互连接。本实施例将同一源极中的两个通孔邻近无源区设置或者两个通孔的边缘延伸至无源区,从而增大了同一源极中两个通孔之间的距离,防止同一源极中两个通孔之间产生互感,从而提高了半导体器件的性能,同时设置源极互联金属的末端超出有源区延伸至无源区,解决了源极与通孔位置的错位带来的影响半导体器件性能的问题,同时也增加了接地金属通过通孔与源极之间的连接可靠性。
可选的,在图1所示的第二方向Y上源极互联金属170的边缘和源极120边缘之间有预设距离,且预设距离小于通孔160边缘和源极160边缘之间的距离,即源极互联金属170位于源极120边缘与通孔160边缘之间,其中第二方向Y平行于基板且垂直于第一方向X。具体的,互联金属的尺寸越大,其自身的电阻就越大,在尽可能保证源极与通孔连接可靠性的同时,需要尽可能的缩小源极互联金属170的尺寸,因此,设置在第二方向Y上源极互联金属170位于源极120边缘与通孔160边缘之间,有利于减小源极互联金属的电阻,从而提高半导体器件的性能。
可选的,图4是本发明实施例一提供的一种源极互联金属与通孔的位置关系示意图。如图4所示,当通孔160位于有源区10时,源极互联金属170与通孔160的位置主要考虑电阻问题,因此设置源极互联金属170与通孔160的位置关系为:D/9≤U≤D/2。其中,U为源极互联金属170在第一方向X上超过通孔160边缘的长度,D为通孔160本身在第一方向X上的长度。
可选的,图5是本发明实施例一提供的另一种源极互联金属与通孔的位置关系示意图。如图5所示,当通孔160位于有源区10和无源区20时,源极互联金属170与通孔160的位置要同时考虑电阻和连接性问题,因此设置源极互联金属170与通孔160的位置关系为:D/9≤U≤Z。示例性说明,当通孔160的1/3部分位于无源区,剩余2/3的部分位于有源区时,源极互联金属170与通孔160的位置关系为D/9≤U≤D/3。
其中,U为源极互联金属170在第一方向X上超过通孔160边缘的长度,D为通孔160本身在第一方向X上的长度,Z为通孔160在第一方向X上位于无源区20的长度。本实施例中,源极互联金属170朝第一方向X相反的方向延伸后,在源极120的左侧超过了通孔160边缘长度U,同时源极互联金属170在第一方向X上延伸后,在源极120的右侧也超过了通孔160边缘长度U。
可选的,图6是本发明实施例一提供的另一种源极互联金属与有源区的位置关系示意图,如图6所示,源极互联金属170与有源区10的位置关系为:D/10≤V≤D。其中,V为源极互联金属170在第一方向X上超过有源区10边缘的长度,D为通孔160本身在第一方向X上的长度。通过源极互联金属与有源区的位置关系,解决了源极欧姆金属位置和通孔位置错位带来的影响器件性能的问题。
可选的,源极互联金属170在第一方向X上两端对称。
可选的,在第一方向X上,源极互联金属170超出有源区10的部分尺寸大小对称。
可选的,在第一方向X上,源极互联金属170超出通孔160的部分尺寸大小对称。
可选的,源极互联金属170在第一方向X上和第二方向Y上均延伸至无源区20。
实施例二
图7为本发明实施例二提供的一种半导体器件制造方法的流程图,该方法用于制造上述实施例所述的半导体器件。一并参考图1-2,该方法包括:
S110、提供半导体基底110,半导体基底110包括相反的第一表面和第二表面。所述半导体基底110邻近第一表面包括半导体层,所述半导体层包括有源区10和无源区20,所述无源区设置于所述有源区的外围。
S120在半导体层的有源区的一侧制作电极,其中电极包括源极120、栅极130和漏极140,每个所述源极120包括至少两个通孔160,在第一方向上,所述至少两个通孔160的边缘延伸至所述无源区20内或邻近无源区10设置,所述第一方向为同一所述源极上至少两个通孔160的中心连线方向。一实施例中,所述源极120和漏极140可以是欧姆金属电极,栅极130可以是肖特基金属接触电极。
一实施例中,一并参考图2,在制作源极120时,在源极120邻近无源区所在区域形成预留通孔161,该预留通孔161内没有源极欧姆金属。一实施例中通过蚀刻的方式在源极120的两侧形成贯穿源极120的预留通孔161。在预留通孔161内形成蚀刻阻挡层163,本实施例中,蚀刻阻挡层163位于预留通孔161内且大致为小于预留通孔161的形状,蚀刻阻挡层163的形状可以与通孔160的形状相对应,也可以制作成圆形、椭圆形、方形,圆角方形或其他形状,预留通孔161边缘与预留通孔161内剩余的蚀刻阻挡层163之间具有预设间隔距离,即预留通孔161边缘与剩余的蚀刻阻挡层163之间的间隔可以为环形槽或半环形槽。本实施例中,源极120通过源极互联金属170以及至少两个通孔内的导电材料(预留通孔161内的源极互联金属170和蚀刻阻挡层163)电连接到所述第二表面的金属层150以实现多个源极的互联。
替代实施例中,蚀刻阻挡层163也可以填满预留通孔161。此时,所述源极120通过所述源极互联金属170以及所述至少两个通孔内的导电材料(预留通孔161内的蚀刻阻挡层163)电连接到所述第二表面的金属层150以实现多个源极的互联。
替代实施例中,在源极120制作工艺完成后还可以进一步形成介质层,以在其他中间工艺进行的时候对源极120进行保护。这些介质层在后续步骤S130执行之前会全部去除或去除主要部分。一并参阅图1,一实施例中,所示的第二方向Y上源极互联金属170的边缘和源极120边缘之间有预设距离,且预设距离小于通孔160边缘和源极160边缘之间的距离,即源极互联金属170位于源极120边缘与通孔160边缘之间,一实施例中,介质层没有去除的部分可以覆盖源极120的边缘121,以保护没有被源极互联金属170覆盖的部分。
S130、在源极120的一侧制作源极互联金属170,在第一方向上,所述源极互联金属的末端超出所述有源区延伸至所述无源区。具体的,源极互联金属170可以完全覆盖于蚀刻阻挡层163,源极120和蚀刻阻挡层163通过源极互联金属170相互连接。本实施例中,源极互联金属170可以填满环形槽或半环形槽并覆盖源极120,以使蚀刻阻挡层163通过源极互联金属170相互连接。具体的,在第一方向X上,源极互联金属170的末端超出有源区10延伸至无源区20,其中第一方向X为同一源极120上两个通孔160的中心连线方向。以蚀刻阻挡层163作为阻隔形成贯穿半导体基底的贯穿孔162,以避免形成贯穿孔16的时候过度蚀刻源极120和/或源极互联金属170,本实施例中,预留通孔161和贯穿孔162二者共同定义第一实施例中源极120包括的通孔160。
S140、在第二表面形成金属层150,所述源极120通过所述源极互联金属170以及所述至少两个通孔160内的导电材料电连接到所述第二表面的金属层150以实现多个源极的互联。
本实施例中,每个源极120对应两个通孔160,源极120通过源极互联金属170、蚀刻阻挡层163、贯穿孔162内的导电材料150电连接到第二表面的金属层150在第二表面形成互联,在第一方向上,两个源极的通孔160边缘延伸至无源区20内或邻近无源区20设置。替代实施例中,贯穿孔162内的导电材料150和金属层150可以是相同的材料或不同的材料,贯穿孔162内的导电材料150和金属层150可以在同一半导体工艺步骤中形成或采用不同的半导体工艺步骤先后形成。
替代实施例中,一并参考图3,可选的,预留通孔161内也可以不形成蚀刻阻挡层,源极互联金属170直接填充入预留通孔161中,此时源极120直接与通孔160内的源极互联金属170以及覆盖源极表面的源极互联金属170电连接,且在第一方向上,源极互联金属170的末端超出有源区10延伸至无源区20。本实施方式中,源极互联金属170需要增加厚度,以源极互联金属170作为阻隔从第二表面进行蚀刻形成贯穿半导体基底的贯穿孔162,预留通孔161和贯穿孔162二者共同定义第一实施例中源极120包括的通孔160。本实施例中,由于省略了蚀刻阻挡层163,每个源极120通过互联金属层170、贯穿孔162内的导电材料150电连接到第二表面的金属层150在第二表面形成互联。上述实施例中,所述金属层150可以为接地金属。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种半导体器件,其特征在于,所述半导体器件包括:
半导体基底,所述半导体基底包括相反的第一表面和第二表面,所述半导体基底邻近第一表面包括半导体层,所述半导体层包括有源区和无源区,所述无源区设置于所述有源区的外围;
位于所述第二表面的金属层;
位于所述有源区内的多个源极,每个源极包括至少两个通孔,在第一方向上,所述至少两个通孔的边缘延伸至所述无源区内或邻近无源区设置,所述第一方向为同一所述源极上至少两个通孔的中心连线方向;
覆盖所述至少两个通孔并与所述源极电连接的源极互联金属,在第一方向上,所述源极互联金属的末端超出有源区延伸至所述无源区;所述源极通过所述源极互联金属以及所述至少两个通孔内的导电材料电连接到所述第二表面的金属层以实现多个源极的互联;
位于所述有源区内的多个漏极和多个栅极,所述漏极通过邻近第一表面的漏极互联金属相互连接,所述栅极通过邻近第一表面的栅极互联金属相互连接。
2.根据权利要求1所述的半导体器件,其特征在于,在所述第二方向上所述源极互联金属的边缘和所述源极边缘之间有预设距离,所述预设距离小于至少两个通孔边缘和源极边缘之间的距离;其中第二方向平行于所述基板且垂直于所述第一方向。
3.根据权利要求1所述的半导体器件,其特征在于,当所述至少两个通孔位于有源区时,所述源极互联金属与所述至少两个通孔的位置关系为:D/9≤U≤D/2;
其中,U为源极互联金属在所述第一方向上超过所述至少两个通孔边缘的长度,D为所述至少两个通孔本身在所述第一方向上的长度。
4.根据权利要求1所述的半导体器件,其特征在于,当所述至少两个通孔位于所述有源区和所述无源区时,所述源极互联金属与所述至少两个通孔的位置关系为:D/9≤U≤Z;
其中,U为源极互联金属在所述第一方向上超过至少两个所述至少两个通孔边缘的长度,D为所述至少两个通孔本身在所述第一方向上的长度,Z为所述至少两个通孔在所述第一方向上位于所述无源区的长度。
5.根据权利要求1所述的半导体器件,其特征在于,所述源极互联金属与所述有源区的位置关系为:D/10≤V≤D;
其中,V为所述源极互联金属在所述第一方向上超过所述有源区边缘的长度,D为所述至少两个通孔本身在所述第一方向上的长度。
6.根据权利要求1所述的半导体器件,其特征在于,所述源极互联金属在第一方向上两端对称。
7.根据权利要求1所述的半导体器件,其特征在于,在所述第一方向上,所述源极互联金属超出所述有源区的部分尺寸大小对称。
8.根据权利要求1所述的半导体器件,其特征在于,在所述第一方向上,所述源极互联金属超出所述至少两个通孔的部分尺寸大小对称。
9.根据权利要求1所述的半导体器件,其特征在于,所述源极互联金属在所述第一方向上和所述第二方向上均延伸至所述无源区。
10.一种半导体器件的制造方法,其特征在于,包括:
提供半导体基底,所述半导体基底包括相反的第一表面和第二表面;所述半导体基底邻近第一表面包括半导体层,所述半导体层包括有源区和无源区,所述无源区设置于所述有源区的外围;
在所述半导体层有源区的一侧制作电极,所述电极包括源极、栅极和漏极,每个所述源极包括至少两个通孔,在第一方向上,所述至少两个通孔的边缘延伸至所述无源区内或邻近无源区设置,所述第一方向为同一所述源极上至少两个通孔的中心连线方向;
在所述源极一侧制作源极互联金属,在第一方向上,所述源极互联金属的末端超出所述有源区延伸至所述无源区;
在第二表面形成金属层,所述源极通过所述源极互联金属以及所述至少两个通孔内的导电材料电连接到所述第二表面的金属层以实现多个源极的互联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210949916.6A CN117637678A (zh) | 2022-08-09 | 2022-08-09 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210949916.6A CN117637678A (zh) | 2022-08-09 | 2022-08-09 | 半导体器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117637678A true CN117637678A (zh) | 2024-03-01 |
Family
ID=90015071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210949916.6A Pending CN117637678A (zh) | 2022-08-09 | 2022-08-09 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117637678A (zh) |
-
2022
- 2022-08-09 CN CN202210949916.6A patent/CN117637678A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100576569C (zh) | 肖特基器件和形成方法 | |
US9142637B2 (en) | III-nitride monolithic IC | |
CN108649071B (zh) | 半导体器件及其制造方法 | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
CN105074886A (zh) | 碳化硅半导体器件及其制造方法 | |
CN109671774B (zh) | 半导体器件及其制造方法 | |
CN107683530A (zh) | 电力用半导体装置 | |
US9634129B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
CN114628515A (zh) | SiC MOSFET器件及制造方法 | |
CN102479705B (zh) | 半导体器件和用于制造半导体器件的方法 | |
CN1965412B (zh) | 互补氮化物晶体管垂直和共用漏极 | |
US5977609A (en) | Method and apparatus for insulating material using trenches | |
EP0951074A2 (en) | Multi-emitter bipolar transistor | |
CN117637678A (zh) | 半导体器件及其制造方法 | |
EP3499549B1 (en) | Semiconductor device | |
CN114512403B (zh) | 半导体器件的制造方法 | |
CN103187378A (zh) | 功率半导体器件及其制造方法 | |
CN113066866A (zh) | 碳化硅mosfet器件及其工艺方法 | |
CN111384149A (zh) | 沟槽型igbt及其制备方法 | |
CN113506821B (zh) | 半导体器件 | |
KR100598348B1 (ko) | 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법 | |
CN114026700B (zh) | 具有回流金属间电介质层的功率半导体器件 | |
CN107680933A (zh) | Mos型功率器件及其制造方法 | |
EP1429391A1 (en) | Insulated gate semiconductor device and method of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |