CN117637622A - 一种重组织载板及芯片封装工艺 - Google Patents
一种重组织载板及芯片封装工艺 Download PDFInfo
- Publication number
- CN117637622A CN117637622A CN202311632717.3A CN202311632717A CN117637622A CN 117637622 A CN117637622 A CN 117637622A CN 202311632717 A CN202311632717 A CN 202311632717A CN 117637622 A CN117637622 A CN 117637622A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- carrier plate
- pin
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 17
- 238000004806 packaging method and process Methods 0.000 claims abstract description 100
- 239000004033 plastic Substances 0.000 claims abstract description 88
- 229920003023 plastic Polymers 0.000 claims abstract description 88
- 239000005022 packaging material Substances 0.000 claims abstract description 41
- 238000001746 injection moulding Methods 0.000 claims abstract description 18
- 230000008521 reorganization Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 35
- 239000004642 Polyimide Substances 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 10
- 238000013461 design Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 239000011152 fibreglass Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 229920001470 polyketone Polymers 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 229920006149 polyester-amide block copolymer Polymers 0.000 claims description 3
- 238000011112 process operation Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 30
- 239000000758 substrate Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000012536 packaging technology Methods 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开一种重组织载板及芯片封装工艺,涉及芯片封装技术领域,包括芯片封装基础载板、多个镂空结构、多个引脚结构、至少一个芯片、支撑薄膜和塑封料;所述芯片封装基础载板的中部区域设置多个镂空结构,所述镂空结构用于放置待封装的芯片。本发明通过预留镂空区域和引脚布置,实现芯片封装的高密度布局,提高封装的集成度;通过支撑薄膜固定芯片和电子元器件,减少芯片、电子元器件和引脚受外界环境因素的影响,采用重组织芯片结构实现注塑封装,由于芯片和电子元器件的外围包裹的均是同一种材质的塑封料,塑封料在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,大幅提升封装后的芯片和电子元器件运行的稳定性和可靠性。
Description
技术领域
本发明涉及芯片封装技术领域,尤其是涉及一种重组织载板及芯片封装工艺。
背景技术
芯片封装载板即IC载板,主要起到保护芯片并作为集成电路芯片和外界接口的作用。具体的使用过程如下:首先通过全自动贴片机将集成电路片贴在IC封装框架上面,然后用焊线机将集成电路芯片上面的触点和IC封装框架上面的引脚节点连接起来实现电路的联通,最后使用封装材料将集成电路芯片保护起来形成集成电路卡模块,便于后道应用。
传统的芯片封装结构存在封装密度较低、信号传输路径较长等问题,限制了封装的可靠性和集成度。常规封装方法通常在载板上直接焊接芯片,并使用外部封装材料进行保护。这种封装方式存在诸多限制,包括信号传输路径较长、封装密度有限、封装容易受到外界环境影响等问题,导致封装的可靠性和集成度难以满足现代电子设备的要求。
传统的芯片封装结构还存在以下问题:塑封时,塑封料在高温熔融状态覆盖于焊接了芯片的位置表面,在高温熔融状态的塑封料冷却过程中,由于塑封料与载板材质不一致导致热收缩量不同,从而产生翘曲变形,从而影响到芯片封装的良品率,还会对芯片的工作稳定性产生影响。
发明内容
为了解决上述技术问题,本发明提供一种重组织载板及芯片封装工艺。采用如下的技术方案:
一种重组织载板,包括芯片封装基础载板、多个镂空结构、多个引脚结构、至少一个芯片、支撑薄膜和塑封料;
所述芯片封装基础载板的中部区域设置多个镂空结构,所述镂空结构用于放置待封装的芯片;
多个镂空结构的外围分别对应设置多个引脚结构,所述引脚结构用于与待封装的芯片引脚电连接;
塑封料填充在多个镂空结构中,将芯片塑封;
芯片封装基础载板的底部设置支撑薄膜,所述支撑薄膜用于固定多个镂空结构位置待封装的芯片,并在塑封料塑封完成后,将支撑薄膜撕除。
可选的,还包括至少一个电子元器件,所述电子元器件与芯片共同封装在镂空结构中,且相互不接触,所述电子元器件的引脚与引脚结构电连接,在塑封前,与电子元器件与芯片均放置在镂空结构底部铺设的支撑薄膜上表面;
且电子元器件与芯片设置完成后,引脚结构竖向尺寸最高。
通过采用上述技术方案,通过预留多个镂空结构和多个引脚结构,实现芯片封装的高密度布局,提高封装的集成度,通过支撑薄膜固定芯片和电子元器件,减少芯片、电子元器件和引脚受外界环境因素的影响,提高封装可靠性;
芯片和电子元器件的外围包裹的均是塑封料,塑封料在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,大幅提升封装后的芯片和电子元器件运行的稳定性。
可选的,芯片封装基础载板采用高电导率、耐高温且化学稳定性高的材料蚀刻制成,并通过蚀刻形成多个镂空结构和多个引脚结构。
可选的,镂空结构的大小和位置根据所要封装的芯片和电子元器件的尺寸和数量进行设计。
通过采用上述技术方案,预留的镂空结构的区域大小和位置可根据芯片的尺寸和数量进行调整,提供了灵活性和适应性。
可选的,支撑薄膜的材质是聚酰亚胺、聚酰胺酯或玻璃纤维增强塑料;塑封料的材质是环氧树脂、聚酰亚胺或聚酮。
通过采用上述技术方案,支撑薄膜的材质和厚度应具备足够的强度和稳定性,以提供可靠的支撑,薄膜的材质可以是聚酰亚胺(PI)、聚酰胺酯(PEI)、玻璃纤维增强塑料等。
可选的,引脚结构是表面贴装引脚或球栅阵列。
通过采用上述技术方案,引脚结构可适用于不同尺寸和排列方式的引脚布置,包括但不限于表面贴装引脚(SMD)、球栅阵列(BGA)等。
一种芯片封装工艺,用于实现重组织芯片的封装,包括以下步骤:
步骤1,在芯片封装基础载板上进行蚀刻,蚀刻出多个镂空结构,并在多个镂空结构周围分别蚀刻出多个引脚结构;
步骤2,在塑封机的塑封平台上放置支撑薄膜,将蚀刻后的芯片封装基础载板放置在支撑薄膜上,保证支撑薄膜衬托在所有的镂空结构底部;
步骤3,将待封装设计种类和数量的芯片和电子元器件按照设计位置放置在镂空结构,并位于支撑薄膜上;
步骤4,塑封机将塑封料热熔后注入镂空结构,对镂空结构内的芯片和电子元器件进行塑封;
步骤5,注塑封装完成后,将支撑薄膜撕除,使封装的芯片暴露在外部环境中;
步骤6,对封装面进行打磨处理,保证引脚结构的顶面漏出,将芯片和电子元器件的引脚分别与引脚结构按照设计进行打线电连接;
步骤7,对打线方向再次进行后塑封操作;
步骤8,后塑封完后,进行切单操作,切单完成后的产品即为重组织芯片。
在步骤3中,在引脚结构的顶面布置薄膜贴,在步骤6中,省略对封装面进行打磨处理的工艺操作。
步骤6的这一步打磨工艺,也可以用其他工艺方法来实现引脚结构的顶面露出,例如可以在步骤3中,增加一个薄膜贴,这个薄膜贴在引脚结构顶部,这样塑封的时候引脚结构顶部就不会有塑封料了,也就省去了打磨这一步骤。
可选的,步骤4注塑操作将支撑薄膜对侧的多个引脚结构露出,用于后期装配焊料球。
可选的,步骤3中的第一层芯片布设完成后,再基于芯片堆叠技术堆叠第二层芯片,第二层芯片不能与第一层芯片的引脚区重叠,堆叠完成后继续进行步骤5、步骤6、步骤7和步骤8。
通过采用上述技术方案,芯片封装基础载板的材质是具有高电导率、耐高温以及化学稳定性的材料,例如铜、铜合金等,具有预留的多个镂空结构。这些多个镂空结构的区域大小和位置根据要封装的芯片的尺寸和数量进行设计,每个镂空结构的周围可以预留相应的引脚区域,然后将其余部分蚀刻掉,需要注意的是,当实现量产时,不同产品之间的基础载板的蚀刻并非蚀穿,其作用是固定住引脚,这些引脚结构在之后用于与芯片的引脚相连接;在芯片封装基础载板底部铺设一层支撑薄膜,用于固定镂空结构将要放置的芯片,支撑薄膜的材质和厚度应具备足够的强度和稳定性,以提供可靠的支撑,支撑薄膜的材质可以是聚酰亚胺(PI)、聚酰胺酯(PEI)、玻璃纤维增强塑料等;支撑薄膜安装完成后,每个镂空结构中可以放置一至多个电子元器件,电子元器件是指电容、电阻、电感、LED、MCU、Sensor、MEMS、ASIC、电池片等半导体和集成电路元件,电子元器件的引脚朝向支撑薄膜一侧,在芯片和电子元器件放置完成后,还可以堆叠第二层芯片,构成立体封装,这种结构称作叠层型3D封装。3D堆叠封装是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,一般情况下大的在下,小的在上;
再对整体进行注塑操作,使塑封料包裹芯片和电子元器件,塑封料可以选择具有良好绝缘性和耐高温性能的材料,以提供额外的保护和封装密封性,如环氧树脂、聚酰亚胺、聚酮等,需要的是,注塑操作应将支撑薄膜侧的引脚露出部分方便后期装配焊料球;
在注塑封装完成后,将支撑薄膜撕除,使封装的芯片暴露在外部环境中;撕除支撑薄膜,进行一次打线操作,将电子元器件与引脚按照需求相连后,可以放入第二层芯片,需要注意第二层芯片不能与第一层芯片的引脚区重叠,通过芯片堆叠的方法解决了在最大镂空区域的情况下仍放不下所有的电子元器件的问题;
在打线操作完成后,对打线方向进行后塑封,保护芯片免受外部环境的影响,并提供电气连接和散热等功能;
后塑封完后,进行切单,切单完成后的产品称为重组织芯片,后续可以作为一种功能芯片与传统载板相连接;
传统芯片封装工艺在传统载板上焊接完芯片后进行注塑封装,在传统载板上填注热熔的塑封料,由于塑封料材质与传统载板不一样,在冷却收缩的过程会产生较大的翘曲量,而采用重组织芯片结构实现注塑封装,由于芯片和电子元器件的外围包裹的均是同一种材质的塑封料,塑封料在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,大幅提升封装后的芯片和电子元器件运行的稳定性、可靠性。
综上所述,本发明包括以下至少一种有益技术效果:
1.高密度布局:通过预留镂空区域和引脚布置,实现芯片封装的高密度布局,提高封装的集成度;
2.高稳定性:通过支撑薄膜固定芯片,增强基板的机械稳定性,减少了机械振动和冲击对电子元件的不利影响。减少芯片在封装工艺流程中受外界环境因素的影响,提高封装工艺高可靠性;
3.高灵活性:预留的镂空区域大小和位置可根据芯片的尺寸和数量进行调整,提供了灵活性和适应性;
4.高集成度:通过高密度布局和可靠的引脚连接,提升芯片的集成度,满足高性能电子设备对封装的需求;
5.芯片封装的高可靠性:采用重组织芯片结构实现注塑封装,由于芯片和电子元器件的外围包裹的均是同一种材质的塑封料,与后塑封时使用的同一种塑封料。塑封料在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,这有助于避免因温度变化引起的内部应力和应变,降低了热失效的风险。减少产品可能出现的热失效问题。这对于需要在极端温度条件下工作的军用和航天等高可靠性应用中,这是至关重要的。
附图说明
图1是本发明一种重组织载板应用到传统载板的结构示意图;
图2是本发明一种重组织载板未注塑封装状态的结构示意图;
图3是本发明一种重组织载板采用基板类引脚结构的封装基础载板的俯视结构示意图;
图4是本发明一种重组织载板采用引线框架类引脚结构的封装基础载板的俯视结构示意图;
图5是图3引脚结构封装多种电子元器件的示意图;
图6是图4引脚结构封装多种电子元器件的示意图;
图7是支撑薄膜的结构示意图。
附图标记说明:1、芯片封装基础载板;2、镂空结构;3、引脚结构;4、芯片;5、支撑薄膜;51、支撑薄膜上层;52、支撑薄膜下层;53、锯齿凸台;6、塑封料;7、电子元器件;100、传统载板。
具体实施方式
以下结合附图对本发明作进一步详细说明。
本发明实施例公开一种重组织载板及芯片封装工艺。
参照图1-图7,实施例1,一种重组织载板,包括芯片封装基础载板1、多个镂空结构2、多个引脚结构3、至少一个芯片4、支撑薄膜5和塑封料6;
芯片封装基础载板1的中部区域设置多个镂空结构2,镂空结构2用于放置待封装的芯片4;
多个镂空结构2的外围分别对应设置多个引脚结构3,引脚结构3用于与待封装的芯片4引脚电连接;
塑封料6填充在多个镂空结构2中,将芯片4塑封;
芯片封装基础载板1的底部设置支撑薄膜5,支撑薄膜5用于固定多个镂空结构2位置待封装的芯片4,并在塑封料6塑封完成后,将支撑薄膜5撕除。
实施例2,还包括至少一个电子元器件7,电子元器件7与芯片4共同封装在镂空结构2中,且相互不接触,电子元器件7的引脚与引脚结构3电连接,在塑封前,与电子元器件7与芯片4均放置在镂空结构2底部铺设的支撑薄膜5上表面;
且电子元器件7与芯片4设置完成后,引脚结构3竖向尺寸最高。
通过预留多个镂空结构2和多个引脚结构3,实现芯片封装的高密度布局,提高封装的集成度,通过支撑薄膜5固定芯片4和电子元器件7,减少芯片4、电子元器件7和引脚受外界环境因素的影响,提高封装可靠性;
芯片4和电子元器件7的外围包裹的均是塑封料6,塑封料6在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,大幅提升封装后的芯片4和电子元器件7运行的稳定性。
实施例3,芯片封装基础载板1采用高电导率、耐高温且化学稳定性高的材料蚀刻制成,并通过蚀刻形成多个镂空结构2和多个引脚结构3。
实施例4,镂空结构2的大小和位置根据所要封装的芯片4和电子元器件7的尺寸和数量进行设计。
预留的镂空结构2的区域大小和位置可根据芯片的尺寸和数量进行调整,提供了灵活性和适应性。
实施例5,支撑薄膜5的材质是聚酰亚胺、聚酰胺酯或玻璃纤维增强塑料;塑封料6的材质是环氧树脂、聚酰亚胺或聚酮。
支撑薄膜5的材质和厚度应具备足够的强度和稳定性,以提供可靠的支撑,薄膜的材质可以是聚酰亚胺(PI)、聚酰胺酯(PEI)、玻璃纤维增强塑料等。
支撑薄膜5可以采用多层复合结构,具体的包括支撑薄膜上层51、支撑薄膜下层52,支撑薄膜上层51和支撑薄膜下层52对应面上等距阵列多个锯齿凸台53,支撑薄膜上层51、支撑薄膜下层52通过多个锯齿凸台53的相互啮合形成多层复合结构,强度和稳定性均能满足支撑需求,制作时,可以通过单层模具成型,然后采用在锯齿凸台53面涂抹粘接剂后将支撑薄膜上层51和支撑薄膜下层52粘接形成支撑薄膜5。
实施例6,引脚结构3是表面贴装引脚或球栅阵列。
引脚结构3可适用于不同尺寸和排列方式的引脚布置,包括但不限于表面贴装引脚(SMD)、引脚阵列(LGA)、球栅阵列(BGA)等。
实施例7,一种芯片封装工艺,用于实现重组织芯片的封装,包括以下步骤:
步骤1,在芯片封装基础载板1上进行蚀刻,蚀刻出多个镂空结构2,并在多个镂空结构2周围分别蚀刻出多个引脚结构3;
步骤2,在塑封机的塑封平台上放置支撑薄膜5,将蚀刻后的芯片封装基础载板1放置在支撑薄膜5上,保证支撑薄膜5衬托在所有的镂空结构2底部;
步骤3,将待封装设计种类和数量的芯片4和电子元器件7按照设计位置放置在镂空结构2,并位于支撑薄膜5上;
步骤4,塑封机将塑封料6热熔后注入镂空结构2,对镂空结构2内的芯片4和电子元器件7进行塑封;
步骤5,注塑封装完成后,将支撑薄膜5撕除,使封装的芯片4暴露在外部环境中;
步骤6,对封装面进行打磨处理,保证引脚结构3的顶面漏出,将芯片4和电子元器件7的引脚分别与引脚结构3按照设计进行打线电连接;
步骤7,对打线方向再次进行后塑封操作;
步骤8,后塑封完后,进行切单操作,切单完成后的产品即为重组织芯片。
在步骤3中,在引脚结构3的顶面布置薄膜贴,在步骤6中,省略对封装面进行打磨处理的工艺操作。
步骤6的这一步打磨工艺,也可以用其他工艺方法来实现引脚结构3的顶面露出,例如可以在步骤3中,增加一个薄膜贴,这个薄膜贴在引脚结构3顶部,这样塑封的时候引脚结构3顶部就不会有塑封料了,也就省去了打磨这一步骤。
步骤4注塑操作将支撑薄膜5对侧的多个引脚结构3露出,用于后期装配焊料球。
步骤3中的第一层芯片4布设完成后,再基于芯片堆叠技术堆叠第二层芯片4,第二层芯片4不能与第一层芯片4的引脚区重叠,堆叠完成后继续进行步骤5、步骤6、步骤7和步骤8。
芯片封装基础载板1的材质是具有高电导率、耐高温以及化学稳定性的材料,例如铜、铜合金等,具有预留的多个镂空结构2。这些多个镂空结构2的区域大小和位置根据要封装的芯片4的尺寸和数量进行设计,每个镂空结构2的周围可以预留相应的引脚区域,然后将其余部分蚀刻掉,需要注意的是,当实现量产时,不同产品之间的基础载板的蚀刻并非蚀穿,其作用是固定住引脚,图3为基板类实施例,图4为引线框架类实施例,这些引脚结构3在之后用于与芯片4的引脚相连接;在芯片封装基础载板1底部铺设一层支撑薄膜5,用于固定镂空结构2将要放置的芯片4,支撑薄膜5的材质和厚度应具备足够的强度和稳定性,以提供可靠的支撑,支撑薄膜5的材质可以是聚酰亚胺(PI)、聚酰胺酯(PEI)、玻璃纤维增强塑料等;支撑薄膜5安装完成后,每个镂空结构2中可以放置一至多个电子元器件7,电子元器件7是指电容、电阻、MCU、Sensor、ASIC等元件,电子元器件7的引脚朝向支撑薄膜5一侧,在芯片4和电子元器件7放置完成后,还可以堆叠第二层芯片4,构成立体封装,这种结构称作叠层型3D封装。3D堆叠封装是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,一般情况下大的在下,小的在上;
再对整体进行注塑操作,使塑封料6包裹芯片4和电子元器件7,塑封料6可以选择具有良好绝缘性和耐高温性能的材料,以提供额外的保护和封装密封性,如环氧树脂、聚酰亚胺、聚酮等,需要的是,注塑操作应将支撑薄膜5侧的引脚露出部分方便后期装配焊料球;
在注塑封装完成后,将支撑薄膜5撕除,使封装的芯片4暴露在外部环境中;撕除支撑薄膜5,进行一次打线操作,将电子元器件7与引脚按照需求相连后,可以放入第二层芯片4,需要注意第二层芯片4不能与第一层芯片4的引脚区重叠,通过芯片堆叠的方法解决了在最大镂空区域的情况下仍放不下所有的电子元器件的问题;
在打线操作完成后,对打线方向进行后塑封,保护芯片4免受外部环境的影响,并提供电气连接和散热等功能;
后塑封完后,进行切单,切单完成后的产品称为重组织芯片,后续可以作为一种功能芯片与传统载板100相连接;
传统芯片封装工艺在传统载板上焊接完芯片后进行注塑封装,在传统载板上填注热熔的塑封料,由于塑封料材质与传统载板不一样,在冷却收缩的过程会产生较大的翘曲量,而采用重组织芯片结构实现注塑封装,由于芯片4和电子元器件7的外围包裹的均是同一种材质的塑封料6,塑封料6在熔融状态冷却时,其翘曲量要明显小于普通芯片封装工艺,大幅提升封装后的芯片4和电子元器件7运行的稳定性。
采用一种芯片封装工艺封装的重组织载板,与传统封装的基板进行可靠性比较,具体为:
在封装尺寸为10mm*10mm*1mm的BGA封装中,在保持其他条件不变的前提下,分别采用传统基板和本发明提出的重组织载板进行可靠性验证,分别在后固化、回流焊、温度循环阶段采用两种基板进行对比,在后固化阶段中,采用传统封装的基板时,产品的变形量约为25.6μm,这里的变形量就是翘曲量,基板与塑封料之间的最大应力为475.6Mpa,采用重组织载板的变形量约为21.4μm,基板与塑封料之间最大应力约为68.5Mpa。变形量减少约16.4%,最大应力减少约85.6%。回流焊阶段,采用传统基板时,产品的变形量约为62.8μm,基板与塑封料之间的最大应力为146.3Mpa,采用重组织载板的变形量约为43.2μm,基板与塑封料之间最大应力约为138Mpa。变形量减少约31.2%,最大应力减少约5.7%。经过-45℃-125℃的1000次高低温循环试验,采用传统基板时,产品的变形量约为37.3μm,基板与塑封料之间的最大应力为167Mpa,采用重组织载板的变形量约为18.6μm,基板与塑封料之间最大应力约为122.5Mpa。变形量减少约50.1%,最大应力减少约26.6%,详见表一:
表一
综上所述,采用重组织载板,可以明显改善产品的良率,能够提高产品的可靠性,延长产品的使用寿命。
以上均为本发明的较佳实施例,并非以此限制本发明的保护范围,故:凡依本发明的结构、形状、原理所做的等效变化,均应涵盖于本发明的保护范围之内。
Claims (10)
1.一种重组织载板,其特征在于:包括芯片封装基础载板(1)、多个镂空结构(2)、多个引脚结构(3)、至少一个芯片(4)、支撑薄膜(5)和塑封料(6);
所述芯片封装基础载板(1)的中部区域设置多个镂空结构(2),所述镂空结构(2)用于放置待封装的芯片(4);
多个镂空结构(2)的外围分别对应设置多个引脚结构(3),所述引脚结构(3)用于与待封装的芯片(4)引脚电连接;
塑封料(6)填充在多个镂空结构(2)中,将芯片(4)塑封;
芯片封装基础载板(1)的底部设置支撑薄膜(5),所述支撑薄膜(5)用于固定多个镂空结构(2)位置待封装的芯片(4),并在塑封料(6)塑封完成后,将支撑薄膜(5)撕除。
2.根据权利要求1所述的一种重组织载板,其特征在于:还包括至少一个电子元器件(7),所述电子元器件(7)与芯片(4)共同封装在镂空结构(2)中,且相互不接触,所述电子元器件(7)的引脚与引脚结构(3)电连接,在塑封前,与电子元器件(7)与芯片(4)均放置在镂空结构(2)底部铺设的支撑薄膜(5)上表面;
且电子元器件(7)与芯片(4)设置完成后,引脚结构(3)竖向尺寸最高。
3.根据权利要求2所述的一种重组织载板,其特征在于:芯片封装基础载板(1)采用高电导率、耐高温且化学稳定性高的材料蚀刻制成,并通过蚀刻形成多个镂空结构(2)和多个引脚结构(3)。
4.根据权利要求2所述的一种重组织载板,其特征在于:镂空结构(2)的大小和位置根据所要封装的芯片(4)和电子元器件(7)的尺寸和数量进行设计。
5.根据权利要求2所述的一种重组织载板,其特征在于:支撑薄膜(5)的材质是聚酰亚胺、聚酰胺酯或玻璃纤维增强塑料;塑封料(6)的材质是环氧树脂、聚酰亚胺或聚酮。
6.根据权利要求2所述的一种重组织载板,其特征在于:引脚结构(3)是表面贴装引脚或球栅阵列。
7.一种芯片封装工艺,其特征在于:用于实现权利要求2所述的一种重组织载板的封装,包括以下步骤:
步骤1,在芯片封装基础载板(1)上进行蚀刻,蚀刻出多个镂空结构(2),并在多个镂空结构(2)周围分别蚀刻出多个引脚结构(3);
步骤2,在塑封机的塑封平台上放置支撑薄膜(5),将蚀刻后的芯片封装基础载板(1)放置在支撑薄膜(5)上,保证支撑薄膜(5)衬托在所有的镂空结构(2)底部;
步骤3,将待封装设计种类和数量的芯片(4)和电子元器件(7)按照设计位置放置在镂空结构(2),并位于支撑薄膜(5)上;
步骤4,塑封机将塑封料(6)热熔后注入镂空结构(2),对镂空结构(2)内的芯片(4)和电子元器件(7)进行塑封;
步骤5,注塑封装完成后,将支撑薄膜(5)撕除,使封装的芯片(4)暴露在外部环境中;
步骤6,对封装面进行打磨处理,保证引脚结构(3)的顶面漏出,将芯片(4)和电子元器件(7)的引脚分别与引脚结构(3)按照设计进行打线电连接;
步骤7,对打线方向再次进行后塑封操作;
步骤8,后塑封完后,进行切单操作,切单完成后的产品即为重组织芯片。
8.根据权利要求7所述的一种芯片封装工艺,其特征在于:在步骤3中,在引脚结构(3)的顶面布置薄膜贴,在步骤6中,省略对封装面进行打磨处理的工艺操作。
9.根据权利要求8所述的一种芯片封装工艺,其特征在于:步骤4注塑操作将支撑薄膜(5)对侧的多个引脚结构(3)露出,用于后期装配焊料球。
10.根据权利要求9所述的一种芯片封装工艺,其特征在于:步骤3中的第一层芯片(4)布设完成后,再基于芯片堆叠技术堆叠第二层芯片(4),第二层芯片(4)不能与第一层芯片(4)的引脚区重叠,堆叠完成后继续进行步骤5、步骤6、步骤7和步骤8。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311632717.3A CN117637622A (zh) | 2023-12-01 | 2023-12-01 | 一种重组织载板及芯片封装工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311632717.3A CN117637622A (zh) | 2023-12-01 | 2023-12-01 | 一种重组织载板及芯片封装工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117637622A true CN117637622A (zh) | 2024-03-01 |
Family
ID=90023011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311632717.3A Pending CN117637622A (zh) | 2023-12-01 | 2023-12-01 | 一种重组织载板及芯片封装工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117637622A (zh) |
-
2023
- 2023-12-01 CN CN202311632717.3A patent/CN117637622A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100997793B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
JP4520355B2 (ja) | 半導体モジュール | |
US6781241B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100430861B1 (ko) | 배선기판, 반도체장치 및 패키지 스택 반도체장치 | |
JP2002252303A (ja) | 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法 | |
KR20070088177A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2004349495A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
KR20070009428A (ko) | 반도체 장치 및 그 제조 방법 | |
CN103915405B (zh) | 半导体器件和制造半导体器件的方法 | |
TW579560B (en) | Semiconductor device and its manufacturing method | |
TW201205745A (en) | Semiconductor packaging structure and the forming method | |
JP2001077294A (ja) | 半導体装置 | |
KR102343471B1 (ko) | 배터리 보호회로 패키지의 제조방법 | |
CN101083243B (zh) | 集成电路封装及其制造方法 | |
KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
CN117637622A (zh) | 一种重组织载板及芯片封装工艺 | |
CN114823552A (zh) | 一种适于批量生产的高可靠芯片封装结构及封装方法 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
KR100617071B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
KR20050033606A (ko) | 음의 부피 팽창특성을 갖는 무연 전기 접속기 | |
CN114823550B (zh) | 一种适于批量生产的芯片封装结构及封装方法 | |
JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |