CN117631740A - 一种差分参考电压产生电路及电子设备 - Google Patents

Abstract

本申请公开了一种差分参考电压产生电路及电子设备，包括闭环参考电压产生电路和开环输出驱动电路，闭环参考电压产生电路包括全差分运放A1、第一反馈支路、第二运放A2、第一源跟随器、第二反馈支路、第三运放A3、第二源跟随器和共模反馈电路，第一反馈支路与第一源跟随器经由第二运放A2电连接，第二反馈支路与第二源跟随器经由第三运放A3连接，全差分运放A1和共模反馈电路串联设置于第一反馈支路和第二反馈支路之间，共模反馈电路的输出端与全差分运放A1连接，闭环参考电压产生电路和开环输出驱动电路均连接至全差分运放A1的输出端。本申请能够使参考电压被多个开环输出驱动电路精确复制。

Description

一种差分参考电压产生电路及电子设备

技术领域

本申请涉及集成电路技术领域，尤其是涉及一种差分参考电压产生电路及电子设备。

背景技术

随着模数转换器性能的不断提高，对模数转换器芯片内部参考电压产生电路的要求也越来越高。对于高速的模数转换器来说，其参考电压电路必须要有非常大的驱动能力，从而能在规定时间内快速达到稳定状态，来保证电路的快速建立，而不合理的参考电压电路设计将会导致模数转换器的性能严重下降甚至失效。

参照图2，现有的全差分参考电压产生电路包括闭环参考电压产生电路和开环输出驱动电路。闭环参考电压产生电路包含全差分运算放大器A6、共模反馈电路CMFB、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、第一MOS管M21、第二MOS管M22、第三MOS管M23及第四MOS管M24；所述开环输出驱动电路包含电阻R26、第五MOS管M25、第六MOS管M26、第七MOS管M27及第八MOS管M28。闭环参考电压产生电路的电阻R22和共模反馈电路CMFB的输入端一起直接连接至由第一MOS管M21、第二MOS管M22和电阻R25构成的源跟随器结构，而开环输出驱动电路中由第五MOS管M25、第六MOS管M26和电阻R26构成的源跟随器结构中高输出参考电压VREFP所在的节点对应的闭环参考电压产生电路的源跟随器结构的节点处没有电阻连接，这导致闭环参考电压产生电路的反馈电路的对应节点电流分流情况和高输出参考电压VREFP的节点电流分流情况不一致，从而导致不能得到准确复制的高输出参考电压VREFP；同样，闭环参考电压产生电路的电阻R24和共模反馈电路CMFB的输入端一起直接连接至由第三MOS管M23、第四MOS管M24和电阻R25构成的源跟随器结构，而开环输出驱动电路中由第七MOS管M27、第八MOS管M28和电阻R26构成的源跟随器结构中低输出参考电压VREFN所在的节点对应的闭环参考电压产生电路的源跟随器结构的节点处没有电阻连接，这导致闭环参考电压产生电路的反馈电路的对应节点电流分流情况和低输出参考电压VREFN的节点电流分流情况不一致，从而导致不能得到准确复制的低输出参考电压VREFN。

有鉴于此，特提出本申请。

发明内容

本申请提供了一种差分参考电压产生电路及电子设备，能够提高参考电压的稳定性和建立的速度。

第一方面，本申请提供一种差分参考电压产生电路，采用如下的技术方案：

一种差分参考电压产生电路,包括闭环参考电压产生电路和开环输出驱动电路，闭环参考电压产生电路包括全差分运算放大器A1、第一反馈支路、运算跨导放大器A2、第一源跟随器、第二反馈支路、运算跨导放大器A3、第二源跟随器和共模反馈电路，第一反馈支路与第一源跟随器经由运算跨导放大器A2电连接，第二反馈支路与第二源跟随器经由运算跨导放大器A3连接，全差分运算放大器A1和共模反馈电路串联设置于第一反馈支路和第二反馈支路之间，共模反馈电路的输出端与全差分运算放大器A1连接，闭环参考电压产生电路和开环输出驱动电路均连接至全差分运算放大器A1的输出端。

进一步地，上述第一反馈支路包括与地依次串联的电阻R1和电阻R2；所述运算跨导放大器A2与所述共模反馈电路连接，所述电阻R1和电阻R2之间设有第一节点，所述第一节点与所述全差分运算放大器A1连接。

进一步地，上述第二反馈支路包括与信号输入端依次串联的电阻R3和电阻R4；所述运算跨导放大器A3与所述共模反馈电路连接，所述电阻R3和电阻R4之间设有第二节点，所述第二节点与所述全差分运算放大器A1连接。

进一步地，上述第一源跟随器包括依次连接的第一MOS管M1、第二MOS管M2、电阻R5，所述第二源跟随器包括依次连接的电阻R5、第三MOS管M3和第四MOS管M4，所述第一MOS管M1的源极与电源连接，所述第四MOS管M4的源极接地。

进一步地，上述第一反馈支路包括与地依次串联的电阻R1和电阻R2，所述电阻R1和所述电阻R2之间设有第一节点，所述第二反馈支路包括与信号输入端依次串联的电阻R3和电阻R4，所述电阻R3和电阻R4之间设有第二节点，所述全差分运算放大器A1的正输入端Vin+与所述第一节点连接，所述全差分运算放大器A1的负输入端Vin-与所述第二节点连接；

所述第一源跟随器包括依次连接的第一MOS管M1、第二MOS管M2、电阻R5，所述第一MOS管M1的源极与电源连接，所述第二源跟随器包括依次连接的电阻R5、第三MOS管M3和第四MOS管M4，所述第四MOS管M4的源极接地；

所述电阻R5分别与所述第二MOS管M2的漏极和第一MOS管M1的栅极连接；

所述运算跨导放大器A2的正输入端V2in+分别与所述第一MOS管M1的漏极和第二MOS管M2的源级连接，所述运算跨导放大器A2的负输入端V2in-与所述运算跨导放大器A2的输出端V2out、共模反馈电路的输入和电阻R2连接；

所述运算跨导放大器A3的正输入端V3in+分别与所述第四MOS管M4的漏极和第三MOS管M3的源级连接，所述运算跨导放大器A3的负输入端V3in-与所述运算跨导放大器A3的输出端V3out、共模反馈电路的输入和电阻R4连接。

进一步地，上述开环输出驱动电路包括依次连接的电源、第五MOS管M5、第六MOS管M6、电阻R6、第七MOS管M7和第八MOS管M8和地，所述第六MOS管M6和所述第七MOS管M7分别与所述全差分运算放大器A1连接。

进一步地，上述全差分运算放大器A1的正输出端Vout+与第三MOS管M3的栅极和第七MOS管M7的栅极连接，所述全差分运算放大器A1的负输出端Vout-与第二MOS管M2的栅极和第六MOS管M6的栅极连接，所述电阻R6的一端分别与第六MOS管M6的漏极和第五MOS管M5的栅极连接，所述电阻R6的另一端分别与第七MOS管M7的漏极和第八MOS管M8的栅极连接，第五MOS管M5的漏极和第六MOS管M6的源级均连接至高输出参考电压VREFP，第八MOS管M8的漏极和第七MOS管M7的源级均连接至低输出参考电压VREFN。

第二方面，本申请提供一种电子设备，采用如下的技术方案：

一种电子设备，包括上述的差分参考电压产生电路。

综上所述，本申请包括以下至少一种有益技术效果：

本申请提供了一种差分参考电压产生电路及电子设备，通过增设第二运放A2和第三运放A3，将第一反馈支路、第二反馈支路和共模反馈电路与第一源跟随器和第二源跟随器隔离开，从而避免第一反馈支路、第二反馈支路和共模反馈电路输入端的漏电流造成第一源跟随器的对应节点电压和高输出参考电压VREFP的不一致所引起的偏移，以及第二源跟随器的对应节点电压和低输出参考电压VREFN的不一致所引起的偏移，使得闭环参考电压产生电路所产生的参考电压能够被多个开环输出驱动电路精确复制，来保证开环输出驱动电路不存在相互干扰的情况下实现对多个电路的精确驱动，从而在保证高速建立和高精度复制的情况下极大的节省了参考电压产生电路的功耗。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请实施方式中现有单端输入参考电压产生电路原理示意图。

图2是现有的全差分参考电压产生电路原理示意图。

图3是本申请实施方式中差分参考电压产生电路原理示意图。

图4是本申请实施方式中运算跨导放大器A2电路原理示意图。

图5是本申请实施方式中运算跨导放大器A3电路原理示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参照图1，本申请实施例公开一种现有单端输入参考电压产生电路，包括闭环参考电压产生电路和开环输出驱动电路。闭环参考电压产生电路中包含跨导运算放大器A4、跨导运算放大器A5、第一MOS管M9、第二MOS管M10和电阻R7；开环输出驱动电路包含第三MOS管M11、第四MOS管M12和电阻R8。其中，闭环参考电压产生电路中跨导运算放大器A4的正输入端连接至参考电压产生电路的正端输入VINP，输出端连接至第一MOS管M9的栅极和第三MOS管M11的栅极，负输入端连接至第一MOS管M9的源级和电阻R7的一端；跨导运算放大器A5的正输入端连接至参考电压产生电路的负端输入VINN，输出端连接至第二MOS管M10的栅极和第四MOS管M12的栅极，负输入端连接至第二MOS管M10的源级和电阻R7的一端；第一MOS管M9和第三MOS管M11的漏极连接至电源电压；第二MOS管M10和第四MOS管M12的漏极连接至地电压；全差分参考电压产生电路的高输出参考电压VREFP连接至第三MOS管M11的源级和电阻R8的一端；全差分参考电压产生电路的低输出参考电压VREFN连接至第四MOS管M12的源级和电阻R8的一端。

在本实施方式中，闭环参考电压产生电路中的第一MOS管M9和电阻R7构成的源跟随器结构与开环输出驱动电路中的第三MOS管M11和电阻R8构成的源跟随器结构构成比例关系，使得高输出参考电压VREFP能够精确复制参考电压产生电路的正端输入VINP，同时，还能够避免高输出参考电压VREFP由于后级负载产生抖动时对闭环参考电压产生电路的影响；类似的，闭环参考电压产生电路中的第二MOS管M10和电阻R7构成的源跟随器结构与开环输出驱动电路中的第四MOS管M12和电阻R8构成的源跟随器结构构成比例关系，使得低输出参考电压VREFN能够精确复制参考电压产生电路的负端输入VINN，同时，还能够避免低输出参考电压VREFN由于后级负载产生抖动时对闭环参考电压产生电路的影响，从而一起保证了参考电压产生电路的稳定性，使得该闭环参考电压产生电路的单支路能够同时被多个开环输出驱动电路所复制，来在保证不存在相互干扰的情况下实现对多个电路的精确驱动。然而，由于输出级使用传统源跟随器结构，使得在保证开环输出驱动电路中MOS管正常工作状态的情况下，高输出参考电压VREFP的最高电压应低于电源电压减去第三MOS管M11的开启电压，低输出参考电压VREFN的最低电压应高于地电压加上第四MOS管M12的开启电压，使得参考电压的输出摆幅受限。同时，由于使用两个单端信号作为输入，输入信号的共模噪声无法被消除，使得两个输出信号的共模电平发生偏移。

参照图2，在一种现有实施方式中，由于开环输出驱动电路中的第五MOS管M25、第六MOS管M26和电阻R26构成的源跟随器结构和闭环参考电压产生电路中的第一MOS管M21、第二MOS管M22和电阻R25构成的源跟随器结构构成比例关系，因此当闭环参考电压产生电路中的第一反馈支路的漏电流和共模反馈电路CMFB输入端存在的漏电流在开环输出驱动电路中对应节点不存在时，产生的高输出参考电压VREFP的偏压就会和闭环参考电压产生电路中的对应节点电压产生偏移；同样的，由于开环输出驱动电路中的第七MOS管M27、第八MOS管M28和电阻R26构成的源跟随器结构和闭环参考电压产生电路中的第三MOS管M23、第四MOS管M24和电阻R26构成的源跟随器结构构成比例关系，因此当闭环参考电压产生电路中的第二反馈支路的漏电流和共模反馈电路CMFB输入端存在的漏电流在开环输出驱动电路中对应节点不存在时，产生的低输出参考电压VREFN的偏压就会和闭环参考电压产生电路中的对应节点电压产生偏移。因此，为了避免偏差量过大导致的参考电压非理想，可通过增大第一MOS管M21、第二MOS管M22、第三MOS管M23、第四MOS管M24和电阻R25所在支路的电流，来等效降低共模反馈电路CMFB输入端存在的漏电流、第一反馈支路的漏电流和第二反馈支路的漏电流的影响，但这会极大的增加闭环参考电压产生电路的功耗；或者，可通过增大电阻R21、电阻R22、电阻R23和电阻R24的阻值来降低对应支路的漏电流，但这意味着整体参考的噪声性能的恶化，同时，共模反馈电路CMFB输入端存在的漏电流的影响也无法避免。

本申请实施例公开一种差分参考电压产生电路，采用如下的技术方案：

参照图3，一种差分参考电压产生电路, 包括闭环参考电压产生电路和开环输出驱动电路，闭环参考电压产生电路包括全差分运算放大器A1、第一反馈支路、运算跨导放大器A2、第一源跟随器、第二反馈支路、运算跨导放大器A3、第二源跟随器和共模反馈电路，第一反馈支路与第一源跟随器经由运算跨导放大器A2电连接，第二反馈支路与第二源跟随器经由运算跨导放大器A3连接，全差分运算放大器A1和共模反馈电路串联设置于第一反馈支路和第二反馈支路之间，共模反馈电路的输出端与全差分运算放大器A1的共模反馈电压输入端连接，闭环参考电压产生电路和开环输出驱动电路均连接至全差分运算放大器A1的输出端。

在本实施方式中，所述第一反馈支路包括与地依次串联的电阻R1和电阻R2；所述运算跨导放大器A2与所述共模反馈电路连接，所述电阻R1和电阻R2之间设有第一节点，所述第一节点与所述全差分运算放大器A1连接。

第二反馈支路包括与信号输入端依次串联的电阻R3和电阻R4；所述运算跨导放大器A3与所述共模反馈电路连接，所述电阻R3和电阻R4之间设有第二节点，所述第二节点与所述全差分运算放大器A1连接。第一源跟随器包括依次连接的第一MOS管M1、第二MOS管M2、电阻R5，所述第二源跟随器包括依次连接的电阻R5、第三MOS管M3和第四MOS管M4，所述第一MOS管M1的源极与电源连接，所述第四MOS管M4的源极接地。

开环输出驱动电路包括依次连接的电源、第五MOS管M5、第六MOS管M6、电阻R6、第七MOS管M7和第八MOS管M8和地，所述第六MOS管M6和所述第七MOS管M7分别与所述全差分运算放大器A1连接。

具体地，全差分参考电压产生电路的电阻R1的一端连接至地电压GND；电阻R3的一端连接至输入信号VREF；全差分运算放大器A1的正输入端Vin+连接至电阻R1的一端和电阻R2的一端，其负输入端Vin-连接至电阻R3的一端和电阻R4的一端，其正输出端Vout+连接到第三MOS管M3的栅极和第七MOS管M7的栅极，其负输出端Vout-连接到第二MOS管M2的栅极和第六MOS管M6的栅极；

电阻R5一端连接到第二MOS管M2的漏极和第一MOS管M1的栅极，另一端连接到第三MOS管M3的漏极和第四MOS管M4的栅极，来提供支路电流偏置；类似的，电阻R6一端连接到第六MOS管M6的漏极和第五MOS管M5的栅极，另一端连接到第七MOS管M7的漏极和第八MOS管M8的栅极，来提供支路电流偏置；第一MOS管M1和第五MOS管M5的源级连接至电源电压；第四MOS管M4和第八MOS管M8的源级连接至地电压；共模反馈电路CMFB的输出作为共模电压输入给至差分运算放大器A1作为其输出共模电压；全差分参考电压产生电路的高输出参考电压VREFP连接至第五MOS管M5的漏极和第六MOS管M6的源级；全差分参考电压产生电路的低输出参考电压VREFN连接至第八MOS管M8的漏极和第七MOS管M7的源级。

由上可见，参考电压产生电路采用全差分结构，使得闭环参考电压产生电路中的第一MOS管M1漏端所在的节点与第四MOS管M4漏端所在的节点的共模电压受到共模反馈电路CMFB的钳制，从而能够避免二者的共模电压出现偏移；而开环输出驱动电路中的第五MOS管M5、第六MOS管M6和电阻R6构成的源跟随器结构和闭环参考电压产生电路中的第一MOS管M1、第二MOS管M2和电阻R5构成的源跟随器结构构成比例关系，同时，开环输出驱动电路中的第七MOS管M7、第八MOS管M8和电阻R6构成的源跟随器结构和闭环参考电压产生电路中的第三MOS管M3、第四MOS管M4和电阻R5构成的源跟随器结构构成比例关系，因此，高输出参考电压VREFP和闭环参考电压产生电路中第一MOS管M1漏端所在的节点电压一致，且低输出参考电压VREFN和闭环参考电压产生电路中第四MOS管M4漏端所在的节点电压一致，从而高输出参考电压VREFP和低输出参考电压VREFN的共模电压也受到共模反馈电路CMFB的钳制来有效抵制共模噪声的影响。对于开环输出驱动电路中由第五MOS管M5、第六MOS管M6和电阻R6构成的源跟随器结构来说，高输出参考电压VREFP的最高电压只用低于电源电压减去第五MOS管M5的漏源电压；对于开环输出驱动电路中的第七MOS管M7、第八MOS管M8和电阻R6构成的源跟随器结构来说低输出参考电压VREFN的最低电压只用高于地电压加上第八MOS管M8的漏源电压，而MOS管的漏源电压可以远小于MOS管的开启电压，从而极大的增加了参考电压的输出摆幅。同时，这种并联电流反馈方式能够降低输出阻抗，在满足高速驱动的同时能够降低电路系统的功耗。

参照图4和图5，在本实施方式中，跨导运算放大器A2作为缓冲器将第一反馈支路和共模反馈电路CMFB输入端一起与由第一MOS管M1、第二MOS管M2和电阻R5构成的源跟随器结构分隔开，从而以较低的功耗开销避免了第一反馈支路的漏电流和共模反馈电路CMFB输入端存在的漏电流的影响；类似的跨导运算放大器A3作为缓冲器将第二反馈支路和共模反馈电路CMFB输入端一起与由第三MOS管M3、第四MOS管M4和电阻R5构成的源跟随器结构分隔开，从而以较低的功耗开销避免了第二反馈支路的漏电流和共模反馈电路CMFB输入端存在的漏电流的影响。

需要说明的是，在上述实施例中，对各个实施例的描述各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (8)

1.一种差分参考电压产生电路,其特征在于，包括闭环参考电压产生电路和开环输出驱动电路，闭环参考电压产生电路包括全差分运算放大器A1、第一反馈支路、运算跨导放大器A2、第一源跟随器、第二反馈支路、运算跨导放大器A3、第二源跟随器和共模反馈电路，第一反馈支路与第一源跟随器经由运算跨导放大器A2电连接，第二反馈支路与第二源跟随器经由运算跨导放大器A3连接，全差分运算放大器A1和共模反馈电路串联设置于第一反馈支路和第二反馈支路之间，共模反馈电路的输出端与全差分运算放大器A1连接，闭环参考电压产生电路和开环输出驱动电路均连接至全差分运算放大器A1的输出端。

2.根据权利要求1所述的差分参考电压产生电路，其特征在于,所述第一反馈支路包括与地依次串联的电阻R1和电阻R2；所述运算跨导放大器A2与所述共模反馈电路连接，所述电阻R1和电阻R2之间设有第一节点，所述第一节点与所述全差分运算放大器A1连接。

3.根据权利要求1所述的差分参考电压产生电路，其特征在于,所述第二反馈支路包括与信号输入端依次串联的电阻R3和电阻R4；所述运算跨导放大器A3与所述共模反馈电路连接，所述电阻R3和电阻R4之间设有第二节点，所述第二节点与所述全差分运算放大器A1连接。

4.根据权利要求2或3中任一项所述的差分参考电压产生电路，其特征在于,所述第一源跟随器包括依次连接的第一MOS管M1、第二MOS管M2、电阻R5，所述第二源跟随器包括依次连接的电阻R5、第三MOS管M3和第四MOS管M4，所述第一MOS管M1的源极与电源连接，所述第四MOS管M4的源极接地。

5.根据权利要求1所述的差分参考电压产生电路，其特征在于,所述第一反馈支路包括与地依次串联的电阻R1和电阻R2，所述电阻R1和所述电阻R2之间设有第一节点，所述第二反馈支路包括与信号输入端依次串联的电阻R3和电阻R4，所述电阻R3和电阻R4之间设有第二节点，所述全差分运算放大器A1的正输入端Vin+与所述第一节点连接，所述全差分运算放大器A1的负输入端Vin-与所述第二节点连接；

所述第一源跟随器包括依次连接的第一MOS管M1、第二MOS管M2、电阻R5，所述第一MOS管M1的源极与电源连接，所述第二源跟随器包括依次连接的电阻R5、第三MOS管M3和第四MOS管M4，所述第四MOS管M4的源极接地；

电阻R5分别与所述第二MOS管M2的漏极和第一MOS管M1的栅极连接；

所述运算跨导放大器A2的正输入端V2in+分别与所述第一MOS管M1的漏极和第二MOS管M2的源级连接，所述运算跨导放大器A2的负输入端V2in-与所述运算跨导放大器A2的输出端V2out、共模反馈电路的输入和电阻R2连接；

所述运算跨导放大器A3的正输入端V3in+分别与所述第四MOS管M4的漏极和第三MOS管M3的源级连接，所述运算跨导放大器A3的负输入端V3in-与所述运算跨导放大器A3的输出端V3out、共模反馈电路的输入和电阻R4连接。

6.根据权利要求5所述的差分参考电压产生电路，其特征在于,所述开环输出驱动电路包括依次连接的电源、第五MOS管M5、第六MOS管M6、电阻R6、第七MOS管M7和第八MOS管M8和地，所述第六MOS管M6和所述第七MOS管M7分别与所述全差分运算放大器A1连接。

7.根据权利要求6所述的差分参考电压产生电路，其特征在于,所述全差分运算放大器A1的正输出端Vout+与第三MOS管M3的栅极和第七MOS管M7的栅极连接，所述全差分运算放大器A1的负输出端Vout-与第二MOS管M2的栅极和第六MOS管M6的栅极连接，所述电阻R6的一端分别与第六MOS管M6的漏极和第五MOS管M5的栅极连接，所述电阻R6的另一端分别与第七MOS管M7的漏极和第八MOS管M8的栅极连接，第五MOS管M5的漏极和第六MOS管M6的源级均连接至高输出参考电压VREFP，第八MOS管M8的漏极和第七MOS管M7的源级均连接至低输出参考电压VREFN。

8.一种电子设备，其特征在于，包括如权利要求1-7中任一项所述的差分参考电压产生电路。