CN1175566C - 降低了功耗的复数匹配滤波器 - Google Patents

Abstract

一种匹配滤波器计算一个复数输入值序列和一个复数代码之间的复相关。这个匹配滤波器包括一组N个转换开关(55)，它具有一个第一输入端，用来接收输入样本值的实部(Sr)，还具有一个第二输入端，用来接收输入样本值的虚部(Si)。这个开关(55)还包括一个控制输入端，用于接收第一种状态和第二种状态的一个控制信号(CN)。当控制信号(CN)处于第一种状态的时候，转换开关(55)的第一个输出包括输入样本值的实部(Sr)，还有第二个输入端，包括输入样本值的虚部(Si)。当控制信号(CN)处于第二种状态的时候，第一个输入端包括输入样本值的虚部(Si)，第二个输入端包括输入样本值的实部(Sr)。

Description

降低了功耗的复数匹配滤波器

技术领域

总的来说本发明涉及用于接收直接序列扩频信号并对其进行解扩的无线电接收机，这些信号也叫做码分多址(CDMA)信号，具体而言，本发明涉及通过在利用码分多址波形用复数解扩码来降低功耗的复数匹配滤波器。

背景技术

本申请是1996年11月14日提交的美国序列号为08/748755的部分继续申请。

图1画出了现有技术中匹配滤波器类型的相关器，用于对实数值信号进行相关运算。以每秒钟Fc个样本的速率对收到的信号进行采样，这些样本5按顺序进入多个乘法器10的输入端。每个乘法器10都包括第二个输入端，用于接收代码值C1。这个实例说明了长度是64的一个匹配滤波器。当前的输入样本Si在最左边的乘法器10a中用一个代码值C1相乘，输出C1·Si被输入给一个样本延迟单元D1。在下一个采样周期中，当输入样本值S(i+1)被输入给每个乘法器10的输入端的时候，这个值C1·Si从第一个延迟单元D1出来。由于这个值C1·Si从延迟单元1出来，并且被交给第一个加法器15a的输入端，所以乘法器10b将输入样本S(i+1)跟输入代码C2相乘来获得一个值C2·S(i+1)。这个值被输入给第一个加法器15a的第二个输入端。加法器15a的输出(C1·Si+C2·S(i+1))被输入给第二个延迟单元D2。在下一个采样周期中当S(i+2)被输入给乘法器10的时候，这个值从延迟单元D2出来。在加法器15b中D2的输出跟值C3·S(i+2)相加，加法器15b的输出被提供给延迟单元D3的第一个输入端。这个过程以相似的方式继续下去，直到64个样本都已经输入给这个滤波器，一个值从最右边的加法器15出来，它等于：

C1·S(i)+C2·S(i+1)+C3·S(i+2)+...+C64·S(i+63)

这个表达式在代码值C1...C64和信号样本S(i)...S(i+63)之间有64个样本相关。输入了前面64个样本以后，每个随后的信号样本都会按照以下方式计算出新的64点相关值：

S(i+1)...S(i+64)

S(i+2)...S(i+65)

.........等等。

得到的相关值是代码码元C1...C64跟按照滑窗64样本宽度选择出来的64个信号样本的组合。因此这种类型的匹配滤波器也可以叫做滑窗相关器。

在每个样本周期中图1所示的匹配滤波器需要作64次运算和63次加法计算。复相关器可以采用图1所示的四个匹配滤波器来计算以下表达式中的内积：

Cr·Sr，Ci·Si，Cr·Si，Ci·Sr

其中的Cr是实数代码码元的N元矢量，Sr是包括最后N个输入样本的实部的一个矢量，Ci是虚数代码码元的一个N元矢量，Si是包括最后N个输入样本的虚部的一个矢量。

这些矢量的复相关由以下表达式给出：

Cr·Sr+Ci·Si；对于所需相关的实部

Cr·Si-Ci·Sr；对于所需相关的虚部。

其中隐含地假设所需要的相关是N个输入样本Sr和这N个样本代码的复共轭之间的相关(Cr，Ci)，从而使上面的实例中出现正号和负号。

用于产生复相关值的现有技术中的滤波器采用上面描述的四个匹配滤波器，从而需要4N次乘法计算，4(N-1)次加法器运算和4(N-1)个延迟单元，来获得上面的复相关值。如果能够找到某种方法来减少乘法运算次数、加法运算次数和延迟级数来获得相关值，就能够显著地降低形成复相关所需要消耗的功率。在电池寿命非常重要的蜂窝电话这样的应用中，这样一个解决方案会极有好处。

发明简述

本发明用一个匹配滤波器来计算复数样本序列和复数代码之间的复相关，解决前面的问题和其它问题，它比目前的复数匹配滤波器中使用的加法运算次数和乘法运算次数要少。这个匹配滤波器包括一组N个转换开关。这些开关的每一个都有第一个输入端，跟输入样本值的实部连接，还有第二个输入端，跟这些输入样本值的虚部连接。一个控制输入端接收控制信号，控制这个转换开关的一对输出。当控制信号处于第一种状态的时候，实数值通过转换开关的第一个输出端输出，虚数值通过转换开关的第二个输出端输出。当控制信号变成第二种状态的时候，这种情况下反转过来，从而使虚数值在第一个输出端输出，实数值在第二个输出端输出。

这组N个转换开关的第一个输出端跟匹配滤波器部分连接，用于产生复相关的实部。第一组N个乘法器跟转换开关的第一个输出端连接。这N个乘法器的第二输入端用来接收复数代码的实数码元。乘法器输出被提供给第一组(N-1)个加法器，它们将具有相应延迟的N个乘法器输出加起来，产生一个没有延迟的和。一组(N-1)个延迟单元将这些没有延迟的和延迟产生延迟和。第一个没有延迟的和包括第一个乘法器的输出而不是加法器的输出。最后一个加法器的输出包括复相关的实部。第二个匹配滤波器部分跟N个转换开关的第二个输出端连接，跟第一个匹配滤波器部分的结构相同。第二个匹配滤波器利用最后一个加法器产生复相关的虚部。

附图简述

为了更加全面地了解本发明，下面将进行详细描述，同时参考附图，其中：

图1是现有技术中滑窗相关器的一个说明；

图2是采用图1所示四个现有技术相关器的一个复数滑窗相关器；

图3是本发明中的一个匹配滤波器；和

图4是本发明中一个匹配滤波器的另一个实施方案。

具体实施例详述

现在参考附图，也就是参考图2，其中画出了一个复数匹配滤波器30，它包括图1所示现有技术中的四个匹配滤波器5。匹配滤波器5a在每个采样时钟周期中计算Cr·Sr内积，其中的Cr是实数代码码元的一个N元矢量，Sr是包括最后N个输入样本的实部的一个N元矢量。匹配滤波器30b计算Ci·Si，其中Ci是虚数代码码元的一个N元矢量，Si是最后N个输入样本虚部的一个矢量。在每个采样周期内加法器35合并匹配滤波器30a的输出(Cr·Sr)和匹配滤波器的输出，形成所需复相关的实部。

同样，在每个采样周期内，匹配滤波器30c和30d分别计算Ci·Sr和Cr·Si，匹配滤波器30c和30d的输出在减法器40中合并，形成所需复相关的虚部。1996年1月14日提交的，标题是“直接序列扩频通信信号的解扩”的第08/748755号美国专利申请介绍了如何首先将代码旋转45度，只用两个实数相关在样本(Sr+jSi)和代码(Cr+jCi)之间进行复相关，在这里将它引入作为参考。(Cr+jCr)旋转45度等价于将这个样本矢量乘以(1+j)，除了乘以

以外，其中的j等于-1的平方根。这样就得到：

(Cr+jCi)(1+j)＝(Cr-Ci)+j(Cr+Ci)

这个旋转过的代码跟Sr+jSi相关(也就是说Sr+jSi跟这个代码的复共轭相乘)得到：

(Cr-Ci)·Sr+(Cr+Ci)·Si

是复相关的实部；和

(Cr-Ci)·Si-(Cr+Ci)·Sr

是复相关的虚部。

如果代码码元Cr和Ci是二进制比特，用算术符号来表示就是取值+1或者-1，那么Cr和Ci就具有相同的符号，也就是说都是+1或者都是-1，在这种情况下Cr-Ci等于0，或者Cr和Ci具有相反的符号，在这种情况下(Cr+Ci)等于0。这样，经过了45度旋转以后，上面四项中只有两项不等于0。

本领域里的技术人员会明白对通过引入了任意相位偏移的无线电信道收到的信号Sr+jSi进行相关运算基本上不受旋转代码的影响。旋转过的代码的相关也是旋转过的。这一点等价于无线电信号传播了八分之一波长的距离，对于典型的蜂窝电话系统它等于一个英寸。这对于无线电接收机来说没有任何影响。如果因为某种原因这个距离显得很重要，可以通过加减实部和虚部去掉45度的旋转。得到的相关值是图2所示现有技术中相关器的结果的两倍。这个系数可以通过将非零值除以2来消除，得到+/-1而不是+/-2。

在以上等式中，如果Cr等于相应的Ci，就将0.5(Cr+Ci)·Si＝Cr·Si或者Ci·Si加到累加实数结果中，并且从累加虚数结果中减去0.5(Cr+Ci)·Sr＝Cr·Sr或者Ci·Sr。相反，如果Cr和对应的Ci具有相反的符号，就将0.5(Cr-Ci)·Sr＝Cr·Sr或者-Ci·Sr累加到实数结果上去，或者将0.5(Cr-Ci)·Si＝Cr·Si或者-Ci·Si累加到虚数结果上去。这些结果可以按照以下方式来加以调整：

如果Cr＝Ci，就将Cr·Si加到实数结果上去，将-Ci·Sr加到虚数结果上去；

如果Cr＝-Ci，就将Cr·Sr加到实数结果上去，将-Ci·Si加到虚数结果上去。

这两种情况的唯一差别是Sr和Si被互换了。这可以通过用本发明中按照Cr＝Ci还是-Ci来控制的转换开关来做到(下面将对此更加详细地加以讨论)。图3中画出了一个更加详细的实施方案。

包括一个实部Sr和一个虚部Si的复数输入样本流被提供给匹配滤波器50的一个输入端。这个样本流的实部Sr被输入给N个转换开关55中每一个的第一个输入端。输入样本Si流的虚部被输入给转换开关55中每一个的第二个开关输入端。这些转换开关是用代码值C1、C2、C3...CN控制的，它们分别是：

C1＝Cr(1)*Ci(1)

C2＝Cr(2)*Ci(2)

.

.

CN＝Cr(N)*Ci(N)

运算符“*”表示异或运算，如果将这些值看成布尔值“1”或者“0”。或者，运算符“*”表示乘法运算，如果将这些值看成+1(等于布尔值“0”)或者-1(等于布尔值“1”)。这些值C1，C2...CN可以是预先成型的代码，在利用固定代码Cr、Ci的相关过程中不需要改变。

转换开关55用于将实数输入样本值Sr传递给上面的匹配滤波器60，如果控制值是布尔值“1”，将虚数输入样本值传递给下面的匹配滤波器65。如果控制值是布尔值“0”，就将实数样本值传递给下面的匹配滤波器65，将虚数值传递给上面的匹配滤波器60。

传递给上面的匹配滤波器60的值在乘法器70中用相应的实数代码值Cr(1)，Cr(2)...Cr(N)相乘，而传递给下面的匹配滤波器65的值在乘法器75中用相应的虚数代码值-Ci(1)，-Ci(2)...-C1(N)相乘，如上所述，它们已经求反，或者旋转了45度。没有必要对所有这些值进行这些运算，因为它等价于下面的匹配滤波器65的复相关值的虚部求反。符号改变无关紧要，只要它们是一致的，并且在随后的处理中是“固定的”。

上面的匹配滤波器60和下面的匹配滤波器65乘法器输出70、75分别在延时然后相加的链80和85中累加。这个延迟然后相加链80包括第一个延迟电路90，它有一个输出跟乘法器70a的输出连接。延迟电路90a的输出跟加法器100a连接。加法器100a具有第二个输入端，跟乘法器70b的输出端连接。加法器100a将延迟电路90a的输出和乘法器70b的输出加在一起。加法器100a的输出被同样地提供给下一个延迟电路的加法器。

延迟然后相加链85结构相同，其中第一个延迟电路95a的输入端跟乘法器75a的输出端连接。加法器105a的两个输入端跟延迟电路95的输出端和乘法器75b的输出端连接。加法器105a的输出被提供给下一个延迟电路95b，这一过程在这个链路中以同样的方式重复。

乘法器输出在上面的匹配滤波器60的延迟然后相加链80中和下面的匹配滤波器65的延迟链路85中被累加。最后加法器100N和105N的输出分别构成需要的复相关信号的实部和虚部，除了幅度变化了和45度的角度偏移外。幅度变化和角度偏移可以用Butterfly电路68来“固定”，形成实部跟虚部的和和差。

当Cr和Ci是二进制数的时候，乘法器70、75变成了符号改变器。符号改变也可以通过这些值取补来获得，或者如果Sr、Si采用符号-幅度表示，就可以通过取补精确地获得。延迟单元90和95可以是寄存器，其中在每个新的输入采样时钟脉冲的时候同步地载入的它们的输入中有的值。载入的值随后在下一个时钟周期中出现在输出端。加法器100和105可以是并行加法器，它们对多比特输入值同时进行操作。随着累加结果从左到右增大，每一个随后加法器中的多比特值的字长度都增大。

例如，如果输入的值Sr、Si是直到+/-7的4比特值，加法器100a和105b的输出就可能达到+/-14，它需要5个比特来表示。加法器100b和105b的值可以达到+/-21，它需要6比特来表示。这个过程按照下表继续下去。对于从+7到-7的长度是4比特的输入值，每个加法器后面的字长度用表1说明：

表1

加法器1的输出：    5比特  最大值  +14到-14

加法器2的输出：    6比特  最大值  +21到-21

加法器3的输出：    6比特  最大值  +28到-28

加法器4的输出：    7比特  最大值  +35到-35

加法器5的输出：    7比特  最大值  +42到-42

加法器6的输出：    7比特  最大值  +49到-49

加法器7的输出：    7比特  最大值  +56到-56

加法器8的输出：    7比特  最大值  +63到-63

对于长度是N＝64的相关器，第64个加法器的最大值将是+/-448。它需要10比特来表示。延时单元的比特宽度必须按照以上字长来改变。

如果采用串行运算，要加的值每次给加法器一个比特。首先给它最低位。为了给4比特输入值构成一个64级相关器，10比特串行字将是合适的。这要求串行比特的时钟频率至少是采样时钟速率的10倍。这对于几兆赫兹的输入采样率而言是合适的。将要求延迟单元是10比特的串行移位寄存器，或者是一种降低功率的结构，将10个时钟周期以前写入同一个位置的比特去掉以后，其中的比特记录在10比特存储器的串行位置中。这一技术叫做“移动指针”而不是“移动数据”，它每秒钟不需要几个逻辑节点改变状态，因此能够降低功耗。

本发明的另外一个实施方案在图4中说明，其中的转换开关55用于在将它们提供给加法器100和105之前，交换延迟电路90和95的输出。这种结构在并行运算中有一个缺点，必须切换的比特数从左向右不断增加。不是保持跟输入值Sr，Si字长度相等。这样，图3画出了串行匹配滤波器的一个优选实施方案，它不计算输入值的预先合并。

虽然在附图和前面的详细说明中说明了本发明的方法和装置的优选实施方案，但是应当明白，本发明并不限于这里公开的实施方案，而是能够有各种重新安排、改进和替换，而不会偏离下面的权利要求中给出的本发明的实质。

Claims (15)

1.一种匹配滤波器，用于计算复数输入样本值序列和复数代码之间的复相关，包括：

一组N个转换开关(55)，每个开关都包括一个第一输入端，用来接收输入样本值的实部(Sr)，还包括一个第二输入端，用来接收输入样本值的虚部(Si)，还包括第一和第二开关输出端，一个控制输入端，用来接收控制信号(C)，其中控制信号(C)处于第一种状态会将输入样本值的实部(Sr)切换到所述第一开关输出端，将输入样本值虚部(Si)切换到所述第二开关输出端，控制信号(C)处于第二种状态会将输入样本值的实部(Sr)切换到第二开关输出端，将输入样本值的虚部(Si)切换到所述第一开关输出端；

第一个匹配滤波器部分(60)跟N个转换开关(55)中的所述第一开关输出端的每一个连接，用于产生复相关的实部；和

第二个匹配滤波器部分(65)，跟N个转换开关(55)中所述第二开关输出端的每一个相连，用于产生复相关的虚部。

2.权利要求1的匹配滤波器，其中的第一匹配滤波器部分(60)包括：

第一组N个乘法器(70)，每个都有第一输入端跟N个转换开关(55)的第一开关输出端中的一个连接，第二输入端来接收复数代码的实数码元(Cr)，以便提供一个乘积输出；

第一组(N-1)个加法器(100)，用于将所述第一组N个乘法器(70)中每一个的所述乘积输出和相应延迟和相加，给出一个无延迟的和，其中(N-1)个加法器(100)中最后一个的输出是复相关的实部；和

第一组(N-1)个延迟单元(90)，用于延迟没有延迟的和，产生延迟和，其中所述没有延迟的和中的一个是所述第一组N个乘法器(70)中第一个的一个输出。

3.权利要求1的匹配滤波器，其中的第二个匹配滤波器部分(65)包括：

第二组N个乘法器(75)，每个都有第一输入端，跟N个转换开关(55)第一开关输出端中的一个连接，还有第二输入端，用于接收复数代码的虚部码元(Ci)，以便提供一个乘积输出；

第二组(N-1)个加法器(105)，用于将所述第二组N个乘法器(75)中相应的一个的所述乘积输出跟对应的延迟和加起来，给出一个没有延迟的和，其中(N-1)个加法器(105)中最后一个的输出是复相关的虚部；和

第二组(N-1)个延迟单元(95)，用于延迟没有延迟的和，产生延迟和，其中所述没有延迟的和之一是第二组N个乘法器(75)中第一个的一个输出。

4.权利要求1的匹配滤波器，其中的控制信号(C)包括相应实部码元跟相应虚部码元的组合。

5.权利要求1的匹配滤波器，其中复数输入样本值的实部和虚部(Sr，Si)都是L比特二进制值。

6.权利要求5的匹配滤波器，其中第一个和第二个开关输入包括L比特输入。

7.权利要求2的匹配滤波器，其中第一组(N-1)个延迟单元(90)包括寄存器，寄存器在第一个时钟周期检查一个输入，并且在下一个时钟周期输出该输入。

8.权利要求3的匹配滤波器，其中第二组(N-1)个延迟单元(95)包括寄存器，寄存器在第一个时钟周期检查一个输入，并且在下一个时钟周期将输出该输入。

9.权利要求2的匹配滤波器，其中的第一组加法器(100)包括并行加法器。

10.权利要求3的匹配滤波器，其中的第二组加法器(105)包括并行加法器。

11.将复数信号值跟复数代码进行相关运算的一种改进方法，包括以下步骤：

(a)根据所述复数代码产生开关控制值(C)；

(b)用一个开关(55)响应所述开关控制值(C)选择一个复数信号值的实部(Sr)或者虚部(Si)；

(c)将选择出来的实部或者虚部跟一个延迟的实部或虚部合并起来产生一个合并结果，作为先前合并结果；

(d)重复步骤(a)-(b)，以及

(e)将从步骤(d)中选择出来的实部或者虚部跟所述先前合并结果合并起来产生一个新的合并结果。

12.权利要求11的方法，其中的产生步骤还包括将复数代码的相应实部和虚部合并起来的步骤。

13.根据权利要求11所述的方法，进一步包括：

如果一个复代码的相应码元的实部和虚部是相同的，将所述复信号值的所述实部输入到第一匹配滤波器用于计算一个实相关结果；

如果复代码的相应码元的实部和虚部是不同的，将所述复信号值的所述实部输入到第二匹配滤波器用于计算一个虚相关结果；

如果复代码的相应码元的实部和虚部是相同的，将所述复信号值的虚部输入到第二匹配滤波器；

如果复代码的相应码元的实部和虚部是不同的，将所述复信号值的所述虚部输入到第一匹配滤波器；

组合输入到第一匹配滤波器的复样本值的实部和虚部以便产生一个实相关结果；和

组合输入到第二匹配滤波器的实部和虚部以便产生一个虚相关结果。

14.权利要求13的方法，还包括组合实相关结果和虚相关结果。

15.权利要求14的方法，其中组合实相关结果和虚相关结果包括计算实相关结果和虚相关结果的和与差。

Images