CN117546282A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117546282A
CN117546282A CN202280043844.7A CN202280043844A CN117546282A CN 117546282 A CN117546282 A CN 117546282A CN 202280043844 A CN202280043844 A CN 202280043844A CN 117546282 A CN117546282 A CN 117546282A
Authority
CN
China
Prior art keywords
semiconductor device
terminal
signal substrate
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280043844.7A
Other languages
English (en)
Inventor
吴小鹏
谷川昂平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117546282A publication Critical patent/CN117546282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Abstract

半导体装置具有：端子、信号基板、支承导体以及粘接层。所述端子包含具有导电性的筒状的支架和插入到所述支架的金属插针。所述信号基板包含布线层及绝缘基板。所述支承导体经由所述绝缘基板支承所述布线层。所述粘接层介于所述支承导体与所述信号基板之间。所述绝缘基板具有在所述信号基板的厚度方向上分离的主面及背面。所述布线层形成于所述主面，且固定有所述端子。所述支架与所述布线层接合。所述金属插针沿着所述厚度方向延伸。所述粘接层将所述信号基板与所述支承导体电绝缘。

Description

半导体装置
技术领域
本公开涉及半导体装置。
背景技术
以往，已知具有MOSFET(Metal Oxide Semiconductor Field EffectTransistor)或IGBT(Insulated Gate Bipolar Transistor)等电力用开关元件的半导体装置。这样的半导体装置搭载于从工业设备到家电、信息终端、汽车用设备的各种电子设备。在专利文献1中公开了以往的半导体装置(功率模块)。专利文献1所记载的功率模块具有：多个晶体管、主基板、信号基板以及信号端子。多个晶体管搭载于主基板。信号基板搭载于主基板。信号基板搭载有信号布线图案。信号布线图案包含例如栅极用信号布线图案和源极感测用信号布线图案。信号端子与信号基板的信号布线图案接合。信号端子包含与栅极用信号布线图案接合的栅极端子、以及与源极感测用信号布线图案接合的源极感测端子。
现有技术文献
专利文献
专利文献1：日本特开2015-126342号公报
发明内容
发明要解决的课题
在专利文献1那样的功率模块中，若信号基板以相对于主基板倾斜的姿势配置，则可能产生信号端子向信号基板的接合不良以及信号端子的位置偏差等。因此，这样的信号基板相对于主基板的倾斜会导致该功率模块的可靠性降低。
本公开是鉴于上述情况而完成的，其一个课题在于提供实现了可靠性提高的半导体装置。
用于解决课题的手段
由本公开提供的半导体装置具有：端子，其包含具有导电性的筒状的支架以及插入于所述支架的金属插针；信号基板，其包含布线层以及绝缘基板；支承导体，其经由所述绝缘基板支承所述布线层；以及粘接层，其介于所述支承导体与所述信号基板之间，所述绝缘基板具有在所述信号基板的厚度方向上分离的主面以及背面，所述布线层形成于所述主面，且固定有所述端子，所述支架与所述布线层接合，所述金属插针沿着所述厚度方向延伸，所述粘接层包含：绝缘层，其将所述信号基板与所述支承导体电绝缘。
发明效果
根据本公开的半导体装置，能够提高该半导体装置的可靠性。
附图说明
图1是表示本公开的半导体装置的立体图。
图2是在图1的立体图中省略了多根导线以及树脂部件的图。
图3是在图2的立体图中省略了第一导通部件的图。
图4是表示本公开的半导体装置的俯视图。
图5是在图4的俯视图中以假想线表示树脂部件的图。
图6是表示本公开的半导体装置的右侧视图，是以假想线表示树脂部件的图。
图7是表示本公开的半导体装置的左侧视图，是以假想线表示树脂部件的图。
图8是在图5的俯视图中省略树脂部件及第一导通部件，以假想线表示第二导通部件的图。
图9是表示本公开的半导体装置的右侧视图。
图10是表示本公开的半导体装置的仰视图。
图11是沿着图5的XI-XI线的剖视图。
图12是沿着图5的XII-XII线的剖视图。
图13是将图12的一部分放大的局部放大图。
图14是将图12的一部分放大的局部放大图。
图15是沿着图5的XV-XV线的剖视图。
图16是沿着图5的XVI-XVI线的剖视图。
图17是沿着图5的XVII-XVII线的剖视图。
图18是沿着图5的XVIII-XVIII线的剖视图。
图19是表示本公开的第一变形例的半导体装置的主要部分放大剖视图，是将与图12对应的截面的一部分放大的图。
图20是表示本公开的第二变形例的半导体装置的主要部分放大剖视图，是将与图12对应的截面的一部分放大的图。
图21是表示本公开的第三变形例的半导体装置的主要部分放大剖视图，是将与图12对应的截面的一部分放大的图。
图22是表示本公开的第四变形例的半导体装置的主要部分放大剖视图，是将与图12对应的截面的一部分放大的图。
具体实施方式
以下，参照附图对本公开的半导体装置的优选实施方式进行说明。以下，对相同或类似的构成要素标注相同的符号，省略重复的说明。本公开中的“第一”、“第二”、“第三”等用语仅作为标签使用，并不意味着对这些对象物附加排列。
在本公开中，除非另有说明，否则“某物A形成于某物B”和“某物A形成于某物B(之)上”包含“某物A直接形成于某物B”和“在某物A与某物B之间夹设其他物的同时某物A形成于某物B”。一样地，除非另有说明，否则“某物A配置于某物B”和“某物A配置于某物B(之)上”包含“某物A直接配置于某物B”和“在某物A与某物B之间夹设其他物的同时某物A配置于某物B”。一样地，除非另有说明，否则“某物A位于某物B(之)上”包含“某物A与某物B相接，某物A位于某物B(之)上”和“在某物A与某物B之间夹设其他物的同时某物A位于某物B(之)上”。另外，除非另有说明，否则“在某方向上观察某物A与某物B重叠”包含“某物A与某物B的全部重叠”和“某物A与某物B的一部分重叠”。
图1至图18表示了本公开的一实施方式的半导体装置A1。半导体装置A1具有：多个半导体元件1、支承导体2、支承基板3、多个电力端子41～43、多个控制端子44、信号基板5、粘接层6、第一导通部件71、第二导通部件72、多根导线73～76、树脂部件8以及树脂填充部88。多个半导体元件1包含多个第一开关元件1A以及多个第二开关元件1B。支承导体2包含第一导电部2A和第二导电部2B。多个控制端子44包含多个第一控制端子45和多个第二控制端子46。信号基板5包含第一信号基板5A和第二信号基板5B。粘接层6包含第一粘接体6A和第二粘接体6B。
为了便于说明，将相互正交的三个方向设为x方向、y方向、z方向。作为一例，z方向是半导体装置A1的厚度方向。x方向是半导体装置A1的俯视图(参照图4)中的左右方向。y方向是半导体装置A1的俯视图(参照图4)中的上下方向。在以下的说明中，“俯视图”是在z方向上观察时。此外，“上”、“下”、“上方”、“下方”、“上表面”以及“下表面”等的记载表示z方向上的各部件等的相对位置关系，未必是用于规定与重力方向的关系的用语。x方向是“第一方向”的一例。
多个半导体元件1分别是成为半导体装置A1的功能中枢的电子部件。多个半导体元件1的各构成材料例如是以SiC(碳化硅)为主的半导体材料。该半导体材料不限于SiC，也可以是Si(硅)、GaN(氮化镓)或C(金刚石)等。各半导体元件1例如是MOSFET(Metal OxideSemiconductor Field Effect Transistor)等具有开关功能的功率半导体芯片。在本实施方式中，表示各半导体元件1是MOSFET的情况，但并不限定于此，也可以是IGBT(InsulatedGate Bipolar Transistor；绝缘栅极双极晶体管)等其他晶体管。各半导体元件1均为同一元件。各半导体元件1例如是n沟道型的MOSFET，也可以是p沟道型的MOSFET。
多个半导体元件1包含多个第一开关元件1A以及多个第二开关元件1B。如图8所示，半导体装置A1具有四个第一开关元件1A和四个第二开关元件1B，但第一开关元件1A的数量以及第二开关元件1B的数量并不限定于本结构。第一开关元件1A的数量以及第二开关元件1B的数量可根据半导体装置A1所要求的性能而适当变更。第一开关元件1A的数量以及第二开关元件1B的数量可以相等，也可以不同。第一开关元件1A的数量以及第二开关元件1B的数量由半导体装置A1要处理的电流容量决定。
半导体装置A1例如构成为半桥型的开关电路。该情况下，多个第一开关元件1A构成半导体装置A1的上臂电路，多个第二开关元件1B构成半导体装置A1的下臂电路。在上臂电路中，多个第一开关元件1A相互并联连接，在下臂电路中，多个第二开关元件1B相互并联连接。另外，各第一开关元件1A与各第二开关元件1B串联连接。
如图13以及图14所示，多个半导体元件1(多个第一开关元件1A以及多个第二开关元件1B)分别具有元件主面10a以及元件背面10b。在各半导体元件1中，元件主面10a以及元件背面10b在z方向上分离。元件主面10a朝向z2方向，元件背面10b朝向z1方向。
如图8、图12、图13以及图17等所示，多个第一开关元件1A分别搭载于支承导体2(第一导电部2A)。在图8所示的例子中，多个第一开关元件1A例如在y方向上排列，相互分离。多个第一开关元件1A分别经由导电性接合材料19与支承导体2(第一导电部2A)导通接合。导电性接合材料19例如是焊料、金属膏材料或者烧结金属等。各第一开关元件1A在与第一导电部2A接合时，元件背面10b与支承导体2(第一导电部2A)对置。
如图8、图12、图14以及图16等所示，多个第二开关元件1B分别搭载于支承导体2(第二导电部2B)。在图8所示的例子中，多个第二开关元件1B例如在y方向上排列，相互分离。多个第二开关元件1B分别经由导电性接合材料19与支承导体2(第二导电部2B)导通接合。各第二开关元件1B在与第二导电部2B接合时，元件背面10b与支承导体2(第二导电部2B)对置。从图8可知，在x方向上观察，多个第一开关元件1A与多个第二开关元件1B重叠。与该结构不同，在x方向上观察，多个第一开关元件1A和多个第二开关元件1B也可以不重叠。
如图8、图13以及图14所示，多个半导体元件1(多个第一开关元件1A以及多个第二开关元件1B)分别具有：第一主面电极11、第二主面电极12、第三主面电极13以及背面电极15。以下说明的第一主面电极11、第二主面电极12、第三主面电极13以及背面电极15的各结构在各半导体元件1中是共通的。第一主面电极11、第二主面电极12以及第三主面电极13设置于元件主面10a。第一主面电极11、第二主面电极12以及第三主面电极13通过未图示的绝缘膜而被绝缘。背面电极15设置于元件背面10b。背面电极15覆盖元件背面10b的整个区域(或者大致整个区域)。背面电极15例如由Ag(银)镀层构成。
在各半导体元件1由MOSFET构成的例子中，第一主面电极11例如是栅极电极，被输入用于驱动各半导体元件1的驱动信号(例如栅极电压)。第二主面电极12例如是源极电极，流过源极电流。第三主面电极13例如是源极感测电极，与第二主面电极12为同电位。第三主面电极13流过与第二主面电极12相同的源极电流。背面电极15例如是漏极电极，流过漏极电流。
各半导体元件1在对第一主面电极11(栅极电极)输入驱动信号(栅极电压)时，根据该驱动信号，切换导通状态和截止状态。将切换该导通状态和截止状态的动作称为开关动作。在导通状态下，正向电流从背面电极15(漏极电极)流向第二主面电极12(源电极)，在截止状态下，该正向电流不流动。半导体装置A1通过各半导体元件1的功能，将第一电源电压(例如直流电压)转换为第二电源电压(例如交流电压)。第一电源电压被输入(施加)到电力端子41与两个电力端子42之间，第二电源电压被输入(施加)到两个电力端子43。
如图5以及图8等所示，半导体装置A1具有两个热敏电阻17。各热敏电阻17用作温度检测用的传感器。
支承导体2支承多个半导体元件1(多个第一开关元件1A以及多个第二开关元件1B)。支承导体2经由导电性接合材料29接合在支承基板3上。导电性接合材料29例如是焊料、金属膏材料或者烧结金属等。此外，支承导体2与支承基板3的接合并非使用了导电性接合材料29的接合，而是基于固相扩散的接合。支承导体2例如是俯视图矩形状。支承导体2与第一导通部件71和第二导通部件72一起构成由多个第一开关元件1A和多个第二开关元件1B进行开关的主电路电流的路径。
支承导体2包含第一导电部2A和第二导电部2B。第一导电部2A和第二导电部2B分别是金属制的板状部件。该金属为Cu(铜)或Cu合金。第一导电部2A以及第二导电部2B与多个电力端子41～43一起构成向多个第一开关元件1A以及多个第二开关元件1B的导通路径。第一导电部2A及第二导电部2B例如分别为俯视图矩形状。第一导电部2A和第二导电部2B各自例如x方向的尺寸为15mm以上且25mm以下，例如y方向的尺寸为30mm以上且40mm以下，z方向的尺寸为1.0mm以上且5.0mm以下(优选为2.0mm左右)。第一导电部2A及第二导电部2B的这些尺寸并不限定于上述的数值例，可根据半导体装置A1的规格而适当变更。
如图11～图18所示，第一导电部2A和第二导电部2B分别经由导电性接合材料29与支承基板3接合。多个第一开关元件1A分别经由导电性接合材料19与第一导电部2A接合。多个第二开关元件1B分别经由导电性接合材料19与第二导电部2B接合。如图3、图8、图11、图12以及图15所示，第一导电部2A以及第二导电部2B在x方向上分离。在这些图所示的例子中，第一导电部2A位于比第二导电部2B靠x1方向的位置。在x方向上观察，第一导电部2A与第二导电部2B重叠。
支承导体2(第一导电部2A和第二导电部2B各自)具有主面201和背面202。如图11～图18所示，主面201和背面202在z方向上分离。主面201朝向z2方向，背面202朝向z1方向。背面202与支承基板3对置。
支承基板3支承支承导体2。支承基板3例如由DBC(Direct Bonded Copper)基板构成。与该结构不同，支承基板3例如也可以由DBA(Direct Bonded Aluminum)基板构成。支承基板3包含：绝缘层31、第一金属层32及第二金属层33。
绝缘层31例如由热传导性优异的陶瓷构成。作为这样的陶瓷，例如有AlN(氮化铝)、SiN(氮化硅)、Al2O3(氧化铝)或ZTA(氧化锆增韧氧化铝)等。绝缘层31可以不是由陶瓷，而是由绝缘树脂构成。绝缘层31例如为俯视图矩形状。
第一金属层32形成在绝缘层31的上表面(朝向z2方向的面)。第一金属层32的构成材料例如包含Cu。该构成材料并非Cu，也可以包含Al(铝)。第一金属层32包含第一部分32A及第二部分32B。第一部分32A以及第二部分32B在x方向上分离。第一部分32A位于第二部分32B的x1方向侧。第一部分32A与第一导电部2A接合，支承第一导电部2A。第二部分32B与第二导电部2B接合，支承第二导电部2B。第一部分32A及第二部分32B分别例如为俯视图矩形状。
第二金属层33形成在绝缘层31的下表面(朝向z1方向的面)。第二金属层33的构成材料与第一金属层32的构成材料相同。如图10～图18所示，第二金属层33的下表面(朝向z1方向的面)从树脂部件8露出。与该结构不同，第二金属层33的下表面也可以被树脂部件8覆盖。在第二金属层33的下表面从树脂部件8露出的结构中，在该下表面能够安装未图示的散热部件(例如散热器)等。第二金属层33在俯视图中与第一部分32A及第二部分32B双方重叠。
多个电力端子41～43分别由板状的金属板构成。该金属板的构成材料例如为Cu或Cu合金。在图1～图5、图8以及图10所示的例子中，半导体装置A1具有：一个电力端子41、两个电力端子42以及两个电力端子43。
在电力端子41与两个电力端子42之间施加上述第一电源电压。电力端子41例如是与直流电源的正极连接的端子(P端子)，两个电力端子42例如分别是与直流电源的负极连接的端子(N端子)。与该结构不同，也可以是电力端子41为N端子，两个电力端子42分别为P端子。该情况下，只要与变更端子的极性相匹配地适当变更封装内部的布线即可。对2个电力端子43分别施加上述第二电源电压。两个电力端子43分别是输出通过多个第一开关元件1A以及多个第二开关元件1B的各开关动作进行电压变换后的电压(上述第二电源电压)的输出端子。多个电力端子41～43分别包含被树脂部件8覆盖的部分及从树脂部件8露出的部分。
如图8、图12及图15所示，电力端子41与第一导电部2A一体地形成。与该结构不同，电力端子41也可以与第一导电部2A分离，与第一导电部2A导通接合。如图8等所示，电力端子41位于比多个半导体元件1及第一导电部2A(支承导体2)靠x2方向的位置。绝缘层31与第一导电部2A导通，且经由第一导电部2A与多个第一开关元件1A的背面电极15(漏极电极)导通。电力端子41是“第一电力端子”的一例。
如图8及图11等所示，两个电力端子42分别与第一导电部2A分离。两个电力端子42分别与第二导通部件72接合。如图8所示，两个电力端子42分别位于比多个半导体元件1及第一导电部2A(支承导体2)靠x2方向的位置。两个电力端子42分别与第二导通部件72导通，经由第二导通部件72与多个第二开关元件1B的第二主面电极12(源极电极)导通。各电力端子42是“第二电力端子”的一例。
电力端子41及两个电力端子42分别从树脂部件8向x2方向突出。电力端子41及两个电力端子42相互分离。两个电力端子42在y方向上隔着电力端子41彼此位于相反侧。从图6、图7及图9可知，电力端子41及两个电力端子42在y方向上观察相互重叠。
如图8及图11所示，两个电力端子43分别与例如第二导电部2B一体地形成。与该结构不同，也可以是两个电力端子43分别与第二导电部2B分离，与第二导电部2B导通接合的结构。如图8所示，两个电力端子43分别位于比多个半导体元件1及第二导电部2B(支承导体2)靠x1方向的位置。各电力端子43与第一导电部2A导通，且经由第一导电部2A与各第二开关元件1B的背面电极15(漏极)导通。此外，电力端子43的数量并不限定于两个，例如既可以为一个，也可以为三个以上。例如，在电力端子43为一个的情况下，优选与第二导电部2B的y方向上的中央部分相连。各电力端子43是“第三电力端子”的一例。
多个控制端子44分别是用于控制多个半导体元件1(多个第一开关元件1A以及多个第二开关元件1B)的驱动的插针状端子。多个控制端子44分别例如为压配式端子(press-fit)。多个控制端子44的各z方向的尺寸例如为10mm以上且30mm以下(在一例中为15.8mm)。控制端子44的z方向的尺寸是从后述的支架441的下端(z1方向侧的端部)到后述的金属插针442的上端(z2方向侧的端部)的长度。如图1和图4所示，多个控制端子44包含多个第一控制端子45和多个第二控制端子46。多个第一控制端子45用于多个第一开关元件1A的控制。多个第二控制端子46用于多个第二开关元件1B的控制。
如图4所示，多个第一控制端子45在y方向上隔开间隔地配置。多个第一控制端子45固定于信号基板5(第一信号基板5A)。如图5～图7及图12所示，多个第一控制端子45在x方向上位于多个第一开关元件1A与多个电力端子41、42之间。如图1和图4所示，多个第一控制端子45包含第一驱动端子45A和多个第一检测端子45B～45E。
第一驱动端子45A是多个第一开关元件1A的驱动信号输入用的端子(栅极端子)。向第一驱动端子45A输入用于驱动多个第一开关元件1A的第一驱动信号(例如施加栅极电压)。
第一检测端子45B是多个第一开关元件1A的源极信号检测用的端子(源极感测端子)。第一检测端子45B输出用于检测多个第一开关元件1A的导通状态的第一检测信号。例如，从第一检测端子45B检测施加于第一开关元件1A的第二主面电极12(源极电极)的电压(与源极电流对应的电压)作为第一检测信号。
第一检测端子45C以及第一检测端子45D是分别与两个热敏电阻17中的一个导通的端子。该一个热敏电阻17搭载于后述的第一信号基板5A。
第一检测端子45E是多个第一开关元件1A的漏极信号检测用的端子(漏极感测端子)。从第一检测端子45E检测施加于多个第一开关元件1A的各背面电极15(漏极电极)的电压(与漏极电流对应的电压)。
如图4所示，多个第二控制端子46在y方向上隔开间隔地配置。多个第二控制端子46固定于信号基板5(第二信号基板5B)。如图5～图7以及图12所示，多个第二控制端子46在x方向上位于多个第二开关元件1B与多个电力端子43之间。如图1以及图4所示，多个第二控制端子46包含第二驱动端子46A以及多个第二检测端子46B～46E。
第二驱动端子46A是多个第二开关元件1B的驱动信号输入用的端子(栅极端子)。向第二驱动端子46A输入用于驱动多个第二开关元件1B的第二驱动信号(例如施加栅极电压)。
第二检测端子46B是多个第二开关元件1B的源极信号检测用的端子(源极感测端子)。多个第二检测端子46B输出用于检测多个第二开关元件1B的导通状态的第二检测信号。例如，作为第二检测信号，从第二检测端子46B检测施加于第二开关元件1B的第二主面电极12(源极电极)的电压(与源极电流对应的电压)。
第二检测端子46C以及第二检测端子46D是分别与两个热敏电阻17的另一个导通的端子。该另一个热敏电阻17搭载于后述的第二信号基板5B。
第二检测端子46E是多个第二开关元件1B的漏极信号检测用的端子(漏极感测端子)。从第二检测端子46E检测施加于多个第二开关元件1B的各背面电极15(漏极电极)的电压(与漏极电流对应的电压)。
多个控制端子44(多个第一控制端子45和多个第二控制端子46)分别包含支架441和金属插针442。
支架441由导电性材料构成。如图13和图14所示，支架441经由导电性接合材料449与信号基板5(后述的第一金属层52)接合。支架441包含：筒状部、上端凸缘部以及下端凸缘部。上端凸缘部与筒状的z方向上方(z2方向)的端部相连，下端凸缘部与筒状部的z方向下方(z1方向)的端部相连。在支架441中的至少上端凸缘部及筒状部插通有金属插针442。支架441被树脂部件8覆盖。
金属插针442是沿z方向延伸的棒状部件。金属插针442通过被压入支架441而被支承。金属插针442至少经由支架441与信号基板5(后述的第一金属层52)导通。如图13和图14所示，金属插针442的下端(z1方向侧的端部)在支架441的插通孔内与导电性接合材料449相接，该情况下，金属插针442也经由导电性接合材料449与信号基板5导通。
信号基板5支承多个控制端子44。信号基板5在z方向上介于支承导体2与各控制端子44之间。信号基板5的厚度(厚度方向z的尺寸)例如为0.5mm以上且1.0mm以下。各控制端子44的厚度方向z的尺寸相对于该信号基板5的厚度(厚度方向z的尺寸)为20倍以上且30倍以下。信号基板5包含第一信号基板5A和第二信号基板5B。
如图5、图12以及图13所示，第一信号基板5A配置在第一导电部2A上，支承多个第一控制端子45。如图12、图13以及图15所示，第一信号基板5A经由粘接层6(第一粘接体6A)粘接于第一导电部2A。
如图5、图12以及图14所示，第二信号基板5B配置在第二导电部2B上，支承多个第二控制端子46。如图12、图14以及图15所示，第二信号基板5B经由粘接层6(第二粘接体6B)粘接于第二导电部2B。
信号基板5(第一信号基板5A和第二信号基板5B各自)例如由DBC基板构成。信号基板5具有相互层叠的绝缘基板51、第一金属层52以及第二金属层53。除非另有说明，否则以下说明的绝缘基板51、第一金属层52和第二金属层53在第一信号基板5A和第二信号基板5B中是共通的。
绝缘基板51例如由陶瓷构成。作为这样的陶瓷，例如采用AlN、SiN或Al2O3等。绝缘基板51例如为俯视图矩形状。如图13及图14所示，绝缘基板51具有主面51a及背面51b。主面51a及背面51b在z方向上分离。主面51a朝向z2方向，背面51b朝向z1方向。背面51b与支承导体2对置。
如图13及图14所示，第二金属层53形成于绝缘基板51的背面51b。第二金属层53经由粘接层6粘接于支承导体2。第一信号基板5A的第二金属层53经由后述的第一粘接体6A粘接于第一导电部2A，第二信号基板5B的第二金属层53经由第二粘接体6B粘接于第二导电部2B。第二金属层53例如由Cu或Cu合金构成。第二金属层53是“金属层”的一例。
如图13及图14所示，第一金属层52形成于绝缘基板51的主面51a。多个控制端子44分别竖立设置于第一金属层52。在第一信号基板5A的第一金属层52竖立设置有多个第一控制端子45，在第二信号基板5B的第一金属层52竖立设置有多个第二控制端子46。第一金属层52例如由Cu或Cu合金构成。如图8所示，第一金属层52包含多个布线层521～526。多个布线层521～526相互分离且绝缘。
如图8所示，布线层521与多根导线73接合，经由各导线73与各半导体元件1的第一主面电极11(栅极电极)导通。第一信号基板5A的布线层521经由各导线73与各第一开关元件1A的第一主面电极11导通。第二信号基板5B的布线层521经由各导线73与各第二开关元件1B的第一主面电极11导通。
如图8所示，布线层526与多根导线75接合，经由各导线75与布线层521导通。第一信号基板5A的布线层526经由各导线75、第一信号基板5A的布线层521以及各导线73与各第一开关元件1A的第一主面电极11(栅极电极)导通。第二信号基板5B的布线层526经由各导线75、第二信号基板5B的布线层521以及各导线73与各第二开关元件1B的第一主面电极11(栅极电极)导通。第一信号基板5A的布线层526与第一驱动端子45A结合，第二信号基板5B的布线层526与第二驱动端子46A接合。
如图8所示，布线层522与多根导线74接合，经由各导线74与各半导体元件1的第三主面电极13(源极感测电极)导通。第一信号基板5A的布线层522经由各导线74与各第一开关元件1A的第三主面电极13(源极感测电极)导通。第二信号基板5B的布线层522经由各导线74与各第二开关元件1B的第三主面电极13(源极感测电极)导通。第一信号基板5A的布线层522与第一检测端子45B接合，第二信号基板5B的布线层522与第二检测端子46B接合。
如图8所示，布线层523及布线层524与热敏电阻17接合。如图8所示，第一信号基板5A的布线层523以及布线层524与第一检测端子45C以及第一检测端子45D分别接合。第二信号基板5B的布线层523以及布线层524与第二检测端子46C以及第二检测端子46D分别接合。
布线层525与各导线76接合，经由各导线76与支承导体2导通。如图8所示，第一信号基板5A的布线层525经由导线76与第一导电部2A导通。第二信号基板5B的布线层525经由导线76与第二导电部2B导通。第一信号基板5A的布线层525与第一检测端子45E接合。第二信号基板5B的布线层525与第二检测端子46E接合。
此外，信号基板5也可以不是DBC基板，而是玻璃环氧基板等印刷基板。在该印刷基板至少形成有上述布线层521～526。
粘接层6将信号基板5与支承导体2粘接。粘接层6在z方向上介于信号基板5与支承导体2之间。粘接层6在俯视图中与信号基板5重叠。粘接层6的厚度(z方向的尺寸)例如为20μm以上且200μm以下(在一例中为85μm)。
如图12～图14所示，粘接层6包含第一粘接体6A及第二粘接体6B。第一粘接体6A将第一信号基板5A与第一导电部2A粘接。第一粘接体6A介于第一信号基板5A与第一导电部2A之间，在俯视图中与第一信号基板5A重叠。第二粘接体6B将第二信号基板5B与第二导电部2B粘接。介于第二信号基板5B与第二导电部2B之间，在俯视图中与第二信号基板5B重叠。
如图13以及图14所示，粘接层6(第一粘接体6A以及第二粘接体6B分别)包含绝缘层61以及一对粘合层62、63。除非另有说明，否则以下说明的绝缘层61及一对粘合层62、63在第一粘接体6A及第二粘接体6B各自中是共通的。
绝缘层61由树脂材料构成。若考虑耐热性及绝缘性，则该树脂材料例如优选聚酰亚胺。第一粘接体6A的绝缘层61将第一信号基板5A与第一导电部2A电绝缘，第二粘接体6B的绝缘层61将第二信号基板5B与第二导电部2B电绝缘。绝缘层61例如为膜状。绝缘层61也可以不是膜状，而是片状或板状。在本公开中，片与膜一样柔软，但比膜厚。板状比膜和片硬，不易弯曲，比片厚。此外，膜、片、板状的定义不限定于此，可以按照惯用的分类适当变更。绝缘层61的厚度(厚度方向z的尺寸)相对于各控制端子44的厚度方向z的尺寸为0.1％以上且1.0％以下。另外，绝缘层61的厚度(厚度方向z的尺寸)相对于粘接层6的厚度(厚度方向z的尺寸)为20％以上且75％以下。绝缘层61的厚度(z方向的尺寸)例如为10μm以上且150μm以下(在一例中为25μm)。
如图13及图14所示，绝缘层61包含主面61a及背面61b。主面61a及背面61b在z方向上分离。主面61a朝向z2方向(z方向上方)，背面61b朝向z1方向(z方向下方)。
一对粘合层62、63形成于绝缘层61的z方向的两面。一对粘合层62、63分别由例如硅酮系粘合剂或丙烯酸系粘合剂等某一种构成。一对粘合层62、63各自的厚度(厚度方向z的尺寸)相对于绝缘层61的厚度(厚度方向z的尺寸)为10％以上且150％以下。一对粘合层62、63的各厚度(z方向的尺寸)例如为5μm以上且50μm以下(在一例中为30μm)。
如图13和图14所示，粘合层62形成于主面61a。粘合层62在z方向上介于绝缘层61与信号基板5之间。第一粘接体6A的粘合层62在z方向上介于第一粘接体6A的绝缘层61与第一信号基板5A之间，第二粘接体6B的粘合层62在z方向上介于第二粘接体6B的绝缘层61与第二信号基板5B之间。
如图13和图14所示，粘合层63形成于背面61b。粘合层63在z方向上介于绝缘层61与支承导体2之间。第一粘接体6A的粘合层63在z方向上介于第一粘接体6A的绝缘层61与第一导电部2A之间，第二粘接体6B的粘合层63介于第二粘接体6B的绝缘层61与第二导电部2B之间。
从上述结构可知，本公开的粘接层6例如为双面粘合带这样的粘接层。在半导体装置A1的制造工序中，粘接层6例如在粘贴于与多个控制端子44接合的信号基板5之后，粘贴于支承导体2。此外，粘接层6排除在将2个部件粘接时如焊料那样暂时成为熔融状态的粘接层，也可以不是双面粘合带。换言之，粘接层6只要是在将两个部件粘接时不是熔融状态就能粘接的层即可。
第一导通部件71及第二导通部件72与支承导体2一起构成由多个半导体元件1(多个第一开关元件1A及多个第二开关元件1B)进行开关的主电路电流的路径。第一导通部件71及第二导通部件72从第一导电部2A及第二导电部2B的各主面201向z2方向分离，且在俯视图中与各主面201重叠。第一导通部件71及第二导通部件72分别由例如金属制的板材构成。该金属例如为Cu或Cu合金。对第一导通部件71及第二导通部件72适当实施弯折加工。
第一导通部件71使多个第一开关元件1A与第二导电部2B导通。如图5和图8所示，第一导通部件71与各第一开关元件1A的第二主面电极12(源极电极)和第二导电部2B连接，使各第一开关元件1A的第二主面电极12和第二导电部2B导通。第一导通部件71构成由多个第一开关元件1A进行开关的主电路电流的路径。如图5、图8及图12所示，第一导通部件71包含：主部711、多个第一连接端部712及多个第二连接端部713。
主部711在x方向上位于多个第一开关元件1A与第二导电部2B之间。主部711是沿y方向延伸的带状的部位。如图12所示，主部711位于比多个第一连接端部712和多个第二连接端部713靠z2方向的位置。在本实施方式中，如图5、图8以及图12所示，在主部711形成有多个开口711a。多个开口711a分别是在z方向上贯通第一导通部件71(主部711)的贯通孔。多个开口711a在y方向上隔开间隔地排列。多个开口711a在俯视图中不与第二导通部件72重叠。为了形成树脂部件8而注入流动性的树脂材料时，为了在主部711(第一导通部件71)的附近使树脂材料容易在上侧(z2方向侧)与下侧(z1方向侧)之间流动而形成多个开口711a。主部711的形状不限定于本结构，例如也可以不形成开口711a。
多个第一连接端部712以及多个第二连接端部713分别与主部711相连，并与多个第一开关元件1A对置地配置。如图12所示，多个第一连接端部712分别经由导电性接合材料719与多个第一开关元件1A的各第二主面电极12接合。多个第二连接端部713分别经由导电性接合材料719与第二导电部2B接合。导电性接合材料719例如是焊料、金属膏材料或烧结金属等。在图8、图12、图13以及图17所示的例子中，在各第一连接端部712形成有开口712a。各开口712a在俯视图中优选与各第一开关元件1A的中央部重叠地形成。如图12、图13以及图17所示，各开口712a例如是在z方向上贯通各第一连接端部712的贯通孔。例如在将第一导通部件71相对于支承导体2进行定位时使用开口712a。
在图示的例子中，多个第一连接端部712以及多个第二连接端部713分别通过主部711相互相连，但也可以与该结构不同，而是主部711被分割为多个部位，该被分割的部位将多个第一连接端部712的每一个与多个第二连接端部713的每一个相连的结构。即，可以是针对多个第一开关元件1A中的每一个，分别具有1个第一导通部件71的结构。
如图5所示，第二导通部件72与各第二开关元件1B的第二主面电极12(源极电极)和多个电力端子42连接，使各第二开关元件1B的第二主面电极12和各电力端子42导通。第二导通部件72构成由多个第二开关元件1B进行开关的主电路电流的路径。第二导通部件72的x方向的最大尺寸例如为25mm以上且40mm以下，y方向的最大尺寸例如为30mm以上且45mm以下。如图5等所示，第二导通部件72包含：一对第一布线部721、第二布线部722、第三布线部723及第四布线部724。
一对第一布线部721中的一个与一对电力端子42中的一个连接，一对第一布线部721中的另一个与一对电力端子42中的另一个连接。如图5所示，一对第一布线部721分别在俯视图中为沿x方向延伸的带状。一对第一布线部721配置成在y方向上分离且平行(或大致平行)。如图5和图11所示，一对第一布线部721分别包含第一端部721a。各第一端部721a是各第一布线部721中的x2方向侧的端部。如图11所示，各第一端部721a位于比各第一布线部721的其他部分靠z1方向的位置。如图11所示，各第一端部721a经由导电性接合材料729与一对电力端子42分别接合。导电性接合材料729例如是焊料、金属膏或烧结金属等。在图5所示的例子中，在各第一布线部721形成有多个切口。形成于各第一布线部721的多个切口在俯视图中例如为半圆状，在俯视图中与支承导体2重叠。
如图5所示，第二布线部722与一对第一布线部721双方相连。第二布线部722在y方向上被一对第一布线部721夹着。第二布线部722在俯视图中为沿y方向延伸的带状。如图5所示，第二布线部722与多个第二开关元件1B重叠。第二布线部722与各第二开关元件1B连接。第二布线部722具有多个凹状区域722a。如图16所示，多个凹状区域722a分别比第二布线部722的其他部位向z方向下方(z1方向)突出。如图16所示，第二布线部722的各凹状区域722a与多个第二开关元件1B的各第二主面电极12(源极电极)经由导电性接合材料729接合。在图5及图16所示的例子中，在各凹状区域722a形成有狭缝。狭缝位于各凹状区域722a的y方向上的中央，沿x方向延伸。各凹状区域722a由隔着狭缝在y方向上分离的两个部位构成。此外，也可以不在各凹状区域722a形成狭缝。
如图5所示，第三布线部723与一对第一布线部721双方相连。第一布线部721在y方向上被一对第一布线部721夹着。第三布线部723在俯视图中为沿y方向延伸的带状。第三布线部723在x方向上与第二布线部722分离。第三布线部723配置成与第二布线部722平行(或者大致平行)。如图5所示，第三布线部723在俯视图中与多个第一开关元件1A重叠。第三布线部723在z方向上位于比第一导通部件71的各第一连接端部712靠上方(z2方向)的位置。第三布线部723在俯视图中与第一连接端部712重叠。
如图5所示，多个第四布线部724分别与第二布线部722以及第三布线部723双方相连。各第四布线部724在x方向上被第二布线部722和第三布线部723夹着。各第四布线部724在俯视图中为沿x方向延伸的带状。多个第四布线部724在y方向上分离，在俯视图中配置成平行(或者大致平行)。另外，多个第四布线部724配置成与一对第一布线部721平行(或者大致平行)。多个第四布线部724各自的x方向上的一端与以下部分相连：第三布线部723中的在俯视图中与y方向上邻接的两个第一开关元件1A之间重叠的部分。另外，多个第四布线部724各自的x方向上的另一端与以下部分相连：第二布线部722中的在俯视图中与y方向上邻接的两个第二开关元件1B之间重叠的部分。多个第四布线部724分别与例如第一导通部件71(主部711)重叠。
多根导线73～76分别例如为键合导线(bonding wire)，使相互分离的两个部位导通。各导线73～76的构成材料例如包含Au(金)、Al或Cu中的任一种。
多根导线73与布线层521和各半导体元件1的第一主面电极11(栅极电极)接合，使它们导通。如图8所示，多根导线73包含：与第一信号基板5A的布线层521和各第一开关元件1A的第一主面电极11接合的导线、以及与第二信号基板5B的布线层521和各第二开关元件1B的第一主面电极11接合的导线。
多根导线74与布线层522和各半导体元件1的第三主面电极13(源极感测电极)接合，使它们导通。如图8所示，多根导线74包含：与第一信号基板5A的布线层522和各第一开关元件1A的第三主面电极13接合的导线、以及与第二信号基板5B的布线层522和各第二开关元件1B的第三主面电极13接合的导线。在各半导体元件1没有第三主面电极13的结构中，多根导线74与各第二主面电极12接合，来代替与各第三主面电极13接合。
多根导线75与布线层521和布线层526接合，使它们导通。如图8所示，多根导线75包含：与第一信号基板5A的布线层521和第一信号基板5A的布线层526接合的导线、以及与第二信号基板5B的布线层521和第二信号基板5B的布线层526接合的导线。
多根导线76与布线层525和支承导体2接合，使它们导通。如图8所示，多根导线76包含：与第一信号基板5A的布线层525和第一导电部2A接合的导线、以及与第二信号基板5B的布线层525和第二导电部2B接合的导线。
树脂部件8是保护多个半导体元件1(多个第一开关元件1A以及多个第二开关元件1B)的密封材料。树脂部件8覆盖多个半导体元件1(多个第一开关元件1A和多个第二开关元件1B)、支承导体2(第一导电部2A和第二导电部2B)、支承基板3(除去第二金属层33的下表面)、多个电力端子41～43的各一部分、多个控制端子44的各一部分、信号基板5(第一信号基板5A和第二信号基板5B)、粘接层6(第一粘接体6A和第二粘接体6B)、第一导通部件71、第二导通部件72、多根导线73～76。树脂部件8例如由黑色的环氧树脂构成。树脂部件8例如通过模制成形而形成。树脂部件8例如x方向的尺寸为35mm以上且60mm以下左右，例如y方向的尺寸为35mm以上且50mm以下左右，例如z方向的尺寸为4mm以上且15mm以下左右。这些尺寸是沿着各方向的最大部分的大小。树脂部件8具有：树脂主面81、树脂背面82以及多个树脂侧面831～834。
如图6、图7、图9、图11、图12及图15～图18所示，树脂主面81及树脂背面82在z方向上分离。树脂主面81朝向z2方向，树脂背面82朝向z1方向。多个控制端子44(多个第一控制端子45及多个第二控制端子46)从树脂主面81突出。如图10所示，树脂背面82在俯视图中为包围支承基板3的第二金属层33的下表面的框状。该第二金属层33的下表面从树脂背面82露出，例如与树脂背面82齐平。多个树脂侧面831～834分别与树脂主面81及树脂背面82双方相连，且在z方向上被它们夹着。如图4等所示，树脂侧面831与树脂侧面832在x方向上分离。树脂侧面831朝向x1方向，树脂侧面832朝向x2方向。两个电力端子43从树脂侧面831突出，多个电力端子41、42从树脂侧面832突出。如图4等所示，树脂侧面833与树脂侧面834在y方向上分离。树脂侧面833朝向y1方向，树脂侧面834朝向y2方向。
如图4所示，在树脂侧面832形成有多个凹部832a。各凹部832a在俯视图中是向x方向凹陷的部位。多个凹部832a在俯视图中存在：形成于电力端子41与两个电力端子42中的一个之间的凹部、形成于电力端子41与两个电力端子42中的另一个之间的凹部。为了增大电力端子41与两个电力端子42中的一个的沿着树脂侧面832的沿面距离、以及电力端子41与两个电力端子42中的另一个的沿着树脂侧面832的沿面距离，而设置多个凹部832a。
如图11及图12等所示，树脂部件8具有：多个第一突出部851、多个第二突出部852及树脂空隙部86。
多个第一突出部851分别从树脂主面81向z方向突出。多个第一突出部851在俯视图中配置于树脂部件8的四角附近。在各第一突出部851的前端(z2方向的端部)形成有第一突出端面851a。多个第一突出部851的各第一突出端面851a与树脂主面81平行(或大致平行)。多个第一突出端面851a配置在同一平面(x-y平面)上。各第一突出部851例如是有底中空的圆锥台状。在将半导体装置A1搭载于控制用的电路基板等时，多个第一突出部851被用作间隔件。该控制用的电路基板具有：利用由半导体装置A1生成的电源的设备。如图11所示，多个第一突出部851分别具有凹部851b和形成于该凹部851b的内壁面851c。各第一突出部851的形状为柱状即可，优选为圆柱状。凹部851b的形状为圆柱状，在俯视图中优选内壁面851c为单一的正圆状。
半导体装置A1有时通过螺纹固定等方法固定于上述控制用的电路基板等。此时，可以在各第一突出部851的凹部851b的内壁面851c形成内螺纹的螺纹牙。也可以在各第一突出部851的凹部851b埋入嵌入式螺母(Insert nut)等。
如图12等所示，多个第二突出部852从树脂主面81向z方向突出。多个第二突出部852在俯视图中与多个控制端子44重叠。多个控制端子44的各金属插针442从各第二突出部852突出。各第二突出部852为圆锥台状。各第二突出部852在各控制端子44中覆盖支架441和金属插针442的一部分。
如图11所示，树脂空隙部86在z方向上从树脂主面81通向第一导电部2A和第二导电部2B的各主面201。树脂空隙部86形成为锥状(taper)，随着从树脂主面81朝向各主面201，与z方向正交的平面的截面积变小。树脂空隙部86是在树脂部件8的模制成形时形成且在该模制成形时未形成树脂部件8的部分。
例如通过在树脂部件8的模制成形时按压部件所占据而未填充流动性树脂材料，来形成树脂空隙部86。该按压部件在模制成形时，赋予对各主面201的按压力，并插通于形成在第二导通部件72的各第一布线部721的上述切口。由此，能够在不干扰第二导通部件72的情况下利用上述按压部件按压支承导体2(第一导电部2A及第二导电部2B)，能够抑制与支承导体2接合的支承基板3的翘曲。
在本实施方式中，如图11所示，半导体装置A1具有树脂填充部88。树脂填充部88以填埋树脂空隙部86的方式填充于树脂空隙部86。树脂填充部88例如与树脂部件8一样，由环氧树脂构成，但也可以是与树脂部件8不同的树脂材料。
半导体装置A1的作用和效果如下。
在半导体装置A1中具有：各控制端子44、包含各布线层521～526的信号基板5、支承导体2以及粘接层6。在各布线层521～526固定有各控制端子44。支承导体2隔着绝缘基板51支承各布线层521～526。粘接层6介于支承导体2与信号基板5之间。粘接层6具有将支承导体2与信号基板5电绝缘的绝缘层61。在该结构中，信号基板5经由粘接层6支承于支承导体2。在与该结构不同的结构、且信号基板5经由焊料而不是粘接层6支承于支承导体2的结构时，焊料介于信号基板5与支承导体2之间。焊料在该接合工艺中成为暂时熔融的状态，因此，难以控制该焊料的厚度(z方向的尺寸)，焊料厚度有时产生偏差。结果，信号基板5成为相对于支承导体2倾斜的姿势。与此相对，在半导体装置A1中，通过在信号基板5与支承导体2之间夹设与焊料不同的粘接层6，能够抑制上述那样的厚度偏差。由此，能够抑制信号基板5成为相对于支承导体2倾斜的姿势。即，能够抑制固定有各控制端子44的各布线层521～526成为相对于支承导体2倾斜的姿势。因此，半导体装置A1能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差，因此，能够提高可靠性。
在半导体装置A1中，各控制端子44包含支架441和金属插针442。支架441与信号基板5的第一金属层52(各布线层521～526)接合，金属插针442沿着z方向延伸。即，各控制端子44构成为沿z方向延伸的插针状的端子。在该结构中，各金属插针442的前端相对于支承导体2的倾斜大于信号基板5相对于支承导体2的倾斜。特别是，若各控制端子44的厚度方向z的尺寸相对于信号基板5的厚度方向z的尺寸为20倍以上，则这样的金属插针442的前端倾斜变得尤为显著。因此，要求将信号基板5相对于支承导体2更平行地配置。因此，通过利用粘接层6将信号基板5粘接(粘贴)于支承导体2来抑制各布线层521～526相对于支承导体2的倾斜，在抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差方面是有效的。并且，各控制端子44构成为沿z方向延伸的插针状的端子，由此，半导体装置A1与例如专利文献1那样各信号端子沿着与z方向正交的平面延伸的结构相比，能够实现俯视图中的小型化。即，半导体装置A1适于实现俯视图中的小型化。
在半导体装置A1中，粘接层6的绝缘层61为膜状，在该绝缘层61的两面形成有一对粘合层62、63。在该结构中，粘接层6例如由双面粘合带构成。因此，在半导体装置A1的制造工序中，使用粘接层6将信号基板5粘贴于支承导体2即可，因此，能够容易地将信号基板5粘接于支承导体2。另外，粘接层6是以膜状的绝缘层61为基材的结构，因此，能够减小粘接层6的z方向的尺寸。由此，即使粘接层6的厚度产生偏差，该偏差也小。因此，粘接层6的厚度偏差得以抑制，因此，半导体装置A1能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差。
在半导体装置A1中，粘接层6的绝缘层61例如由聚酰亚胺构成。在半导体装置A1中，通过多个半导体元件1的开关动作而产生热。来自该各半导体元件1的热在支承导体2中传递。但是，在半导体装置A1中，通过绝缘层61的隔热性，能够抑制从支承导体2向信号基板5的热传递。由此，半导体装置A1能够抑制来自各半导体元件1的热向与信号基板5(各布线层521～526)接合的导线73～导线76的传递。即，半导体装置A1能够降低对各导线73～76的热负荷。
在半导体装置A1中，多个第一控制端子45固定于第一信号基板5A的各布线层521～526，经由第一信号基板5A支承于第一导电部2A。多个第一控制端子45配置于比多个第一开关元件1A靠x2方向侧的位置。另外，多个第二控制端子46固定于第二信号基板5B的各布线层521～526，经由第二信号基板5B支承于第二导电部2B。多个第二控制端子46配置于比多个第二开关元件1B靠x1方向侧的位置。并且，多个第一控制端子45和多个第二控制端子46分别配置成在y方向上隔开间隔。由此，多个第一控制端子45以及多个第二控制端子46适当地配置于与构成上臂电路的多个第一开关元件1A以及构成下臂电路的多个第二开关元件1B分别对应的区域。因此，半导体装置A1在实现减少寄生电感成分且实现小型化方面是优选的。
接下来，以下对本公开的半导体装置的变形例进行说明。
图19表示第一变形例的半导体装置A2。如图19所示，半导体装置A2与半导体装置A1相比，不同点在于：信号基板5(第一信号基板5A和第二信号基板5B各自)不包含第二金属层53。
在半导体装置A2中，由于信号基板5不包含第二金属层53，因此绝缘基板51通过粘接层6粘接于支承导体2。即，第一信号基板5A的绝缘基板51通过第一粘接体6A粘接于第一导电部2A，第二信号基板5B的绝缘基板51通过第二粘接体6B粘接于第二导电部2B。
在半导体装置A2中，也与半导体装置A1一样，通过在信号基板5与支承导体2之间夹设与焊料不同的粘接层6，能够抑制各布线层521～526成为相对于支承导体2倾斜的姿势。因此，半导体装置A2能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差，因此，能够提高可靠性。
在半导体装置A2中，与半导体装置A1一样，利用粘接层6将信号基板5粘接于支承导体2。在与半导体装置A2不同的结构即使用了焊料来代替粘接层6时，如果像半导体装置A1那样信号基板5不包含第二金属层53，则难以将信号基板5与支承导体2接合。另一方面，在半导体装置A2中，与半导体装置A1一样，粘接层6在绝缘基板51的z方向的两面形成有一对粘合层62、63。由此，即使绝缘基板51不包含第二金属层53，也能够将信号基板5粘接于支承导体2。但是，在信号基板5包含第二金属层53的情况下，与不包含第二金属层53的情况相比，在以下方面有效。第一，抑制信号基板5的翘曲。第二，因第二金属层53使得信号基板5的热容量变高，因此，信号基板5的温度上升得以抑制。
图20表示第二变形例的半导体装置A3。如图20所示，半导体装置A3与半导体装置A2相比，不同点在于：信号基板5(第一信号基板5A以及第二信号基板5B各自)不包含绝缘基板51。
在半导体装置A3中，信号基板5不包含绝缘基板51和第二金属层53，因此，第一金属层52(各布线层521～526)通过粘接层6粘接于支承导体2。即，第一信号基板5A的第一金属层52(各布线层521～526)通过第一粘接体6A粘接于第一导电部2A，第二信号基板5B的第一金属层52(各布线层521～526)通过第二粘接体6B粘接于第二导电部2B。
在半导体装置A3中，通过在各布线层521～526与支承导体2之间夹设与焊料不同的粘接层6，能够抑制各布线层521～526成为相对于支承导体2倾斜的姿势。因此，半导体装置A3能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差，因此，能够提高可靠性。
在半导体装置A3中，与各半导体装置A1、A2一样，粘接层6包含绝缘层61。通过采用这样的结构，即使在各布线层521～526与支承导体2(第一导电部2A和第二导电部2B各自)之间没有绝缘基板51，也能够通过粘接层6将各布线层521～526与支承导体2(第一导电部2A和第二导电部2B各自)绝缘，并且通过粘接层6将各布线层521～526粘接于支承导体2(第一导电部2A和第二导电部2B各自)。
图21表示第三变形例的半导体装置A4。如图21所示，半导体装置A4与半导体装置A3相比，不同点在于：粘接层6(第一粘接体6A及第二粘接体6B各自)不包含一对粘合层62、63。
在半导体装置A4中，在粘接层6(第一粘接体6A及第二粘接体6B各自)中，绝缘层61由粘接性的绝缘材料构成。由此，将第一金属层52(各布线层521～526)粘接于支承导体2，并且使第一金属层52(各布线层521～526)与支承导体2绝缘。
在半导体装置A4中，也与半导体装置A3一样，通过在各布线层521～526与支承导体2之间夹设与焊料不同的粘接层6，能够抑制各布线层521～526成为相对于支承导体2倾斜的姿势。因此，半导体装置A4能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差，因此，能够提高可靠性。
在图21所示的例子中，半导体装置A4的信号基板5由第一金属层52(各布线层521～526)构成，但与该结构不同，信号基板5(第一信号基板5A和第二信号基板5B各自)也可以如半导体装置A2那样还包含绝缘基板51，或者也可以如半导体装置A1那样还包含绝缘基板51和第二金属层53。
图22表示第四变形例的半导体装置A5。如图22所示，半导体装置A5与半导体装置A1相比，不同点在于：不具有支承导体2(第一导电部2A和第二导电部2B各自)。
在半导体装置A5中，由于不具有支承导体2，因此信号基板5通过粘接层6粘接于支承基板3的第一金属层32。即，第一信号基板5A通过第一粘接体6A粘接于第一部分32A，第二信号基板5B通过第二粘接体6B粘接于第二部分32B。在本变形例中，第一部分32A和第二部分32B是“支承导体”的一例，第一部分32A是“第一导电部”的一例，第二部分32B是“第二导电部”的一例。在该例中，电力端子41与第一部分32A导通接合，各电力端子43与第二部分32B导通接合。另外，多个第一开关元件1A搭载于第一部分32A，多个第二开关元件1B搭载于第二部分32B。
在半导体装置A5中，通过在信号基板5与第一金属层32之间夹设与焊料不同的粘接层6，能够抑制各布线层521～526成为相对于第一金属层32倾斜的姿势。因此，半导体装置A5能够抑制各控制端子44的接合不良以及抑制各控制端子44的位置偏差，因此，能够提高可靠性。
在各半导体装置A1～A4中，表示了各控制端子44固定于各布线层521～526，该布线层521～526经由粘接层6支承于支承导体2的例子，但与该结构不同，也可以是各电力端子41～43固定于与布线层521～526不同的布线层，该布线层经由粘接层6支承于支承导体2的结构。该情况下，各电力端子41～43是“端子”的一例。
在各半导体装置A1～A5中，表示了控制端子44(多个第一控制端子45以及多个第二控制端子46各自)是包含支架441和金属插针442的压配式端子的例子，但并不限定于此。控制端子44(多个第一控制端子45以及多个第二控制端子46各自)也可以是金属制的板材。该情况下，该金属制的板材(控制端子44)可以构成为被折弯加工而沿z方向延伸，也可以构成为未被折弯加工而沿着与z方向正交的平面(x-y平面)延伸。
本公开的半导体装置不限于上述实施方式。本公开的半导体装置的各部分的具体结构可以自由地进行各种设计变更。本公开包含以下附记所记载的实施方式。
附记1.
一种半导体装置，具有：
端子，其包含具有导电性的筒状的支架以及插入于所述支架的金属插针；
信号基板，其包含布线层以及绝缘基板；
支承导体，其经由所述绝缘基板支承所述布线层；以及
粘接层，其介于所述支承导体与所述信号基板之间，
所述绝缘基板具有在所述信号基板的厚度方向上分离的主面以及背面，
所述布线层形成于所述主面，且固定有所述端子，
所述支架与所述布线层接合，
所述金属插针沿着所述厚度方向延伸，
所述粘接层包含：绝缘层，其将所述信号基板与所述支承导体电绝缘。
附记2.
根据附记1所述的半导体装置，其中，
所述粘接层还包含：一对粘合层，其形成于所述绝缘层的所述厚度方向上的两面中的每一个面。
附记3.
根据附记2所述的半导体装置，其中，
所述一对粘合层各自的所述厚度方向的尺寸相对于所述绝缘层的所述厚度方向的尺寸为10％以上且150％以下。
附记4.
根据附记1～3中任一项所述的半导体装置，其中，
所述绝缘层的所述厚度方向的尺寸相对于所述端子的所述厚度方向的尺寸为0.1％以上且1.0％以下。
附记5.
根据附记1～4中任一项所述的半导体装置，其中，
所述端子的所述厚度方向的尺寸相对于所述信号基板的所述厚度方向的尺寸为20倍以上且30倍以下。
附记6.
根据附记2～5中任一项所述的半导体装置，其中，
所述绝缘层为膜状。
附记7.
根据附记6所述的半导体装置，其中，
所述绝缘层包含树脂材料。
附记8.
根据附记7所述的半导体装置，其中，
所述树脂材料是聚酰亚胺。
附记9.
根据附记1～8中任一项所述的半导体装置，其中，
所述绝缘基板包含陶瓷。
附记10.
根据附记1～9中任一项所述的半导体装置，其中，
所述信号基板包含形成于所述背面的金属层，
所述金属层通过所述粘接层粘接于所述支承导体。
附记11.
根据附记10所述的半导体装置，其中，
所述半导体装置还具有与所述端子电连接的半导体元件，
所述半导体元件与所述支承导体接合。
附记12.
根据附记11所述的半导体装置，其中，
所述端子是用于控制所述半导体元件的控制端子。
附记13.
根据附记12所述的半导体装置，其中，
所述支承导体包含：第一导电部及第二导电部，其在与所述厚度方向正交的第一方向上相互分离，
所述半导体元件包含：与所述第一导电部接合的第一开关元件、与所述第二导电部接合的第二开关元件，
所述控制端子包含：用于控制所述第一开关元件的第一控制端子、用于控制所述第二开关元件的第二控制端子，
所述信号基板包含：支承所述第一控制端子的第一信号基板、支承所述第二控制端子的第二信号基板，
所述粘接层包含：将所述第一信号基板粘接于所述第一导电部的第一粘接体、将所述第二信号基板粘接于所述第二导电部的第二粘接体。
附记14.
根据附记13所述的半导体装置，其中，
所述第一控制端子包含：用于驱动所述第一开关元件的第一驱动端子、用于检测所述第一开关元件的导通状态的第一检测端子，
所述第二控制端子包含：用于驱动所述第二开关元件的第二驱动端子、用于检测所述第二开关元件的导通状态的第二检测端子。
附记15.
根据附记13或14所述的半导体装置，其中，
所述半导体装置还具有：
第一电力端子及第二电力端子，其被施加第一电源电压；以及
第三电力端子，其被施加第二电源电压，
所述第一电力端子与所述第一导电部相连，经由所述第一导电部与所述第一开关元件电连接，
所述第二电力端子与所述第二开关元件电连接，
所述第三电力端子与所述第二导电部相连，经由所述第二导电部与所述第一开关元件及所述第二开关元件双方电连接。
附记16.
根据附记15所述的半导体装置，其中，
所述半导体装置还具有：树脂部件，其覆盖所述第一控制端子以及所述第二控制端子的各一部分、覆盖所述第一信号基板以及所述第二信号基板、并覆盖所述第一开关元件以及所述第二开关元件，
所述第一控制端子以及所述第二控制端子分别使所述树脂部件沿所述厚度方向突出。
附记17.
根据附记16所述的半导体装置，其中，
所述树脂部件具有：在所述厚度方向上分离的树脂主面及树脂背面、分别在所述厚度方向上被所述树脂主面及所述树脂背面夹着的一对树脂侧面，
所述一对树脂侧面在所述第一方向上相互分离，
所述第一电力端子及所述第二电力端子从所述一对树脂侧面中的一个向所述第一方向突出，
所述第三电力端子从所述一对树脂侧面中的另一个向所述第一方向突出。
附记18.
根据附记13～17中任一项所述的半导体装置，其中，
所述半导体装置还具有：支承基板，其支承所述第一导电部和所述第二导电部。
符号说明
A1～A5：半导体装置 1：半导体元件
1A：第一开关元件 1B：第二开关元件
10a：元件主面 10b：元件背面 11：第一主面电极
12：第二主面电极 13：第三主面电极 15：背面电极
17：热敏电阻 19：导电性接合材料 2：支承导体
2A：第一导电部 2B：第二导电部 201：主面
202：背面 29：导电性接合材料 3：支承基板
31：绝缘层 32：第一金属层 32A：第一部分
32B：第二部分 33：第二金属层
41、42、43：电力端子 44：控制端子
441：支架 442：金属插针 449：导电性接合材料
45：第一控制端子 45A：第一驱动端子
45B～45E：第一检测端子 46：第二控制端子
46A：第二驱动端子 46B～46E：第二检测端子
5：信号基板 5A：第一信号基板 5B：第二信号基板
51：绝缘基板 51a：主面 51b：背面
52：第一金属层 521～526：布线层
53：第二金属层 6：粘接层 6A：第一粘接体
6B：第二粘接体 61：绝缘层 61a：主面
61b：背面 62、63：粘合层 71：第一导通部件
711：主部 711a：开口 712：第一连接端部
712a：开口 713：第二连接端部 719：导电性接合材料
72：第二导通部件 721：第一布线部 721a：第一端部
722：第二布线部 722a：凹状区域 723：第三布线部
724：第四布线部 729：导电性接合材料 73～76：导线
8：树脂部件 81：树脂主面 82：树脂背面
831～834：树脂侧面 832a：凹部 851：第一突出部
851a：第一突出端面 851b：凹部 851c：内壁面
852：第二突出部 86：树脂空隙部 88：树脂填充部。

Claims (18)

1.一种半导体装置，具有：
端子，其包含具有导电性的筒状的支架以及插入于所述支架的金属插针；
信号基板，其包含布线层以及绝缘基板；
支承导体，其经由所述绝缘基板支承所述布线层；以及
粘接层，其介于所述支承导体与所述信号基板之间，
所述绝缘基板具有在所述信号基板的厚度方向上分离的主面以及背面，
所述布线层形成于所述主面，且固定有所述端子，
所述支架与所述布线层接合，
所述金属插针沿着所述厚度方向延伸，
所述粘接层包含：绝缘层，其将所述信号基板与所述支承导体电绝缘。
2.根据权利要求1所述的半导体装置，其中，
所述粘接层还包含：一对粘合层，其形成于所述绝缘层的所述厚度方向上的两面中的每一个面。
3.根据权利要求2所述的半导体装置，其中，
所述一对粘合层各自的所述厚度方向的尺寸相对于所述绝缘层的所述厚度方向的尺寸为10％以上且150％以下。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述绝缘层的所述厚度方向的尺寸相对于所述端子的所述厚度方向的尺寸为0.1％以上且1.0％以下。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
所述端子的所述厚度方向的尺寸相对于所述信号基板的所述厚度方向的尺寸为20倍以上且30倍以下。
6.根据权利要求2～5中任一项所述的半导体装置，其中，
所述绝缘层为膜状。
7.根据权利要求6所述的半导体装置，其中，
所述绝缘层包含树脂材料。
8.根据权利要求7所述的半导体装置，其中，
所述树脂材料是聚酰亚胺。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
所述绝缘基板包含陶瓷。
10.根据权利要求1～9中任一项所述的半导体装置，其中，
所述信号基板包含形成于所述背面的金属层，
所述金属层通过所述粘接层粘接于所述支承导体。
11.根据权利要求10所述的半导体装置，其中，
所述半导体装置还具有与所述端子电连接的半导体元件，
所述半导体元件与所述支承导体接合。
12.根据权利要求11所述的半导体装置，其中，
所述端子是用于控制所述半导体元件的控制端子。
13.根据权利要求12所述的半导体装置，其中，
所述支承导体包含：第一导电部及第二导电部，其在与所述厚度方向正交的第一方向上相互分离，
所述半导体元件包含：与所述第一导电部接合的第一开关元件、与所述第二导电部接合的第二开关元件，
所述控制端子包含：用于控制所述第一开关元件的第一控制端子、用于控制所述第二开关元件的第二控制端子，
所述信号基板包含：支承所述第一控制端子的第一信号基板、支承所述第二控制端子的第二信号基板，
所述粘接层包含：将所述第一信号基板粘接于所述第一导电部的第一粘接体、将所述第二信号基板粘接于所述第二导电部的第二粘接体。
14.根据权利要求13所述的半导体装置，其中，
所述第一控制端子包含：用于驱动所述第一开关元件的第一驱动端子、用于检测所述第一开关元件的导通状态的第一检测端子，
所述第二控制端子包含：用于驱动所述第二开关元件的第二驱动端子、用于检测所述第二开关元件的导通状态的第二检测端子。
15.根据权利要求13或14所述的半导体装置，其中，
所述半导体装置还具有：
第一电力端子及第二电力端子，其被施加第一电源电压；以及
第三电力端子，其被施加第二电源电压，
所述第一电力端子与所述第一导电部相连，经由所述第一导电部与所述第一开关元件电连接，
所述第二电力端子与所述第二开关元件电连接，
所述第三电力端子与所述第二导电部相连，经由所述第二导电部与所述第一开关元件及所述第二开关元件双方电连接。
16.根据权利要求15所述的半导体装置，其中，
所述半导体装置还具有：树脂部件，其覆盖所述第一控制端子以及所述第二控制端子的各一部分、覆盖所述第一信号基板以及所述第二信号基板、并覆盖所述第一开关元件以及所述第二开关元件，
所述第一控制端子以及所述第二控制端子分别使所述树脂部件沿所述厚度方向突出。
17.根据权利要求16所述的半导体装置，其中，
所述树脂部件具有：在所述厚度方向上分离的树脂主面及树脂背面、分别在所述厚度方向上被所述树脂主面及所述树脂背面夹着的一对树脂侧面，
所述一对树脂侧面在所述第一方向上相互分离，
所述第一电力端子及所述第二电力端子从所述一对树脂侧面中的一个向所述第一方向突出，
所述第三电力端子从所述一对树脂侧面中的另一个向所述第一方向突出。
18.根据权利要求13～17中任一项所述的半导体装置，其中，
所述半导体装置还具有：支承基板，其支承所述第一导电部和所述第二导电部。
CN202280043844.7A 2021-06-24 2022-06-08 半导体装置 Pending CN117546282A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-105049 2021-06-24
JP2021105049 2021-06-24
PCT/JP2022/023070 WO2022270306A1 (ja) 2021-06-24 2022-06-08 半導体装置

Publications (1)

Publication Number Publication Date
CN117546282A true CN117546282A (zh) 2024-02-09

Family

ID=84544292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280043844.7A Pending CN117546282A (zh) 2021-06-24 2022-06-08 半导体装置

Country Status (5)

Country Link
US (1) US20240105566A1 (zh)
JP (1) JPWO2022270306A1 (zh)
CN (1) CN117546282A (zh)
DE (1) DE112022002743T5 (zh)
WO (1) WO2022270306A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066078A (ja) * 2009-09-15 2011-03-31 Panasonic Electric Works Co Ltd 回路モジュールおよびその製造方法
JP6425380B2 (ja) 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
JP7015721B2 (ja) * 2018-04-05 2022-02-03 新光電気工業株式会社 配線基板、電子装置
JP7293936B2 (ja) * 2019-07-19 2023-06-20 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE112022002743T5 (de) 2024-03-28
WO2022270306A1 (ja) 2022-12-29
US20240105566A1 (en) 2024-03-28
JPWO2022270306A1 (zh) 2022-12-29

Similar Documents

Publication Publication Date Title
CN116936486B (zh) 半导体模块
CN116936561B (zh) 半导体模块
WO2021210402A1 (ja) 半導体装置
WO2021251126A1 (ja) 半導体装置
CN115335984A (zh) 半导体装置
CN116825768B (zh) 半导体模块
CN117546282A (zh) 半导体装置
CN116018677A (zh) 半导体模块
CN116195056A (zh) 半导体模块
EP3863045A1 (en) Power semiconductor module arrangement and method for producing the same
WO2024075514A1 (ja) 接合構造体および半導体装置
CN116368618A (zh) 半导体装置
US20240047433A1 (en) Semiconductor device
WO2024084954A1 (ja) 半導体装置および半導体装置の製造方法
US20240136320A1 (en) Semiconductor device
US20240321693A1 (en) Semiconductor device
WO2023243306A1 (ja) 半導体装置
CN117425962A (zh) 接合构造以及半导体装置
US20240105578A1 (en) Semiconductor device
US20240332271A1 (en) Semiconductor device
WO2022080100A1 (ja) 半導体モジュール、および半導体モジュールの製造方法
CN118020155A (zh) 半导体装置
KR100314710B1 (ko) 전력용 반도체 모듈
CN115280490A (zh) 半导体装置
CN117525006A (zh) 具有垂直对准的第一衬底和第二衬底的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination