CN117501454A - 固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管 - Google Patents

固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管 Download PDF

Info

Publication number
CN117501454A
CN117501454A CN202380010645.0A CN202380010645A CN117501454A CN 117501454 A CN117501454 A CN 117501454A CN 202380010645 A CN202380010645 A CN 202380010645A CN 117501454 A CN117501454 A CN 117501454A
Authority
CN
China
Prior art keywords
layer
gate electrode
ion implantation
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380010645.0A
Other languages
English (en)
Inventor
酒井敏彦
安东靖典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Publication of CN117501454A publication Critical patent/CN117501454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种固定电荷控制方法，为对半导体元件中使用的绝缘膜内的固定电荷进行控制的方法，所述方法中，在所述绝缘膜的表面形成金属膜，经由所述金属膜对所述绝缘膜进行离子注入，由此在所述绝缘膜中显现出固定电荷。

Description

固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管
技术领域
本发明涉及一种固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管。
背景技术
近年来，正在积极进行将In-Ga-Zn-O系(氧化铟镓锌(indium gallium zincoxide，IGZO))等氧化物半导体用于沟道层的薄膜晶体管(thin film transistor，TFT)的开发。
作为此种薄膜晶体管，例如在专利文献1中公开了使用膜密度小(2.70g/cm3～2.79g/cm3)的氧化铝作为构成与沟道层接触的栅极绝缘层或沟道保护层的绝缘膜的薄膜晶体管。且记载有：在所述薄膜晶体管中通过将此种膜密度小的氧化铝制成绝缘膜，可增大绝缘膜的负的固定电荷密度，由此可使薄膜晶体管的阈值电压朝正方向偏移，而提高可靠性。
现有技术文献
专利文献
专利文献1：日本专利特开2011-222767号公报
发明内容
发明所要解决的问题
然而，在专利文献1所公开的薄膜晶体管中，通过减小膜密度，换言之通过使膜质恶化来显现出必要的固定电荷，因此有可能因漏电流的增大或环境变化而导致可靠性降低。
本发明是鉴于此种问题而成，其主要课题在于，在半导体元件中使用的绝缘膜内，在抑制膜质的降低的同时效率良好地生成必要的固定电荷。
解决问题的技术手段
为了解决所述课题而进行努力研究的结果，本发明者等人着眼于通过进行离子注入而在膜内生成的原子碰撞所引起的缺陷分布于比注入离子的分布浅的区域中，而想到了本发明。
即，本发明的固定电荷控制方法为对半导体元件中使用的绝缘膜内的固定电荷进行控制的方法，所述方法的特征在于，在所述绝缘膜的表面形成金属膜，经由所述金属膜对所述绝缘膜进行离子注入，由此在所述绝缘膜中显现出固定电荷。
若为此种结构，则由于经由金属膜对绝缘膜进行离子注入，因此可并非使通过离子注入生成的缺陷全部分布于绝缘膜中而也分布于金属膜内，从而可减小因绝缘膜内的缺陷引起的膜质的降低。并且，通过对进行离子注入时的金属膜的厚度或离子的射程进行调整，可容易地调整绝缘膜内的固定电荷密度。例如，减薄金属膜、或增大离子的注入深度而使缺陷的大部分分布于金属膜内，由此可在绝缘膜内效率良好地显现出负的固定电荷。另一方面，减薄金属膜或增大离子的注入深度而增大绝缘膜内形成的缺陷的分布，由此也可效率良好地显现出正的固定电荷。而且，由于并非使绝缘膜的整体的膜质发生变化而是通过离子注入仅使表层部分的膜质发生变化，因此可在基本维持绝缘膜的本来的绝缘特性的状态下进行部分功能的附加。
优选为，在所述固定电荷控制方法中，所述金属膜的厚度与基于所述离子注入的离子的平均射程大致相同，且所述金属膜的厚度与所述绝缘膜的厚度的和大于基于所述离子注入的离子的平均射程与其标准偏差的和。
若如此，则通过使金属膜的厚度与离子的平均射程大致相同，可使注入离子的大部分注入至下层的绝缘膜内，另一方面，可使因原子碰撞而生成的缺陷的大部分停留在上层的金属膜内，因此可在绝缘膜内效率良好地生成负的固定电荷。另外，由于使金属膜的厚度与绝缘膜的厚度的和大于离子的平均射程与其标准偏差的和，因此可减少通过绝缘膜的整体的注入离子的分布，可减小对与绝缘膜的背面相接的材料的影响。
作为显著发挥出所述固定电荷控制方法的效果的所述绝缘膜的具体形态，可列举包含氧化膜、氮化膜或氮氧化膜而构成的绝缘膜。
作为显著发挥出所述固定电荷控制方法的效果的所述金属膜的具体形态，可列举包含铝、铝合金、钼、钼合金、钛或钛合金的金属膜。
作为显著发挥出所述固定电荷控制方法的效果的利用所述离子注入所注入的离子种类的具体形态，可列举选自O、N、C等原子离子、O2、N2、C2等分子离子、或Ar等稀有气体离子中的一种以上。
另外，本发明的薄膜晶体管的制造方法为制造顶栅型的薄膜晶体管的方法，所述薄膜晶体管的制造方法的特征在于包含：沟道层形成工序，在绝缘性的基板的表面形成包含氧化物半导体材料的沟道层；栅极绝缘层形成工序，在所述沟道层的表面形成栅极绝缘层；第一栅极电极形成工序，在所述栅极绝缘层的表面形成包含金属材料的第一栅极电极层；以及第一离子注入工序，经由所述第一栅极电极层对所述栅极绝缘层进行离子注入。
若为此种薄膜晶体管的制造方法，则可发挥出与所述固定电荷控制方法同样的作用效果。即，例如通过经由包含金属材料的第一栅极电极层对栅极绝缘层进行离子注入，而将因离子注入引起的缺陷停留在上层的第一栅极电极层内，并且使注入离子多分布于栅极绝缘层内的与第一栅极电极层的界面附近，从而可显现出必要的固定电荷。由此，能够通过固定电荷进行电气特性控制，可制造高迁移率且容易在正的阈值电压下运行的薄膜晶体管。
另外，优选为，所述薄膜晶体管的制造方法还包含：第二栅极电极形成工序，在所述第一离子注入工序之后，在所述第一栅极电极层的表面形成包含厚度比所述第一栅极电极层大的金属材料的第二栅极电极层。
在第一离子注入工序中，需要使供离子通过的第一栅极电极的厚度减薄至与离子的射程相同的程度。通过在第一离子注入工序后形成厚度更大的第二栅极电极，能够可靠地发挥作为栅极电极的功能。
另外，优选为，所述薄膜晶体管的制造方法还包含：蚀刻工序，在所述第二栅极电极的表面层叠有经图案化的抗蚀剂后，通过蚀刻对所述第一栅极电极及所述第二栅极电极进行图案化，在所述蚀刻工序中，将进行了离子注入的所述栅极绝缘层的表层的一部分去除。
在第一离子注入工序后的栅极绝缘层内的上层部中，比栅极电极更靠层方向的外侧的区域成为在最终的薄膜晶体管的结构中与源极电极及漏极电极连接的区域。因此，通过将进行了离子注入的栅极绝缘层的表层的一部分去除，可防止经由栅极绝缘层而在栅极电极与源极电极及漏极电极之间产生电流的泄漏。
优选为还包含：第二离子注入工序，在所述蚀刻工序之后，将经图案化的所述第一栅极电极层、所述第二栅极电极层及所述抗蚀剂作为掩模，经由所述栅极绝缘层对所述沟道层进行离子注入。
由此，可将最终的薄膜晶体管设为自对准结构，可减小第一栅极电极层及第二栅极电极层与、通过对沟道层进行离子注入而形成的源极区域及漏极区域之间的寄生电容，并且可抑制基板面内的寄生电容的偏差，因此能够实现高速切换。
优选为，为了进一步减小栅极绝缘层的固定电荷而在所述第一离子注入工序后进行热处理。
另外，本发明的薄膜晶体管为在基板上依次层叠有包含氧化物半导体的沟道层、栅极绝缘层、及栅极电极层而成的顶栅型的薄膜晶体管，所述薄膜晶体管的特征在于，在所述栅极绝缘层中的与所述栅极电极的界面附近，分布有通过离子注入而添加的元素。
若为此种薄膜晶体管，则可发挥出与所述固定电荷控制方法及薄膜晶体管的制造方法同样的作用效果。
发明的效果
根据如此构成的本发明，可在半导体元件中使用的绝缘膜内，在抑制膜质的降低的同时效率良好地生成必要的固定电荷。
附图说明
图1是示意性地表示利用制作了本实施方式的固定电荷控制法方法的薄膜晶体管的结构的剖面图。
图2是对通过离子注入的注入离子分布与缺陷分布进行说明的图。
图3是示意性地表示所述实施方式的薄膜晶体管的制造工序的剖面图。
图4是示意性地表示实施例中使用的评价样品的结构的图。
图5是表示实施例1中的模拟结果的图，且是表示注入离子的能量与注入深度的关系的图。
图6是表示实施例1中的测定结果的图，且是表示离子注入量与固定电荷密度的关系性的图。
图7是表示实施例2中的测定结果的图，且是表示离子注入后的热处理与固定电荷密度的关系性的图。
具体实施方式
以下，对利用本发明的固定电荷控制方法制造的薄膜晶体管1及其制造方法的一实施方式进行说明。
＜1.薄膜晶体管＞
本实施方式的薄膜晶体管1为所谓顶栅型的TFT，且为将氧化物半导体用于沟道中的薄膜晶体管。具体而言，如图1所示，具有基板2、沟道层(活性层)3、栅极绝缘层(相当于权利要求的绝缘膜)4、栅极电极层5、绝缘层6、源极电极7及漏极电极8，且从基板2侧依次形成。以下，对各部进行详细叙述。
(1)基板
基板2包含可使光透过的任意的材料，例如可包含聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(polyethylene naphthalate，PEN)、聚醚砜(polyether sulfone，PES)、丙烯酸、聚酰亚胺等塑料(合成树脂)或玻璃等。
(2)沟道层
沟道层3为通过施加栅极电压而在源极电极7与漏极电极8间形成沟道，从而使电流通过的沟道层。沟道层3包含氧化物半导体，例如包含选自In、Ga、Zn、Sn、Al、Ti等中的至少一种元素的氧化物作为主要成分。作为构成沟道层3的材料的具体例，例如可列举以In2O3为主要构成要素的氧化物材料、In-Ga-Zn-O(IGZO)、In-Al-Mg-O、In-Al-Zn-O或In-Hf-Zn-O等。所述沟道层3例如包含非晶质(非晶)的氧化物半导体膜。本实施方式的沟道层3为单层结构，但并不限于此，也可为将组成或结晶性互不相同的多个层重叠而构成的层叠结构。
所述沟道层3以覆盖基板2的表面的一部分的方式形成。并且，在基板2的表面，以从两侧夹着沟道层3并且电性连接于沟道层3的方式形成有源极区域层S及漏极区域层D。所述源极区域层S与漏极区域层D经由沿着层叠方向形成的接触孔H而分别电性连接于源极电极7及漏极电极8。此外，在接触孔H例如填充有钼等金属。
(3)栅极绝缘层
栅极绝缘层4以覆盖沟道层3、源极区域层S及漏极区域层D的表面的方式形成。所述栅极绝缘层4包含具有高绝缘性的氧化膜、氮化膜、氮氧化膜等任意的绝缘材料。栅极绝缘层4例如可为包含选自SiOx、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一个以上的氧化物的绝缘膜。栅极绝缘层4可为将这些导电性膜设为单层结构或两层以上的层叠结构的栅极绝缘层。
(4)栅极电极层
栅极电极层5为通过对薄膜晶体管1施加的栅极电压对沟道层3中的载流子密度进行控制的栅极电极层。栅极电极层5以位于沟道层3的正上方的方式形成于栅极绝缘层4的表面。更具体而言，栅极电极层5以沿着层内方向(与层叠方向正交的方向)的其两端面的位置与沟道层3的两端面的位置一致的方式形成。所述栅极电极层5包含具有高导电性的任意的金属材料，例如可包含选自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一种以上的金属，也可包含Al合金、Ag合金、Mo合金、Ti合金等合金。
本实施方式的栅极电极层5包含厚度不同的两层以上的层叠结构，从栅极绝缘层4侧起依次包括第一栅极电极层(相当于权利要求的金属膜)51、及厚度比第一栅极电极层51大的第二栅极电极层52。此外，第一栅极电极层51与第二栅极电极层52可包含相同的金属材料，也可包含互不相同的金属材料。
(5)绝缘层
绝缘层6为使栅极电极层5与源极电极7及漏极电极8之间绝缘的绝缘层，例如包含含有氟的氧化硅膜等。绝缘层6以覆盖栅极电极层5的整个面(上表面及侧面)、及栅极绝缘层4的表面的方式形成。
(6)源极电极、漏极电极
源极电极7及漏极电极8以局部地覆盖沟道层3的表面的方式相互分离地形成。源极电极7及漏极电极8与栅极电极层5同样地，包含具有高导电性的材料，以便作为电极发挥功能。源极电极7及漏极电极8可为包含单一材料的单层结构，也可为将包含互不相同的材料的多个层重叠而成的层叠结构。源极电极7及漏极电极8经由沿着层叠方向贯通绝缘层6及栅极绝缘层4的接触孔H而分别电性连接于源极区域层S及漏极区域层D。
(7)栅极绝缘层内的固定电荷
并且，在本实施方式的薄膜晶体管1中，在栅极绝缘层4内的与栅极电极层5的界面附近存在通过进行离子注入而形成的(显现出的)负的固定电荷。
在本实施方式的薄膜晶体管1中，通过对第一栅极电极层51的厚度dM、栅极绝缘层4的厚度di、注入离子(例如，O、N、C等原子离子、O2、N2、C2等分子离子、Ar等稀有气体离子)的平均射程Rp、及其标准偏差ΔRp之间的关系进行调整，将注入离子(例如，O、N、C等原子离子、O2、N2、C2等分子离子、Ar等稀有气体离子)的大部分停留在栅极绝缘层4内，并且使栅极绝缘层4内的因离子注入引起的晶格缺陷减少。具体而言，在本实施方式的薄膜晶体管1中，以满足以下的条件(A)及条件(B)此两者的方式构成。
(A)第一栅极电极层51的厚度dM与基于离子注入的离子的平均射程Rp大致相同(dM≒Rp)
(B)第一栅极电极层51的厚度dM与栅极绝缘层4的厚度di的和大于基于离子注入的离子的平均射程Rp与其标准偏差ΔRp的和(dM+di＞Rp+ΔRp)
此外，所谓离子的平均射程Rp，为经离子注入的离子在膜中沿深度方向(层叠方向)分布的概率分布的最大值的深度位置，另外，此时的标准偏差ΔRp为表示所述分布向里侧(层内方向侧)的扩展的指标。
并且，第一栅极电极层51与栅极绝缘层4均在其层内分布形成有通过离子注入的注入离子、及因离子注入引起的缺陷。如图2所示，注入离子在第一栅极电极层51与栅极绝缘层4的界面附近分布密度最大，且较第一栅极电极层51而言更多地分布于栅极绝缘层4中。另一方面，因离子注入引起的缺陷在第一栅极电极层51内分布密度最大，且较栅极绝缘层4而言更多地分布于第一栅极电极层51中。此外，于在第一栅极电极层51上形成的第二栅极电极层52未形成因离子注入引起的注入离子与晶格缺陷。
另外，若就元素的分布的观点而言，则在本实施方式的薄膜晶体管1中，在栅极绝缘层4中的与第一栅极电极层51的界面附近分布有通过离子注入而添加的元素。进而，在第一栅极电极层51中的与栅极绝缘层4的界面附近也分布有通过离子注入而添加的元素。
＜2.薄膜晶体管的制造方法＞
接着，参照图3对所述结构的薄膜晶体管1的制造方法进行说明。本实施方式的薄膜晶体管1的制造方法包含沟道层形成工序、栅极绝缘层形成工序、栅极电极形成工序、源极区域/漏极区域形成工序、绝缘层形成工序、及源极电极/漏极电极形成工序。以下，对各工序进行说明。
(1)沟道层形成工序
首先，在基板2上形成沟道层3。所述沟道层3可通过已知的方法来形成。例如可通过使用等离子体，将InGaZnO等导电性氧化物烧结体作为靶材来进行溅射，以覆盖基板2的整个面的方式形成沟道层3。此外，并不限于此，也可通过其他方法形成包含氧化物半导体的沟道层3。
(2)栅极绝缘层形成工序
接着，在沟道层3上形成包含氧化膜、氮化膜、氮氧化膜等任意的绝缘材料的栅极绝缘层4。此处，例如通过等离子体化学气相沉积(chemical vapor deposition，CVD)法等已知的方法，以覆盖沟道层3的整个面的方式形成栅极绝缘层4。
(3)栅极电极形成工序
接着，在栅极绝缘层4上形成栅极电极层5。所述工序依次包含第一栅极电极形成工序、第一离子注入工序、及第二栅极电极形成工序。
(3-1)第一栅极电极形成工序
首先，在栅极绝缘层4上，通过真空蒸镀法等已知的方法形成包含金属或合金等金属材料的第一栅极电极层51。第一栅极电极层51可以覆盖栅极绝缘层4的整个面的方式形成。此处，所形成的第一栅极电极层51的厚度满足所述条件(A)dM≒Rp及条件(B)dM+di＞Rp+ΔRp。
(3-2)第一离子注入工序
接着，如图3的(a)所示，经由所形成的第一栅极电极层51对栅极绝缘层4进行离子注入。离子注入可通过已知的离子注入法进行。所述离子注入工序以从层叠方向观察时对栅极绝缘层4的整个面注入离子的方式进行。所注入的离子种类例如为O、N、C等原子离子、O2、N2、C2等分子离子、Ar等稀有气体离子，但并不限于此。离子能量例如为5keV～30keV，但并不限于此。另外，离子注入量(剂量)例如为1×1013ions/cm2～1×1015ions/cm2，但并不限于此。离子能量及离子注入量以离子的平均射程Rp满足所述条件(A)及条件(B)的方式设定。由此，在栅极绝缘层4中的与第一栅极电极层51的界面附近形成负的固定电荷。
(3-3)第二栅极电极形成工序
在第一离子注入工序后，如图3的(b)所示，在第一栅极电极层51上形成第二栅极电极层52。第二栅极电极层52可以覆盖第一栅极电极层51的整个面的方式形成。第二栅极电极层52以其厚度比第一栅极电极层51大的方式通过真空蒸镀法等已知的方法形成。
(4)源极区域/漏极区域形成工序
接着，如图3的(c)所示，以夹着沟道层3的方式形成源极区域层S及漏极区域层D。所述工序包含抗蚀剂图案化工序、蚀刻工序、及第二离子注入工序。
(4-1)抗蚀剂图案化工序
首先，在栅极电极层5(具体而言为第二栅极电极层52)上涂布光致抗蚀剂R，进行曝光及显影。所述光致抗蚀剂R在栅极电极层5上仅选择性地涂布于最终成为沟道层3的部位的正上方。
(4-2)蚀刻工序
接着，通过蚀刻将栅极电极层5中的未涂布光致抗蚀剂R的部分去除，对第一栅极电极层51及第二栅极电极层52进行图案化。在所述蚀刻工序中，将栅极绝缘层4中的与栅极电极层5的界面附近的区域(即，在第一离子注入工序中注入了离子的表层区域)去除。
(4-3)第二离子注入工序
接着，经由蚀刻后的栅极绝缘层4对沟道层3中的栅极电极层5的外侧的区域进行离子注入，在沟道层3的两外侧形成源极区域层S及漏极区域层D。在所述离子注入工序中，将所层叠的光致抗蚀剂R及栅极电极层5作为掩模进行。此外，所述工序的离子注入可通过已知的任意方法进行。
(5)绝缘层形成工序
在第二离子注入工序之后，如图3的(d)所示，将光致抗蚀剂R去除后形成绝缘层6。绝缘层6以覆盖栅极绝缘层4及栅极电极层5的整个表面的方式形成。绝缘层6例如可通过等离子体CVD法等任意方法形成。
(6)源极电极/漏极电极形成工序
然后，如图3的(e)所示，在栅极绝缘层4上形成源极电极7及漏极电极8。源极电极7及漏极电极8的形成例如可通过使用了射频(radiofrequency，RF)磁控溅射等的已知方法形成。所述源极电极7及漏极电极8经由通过蚀刻等沿层叠方向形成的接触孔H分别连接于源极区域层S及漏极区域层D。
(7)热处理工序
此外，根据需要，也可在所述第一离子注入工序和/或第二离子注入工序之后，在包含氧的大气压下的环境中进行热处理。通过进行所述热处理工序可进一步减小在栅极绝缘层4形成的固定电荷，且可减少栅极绝缘层4/氧化物半导体层3的界面缺陷。热处理中的炉内温度并无特别限定，例如为150℃以上且300℃以下。另外，热处理时间并无特别限定，例如为1小时～3小时。
通过以上操作，可获得本实施方式的薄膜晶体管1。
＜3.本实施方式的效果＞
根据如此般的本实施方式的薄膜晶体管1的制造方法，通过经由包含金属材料的第一栅极电极层51对栅极绝缘层4进行离子注入，将因离子注入引起的缺陷停留在上层的第一栅极电极层51内，并且使注入离子多分布于栅极绝缘层4内的与第一栅极电极层51的界面附近，从而可显现出必要的固定电荷。而且，通过对进行离子注入时的第一栅极电极层51的厚度或因离子注入引起的离子的射程，可效率良好地对栅极绝缘层4内的负的固定电荷密度进行调整。由此，能够通过固定电荷进行电气特性控制，可制造高迁移率且容易在正的阈值电压下运行的薄膜晶体管1。
此外，本发明的固定电荷控制方法并不限于所述实施方式。
例如，在所述实施方式中，作为固定电荷控制方法的一例，例示了薄膜晶体管1的制造方法，但并不限于此。在其他实施方式中，在薄膜晶体管以外的其他半导体元件的制造方法中可使用本发明的固定电荷控制方法。
另外，所述实施方式的制造方法中，在薄膜晶体管1的前沟道侧的绝缘膜(栅极绝缘层4)中显现出负的固定电荷，但并不限于此。在其他实施方式中，可在薄膜晶体管1的背沟道侧形成绝缘层，并在所述绝缘层显现出正的固定电荷。
此外，本发明并不限于所述实施方式，当然能够在不脱离其主旨的范围内进行各种变形。例如，本领域技术人员可理解，上文所述的多个例示性的实施方式为以下形态的具体例。
(形态1)一种固定电荷控制方法，为对半导体元件中使用的绝缘膜内的固定电荷进行控制的方法，所述方法中，在所述绝缘膜的表面形成金属膜，经由所述金属膜对所述绝缘膜进行离子注入，由此在所述绝缘膜中显现出固定电荷。
(形态2)根据形态1所述的固定电荷控制方法，其中，所述金属膜的厚度与基于所述离子注入的离子的平均射程大致相同，且所述金属膜的厚度与所述绝缘膜的厚度的和大于基于所述离子注入的离子的平均射程与其标准偏差的和。
(形态3)根据形态1或2所述的固定电荷控制方法，其中，所述绝缘膜包含氧化膜、氮化膜或氮氧化膜而构成。
(形态4)根据形态1至3中任一项所述的固定电荷控制方法，其中，所述金属膜包含铝、铝合金、钼、钼合金、钛或钛合金。
(形态5)根据形态1至4中任一项所述的固定电荷控制方法，其中，利用所述离子注入而注入的离子种类为选自O、N、C等原子离子、O2、N2、C2等分子离子、或Ar等稀有气体离子中的一种以上。
(形态6)一种薄膜晶体管的制造方法，为制造顶栅型的薄膜晶体管的方法，所述薄膜晶体管的制造方法包含：沟道层形成工序，在绝缘性的基板的表面形成包含氧化物半导体材料的沟道层；栅极绝缘层形成工序，在所述沟道层的表面形成栅极绝缘层；第一栅极电极形成工序，在所述栅极绝缘层的表面形成包含金属材料的第一栅极电极层；以及第一离子注入工序，经由所述第一栅极电极层对所述栅极绝缘层进行离子注入。
(形态7)根据形态6所述的薄膜晶体管的制造方法，还包含：第二栅极电极形成工序，在所述第一离子注入工序之后，在所述第一栅极电极层的表面形成包含厚度比所述第一栅极电极层大的金属材料的第二栅极电极层。
(形态8)根据形态7所述的薄膜晶体管的制造方法，还包含：蚀刻工序，在所述第二栅极电极的表面层叠有经图案化的抗蚀剂后，通过蚀刻对所述第一栅极电极及所述第二栅极电极进行图案化，在所述蚀刻工序中，将进行了离子注入的所述栅极绝缘层的表层的一部分去除。
(形态9)根据形态8所述的薄膜晶体管的制造方法，还包含：第二离子注入工序，在所述蚀刻工序之后，将经图案化的所述第一栅极电极层、所述第二栅极电极层及所述抗蚀剂作为掩模，经由所述栅极绝缘层对所述沟道层进行离子注入。
(形态10)根据形态6至9中任一项所述的薄膜晶体管的制造方法，其中，在所述第一离子注入工序后进行热处理。
(形态11)一种薄膜晶体管，为在基板上依次层叠有包含氧化物半导体的沟道层、栅极绝缘层、及栅极电极层而成的顶栅型的薄膜晶体管，在所述栅极绝缘层中的与所述栅极电极的界面附近，分布有通过离子注入而添加的元素。
实施例
以下，列举实施例来更具体地说明本发明。本发明并不受以下实施例的限制，当然能够在可适合所述、后述的主旨的范围内适当施加变更来实施，这些均包含于本发明的技术范围内。
＜实施例1.金属层的有无及离子注入量与固定电荷密度的关系性＞
对离子注入时的金属层的有无及离子注入量与固定电荷密度的关系性进行评价。
(1)评价样品
在所述实施例中，如图4所示，分别准备了多个在硅基板上层叠有热氧化硅膜及金属层的样品(有金属层的样品)、及在硅基板上仅层叠有热氧化硅膜的样品(无金属层的样品)此两种评价样品。在各评价样品中，硅基板使用为n型、且电阻率为1Ωcm～10Ωcm的硅基板。另外，在各评价样品中，将热氧化硅膜的膜厚设为100nm。另外，在有金属层的样品中，作为金属层，形成了膜厚约10nm的Al-Si合金膜。
(2)离子注入
然后，对于所准备的各评价样品，改变离子注入量及所注入的离子种类而进行离子注入。将离子注入量(剂量)设为1×1013ions/cm2～1×1015ions/cm2。另外，将注入离子种类设为N+、O+、Ar+。另外，对于任一评价样品，均将所注入的离子能量设为10keV。此外，将使用模拟软件(SRIM2013)对注入离子(N+、O+、Ar+)的离子能量与注入深度的关系和的关系进行计算而得的结果示于图5中。在所述模拟中，将离子注入的对象设为在Si基板上的氧化硅膜(膜厚100nm)，将注入离子的能量设为5keV～30keV。
(3)固定电荷密度的评价
然后，通过电容电压(capacitance-voltage，C-V)法对离子注入后的各评价样品中的热氧化硅膜的固定电荷密度进行测定。此外，对于无金属层的样品，形成与热氧化硅膜接触的电极而进行。将其结果示于图6中。
如图6所示，相对于离子注入前测定出的热氧化硅膜的固定电荷密度(约3×1011/cm2，在离子注入后的无金属层的样品中可见正的固定电荷的增加。由于通常已知氧化硅中的缺陷显现出正的固定电荷，因此认为，在对无金属层的样品的离子注入中，正的电荷因离子注入时生成的缺陷而增加。
另一方面，在经由金属层(Al-Si)进行离子注入的有金属层的样品中，可见正的固定电荷的减少。可知，在经由金属层的离子注入中，可生成几乎能消除原本的电荷量的程度的负的电荷。根据所述结果可知，在经由金属层的离子注入中，可将因离子注入引起的缺陷限制于金属层内，因此可在注入离子所分布的氧化硅膜与金属层的界面附近显现出负的固定电荷。
另外，根据图5所示的注入离子的深度分布可知，与重的元素相比，轻的元素更深地进入，且按照N+、O+、Ar+的顺序深深地进入。因此，在有金属层的评价样品的金属层的厚度相同的情况下，与重的元素相比，将轻的元素作为注入离子进行注入更容易在氧化硅膜内生成注入缺陷。在图6中，可认为，其原因在于氧化硅膜的固定电荷密度因所注入的离子种类的不同而不同。
根据以上结果可确认到，形成于氧化硅膜的负的固定电荷密度(或电荷量)可利用所注入的离子种类及离子注入量进行控制。另外，可确认到，通过使氧化硅膜的厚度较离子的注入深度而言充分小，可在不损害作为绝缘膜的功能的情况下附加功能。
＜实施例2.离子注入后的热处理与固定电荷密度的关系性＞
接着，对离子注入后的热处理与固定电荷密度的关系性进行评价。
(1)评价样品
在所述实施例中，准备了多个与所述实施例1相同条件的有金属层的样品。
(2)离子注入
然后，对于各有金属层的样品，改变离子注入量及所注入的离子种类而进行离子注入。离子注入的条件与所述实施例1相同。此外，在所述实施例中，将注入离子种类设为N+、O+。
(3)热处理
然后，对离子注入后的各有金属层的样品进行热处理。热处理在包含氧的大气压下的环境中(200℃)进行2小时。
(4)固定电荷密度的评价
然后，通过C-V法对热处理后的各评价样品中的热氧化硅膜的固定电荷密度进行测定。此外，在所述实施例中，各评价样品的热处理前的固定电荷密度也通过C-V法预先进行测定。将其结果示于图7中。
如图7所示，可确认到，在所述实施例中，在经由金属层进行离子注入的情况下，与其后的热处理的实施无关，可减少正的固定电荷密度。另外，可确认到，通过在离子注入后进行热处理，使正的固定电荷密度进一步均匀减少。可认为，其原因在于在经由金属层的离子注入中，越过金属层而生成的缺陷分布(正的电荷)因热处理而减少，因注入离子引起的负增加更显著地显现。
产业上的可利用性
通过所述本发明的固定电荷控制法，可在半导体元件中使用的绝缘膜内，在抑制膜质的降低的同时，效率良好地生成必要的固定电荷。
符号的说明
1：薄膜晶体管
2：基板
3：沟道层
4：栅极绝缘层
5：栅极电极层
6：绝缘层
7：源极电极层
8：漏极电极层

Claims (11)

1.一种固定电荷控制方法，为对半导体元件中使用的绝缘膜内的固定电荷进行控制的方法，所述方法中，
在所述绝缘膜的表面形成金属膜，经由所述金属膜对所述绝缘膜进行离子注入，由此在所述绝缘膜中显现出固定电荷。
2.根据权利要求1所述的固定电荷控制方法，其中，所述金属膜的厚度与基于所述离子注入的离子的平均射程大致相同，且
所述金属膜的厚度与所述绝缘膜的厚度的和大于基于所述离子注入的离子的平均射程与其标准偏差的和。
3.根据权利要求1所述的固定电荷控制方法，其中，所述绝缘膜包含氧化膜、氮化膜或氮氧化膜而构成。
4.根据权利要求1所述的固定电荷控制方法，其中，所述金属膜包含铝、铝合金、钼、钼合金、钛或钛合金。
5.根据权利要求1所述的固定电荷控制方法，其中，利用所述离子注入而注入的离子种类为选自O、N、C等原子离子、O2、N2、C2等分子离子、或Ar等稀有气体离子中的一种以上。
6.一种薄膜晶体管的制造方法，为顶栅型的薄膜晶体管的制造方法，所述薄膜晶体管的制造方法包含：
沟道层形成工序，在绝缘性的基板的表面形成包含氧化物半导体材料的沟道层；
栅极绝缘层形成工序，在所述沟道层的表面形成栅极绝缘层；
第一栅极电极形成工序，在所述栅极绝缘层的表面形成包含金属材料的第一栅极电极层；以及
第一离子注入工序，经由所述第一栅极电极层对所述栅极绝缘层进行离子注入。
7.根据权利要求6所述的薄膜晶体管的制造方法，还包含：第二栅极电极形成工序，在所述第一离子注入工序之后，在所述第一栅极电极层的表面形成厚度比所述第一栅极电极层大的包含金属材料的第二栅极电极层。
8.根据权利要求7所述的薄膜晶体管的制造方法，还包含：蚀刻工序，在所述第二栅极电极的表面层叠有经图案化的抗蚀剂后，通过蚀刻对所述第一栅极电极及所述第二栅极电极进行图案化，
在所述蚀刻工序中，将进行了离子注入的所述栅极绝缘层的表层的一部分去除。
9.根据权利要求8所述的薄膜晶体管的制造方法，还包含：第二离子注入工序，在所述蚀刻工序之后，将经图案化的所述第一栅极电极层、所述第二栅极电极层及所述抗蚀剂作为掩模，经由所述栅极绝缘层对所述沟道层进行离子注入。
10.根据权利要求6所述的薄膜晶体管的制造方法，其中，在所述第一离子注入工序后进行热处理。
11.一种薄膜晶体管，为在基板上依次层叠有包含氧化物半导体的沟道层、栅极绝缘层、及栅极电极层而成的顶栅型的薄膜晶体管，
在所述栅极绝缘层中的与所述栅极电极层的界面附近，分布有通过离子注入而添加的元素。
CN202380010645.0A 2022-05-31 2023-03-17 固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管 Pending CN117501454A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022089076A JP7464863B2 (ja) 2022-05-31 2022-05-31 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2022-089076 2022-05-31
PCT/JP2023/010544 WO2023233761A1 (ja) 2022-05-31 2023-03-17 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN117501454A true CN117501454A (zh) 2024-02-02

Family

ID=89026034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380010645.0A Pending CN117501454A (zh) 2022-05-31 2023-03-17 固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管

Country Status (4)

Country Link
JP (1) JP7464863B2 (zh)
KR (1) KR102688293B1 (zh)
CN (1) CN117501454A (zh)
WO (1) WO2023233761A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297782A (en) * 1976-11-27 1981-11-03 Fujitsu Limited Method of manufacturing semiconductor devices
JP2007280986A (ja) * 2006-04-03 2007-10-25 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2015057818A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20160380195A1 (en) * 2007-09-06 2016-12-29 Cypress Semiconductor Corporation Method of forming controllably conductive oxide
WO2022004838A1 (ja) * 2020-07-01 2022-01-06 日新電機株式会社 薄膜トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460170B2 (ja) * 1997-02-03 2003-10-27 シャープ株式会社 薄膜トランジスタ及びその製造方法
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
KR20130051283A (ko) * 2011-11-09 2013-05-20 에스케이하이닉스 주식회사 반도체장치 및 그의 제조 방법
KR102178827B1 (ko) * 2014-02-13 2020-11-13 삼성전자 주식회사 Mosfet, 그 제조 방법, 및 mosfet을 구비한 반도체 장치
US9722091B2 (en) * 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2020150173A (ja) 2019-03-14 2020-09-17 株式会社ジャパンディスプレイ 半導体装置及びその作製方法
JP6848020B2 (ja) 2019-08-07 2021-03-24 株式会社東芝 半導体装置、電源回路、及び、コンピュータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297782A (en) * 1976-11-27 1981-11-03 Fujitsu Limited Method of manufacturing semiconductor devices
JP2007280986A (ja) * 2006-04-03 2007-10-25 Seiko Epson Corp 薄膜トランジスタの製造方法
US20160380195A1 (en) * 2007-09-06 2016-12-29 Cypress Semiconductor Corporation Method of forming controllably conductive oxide
JP2015057818A (ja) * 2013-08-09 2015-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2022004838A1 (ja) * 2020-07-01 2022-01-06 日新電機株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
KR102688293B1 (ko) 2024-07-25
JP2023176661A (ja) 2023-12-13
JP7464863B2 (ja) 2024-04-10
WO2023233761A1 (ja) 2023-12-07
KR20230167756A (ko) 2023-12-11
TW202405949A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US7691715B2 (en) Method of fabricating oxide semiconductor device
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US7652285B2 (en) Thin film transistor structure and method of fabricating the same
CN107533981B (zh) 半导体装置以及其制造方法
JP5552440B2 (ja) トランジスタの製造方法
KR102163730B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20110084929A (ko) 발광 표시 장치
US20140217400A1 (en) Semiconductor element structure and manufacturing method for the same
US20180175178A1 (en) Method of manufacturing oxide thin film transistor
JPWO2010098100A1 (ja) トランジスタ、トランジスタの製造方法及びその製造装置
US20200287051A1 (en) Thin film transistor
JP6394518B2 (ja) 半導体デバイスおよびその製造方法
CN117501453B (zh) 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管
CN117501419B (zh) 固定电荷控制方法及薄膜晶体管的制造方法
CN117501454A (zh) 固定电荷控制方法、薄膜晶体管的制造方法及薄膜晶体管
KR101816877B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 제조 방법
KR101437779B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법
US20220209022A1 (en) Structure for a field effect transistor (fet) device and method of processing a fet device
CN118156141A (zh) 薄膜晶体管的制作方法
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法
CN116324019A (zh) 薄膜晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination