CN117457754A - 薄膜晶体管及其制造方法、显示面板 - Google Patents

薄膜晶体管及其制造方法、显示面板 Download PDF

Info

Publication number
CN117457754A
CN117457754A CN202311581384.6A CN202311581384A CN117457754A CN 117457754 A CN117457754 A CN 117457754A CN 202311581384 A CN202311581384 A CN 202311581384A CN 117457754 A CN117457754 A CN 117457754A
Authority
CN
China
Prior art keywords
thin film
film transistor
heavily doped
gate insulating
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311581384.6A
Other languages
English (en)
Inventor
李壮
熊文慧
张春鹏
艾飞
袁剑峰
李治福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202311581384.6A priority Critical patent/CN117457754A/zh
Publication of CN117457754A publication Critical patent/CN117457754A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管。薄膜晶体管包括有源层、栅极、源极和漏极。有源层包括中间部、第一端部和第二端部。中间部包括载流子传输部以及栅极绝缘部，在第一方向上载流子传输部位于栅极绝缘部的一侧。在第二方向上第一端部和第二端部分别连接于中间部的对侧，第一端部包括与载流子传输部以及栅极绝缘部连接的第一重掺杂部，第二端部包括与载流子传输部以及栅极绝缘部连接的第二重掺杂部，第一重掺杂部和第二重掺杂部沿第一方向的厚度大于载流子传输部沿第一方向的厚度，第二方向与第一方向相交。栅极在第一方向上位于栅极绝缘部背离载流子传输部的一侧，并与载流子传输部重叠。源极和漏极分别与第一重掺杂部和第二重掺杂部连接。

Description

薄膜晶体管及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法、显示面板。
背景技术
目前，将显示面板的控制电路，例如，栅极驱动电路(Gate On Array，GOA)、源极驱动电路以及时序控制器等集成于绝缘基板上时，可以极大地提高显示面板的集成度，降低显示面板的制造成本。然而，将控制电路集成于绝缘基板上时，需要对晶体管等器件进行微缩化，如何保证微缩化的器件的电学性能是需要解决的技术问题。
发明内容
本申请提供一种薄膜晶体管及其制造方法、显示面板，以改善薄膜晶体管的电性能，进而改善显示面板的显示效果。
第一方面，本申请提供一种薄膜晶体管，包括：
有源层，所述有源层包括：
中间部，所述中间部包括载流子传输部以及栅极绝缘部，在第一方向上所述载流子传输部位于所述栅极绝缘部的一侧；以及
第一端部和第二端部，在第二方向上所述第一端部和所述第二端部分别连接于所述中间部的对侧，所述第一端部包括与所述载流子传输部以及所述栅极绝缘部连接的第一重掺杂部，所述第二端部包括与所述载流子传输部以及所述栅极绝缘部连接的第二重掺杂部，所述第一重掺杂部和所述第二重掺杂部沿所述第一方向的厚度大于所述载流子传输部沿所述第一方向的厚度，所述第二方向与所述第一方向相交；
栅极，在所述第一方向上位于所述栅极绝缘部背离所述载流子传输部的一侧，并与所述载流子传输部重叠；以及
源极和漏极，分别与所述第一重掺杂部和所述第二重掺杂部连接。
第二方面，本申请还提供一种显示面板，显示面板包括上述薄膜晶体管以及发光器件，发光器件与薄膜晶体管连接。
第三方面，本申请还提供一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
于基底层上形成非晶硅层；
对所述非晶硅层的部分表面进行氧化处理，形成栅极绝缘部，在第一方向上部分剩余的所述非晶硅层位于所述栅极绝缘部与所述基底层之间；以及
采用准分子激光退火工艺对剩余的所述非晶硅进行处理，形成第一多晶部、第二多晶部以及初始晶化诱导部，在所述第一方向上所述第一多晶部位于所述栅极绝缘部与所述基底层之间，在所述第一方向上所述初始晶化诱导部位于所述第二多晶部与所述基底层之间，在第二方向上所述第二多晶部与所述栅极绝缘部相邻且连接，在所述第二方向上所述初始晶化诱导部与所述第一多晶部相邻且连接，所述第一方向与所述第二方向相交。
在本申请的一些实施例的薄膜晶体管中，有源层包括中间部、第一端部和第二端部，在第二方向上第一端部和第二端部分别连接于中间部的对侧。中间部包括载流子传输部以及栅极绝缘部，在第一方向上栅极位于栅极绝缘部背离载流子传输部的一侧并与载流子传输部重叠。第一端部包括与载流子传输部以及栅极绝缘部连接的第一重掺杂部，第二端部包括与载流子传输部以及栅极绝缘部连接的第二重掺杂部。第一重掺杂部和第二重掺杂部沿第一方向的厚度大于载流子传输部沿第一方向的厚度。如此设置，有源层包括栅极绝缘部，可以利用半导体层形成栅极绝缘部，栅极绝缘部的致密度好且界面缺陷较少，栅极绝缘部的厚度较薄且厚度均一性较好。并且，栅极绝缘部具有较薄的厚度，有利于减小薄膜晶体管的尺寸，便于薄膜晶体管实现微缩化设计的同时，提升栅极对载流子传输部的控制能力，降低薄膜晶体管的漏电风险，改善薄膜晶体管的电性能。另外，载流子传输部的厚度也较薄，进一步地缩小薄膜晶体管的尺寸，更加有利于薄膜晶体管实现微缩化设计的同时，进一步地提升栅极对载流子传输部的控制能力，降低薄膜晶体管的漏电风险，改善薄膜晶体管的电性能。再者，第一重掺杂部和第二重掺杂部沿第一方向的厚度大于载流子传输部沿第一方向的厚度，降低第一重掺杂部和第二重掺杂部与载流子传输部之间的接触阻抗，优化空间电场分布，改善载流子传输部的尺寸较小时存在的短沟道效应。因此，上述薄膜晶体管可以具有较小的尺寸，适用于微缩化结构设计，还具有较低的漏电流。
在本申请的一些实施例的薄膜晶体管的制造方法中，对非晶硅层的部分表面进行氧化，形成栅极绝缘部。在对剩余的非晶硅层进行晶化处理的过程中，栅极绝缘部对其下方的非晶硅层起到保温作用，促进栅极绝缘部下方的非晶硅层熔融并结晶。并且，栅极绝缘部下方的非晶硅层和其他一部分剩余的非晶硅层在准分子激光退火工艺作用下熔融，与栅极绝缘部下方的非晶硅层相邻的另一部分非晶硅层保持固态而成为初始晶化诱导部，初始晶化诱导部对熔融的非晶硅层起到诱导结晶的作用。通过该方法，晶化诱导部配合栅极绝缘部，使得栅极绝缘部的下方容易形成包括较大尺寸晶粒的载流子传输部，提高薄膜晶体管的迁移率。并且，通过该方法得到载流子传输部的厚度较薄，提升栅极对载流子传输部的控制能力，有利于改善薄膜晶体管的漏电问题，提高薄膜晶体管的电性能。
附图说明
图1为本申请的一些实施例的显示装置的剖面结构示意图；
图2为本申请一些实施例的阵列基板的剖面结构示意图；
图3为本申请的一些实施例的阵列基板的局部平面结构示意图；
图4为制造本申请的一些实施例的薄膜晶体管的流程示意图；
图5A至图5F为制造本申请的一些实施例的薄膜晶体管过程中的结构示意图。
附图标记如下：
100，显示装置；200，显示面板；300，阵列基板；
11，薄膜晶体管；12，基底层；
13，有源层；131，中间部；132，载流子传输部；1321，沟道部；1322，第一轻掺杂部；1323，第二轻掺杂部；133，栅极绝缘部；
134，第一端部；1341，第一重掺杂部；135，第二端部；1351，第二重掺杂部；136，晶化诱导部；
14，栅极；151，源极；152，漏极；16，遮光层；17，缓冲层；18，层间介质层；
x，第一方向；y，第二方向；
21，非晶硅层；211，第一多晶部；212，第二多晶部；213，初始晶化诱导部；
22，图案化掩膜层；221，开口。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1所示，其为本申请的一些实施例的显示装置的剖面结构示意图。显示装置100可以应用于电视机、笔记本电脑、平板电脑、手机、个人数字助理(Personal DigitalAssistant，简称PDA)、导航仪、可穿戴设备、虚拟现实(Virtual Reality，简称VR)设备等任何具有显示功能的产品或者部件。显示装置100可以为液晶显示装置、有机发光二极管显示装置、量子点显示装置、微型发光二极管显示装置以及次毫米发光二极管显示装置中的任意一种。显示装置100包括显示面板200。在显示装置100为液晶显示装置的情况下，显示装置100还可以包括位于显示面板200的入光侧的背光模组。
请参照图2和图3所示，图2为本申请一些实施例的阵列基板的剖面结构示意图，图3为本申请的一些实施例的阵列基板的局部平面结构示意图。显示面板200包括阵列基板300，阵列基板300包括基底层12和多个薄膜晶体管11，多个薄膜晶体管11设置于基底层12上。
基底层12可以包括玻璃基板以及柔性基板等绝缘基板。在一个具体的实施例中，基底层12包括玻璃基板。
薄膜晶体管11可以包括顶栅薄膜晶体管以及底栅薄膜晶体管中的任意一种，薄膜晶体管11也可以同时包括底栅和顶栅。薄膜晶体管11可以为多晶硅薄膜晶体管，但不限于此。为了描述本申请的技术方案，以薄膜晶体管11为包括顶栅的多晶硅薄膜晶体管为例进行说明，但不限于此。薄膜晶体管11包括有源层13、栅极14、源极151和漏极152。
有源层13包括中间部131，中间部131包括载流子传输部132以及栅极绝缘部133。载流子传输部132起到传输载流子的作用。栅极绝缘部133起到隔离载流子传输部132与栅极14的作用。在第一方向x上载流子传输部132位于栅极绝缘部133的一侧，载流子传输部132设置于栅极绝缘部133与基底层12之间且与栅极绝缘部133直接接触。
有源层13还包括第一端部134和第二端部135。第一端部134和第二端部135分别用于与源极151和漏极152连接。在第二方向y上第一端部134和第二端部135分别连接于中间部131的对侧。第一端部134包括与载流子传输部132以及栅极绝缘部133连接的第一重掺杂部1341。第二端部135包括与载流子传输部132以及栅极绝缘部133连接的第二重掺杂部1351。第一重掺杂部1341和第二重掺杂部1351均是通过对半导体层进行离子掺杂处理得到。第一重掺杂部1341和第二重掺杂部1351沿第一方向x的厚度d2大于载流子传输部132沿第一方向x的厚度d1，第二方向y与第一方向x相交。
第一方向x为有源层13指向栅极14的方向。在一些实施例中，第二方向y可以与第一方向x垂直，但不限于此。在另一些实施例中，第二方向y也可以与第一方向x之间的夹角为锐角或者钝角。
由于有源层13包括栅极绝缘部133，可以利用半导体层形成栅极绝缘部133，栅极绝缘部133的致密性好且界面缺陷较少，栅极绝缘部133的厚度较薄且厚度均一性较好。并且，栅极绝缘部133具有较薄的厚度，有利于减小薄膜晶体管11的尺寸，便于薄膜晶体管11实现微缩化设计的同时，提升栅极14对载流子传输部132的控制能力，降低薄膜晶体管11的漏电风险，改善薄膜晶体管11的电性能。
另外，载流子传输部132的厚度也较薄，进一步地缩小薄膜晶体管11的尺寸，更加有利于薄膜晶体管11实现微缩化设计的同时，进一步地提升栅极14对载流子传输部132的控制能力，降低薄膜晶体管11的漏电风险，改善薄膜晶体管11的电性能。
再者，第一重掺杂部1341和第二重掺杂部1351沿第一方向x的厚度d2大于载流子传输部132沿第一方向x的厚度d1，第一重掺杂部1341和第二重掺杂部1351的厚度较大，降低第一重掺杂部1341和第二重掺杂部1351与载流子传输部132之间的接触阻抗，优化空间电场分布，改善薄膜晶体管的尺寸较小时存在的短沟道效应。
因此，上述薄膜晶体管11可以具有较小的尺寸，适用于微缩化结构设计，还具有较低的漏电流。
在一些实施例中，载流子传输部132包括第一轻掺杂部1322、第二轻掺杂部1323以及沟道部1321。在第二方向y上第一轻掺杂部1322和第二轻掺杂部1323连接于沟道部1321的对侧。第一轻掺杂部1322与第一重掺杂部1341连接。第二轻掺杂部1323与第二重掺杂部1351连接。第一轻掺杂部1322和第二轻掺杂部1323中的离子掺杂浓度小于第二重掺杂部1351和第一重掺杂部1341中的离子掺杂浓度。如此设置，以进一步地降低薄膜晶体管11的漏电风险，进一步改善薄膜晶体管11的电性能。
在一些实施例中，载流子传输部132包括结晶相材料，以保证载流子传输部132具有较高的迁移率。在一个具体的实施例中，载流子传输部132包括多晶硅，使得载流子传输部132的沟道部1321具有较高的迁移率，可以在低温条件下制备载流子传输部132等优点。
在一些实施例中，在第一方向x上第一轻掺杂部1322、第二轻掺杂部1323以及沟道部1321的厚度相同，且均等于d1。
在一些实施例中，在第一方向x上沟道部1321的厚度d1大于或等于200埃且小于或等于500埃。可选地，沟道部1321的厚度大于或等于250埃且小于或等于450埃。可选地，沟道部1321的厚度大于或等于300埃且小于或等于400埃。沟道部1321的厚度较薄，可以减少薄膜晶体管11的尺寸同时，还能提升栅极14对沟道部1321的控制能力进而减少漏电流。
在一些实施例中，栅极绝缘部133包括保温材料，例如氧化硅，氧化硅的热导率小于多晶硅。保温材料具有保温作用，在形成载流子传输部132的过程中，栅极绝缘部133对载流子传输部132起到局部保温的作用，有利于载流子传输部132中形成更大尺寸晶粒，提升载流子传输部132传输载流子的迁移率，进而提升薄膜晶体管11的迁移率。并且，栅极绝缘部133包括氧化硅，可以通过对含硅的半导体层进行氧化处理形成栅极绝缘部133，省去相关技术中通过化学沉积形成栅极绝缘层的工艺，简化薄膜晶体管11的制造工艺。并且，氧化处理得到的栅极绝缘部133的厚度薄且厚度均一性良好，不仅有利于减小薄膜晶体管11的尺寸，还能进一步地提升栅极14对载流子传输部132的控制能力，降低薄膜晶体管11的漏电风险，改善薄膜晶体管11的电性能。
在一些实施例中，在第一方向x上栅极绝缘部133的厚度d3，小于第一重掺杂部1341和第二重掺杂部1351沿第一方向x的厚度d2。如此，使得栅极绝缘部133的厚度较小，提升栅极14对沟道部1321的控制能力的同时，还有利于减小薄膜晶体管11的尺寸。
在一些实施例中，在第一方向x上栅极绝缘部133的厚度d3可以大于在第一方向x上沟道部1321的厚度，简化栅极绝缘部133的制造工艺。在另一些实施例中，在第一方向x上栅极绝缘部133的厚度也可以小于在第一方向x上沟道部1321的厚度，更好地提高栅极14对沟道部1321的控制能力。
在一些实施例中，在第一方向x上栅极绝缘部133的厚度d3大于或等于300埃且小于或等于700埃。可选地，栅极绝缘部133的厚度d3大于或等于400埃且小于或等于600埃。可选地，栅极绝缘部133的厚度d3大于或等于450埃且小于或等于550埃。如此设置，栅极绝缘部133的厚度较薄。栅极绝缘部133的厚度过薄，会增加其制作难度。栅极绝缘部133的厚度过大，不利于降低薄膜晶体管11的漏电流，也不利于薄膜晶体管11实现微缩化。
在一些实施例中，栅极绝缘部133沿第一方向x的厚度d3与载流子传输部132沿第一方向x的厚度d1的加和，大于第一重掺杂部1341和第二重掺杂部1351沿第一方向x的厚度d2。如此设置，在第一重掺杂部1341和第二重掺杂部1351沿第一方向x的厚度大于载流子传输部132沿第一方向x的厚度的情况下，避免第一重掺杂部1341和第二重掺杂部1351的厚度过大，进而保证载流子传输部132的厚度较小。
在一些实施例中，在第一方向x上第一重掺杂部1341和第二重掺杂部1351的厚度可以相同。如此设置，以简化第一重掺杂部1341和第二重掺杂部1351的制造难度。在一些实施例中，第一重掺杂部1341和第二重掺杂部1351可以包括多晶硅。
在一些实施例中，在第一方向x上第一重掺杂部1341和第二重掺杂部1351的厚度d2可以大于或等于500埃且小于或等于1200埃。可选地，第一方向x上第一重掺杂部1341和第二重掺杂部1351的厚度d2可以大于或等于600埃且小于或等于1000埃。如此，降低第一重掺杂部1341和第二重掺杂部1351与载流子传输部132之间的接触阻抗的同时，降低第一重掺杂部1341和第二重掺杂部1351的制造难度。
在一些实施例中，第一端部134和第二端部135中的至少一者包括晶化诱导部136。晶化诱导部136作为籽晶，用于诱导载流子传输部132形成的过程中包括较大尺寸的晶粒，提升载流子传输部132的迁移率，进而提升薄膜晶体管11的迁移率。晶化诱导部136位于第一重掺杂部1341和第二重掺杂部1351中的至少一者在第一方向x上的一侧，且与载流子传输部132连接。晶化诱导部136位于第一重掺杂部1341和第二重掺杂部1351中的至少一者与基底层12之间。
需要说明的是，在栅极绝缘部133包括保温材料的情况下，栅极绝缘部133的保温作用，匹配第一端部134和第二端部135中的至少一者包括晶化诱导部136，可以更好地保证诱导载流子传输部132形成的过程中包括较大尺寸的晶粒，提升载流子传输部132的迁移率，进而提升薄膜晶体管11的迁移率。
在一个具体的实施例中，第一端部134和第二端部135均包括晶化诱导部136。因此，两个晶化诱导部136分别连接于载流子传输部132在第一方向x上的两侧，两个晶化诱导部136搭配栅极绝缘部133，能更好地保证诱导载流子传输部132形成的过程中包括较大尺寸的晶粒。可以理解的是，也可以第一端部134和第二端部135中的一者包括晶化诱导部136。
在一些实施例中，晶化诱导部136沿第一方向x的厚度小于载流子传输部132沿第一方向x的厚度。如此设置，晶化诱导部136的厚度较薄，晶化诱导部136更容易作为成核籽晶。
在一些实施例中，晶化诱导部136沿第一方向x的厚度d4与第二重掺杂部1351的厚度d2的加和，等于栅极绝缘部133沿第一方向x的厚度d3与载流子传输部132沿第一方向x的厚度d1的加和。如此设置，可以对一个半导层进行处理，就可以形成包括这些结构的有源层13，简化有源层13的制造工艺。
在一些实施例中，晶化诱导部136沿第一方向x的厚度d4大于0埃且小于或等于100埃。可选地，晶化诱导部136沿第一方向x的厚度大于5埃且小于或等于80埃。可选地，晶化诱导部136沿第一方向x的厚度大于10埃且小于或等于70埃。可选地，晶化诱导部136沿第一方向x的厚度大于20埃且小于或等于30埃。如此设置，以降低晶化诱导部136的形成难度的同时，保证晶化诱导部136诱导结晶的性能。
在一个具体的实施例中，晶化诱导部136可以包括非晶硅。如此设置，有利于晶化诱导部136诱导载流子传输部132包括大尺寸晶粒。
栅极14在第一方向x上位于栅极绝缘部133背离载流子传输部132的一侧，并与载流子传输部132重叠。栅极14的材料包括金属和透明导电材料中的任意一种。金属包括钼、铝、钛、铜以及银中的至少一种。透明导电材料包括氧化铟锡以及氧化铟锌中的至少一种。
源极151和漏极152分别与第一重掺杂部1341和第二重掺杂部1351连接。在一个具体的实施例中，源极151与第一重掺杂部1341连接，漏极152与第二重掺杂部1351连接。源极151和漏极152的材料包括金属和透明导电材料中的任意一种。金属包括钼、铝、钛、铜以及银中的至少一种。透明导电材料包括氧化铟锡以及氧化铟锌中的至少一种。
阵列基板300还包括遮光层16，遮光层16设置于薄膜晶体管11与基底层12之间，薄膜晶体管11在基底层12上的正投影与遮光层16在基底层12上正投影重叠。遮光层16对光起到遮挡作用，降低薄膜晶体管11被光照射时出现漏电流的风险，保证薄膜晶体管11的电学性能。遮光层16的材料包括金属和透明导电材料中的任意一种。
阵列基板300还包括缓冲层17，缓冲层17设置于遮光层16与薄膜晶体管11之间。缓冲层17起到隔离遮光层16与薄膜晶体管11的作用的同时，还能改善基底层12中的杂质扩散至薄膜晶体管11中而影响薄膜晶体管11的电性能的问题。缓冲层17的材料包括氧化硅、氮化硅以及氮氧化硅中的至少一种。
由于上述薄膜晶体管11的有源层13的设计，使得其适应于微缩化的薄膜晶体管。并且，在薄膜晶体管11应用于微缩化设计的同时，薄膜晶体管11具有高迁移率，低漏电流，且短沟道效应还得到改善。薄膜晶体管11具有良好的电学性能。
显示装置100还包括像素驱动电路、栅极驱动电路、源极驱动电路、解复用电路(Demux)电路、时序控制电路、电源电路等显示用电路，这些显示用电路中的至少一者包括上述薄膜晶体管11。如此设置，有利于将除了像素驱动电路之外的其他集成电路均集成于绝缘基底层上，即实现集成电路在玻璃基板上(system on glass，SOG)的设计。极大地提升显示面板200的集成度，降低显示装置100对集成芯片的依赖性，降低制造成本，满足集成电路在玻璃基板上(system on glass，SOG)技术对薄膜晶体管具有微缩化尺寸以及良好电学性能的需求。举例而言，栅极驱动电路以及源极驱动电路中的至少一者包括上述薄膜晶体管11。
在一些实施例中，显示装置100还可以包括发光器件，发光器件可以与薄膜晶体管11连接。薄膜晶体管11的导通和关闭，可以控制发光器件发光，进而控制显示装置100显示。发光器件可以包括无机发光二极管以及有机发光二极管中的至少一者。
在一些实施例中，显示装置100还可以包括像素电极，像素电极与薄膜晶体管11连接，以控制数据信号写入至像素电极。
请参照图4，本申请还提供一种上述薄膜晶体管11的制造方法，该方法包括如下步骤：
步骤S101：于基底层上形成非晶硅层；
步骤S102：对非晶硅层的部分表面进行氧化处理，形成栅极绝缘部，在第一方向x上部分剩余的非晶硅层位于栅极绝缘部与基底层之间；以及
步骤S103：采用准分子激光退火工艺对剩余的非晶硅进行处理，形成第一多晶部、第二多晶部以及初始晶化诱导部，在第一方向上第一多晶部位于栅极绝缘部与基底层之间，在第一方向上初始晶化诱导部位于第二多晶部与基底层之间，在第二方向上第二多晶部与栅极绝缘部相邻且连接，在第二方向上初始晶化诱导部与第一多晶部相邻且连接，第一方向与第二方向相交。
以下结合图5A至图5F对上述薄膜晶体管11的制造方法进行详述，但薄膜晶体管11的制造方法不限于此。
参照图5A所示，在进行上述步骤S101之前，上述方法还包括：于基底层12上形成遮光层16，并形成覆盖遮光层16和基底层12的缓冲层17。
参照图5B所示，执行上述步骤S101，于基底层12上形成非晶硅层21。
其中，于基底层12上形成非晶硅层21包括，于缓冲层17远离基底层12的一侧形成非晶硅层21。非晶硅层21的制造方法可以为物理溅射沉积。非晶硅层21的厚度可以大于或等于500埃且小于或等于1200埃。
参照图5C所示，执行上述步骤S102，对非晶硅层21的部分表面进行氧化处理，形成栅极绝缘部133，在第一方向x上部分剩余的非晶硅层21位于栅极绝缘部133与基底层12之间。
其中，在对非晶硅层21的部分表面进行氧化处理之前，上述方法还包括：于非晶硅层21上形成图案化掩膜层22，图案化掩膜层22包括开口221，开口221暴露非晶硅层21的部分表面。
在一些实施例中，图案化掩膜层22可以包括硬质掩膜，以降低图案化掩膜层22在氧气氛围中由于氧化而受损的风险。硬质掩膜可以包括氮化硅。
在对非晶硅层21的部分表面进行氧化处理的过程中，图案化掩膜层22对开口221之外的非晶硅层21起到保护作用。通过控制氧化处理的时间，以控制非晶硅层21的氧化厚度，进而控制栅极绝缘部133的厚度。
在一些实施例中，在形成栅极绝缘部133之后，去除图案化掩膜层22。举例而言，可以采用热磷酸湿法去除图案化掩膜层22。
需要说明的是，比起一般化学气相沉积工艺制备的栅极绝缘层，步骤S102中栅极绝缘部133是通过热氧化形成，栅极绝缘部133更加致密，界面缺陷更少，且厚度可以较薄(可以为几纳米至几十纳米)。厚度较薄的栅极绝缘部133，有利于增强栅极14对后续形成的沟道部1321的控制能力，可以改善薄膜晶体管11的尺寸微缩造成的短沟道效应。并且，栅极绝缘部133包括氧化硅，氧化硅具有保温作用。在步骤S103中，栅极绝缘部133还能起到保温的作用，有利于加快栅极绝缘部133下方的非晶硅层21熔融，且有利于栅极绝缘部133下方的非晶硅层21结晶而形成大尺寸的晶粒。
参照图5D所示，执行上述步骤S103，采用准分子激光退火工艺对剩余的非晶硅进行处理，形成第一多晶部211、第二多晶部212以及初始晶化诱导部213，在第一方向x上第一多晶部211位于栅极绝缘部133与基底层12之间，在第一方向x上初始晶化诱导部213位于第二多晶部212与基底层12之间，在第二方向y上第二多晶部212与栅极绝缘部133相邻且连接，在第二方向y上初始晶化诱导部213与第一多晶部211相邻且连接，第一方向x与第二方向y相交。
在上述步骤S103中，采用准分子激光对剩余的非晶硅层21进行照射，剩余的非晶硅层21在激光照射下升温。对于非晶硅层21除栅极绝缘部133下方的非晶硅层21之外的其他部分(图5C中A处)，非晶硅层21远离基底层12的上表面的温度更快升高，非晶硅层21靠近基底层12的下表面的温度上升较慢。
对于非晶硅层21除栅极绝缘部133下方的非晶硅层21之外的其他部分，通过控制准分子激光的能量，可以使得非晶硅层21远离基底层12的大部分熔融，非晶硅层21靠近基底层12的少部分仍然保持固态。保持固态的非晶硅层21可以作为籽晶，在籽晶的诱导结晶作用以及栅极绝缘部133的保温作用下，从籽晶处开始生长晶粒，最后，栅极绝缘部133下方的非晶硅层21形成包括较大尺寸的晶粒的第一多晶部211。准分子激光工艺处理之后，固态的非晶硅层21构成初始晶化诱导部213，固态的非晶硅层21上方的非晶硅层21经过晶化形成第二多晶部212。第二多晶部212的晶粒的平均尺寸可以大于第一多晶部211中的晶粒的平均尺寸。
参照图5E所示，在上述步骤S103之后，上述方法还包括步骤S104，对晶化后的非晶硅层21进行图案化处理，并对图案化处理之后的第二多晶部212和初始晶化诱导部213进行第一次掺杂处理，分别形成第一重掺杂部1341、第二重掺杂部1351以及晶化诱导部136。一个晶化诱导部136位于一个第一重掺杂部1341与缓冲层17之间，相邻的第一重掺杂部1341和晶化诱导部136构成第一端部134。另一个晶化诱导部136位于第二重掺杂部1351与缓冲层17之间，相邻的第二重掺杂部1351和晶化诱导部136构成第二端部135。
请继续参照图5E所示，上述方法还包括步骤S105，在栅极绝缘部133远离基底层12的一侧形成栅极14，并以栅极14作为掩模对第一多晶部211进行第二次掺杂处理，第一多晶部211中被掺杂的部分形成第一轻掺杂部1322和第二轻掺杂部1323，第一多晶部211中未被掺杂的部分形成沟道部1321，第一轻掺杂部1322与第二轻掺杂部1323连接于沟道部1321的对侧。第一轻掺杂部1322、第二轻掺杂部1323以及沟道部1321构成载流子传输部132，栅极绝缘部133位于载流子传输部132上且两者构成中间部131。中间部131与第二端部135以及第一端部134构成有源层13。其中，第二次掺杂处理的离子浓度小于第一次掺杂处理的离子浓度。
参照图5F所示，上述方法还包括步骤S105，还包括：于栅极14背离基底层12的一侧形成层间绝缘层18，于层间绝缘层18远离基底层12的一侧形成源极151和漏极152，源极151和漏极152至少通过贯穿层间绝缘层18的过孔分别与第一重掺杂部1341和第二重掺杂部1351连接。
在本申请的一些薄膜晶体管的制造方法中，对非晶硅层的部分表面进行氧化，形成栅极绝缘部。在对剩余的非晶硅层进行晶化处理的过程中，栅极绝缘部对其下方的非晶硅层起到保温作用，促进栅极绝缘部下方的非晶硅层熔融并结晶。并且，栅极绝缘部下方的非晶硅层和其他一部分剩余的非晶硅层在准分子激光退火工艺作用下熔融，与栅极绝缘部下方的非晶硅层相邻的另一部分非晶硅层保持固态而成为初始晶化诱导部，初始晶化诱导部对熔融的非晶硅层起到诱导结晶的作用。如此该方法，初始晶化诱导部配合栅极绝缘部，使得栅极绝缘部的下方容易形成包括较大尺寸晶粒的载流子传输部，提高薄膜晶体管的迁移率。并且，通过该方法得到载流子传输部的厚度较薄，提升栅极对载流子传输部的控制能力，有利于降低薄膜晶体管的漏电，改善薄膜晶体管的电性能。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
有源层，所述有源层包括：
中间部，所述中间部包括载流子传输部以及栅极绝缘部，在第一方向上所述载流子传输部位于所述栅极绝缘部的一侧；以及
第一端部和第二端部，在第二方向上所述第一端部和所述第二端部分别连接于所述中间部的对侧，所述第一端部包括与所述载流子传输部以及所述栅极绝缘部连接的第一重掺杂部，所述第二端部包括与所述载流子传输部以及所述栅极绝缘部连接的第二重掺杂部，所述第一重掺杂部和所述第二重掺杂部沿所述第一方向的厚度大于所述载流子传输部沿所述第一方向的厚度，所述第二方向与所述第一方向相交；
栅极，在所述第一方向上位于所述栅极绝缘部背离所述载流子传输部的一侧，并与所述载流子传输部重叠；以及
源极和漏极，分别与所述第一重掺杂部和所述第二重掺杂部连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘部包括氧化硅，所述栅极绝缘部的厚度大于或等于300埃且小于或等于700埃。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘部沿所述第一方向的厚度与所述载流子传输部沿所述第一方向的厚度的加和，大于所述第一重掺杂部和所述第二重掺杂部沿所述第一方向的厚度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述载流子传输部包括第一轻掺杂部、第二轻掺杂部以及沟道部，在所述第二方向上所述第一轻掺杂部和所述第二轻掺杂部连接于沟道部的对侧，所述第一轻掺杂部与所述第一重掺杂部连接，所述第二轻掺杂部与所述第二重掺杂部连接。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述载流子传输部包括结晶相材料；
所述第一端部和所述第二端部中的至少一者包括晶化诱导部，所述晶化诱导部位于所述第一重掺杂部和所述第二重掺杂部中的至少一者在所述第一方向上的一侧，且与所述载流子传输部连接。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述晶化诱导部沿所述第一方向的厚度小于所述载流子传输部沿所述第一方向的厚度。
7.根据权利要求5所述的薄膜晶体管，其特征在于，所述第一重掺杂部、所述第二重掺杂部以及所述载流子传输部包括多晶硅，所述晶化诱导部包括非晶硅。
8.根据权利要求5-7任一项所述的薄膜晶体管，其特征在于，所述晶化诱导部沿所述第一方向的厚度大于0埃且小于或等于100埃。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1-8任一项所述的薄膜晶体管。
10.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
于基底层上形成非晶硅层；
对所述非晶硅层的部分表面进行氧化处理，形成栅极绝缘部，在第一方向上部分剩余的所述非晶硅层位于所述栅极绝缘部与所述基底层之间；以及
采用准分子激光退火工艺对剩余的所述非晶硅进行处理，形成第一多晶部、第二多晶部以及初始晶化诱导部，在所述第一方向上所述第一多晶部位于所述栅极绝缘部与所述基底层之间，在所述第一方向上所述初始晶化诱导部位于所述第二多晶部与所述基底层之间，在第二方向上所述第二多晶部与所述栅极绝缘部相邻且连接，在所述第二方向上所述初始晶化诱导部与所述第一多晶部相邻且连接，所述第一方向与所述第二方向相交。
CN202311581384.6A 2023-11-22 2023-11-22 薄膜晶体管及其制造方法、显示面板 Pending CN117457754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311581384.6A CN117457754A (zh) 2023-11-22 2023-11-22 薄膜晶体管及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311581384.6A CN117457754A (zh) 2023-11-22 2023-11-22 薄膜晶体管及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN117457754A true CN117457754A (zh) 2024-01-26

Family

ID=89589178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311581384.6A Pending CN117457754A (zh) 2023-11-22 2023-11-22 薄膜晶体管及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN117457754A (zh)

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
US9209026B2 (en) Method of fabricating a thin-film device
JP5274327B2 (ja) 有機電界発光表示装置及びその製造方法
US6864133B2 (en) Device, method of manufacturing device, electro-optic device, and electronic equipment
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP5322345B2 (ja) 半導体装置及びその作製方法
JP2008072025A (ja) 電界効果型トランジスタ及びその製造方法
JP2005303299A (ja) 電子素子及びその製造方法
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
CN212517205U (zh) 低温多晶氧化物阵列基板
CN112992936A (zh) 一种显示背板的制作方法、显示背板及显示装置
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
WO2017075993A1 (en) Thin film transistor and method thereof, array substrate, and display apparatus
CN117457754A (zh) 薄膜晶体管及其制造方法、显示面板
CN114883345A (zh) 驱动背板及其制备方法、显示面板
CN112736092B (zh) 阵列基板及其制备方法、显示面板
CN111933648A (zh) 阵列基板及其制备方法和显示装置
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
US20210343526A1 (en) Active device substrate
TWI816413B (zh) 半導體裝置及其製造方法
WO2023223657A1 (ja) 半導体装置の製造方法
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
CN110109306B (zh) 阵列基板及其制造方法、显示面板
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR20210117460A (ko) 표시 장치 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination