CN117423375A - 用于nand存储器操作的架构和方法 - Google Patents

用于nand存储器操作的架构和方法 Download PDF

Info

Publication number
CN117423375A
CN117423375A CN202311483937.4A CN202311483937A CN117423375A CN 117423375 A CN117423375 A CN 117423375A CN 202311483937 A CN202311483937 A CN 202311483937A CN 117423375 A CN117423375 A CN 117423375A
Authority
CN
China
Prior art keywords
memory cell
voltage
phase
during
verify
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311483937.4A
Other languages
English (en)
Inventor
李昌炫
赵向南
李海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=75651197&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN117423375(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202311483937.4A priority Critical patent/CN117423375A/zh
Publication of CN117423375A publication Critical patent/CN117423375A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一种用于读取包括第一存储单元串的存储器件的方法中，在预验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在该第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。在该第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压，其中，第二偏置电压小于第一偏置电压。

Description

用于NAND存储器操作的架构和方法
本申请是申请日为2020年12月15日、申请号为202080003973.4、发明名称为“用于NAND存储器操作的架构和方法”的中国专利申请的分案申请。
背景技术
闪速存储器件近来经历了快速发展。闪速存储器件能够在不施加电压的情况下在长时间段内保持所存储的数据。此外，闪速存储器件的读取速率相对较高，以及易于擦除闪速存储器件中的存储的数据和在闪速存储器件中重写数据。因此，闪速存储器件被广泛地用于微型计算机、自动化控制系统等中。为了增加闪速存储器件的位密度以及降低其位成本，已经开发了三维(3D)NAND(Not AND(与非))闪速存储器件。
3D NAND存储器件可以包括多个存储单元串。存储单元串的每一者可以包括串联的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。在验证/读取3D-NAND闪速存储器件的被编程的存储单元的方法中，可以包括预脉冲方案(或阶段)和验证/读取方案(或阶段)。在预脉冲方案中，可以对选定的存储单元串中的存储单元的字线(WL)施加通过电压(诸如6.8伏)，同时可以在未选定的存储单元串处导通TSG晶体管的栅极端子。在该验证/读取方案中，可以进一步通过该验证/读取方案在选定的存储单元串的未选定的WL处保持该通过电压，以及可以对选定的存储单元串中的选定的存储单元的WL施加验证电压。
发明内容
本公开内容描述了总体上涉及用于验证/读取3D-NAND存储器件的存储单元的装置和方法的实施例，其用以降低热载流子注入诱发的边缘求和(edge summation)(ESUM)损耗，以及降低在验证/读取3D-NAND存储器件的存储单元期间的功耗。
根据本公开内容的一方面，提供了一种用于读取存储器件的方法。该存储器件可以包括第一存储单元串和第二存储单元串，其中，第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管，以及第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。在该方法中，在预验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在预验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，可以在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。此外，在验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的所述至少一个存储单元的栅极端子上施加第二偏置电压。该第二偏置电压小于该第一偏置电压。
在一些实施例中，该第二偏置电压比该第一偏置电压小20％到30％。
在该方法中，在预验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压。可以在第一存储单元串的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压。此外，在验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压。此外，第二通过电压和第二读取电压中的至少一者可以大于第二栅极电压。
在该方法中，预验证阶段和验证阶段内，可以在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。在预验证阶段和验证阶段内，可以在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。在预验证阶段和验证阶段内，可以在位于第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的任何存储单元的栅极端子上施加正电压。
在一些实施例中，第一验证电压可以小于第二验证电压。
在一些实施例中，在预验证阶段的第一部分内，第一偏置电压可以使从初始电压增加，以及然后降低至第二偏置电压，其中，在预验证阶段的第二部分内，该第一偏置电压可以等于该第二偏置电压。在预验证阶段内，第一通过电压可以从该初始电压增加到第二通过电压。在预验证阶段内，第一读取电压可以从该初始电压增加到第二读取电压。在预验证阶段的第一部分内，第一栅极电压可以从该初始电压增加到在一段持续时间内维持的电压，以及然后该第一栅极电压降低至第二栅极电压，其中，在预验证阶段的第二部分内，该第一栅极电压可以等于该第二栅极电压。
在一些实施例中，底部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。顶部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。在预验证阶段内，所述正电压可以从该初始电压增加。
根据本公开内容的另一方面，提供了一种用于读取存储器件的方法。该存储器件可以包括第一存储单元串和第二存储单元串。第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。在该方法中，在预验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。在预验证阶段内，在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，可以在该第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。此外，在验证阶段内，可以在第一存储单元串中的、位于该第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的所述至少一个存储单元的栅极端子上施加第二偏置电压。该第二偏置电压可以小于该第一偏置电压。
在一些实施例中，该第二偏置电压比该第一偏置电压小20％到30％。
在该方法中，在预验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压。此外，在验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压。此外，第二通过电压和第二读取电压中的至少一者可以大于第二栅极电压。
在该方法中，在预验证阶段和验证阶段内，可以在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。在预验证阶段和验证阶段内，可以在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。在预验证阶段和验证阶段内，可以在位于第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的任何存储单元的栅极端子上施加正电压。
在一些实施例中，第一验证电压可以小于第二验证电压。
在一些实施例中，在预验证阶段的第一部分内，第一偏置电压可以从初始电压增加，以及然后降低到第二偏置电压。在预验证阶段的第二部分内，该第一偏置电压可以等于该第二偏置电压。在预验证阶段内，第一通过电压可以从该初始电压增加到第二通过电压。在预验证阶段内，第一读取电压可以从该初始电压增加到第二读取电压。在预验证阶段的第一部分内，第一栅极电压可以从该初始电压增加到在一段持续时间内维持的电压，以及然后该第一栅极电压降低至第二栅极电压。在预验证阶段的第二部分内，该第一栅极电压可以等于该第二栅极电压
在一些实施例中，底部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。顶部偏置电压可以从该初始电压增加到在预验证阶段的第二部分和验证阶段内始终维持的电压。在预验证阶段内，所述正电压可以从该初始电压增加。
根据本公开内容的又一方面，提供了一种用于读取存储器件的装置。该存储器件可以包括第一存储单元串和第二存储单元串。第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。该装置可以包括处理电路，该处理电路被配置为：在预验证阶段内，在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压，其中，该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。该处理电路还可以被配置为：在预验证阶段内，在第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。在验证阶段内，该处理电路可以被配置为：在第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。此外，该处理电路被配置为：在验证阶段内，在第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压。该第二偏置电压可以小于该第一偏置电压。
在一些实施例中，第一存储单元串的接收该第一偏置电压和第二偏置电压的所述至少一个存储单元可以位于第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间。
在一些实施例中，第一存储单元串的接收该第一偏置电压和第二偏置电压的所述至少一个存储单元位于第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间。
在预验证阶段内，该处理电路还可以被配置为：在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。该处理电路可以被配置为：在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压。该处理电路可以被配置为：在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压。在验证阶段内，该处理电路可以被配置为：在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。该处理电路还可以被配置为：在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压。该处理电路可以被配置为：在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压，其中，第二通过电压和第二读取电压中的至少一者可以大于该第二栅极电压。
在实施例中，该处理电路可以被配置为：在预验证阶段和验证阶段内，在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。该处理电路可以被配置为：在预验证阶段和验证阶段内，在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。该处理电路可以被配置为：在预验证阶段和验证阶段内，在位于第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间的任何存储单元的栅极端子上施加正电压。
在另一实施例中，该处理电路可以被配置为：在预验证阶段和验证阶段内，在第一存储单元串的BSG晶体管的栅极端子上施加底部偏置电压。该处理电路可以被配置为：在预验证阶段和验证阶段内，在第一存储单元串的TSG晶体管的栅极端子上施加顶部偏置电压。该处理电路可以被配置为：在预验证阶段和验证阶段内，在位于第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间的任何存储单元的栅极端子上施加正电压。
本公开内容的各个方面还提供了一种存储指令的非暂时性计算机可读介质，所述指令在由用于验证/读取存储器件的计算机执行时使得该计算机执行上文描述的方法中的一者或多者。
附图说明
在结合附图阅读下文的具体实施方式时，可以理解本公开内容的各个方面。要注意的是，根据行业的标准实践，各个特征不是按比例绘制的。实际上，为了清楚的讨论起见，可以增加或者减少各个特征的尺寸。
图1是根据本公开内容的示例性实施例的3D-NAND存储器件的示意图。
图2是根据本公开内容的示例性实施例的3D-NAND存储器件的截面图。
图3是根据本公开内容的示例性实施例的NAND存储单元串的示意图。
图4是根据本公开内容的示例性实施例的相关示例中的验证/读取存储单元的第一示意图。
图5是根据本公开内容的示例性实施例的相关示例中的验证/读取存储单元的第二示意图。
图6是根据本公开内容的示例性实施例的验证/读取按照正向顺序编程的存储单元的第一示意图。
图7是根据本公开内容的示例性实施例的验证/读取按照正向顺序编程的存储单元的第二示意图。
图8是根据本公开内容的示例性实施例的验证/读取按照反向顺序编程的存储单元的第一示意图。
图9是根据本公开内容的示例性实施例的验证/读取按照反向顺序编程的存储单元的第二示意图。
图10是根据本公开内容的示例性实施例的用于验证/读取存储单元的方法的流程图。
图11是根据本公开内容的示例性实施例的电子系统的方框示意图。
具体实施方式
下文的公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。下文描述了组件和排列的具体示例以简化本公开内容。当然，这些仅是示例，以及不旨在受到限制。例如，下文的描述中的在第二特征上或之上形成第一特征可以包括所述第一特征和第二特征可以直接接触的实施例，以及还可以包括在其中可以在所述第一特征与第二特征之间形成额外的特征从而使得所述第一特征和第二特征可以不直接接触的实施例。此外，本公开内容可以在各个示例中重复参考数字和/或字母。这种重复的是为了简化和清楚的目的，以及其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，文中为了便于描述可以使用空间相对术语，诸如“下面”、“下方”、“下部”、“上方”、“上部”等，以描述一个元件或特征与其它元件或特征的如图所示的关系。空间相对术语旨在包含除了附图所描绘的取向之外的处于使用或操作中的器件的不同取向。所述装置可以以其它方式取向(旋转90度或者处于其它取向上)，以及同样相应地解释文中使用的空间相对描述词。
在相关示例中，为了验证/读取3D-NAND存储器件的被编程的存储单元，可以在验证/读取操作中包括预脉冲方案(或阶段)和验证/读取方案(或阶段)。在预脉冲方案中，可以对选定的存储单元串中的存储单元的字线(WL)施加通过电压(诸如6.8伏)，同时可以在未选定的存储单元串处导通TSG晶体管的栅极端子。在该验证/读取方案中，可以进一步通过该验证/读取方案在选定的存储单元串的未选定的WL处保持该通过电压，以及可以对选定的存储单元串中的选定的存储单元的WL施加验证电压。
当在预脉冲方案中施加充足的预脉冲时间时，在未选定的存储单元串处的TSG晶体管截止(switch off)之前，该通过电压可以得到充分发展。因此，当未选定的存储单元串的TSG晶体管在验证/读取方案中截止时，尽管未选定的存储单元串的漏极侧沟道(或端子)与耦合至未选定的存储单元串的位线隔离，也不会由验证/读取方案中的后续验证/读取电压诱发沟道电势的显著梯度。相应地，没有生成从选定的存储单元串中的选定的存储单元到该选定的存储单元的上部存储单元的热载流子注入(HCI)。因此，可以防止边缘求和(ESUM)损耗。ESUM可以与3D-NAND存储器件的读取裕量相关联。
然而，当在预脉冲方案中施加不充足的预脉冲时间时，在未选定的存储单元串处的TSG晶体管截止之前，该通过电压可能没有充分地发展。在验证/读取方案中，当未选定的存储单元串处的TSG晶体管截止时，对位于选定的存储单元串中的选定的存储单元上方的存储单元的WL施加的通过电压可能仍要向目标值(诸如6.8伏)发展。因此，在验证/读取方案中，通过对通过电压的增加可能使未选定的存储单元串的漏极侧沟道加性升压(boostadditively)，这继而可能带来选定的存储单元和选定的存储单元的上部相邻存储单元之间的HCI，以及导致ESUM损耗。
在本公开内容中，为了验证/读取3D-NAND存储器件的被编程的存储单元，可以在预验证方案中对选定的存储单元串中的位于选定的存储单元串的上部相邻存储单元上方的至少一个存储单元施加预脉冲电压。在验证/读取方案中，可以对选定的存储单元串中的位于选定的存储单元的上部相邻存储单元上方的所述至少一个存储单元施加小于该预脉冲电压的通过电压。此外，在验证/读取方案中施加到选定的存储单元的上部相邻存储单元和下部相邻存储单元中的一者上的通过电压可以大于施加到未选定的存储单元串的TSG晶体管上的偏置电压，其中，该偏置电压被施加为使未选定的存储单元串的TSG晶体管截止。相应地，可以防止热载流子注入(HCI)诱发的ESUM损耗，以及可以降低在验证/读取3D-NAND存储器件的存储单元期间的功耗。
3D-NAND器件可以包括多个平面。这些平面中的每一者可以包括多个块。图1是3D-NAND器件100(或器件100)的示例性实施例。如图1中所示，器件100可以包括平面102和104。平面102和104中的每一者可以包括两个相应的块。例如，平面102可以包括两个块106和108，以及平面104可以包括两个块110和112。此外，块中的每一者可以包括多个存储单元串，在存储单元串中，存储单元沿器件100的高度方向顺次和串联地布置在衬底之上。当然，要注意的是，图1仅为示例，以及器件100可以包括任何数量的平面，以及平面中的每一者可以根据器件设计来包括任何数量的块。
在器件100中，平面中的每一者可以耦合至相应的高速缓存结构，诸如动态数据高速缓存(DDC)或者静态页缓冲区(SPB)。例如，块106可以耦合至高速缓存结构114，以及块108可以耦合至高速缓存结构116。高速缓存结构可以包括读出放大器(sense amplifier)，其耦合至位线以及被配置为读出3D-NAND器件100的操作(诸如对3D-NAND器件100的存储单元进行验证/读取、编程或擦除)期间的信号。器件100还可以包括外围电路122，外围电路122可以包括解码器结构、驱动器结构、充电结构和其它操作存储单元的结构。
在器件100中，块的每一者可以包括形成在字线层和绝缘层的堆叠层中的阶梯区和阵列区。图2是器件100的块106的示例性实施例。如图2中所示，块106可以包括排列在电介质层24中的阵列区200A和阶梯区200B-200C。阵列区200A可以排列在阶梯区200B-200C之间，以及形成于衬底10之上的具有交替的字线层12a-12p和绝缘层14a-14q组成的堆叠层中。字线层12a-12p可以包括在衬底10之上顺次地排列的一个或多个底部选择栅(BSG)层、栅极层(或字线层)以及一个或多个顶部选择栅(TSG)层。例如，字线层12a可以是BSG层，以及字线层120p可以是器件100中的TSG层。
在一些实施例中，器件100可以包括形成于一个或多个BSG中的(例如，形成于字线层12a中的)一个或多个底部电介质沟槽(例如，26和28)。底部电介质沟槽26和28可以沿衬底10的X方向延伸，以将BSG划分成多个子BSG(例如，12a-1、12a-2和12a-3)。此外，可以在一个或多个TSG中(例如，在字线层12p中)形成一个或多个顶部电介质沟槽(例如，30和32)。顶部电介质沟槽30和32还可以沿衬底10的X方向延伸，以将TSG划分成多个子TSG(例如，12p-1、12p-2和12p-3)。子BSG和子TSG可以将器件100划分成多个子块。子块的每一者可以具有相应的子BSG和相应的子TSG。因此，可以通过控制相应的子BSG和相应的子TSG来单独地操作对应子块中的存储单元串。
阵列区200A可以包括多个沟道结构18。沟道结构18中的每一者可以包括相应的顶部沟道触点19和相应的底部沟道触点21。沟道结构18中的每一者可以穿过所述堆叠层延伸以及可以耦合至字线层12a-12p，以形成相应的垂直NAND存储单元串。垂直NAND存储单元串可以包括在衬底10之上沿衬底的高度方向(例如，Z方向)顺次串联地布置的一个或多个底部选择晶体管(BST)、多个存储单元(MC)以及一个或多个顶部选择晶体管(TST)。一个或多个BST可以由沟道结构和一个或多个BSG层形成，MC可以由沟道结构和字线层形成，以及一个或多个TST可以由沟道结构和该一个或多个TSG层形成。
在器件100中，存储单元的每一者可以根据器件设计来存储一个或多个逻辑位。例如，存储单元可以是单层单元(SLC)、多层单元(MLC)或三层单元(TLC)。相应地，存储单元的每一者可以存储一个逻辑位、两个逻辑位或三个逻辑位。
仍然参考图2，字线层12a-12p可以在阶梯配置中形成在阶梯区200A-200B中，以及多个字线触点22可以沿高度方向形成并且耦合至字线层12a-12p。因此，可以通过耦合至字线层12a-12p的字线触点22将栅极电压施加到存储单元的栅极上。
此外，沟道结构的每一者还可以耦合至相应的位线(或位线结构)。在一些实施例中，位线可以连接至沟道结构18的顶部沟道触点19，以及被配置为在操作沟道结构(诸如对沟道结构进行编程、擦除或读取)时施加偏置电压。器件100可以具有多个缝隙结构(或栅极线缝隙结构)。例如，在图2中包括两个缝隙结构20a-20b。缝隙结构20a-20b可以由导电材料组成，以及位于阵列公共源极(ACS)区16上，以用作触点。ACS区形成于衬底10中，以用作器件100的公共源极。
图3是可以形成于器件100中的NAND存储单元串(或串)300A和300B的示意图。如图3中所示，串300A可以包括在衬底之上沿衬底10的高度方向(例如，Z方向)顺次串联地布置的底部选择晶体管(BST)或底部选择栅(BSG)晶体管302A、多个存储单元(MC)304A以及顶部选择晶体管(TST)或顶部选择栅(TSG)晶体管306A。类似地，串300B可以包括在衬底之上沿衬底10的高度方向(例如，Z方向)顺次串联地布置的底部选择晶体管(BST)或底部选择栅(BSG)晶体管302B、多个存储单元(MC)304B以及顶部选择晶体管(TST)或顶部选择栅(TSG)晶体管306B。串300A可以通过TST 306A的漏极端子耦合至位线308A，以及通过BST 302A的源极端子耦合至ACS(例如，16)。串300B可以通过TST 306B的漏极端子耦合至位线308B，以及通过BST 302B的源极端子耦合至该ACS(例如，16)。在器件100的操作期间，可以向位线308A和308B施加适当电压，通过子TSG层(例如，12p-1、12p-2和12p-3)向TST 306A和306B的栅极施加适当电压，通过WL层(例如，12b-12o)向MC 304A和304B的栅极施加适当电压，通过子BSG层(例如，12a-1、12a-2和12a-3)向BST 302A和302B的栅极施加适当电压，以及通过缝隙结构(例如，20a或20b)向ACS施加适当电压。
在3D-NAND存储器件的选定的存储单元被编程时，可以施加验证/读取操作，以验证选定的存储单元(例如，MCn)是否已被成功地编程。在验证/读取操作中，可以分别通过TSG层对TSG晶体管的栅极端子(或栅极)施加偏置电压(或通过电压)，通过BSG层对BSG晶体管的施加偏置电压(或通过电压)，以及通过WL层对未选定的MC施加偏置电压(或通过电压)。该偏置电压可以足以(诸如6.8伏)使TSG晶体管、BSG晶体管和未选定的MC导通。此外，可以通过耦合至选定的存储单元MCn的WL层(例如，WLn)对选定的存储单元MCn的栅极端子(或栅极)施加读取(或验证)电压。该读取电压可以等于在选定的存储单元未被编程时该选定的存储单元的阈值电压。在选定的存储单元(例如，MCn)被编程时，阈值电压可以增加。因此，当选定的存储单元(例如，MCn)被成功地编程时，读取电压不能使选定的存储单元(例如，MCn)导通。相应地，读出放大器没有检测到穿过存储单元串的从ACS区(例如，16)流向位线的电流。在选定的存储单元(例如，MCn)未被成功地编程时，读取电压可以使选定的存储单元(例如，MCn)导通，以及读出放大器可以检测到穿过存储单元串的从ACS区(例如，16)流向位线的电流。
图4是相关示例中用以验证/读取3D-NAND存储器件(例如，器件100)的存储单元的验证/读取操作的第一示意图。如图4中所示，验证/读取操作可以包括初始阶段、预脉冲阶段、验证/读取阶段、后脉冲阶段和恢复阶段。验证/读取操作可以通过对存储单元的字线层、TSG晶体管的TSG层和BSG晶体管的BSG层施加适当偏置电压来验证存储单元是否被成功地编程。在图4的示例性实施例中，可以按照正向顺序对器件100的存储单元编程。因此，从与BSG晶体管相邻的底部MC向与TSG晶体管相邻的顶部MC对存储单元串中的存储单元编程。例如，在存储单元串300A中，从MC0向与TSG晶体管306A相邻的顶部MC顺次地对存储单元编程。
图4示出了对包括选定的存储单元串(例如，300A)和未选定的存储单元串(300B)的两个示例性存储单元串施加的偏置电压。选定的存储单元串可以具有耦合至TSG晶体管(例如，306A)的选定的TSG层、耦合至选定的存储单元(例如，MCn)的选定的字线层WLn、耦合至作为选定的存储单元MCn的上部相邻存储单元的存储单元MCn+1的字线层WLn+1、耦合至作为选定的存储单元MCn的下部相邻存储单元的存储单元MCn-1的字线层WLn-1、耦合至处于存储单元MCn+1上方并且未选定的存储单元(未被编程的存储单元)的字线层WL(>n+1)、耦合至处于存储单元MCn-1下方并且未选定的存储单元(已被编程的存储单元)的字线层WL(<n-1)，以及耦合至BSG晶体管(例如，302A)的BSG层。TSG晶体管(或TST)306A、存储单元和BSG晶体管(BST)302A串联连接，可以如图3所示。
仍然参考图4，未选定的存储单元串(例如，300B)可以具有耦合至TSG晶体管(例如，306B)的未选定的TSG层、耦合至选定的存储单元(例如，MCn)的选定的字线层WLn、耦合至作为该选定的存储单元MCn的上部相邻存储单元的存储单元MCn+1的字线层WLn+1、耦合至作为选定的存储单元MCn的下部相邻存储单元的存储单元MCn-1的字线层WLn-1、耦合至处于存储单元MCn+1上方并且未选定的存储单元(未被编程的存储单元)的字线层WL(>n+1)、耦合至处于存储单元MCn-1下方并且未选定的存储单元(已被编程的存储单元)的字线层WL(<n-1)，以及耦合至BSG晶体管(例如，302B)的BSG层。如图3中所示，TSG晶体管(或TST)306B、存储单元和BSG晶体管(BST)302B串联连接。
在一些实施例中，例如，选定的TSG层和未选定的TSG层可以是通过顶部电介质沟槽30和32相互隔开的子TSG层12p-1、12p-2和12p-3中的一者。在一些实施例中，选定的存储单元串中的字线层和未选定的存储单元串中的字线层可以是图2中所示的字线层12b-12o。因此，选定的存储单元串的存储单元耦合至未选定的存储单元串的对应位置中的存储单元。例如，选定的存储单元串300A的选定的存储单元MCn通过相同的字线层耦合至未选定的存储单元串300B的选定的存储单元MCn。
在开始验证/读取操作时，在图4中所示的验证/读取操作的初始阶段中，可以对选定的TSG层、未选定的TSG层、WL(>n+1)(未被编程的存储单元耦合的字线层)、WLn+1、WLn、WL(<n-1)(已被编程的存储单元耦合的字线层)和BSG层施加初始电压，诸如零伏。此外，在预脉冲阶段内可以分别对选定的TSG层、未选定的TSG层、WL(>n+1)(未被编程的存储单元耦合的字线层)、WLn+1、WLn、WL(<n-1)(已被编程的存储单元耦合的字线层)和BSG层施加适当偏置电压。例如，可以对选定的存储单元串的选定的TSG层施加偏置电压(或顶部偏置电压)，诸如5伏。可以对未选定的存储单元串的未选定的TSG层施加偏置电压(或栅极电压)，诸如5伏。可以对WL(>n+1)施加偏置电压，诸如6.8伏。可以对WLn+1施加偏置电压(或通过电压)，诸如6.8伏。可以对选定的字线层WLn施加偏置电压(或验证电压)，诸如6.8伏。可以对WLn-1施加偏置电压(或读取电压)，诸如6.8伏。可以对WL(<n-1)施加偏置电压(或正电压)，诸如6.8伏。此外，可以对BSG层施加偏置电压(或底部偏置电压)，诸如5伏。可以将预脉冲阶段配置为施加足够的偏置电压，以分别在选定的存储单元串和未选定的存储单元串中形成导通沟道。
在验证/读取操作进行至验证/读取阶段时，施加到选定的存储单元串的选定的TSG层上的偏置电压(或顶部偏置电压)保持。施加到未选定的存储单元串的未选定的TSG层上的偏置电压(或栅极电压)可以降低至较低电压，诸如零伏，以使未选定的存储单元串的TSG晶体管(例如，306B)截止。相应地，未选定的存储单元串与位线(例如，308B)隔离。可以维持施加到WL(>n+1)上的偏置电压，以使选定的存储单元串的沟道保持导电。施加到WLn+1上的偏置电压(或通过电压)可以从预脉冲阶段施加的偏置电压增加，诸如增加一伏。此外，施加到WLn-1上的偏置电压(或读取电压)可以从预脉冲阶段施加的偏置电压增加，诸如增加一伏。施加到WLn+1和WLn-1上的较高的偏置电压可以有助于形成选定的存储单元MCn的源极/漏极区。
仍然参考图4，施加到选定的字线层WLn上的偏置电压(或验证电压)可以降低至编程验证(PV)电平。在一些实施例中，PV电平可以处于零伏到一伏的范围内。可以维持施加到WL(<n-1)上的偏置电压(或正电压)，以使选定的存储单元串的沟道保持导电。此外，可以维持施加到BSG层上的偏置电压(或底部偏置电压)，以使选定的存储单元串的沟道保持导电。如上文所提及的，施加到选定字线层WLn上的偏置电压(或验证电压)可以等于当选定的存储单元未被编程时该选定的存储单元的阈值电压。当选定的存储单元被编程时，阈值电压可以增加。因此，当选定的存储单元被成功地编程时，读取电压不使选定的存储单元导通。相应地，读出放大器不能检测到穿过存储单元串的从ACS区流向位线的电流。当选定的存储单元未被成功地编程时，读取电压可以使选定的存储单元导通，以及读出放大器可以检测到穿过存储单元串的从ACS区流向位线的电流。
应该注意的是，在图4中，在预脉冲阶段施加长预脉冲时间，诸如处于1ns到10us的范围内。当该长预脉冲时间足以使偏置电压在未选定的存储单元串处的TSG晶体管截止之前得到充分发展时，验证/读取阶段中的后续验证/读取脉冲可以不诱发显著的沟道电势梯度。因此，没有生成从选定的存储单元串中的选定的存储单元到该选定的存储单元的上部相邻存储单元的热载流子注入(HCI)。然而，当该长预脉冲时间不足以在预脉冲阶段内使偏置电压在未选定的存储单元串处的TSG晶体管截止之前得到充分发展时，验证/读取阶段中的后续验证/读取脉冲可能诱发显著的沟道电势梯度，以及可能生成从选定的存储单元串中的选定的存储单元到该选定的存储单元的上部相邻存储单元的HCI。
图5是相关示例中的用以验证/读取3D-NAND存储器件(例如，器件100)的还按照正向顺序编程的存储单元的验证/读取操作的第二示意图。该验证/读取操作可以具有利用短预脉冲时间的预脉冲阶段。该短预脉冲时间不足以使施加到WL(>n+1)、WLn+1、WLn、WLn-1和WL(<n-1)上的偏置电压在预脉冲阶段中充分地发展。例如，如图5中所示，偏置电压小于目标值，诸如6.8伏。偏置电压仍然可以在验证/读取阶段中发展到目标值，诸如6.8伏。因此，在验证/读取阶段内通过增长偏置电压可以使未选定的存储单元串的漏极侧沟道加性升压，这可能带来选定的存储单元(WLn)与选定的存储单元的上部相邻存储单元(WLn+1)之间的HCI，以及导致ESUM损耗。
图6是根据本公开内容的示例性实施例的用以验证/读取3D-NAND存储器件(例如，器件100)的存储单元的验证/读取操作的第一示意图。如图6中所示，存储单元可以是按照正向顺序编程的，以及验证/读取操作可以在预脉冲阶段内包括长预脉冲时间。在图6的示例性实施例中，存储单元MC0-MCn被编程(例如，图4中MC0-MCn-1为已被编程的存储单元，图4中MCn被编程并被选定为接收验证/读取操作)，MCn上方的存储单元未被编程(例如，图4中MCn+1及以上的存储单元，为未被编程的存储单元)。此外，耦合至WLn的存储单元MCn被选定为接收验证/读取操作。
与图4中的验证/读取操作相比，在验证/读取阶段内施加到WL(>n+1)(未被编程的存储单元耦合的字线层)上的偏置电压低于在预脉冲阶段内施加到WL(>n+1)上的偏置电压。在图6的示例性实施例中，在验证/读取阶段内施加到WL(>n+1)上的偏置电压可以是3伏，以及在预脉冲阶段内施加到WL(>n+1)上的偏置电压可以是6.8伏。在一些实施例中，在验证/读取阶段内施加到WL(>n+1)上的偏置电压比在预脉冲阶段内施加到WL(>n+1)上的偏置电压低一定的百分比(例如，从20％到30％)。在一些实施例中，位于选定的存储单元MCn的上部相邻存储单元上方的存储单元(未被编程的存储单元)的每一者可以在验证/读取阶段中通过WL(>n+1)接收低于预脉冲阶段中的偏置电压的偏置电压。在一些实施例中，位于选定的存储单元MCn的上部相邻存储单元与TSG晶体管之间的存储单元中的至少一个存储单元可以在验证/读取阶段中通过WL(>n+1)接收低于预脉冲阶段中的偏置电压的偏置电压。例如，与TSG晶体管相邻的存储单元可以在验证/读取阶段内接收低于预脉冲阶段内的偏置电压的偏置电压。
通过在验证/读取阶段内在位于选定的存储单元MCn的上部相邻存储单元MCn+1上方的存储单元中引入较低偏置电压，可以降低选定的存储单元串的沟道电势梯度。相应地，没有生成从选定的存储单元串中的选定的存储单元向该选定的存储单元的上部相邻存储单元的HCI。因此，可以防止ESUM损耗。
图7是根据本公开内容的示例性实施例的用以验证/读取3D-NAND存储器件(例如，器件100)的存储单元的验证/读取操作的第二示意图。如图7中所示，存储单元可以是按照正向顺序编程的，以及验证/读取操作可以在预脉冲阶段内包括短预脉冲时间。如图7中所示，预脉冲阶段可以包括第一部分T1和第二部分T2。与图5中的验证/读取操作相比较，在图7中，在预脉冲阶段内施加的偏置电压可以充分发展到(或者完全达到)目标值。例如，施加到WL(>n+1)上的偏置电压可以在预脉冲阶段内充分地发展。如图7中所示，可以在预脉冲阶段的第一部分内使施加到WL(>n+1)上的偏置电压从初始电压增加到目标值。例如，目标值可以是6.8伏。然后，可以在预验证阶段的第一部分内使偏黑电压降低至等于验证/读取阶段的偏置电压的较低值(例如，3伏)。在预验证阶段的第二部分内进一步维持该偏置电压。
仍然参考图7，在预验证阶段内施加到WLn+1上的通过电压可以从初始电压增加到目标值(例如，7.8伏)，其中，该目标值等于验证/读取阶段的通过电压。在预验证阶段内施加到WLn-1上的读取电压可以从初始电压增加到目标值(例如，7.8伏)，其中，该目标值等于验证/读取阶段的读取电压。在预脉冲阶段的第一部分内施加到未选定的TSG上的栅极电压可以从初始电压增加到目标值(例如，5伏)。然后，可以在一段持续时间内保持该栅极电压，以及然后在预验证阶段的第一部分内该栅极电压降低至等于验证/读取阶段的栅极电压的值。在预验证阶段的第二部分内该栅极电压可以维持等于验证/读取阶段的栅极电压。
在预脉冲阶段的第一部分内施加到BSG晶体管上的底部偏置电压可以从初始电压增加到目标值(例如，5伏)，其中，该目标值等于验证/读取阶段的底部偏置电压。可以在预验证阶段的第二部分和验证阶段内始终维持该底部偏置电压。类似地，在预脉冲阶段的第一部分内施加到选定的TSG晶体管上的顶部偏置电压可以从初始电压增加到目标值(例如，5伏)。可以进一步在预验证阶段的第二部分和验证阶段内始终维持该顶部偏置电压。在预脉冲阶段内施加到WL(<n-1)上的正电压可以从预验证阶段内的初始电压增加到目标值(例如，6.8伏)，其中，该目标值等于在验证/读取阶段内施加的正电压。
在图7中的验证/读取操作中，在验证/读取阶段内施加到WL(>n+1)上的偏置电压可以低于在预脉冲阶段内施加到WL(>n+1)上的偏置电压。在图7的示例性实施例中，在验证/读取阶段内施加到WL(>n+1)上的偏置电压可以是3伏，以及在预脉冲阶段内施加到WL(>n+1)上的偏置电压可以是6.8伏。在一些实施例中，位于选定的存储单元MCn的上部相邻存储单元MCn+1上方的存储单元的每一者可以在验证/读取阶段内通过WL(>n+1)接收低于预脉冲阶段内的偏置电压的偏置电压。在一些实施例中，位于选定的存储单元MCn的上部相邻存储单元MCn+1与TSG晶体管之间的存储单元中的至少一个存储单元可以在验证/读取阶段内通过WL(>n+1)接收低于预脉冲阶段内的偏置电压的偏置电压。例如，与TSG晶体管相邻的存储单元可以在验证/读取阶段内接收低于预脉冲阶段内的偏置电压的偏置电压。
此外，在图7中的验证/读取操作当中，选定的存储单元MCn的上部相邻存储单元MCn+1和下部相邻存储单元MCn-1中的至少一者可以接收高于在验证/读取阶段内施加到未选定的TSG晶体管上的偏置电压的偏置电压。
与图5中的验证/读取操作相比，在图7中的验证/读取操作的预脉冲阶段内施加的偏置电压充分地发展到目标值。此外，针对处于选定的存储单元MCn的上部相邻存储单元上方的存储单元，在验证/读取阶段内引入较低偏置电压。相应地，可以降低选定的存储单元串的沟道电势梯度，以及可以防止形成从选定的存储单元串中的选定的存储单元到该选定的存储单元的上部相邻存储单元的HCI。因此，可以防止ESUM损耗。
图8是根据本公开内容的示例性实施例的用以验证/读取按照反向顺序编程的存储单元的验证/读取操作的第一示意图。如图8所示，存储单元可以是按照反向顺序编程的，因为存储单元是按照从与TSG晶体管相邻的顶部存储单元到与BSG晶体管相邻的底部存储单元(例如，MC0)的顺序编程的。在图8的示例性实施例中，选定的存储单元MCn和处于选定的存储单元MCn上方的存储单元被编程(例如，图4中MCn+1及以上的存储单元为已被编程的存储单元，图4中MCn被编程并被选定为接收验证/读取操作)。此外，图8中的验证/读取操作的预脉冲阶段可以具有长预脉冲时间。
如图8中所示，与图6中所示的用以验证/读取按照正向顺序编程的存储单元的验证/读取操作相比较，在验证/读取阶段内施加到WL(<n-1)上的偏置电压低于在预脉冲阶段内施加到WL(<n-1)上的偏置电压。在一些实施例中，位于选定的存储单元MCn的下部相邻存储单元MCn-1与BSG晶体管之间的存储单元中的每一者可以在验证/读取阶段内通过WL(<n-1)接收低于预脉冲阶段内的偏置电压的偏置电压。在一些实施例中，位于选定的存储单元MCn的下部相邻存储单元MCn-1与BSG晶体管之间的存储单元中的至少一个存储单元可以在验证/读取阶段内通过WL(<n-1)接收低于预脉冲阶段内的偏置电压的偏置电压。例如，与BSG晶体管相邻的存储单元可以在验证/读取阶段内接收低于预脉冲阶段内的偏置电压的偏置电压。
图9是根据本公开内容的示例性实施例的用以验证/读取按照反向顺序编程的存储单元的验证/读取操作的第二示意图。与图7中所示的用以验证/读取按照正向顺序编程的存储单元的验证/读取操作相比较，在验证/读取阶段内施加到WL(<n-1)上的偏置电压低于在预脉冲阶段内施加到WL(<n-1)上的偏置电压。在一些实施例中，位于选定的存储单元MCn的下部相邻存储单元MCn-1下方的存储单元的每一者可以在验证/读取阶段内通过WL(<n-1)接收低于预脉冲阶段内的偏置电压的偏置电压。在一些实施例中，位于选定的存储单元MCn的下部相邻存储单元MCn-1与BSG晶体管之间的存储单元中的至少一个存储单元可以在验证/读取阶段内通过WL(<n-1)接收低于预脉冲阶段内的偏置电压的偏置电压。例如，与BSG晶体管相邻的存储单元可以在验证/读取阶段内接收低于预脉冲阶段内的偏置电压的偏置电压。
与图6和图7中所示的验证/读取操作类似，图8和图9中所示的验证/读取操作包括可以在预脉冲阶段内充分地发展的偏置电压。此外，在预脉冲阶段内施加到未被编程的存储单元中的至少一者上的偏置电压可以低于在验证/读取阶段内施加的偏置电压。相应地，可以降低选定的存储单元串的沟道电势梯度，以及可以防止形成从选定的存储单元串中的选定的存储单元MCn到该选定的存储单元的下部相邻存储单元MCn-1的HCI。因此，可以防止ESUM损耗。
图10是用于读取包括第一存储单元串和第二存储单元串的存储器件的方法1000的流程图。第一存储单元串可以包括串联连接的底部选择栅(BSG)晶体管、存储单元和顶部选择栅(TSG)晶体管。第二存储单元串可以包括串联连接的BSG晶体管、存储单元和TSG晶体管。如图10中所示，方法1000可以开始于S1002以及进行至S1004，在S1004中，在预验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第一验证电压。该选定的存储单元可以被编程以及排列在第一相邻存储单元与第二相邻存储单元之间。
在S1004中，在预验证阶段内，可以在第一存储单元串的未被编程的至少一个存储单元的栅极端子上施加第一偏置电压。
在S1006中，在验证阶段内，可以在第一存储单元串的选定的存储单元的栅极端子上施加第二验证电压。
在方法1000的S1008中，在验证阶段内，可以在第一存储单元串的未被编程的所述至少一个存储单元的栅极端子上施加第二偏置电压，其中，该第二偏置电压小于该第一偏置电压。
在一些实施例中，第一存储单元串的接收该第一偏置电压和第二偏置电压的所述至少一个存储单元可以位于第一存储单元串的选定的存储单元的第一相邻存储单元与该第一存储单元串的TSG晶体管之间。
在一些实施例中，第一存储单元串的接收该第一偏置电压和第二偏置电压的所述至少一个存储单元可以位于第一存储单元串的选定的存储单元的第二相邻存储单元与该第一存储单元串的BSG晶体管之间。
在方法1000中，在预验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第一栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第一通过电压(第三通过电压)。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第一读取电压(第四通过电压)。此外，在验证阶段内，可以在第二存储单元串的TSG晶体管的栅极端子上施加第二栅极电压。可以在第一存储单元串中的选定的存储单元的第一相邻存储单元的栅极端子上施加第二通过电压(第二通过电压)。可以在第一存储单元串中的选定的存储单元的第二相邻存储单元的栅极端子上施加第二读取电压(第一通过电压)。此外，第二通过电压(第二通过电压)和第二读取电压(第一通过电压)中的至少一者可以大于第二栅极电压。
图11是根据本公开内容的实施例的存储装置1001的简化框图，以及可以在存储装置100上实施本公开内容的实施例。存储装置1001可以包括按行和列排列的存储阵列1004。存储阵列1004可以包括基于多个沟道结构(例如，图2中的沟道结构18)形成的存储单元(图3中的MC 304)。沟道结构可以形成于由交替的字线层(例如，图2中的12)和绝缘层(例如，图2中的14)组成的堆叠层中。提供行解码电路1008和列解码电路1010以对被提供给存储装置1001的地址信号进行解码。地址信号被接收和解码，以访问存储阵列1004。存储装置1001还可以包括输入/输出(I/O)控制电路1012，以管理去往存储装置1001的命令、地址和数据的输入以及来自存储装置1001的数据和状态信息的输出。地址寄存器1014耦合在I/O控制电路1012与行解码电路1008和列解码电路1010之间，以在解码之前对地址信号进行锁存。命令寄存器1024耦合在I/O控制电路1012与控制逻辑1016之间，以对传入命令进行锁存。
控制逻辑1016可以响应于命令来控制对存储阵列1004的访问，以及生成用于外部处理器1030的状态信息。控制逻辑1016耦合至行解码电路1008和列解码电路1010，以响应于地址来控制行解码电路1008和列解码电路1010。例如，可以由控制逻辑1016通过行解码电路1008和列解码电路1010对选定的存储单元施加偏置电压，从而对选定的存储单元进行操作，诸如对所述存储单元进行读取、写入或擦除。控制逻辑1016还可以耦合至读出放大器和锁存器电路1018，从而响应于命令来控制读出放大器和锁存器电路1018，以及生成用于外部处理器1030的状态信息。读出放大器和锁存器电路1018可以耦合至存储阵列1004，以及可以锁存具有模拟电压电平的形式的传入或传出数据。读出放大器和锁存器电路1018可以被配置为当存储单元被操作时读取所述存储单元的信号。
仍然参考图11，状态寄存器1022可以耦合在I/O控制电路1012与控制逻辑1016之间，以锁存用于去往外部处理器1030的输出的状态信息。存储装置1001在控制逻辑1016处在控制链路1032上接收控制信号。控制信号可以包括芯片启用CE#、命令锁存器启用CLE、地址锁存器启用ALE和写入启用WE#。存储装置1001可以在复用的输入/输出(I/O)总线1034上从外部处理器接收具有命令信号的形式的命令、具有地址信号的形式的地址以及具有数据信号的形式的数据，以及在I/O总线1034上向外部处理器输出数据。
本文描述的各种实施例提供了相对于用以验证/读取3D-NAND存储器件的被编程的存储单元的相关示例中的方法的若干优势。在相关示例中，可能生成选定的存储单元与选定的存储单元的相邻存储单元中的一者之间的HCI，以及导致ESUM损耗。在本公开内容中，可以防止热载流子注入(HCI)诱发的边缘求和(ESUM)损耗，以及可以降低在验证/读取3D-NAND存储器件的存储单元期间的功耗。
前文概述了若干实施例的特征，以使本领域技术人员可以更好地理解本公开内容的各个方面。本领域技术人员应当认识到他们可以容易地使用本公开内容作为基础来设计或者修改其它的工艺过程或结构，以执行与文中介绍的实施例相同的目的和/或实现与所述实施例相同的优点。本领域技术人员还应当认识到这样的等效设计没有脱离本公开内容的精神和范围，以及在不脱离本公开内容的精神和范围的情况下，他们可以在本文中做出各种变化、替换和更改。

Claims (40)

1.一种用于验证包括第一存储单元串和第二存储单元串的存储器件的方法，所述第一存储单元串包括串联连接的底部选择栅BSG晶体管、存储单元和顶部选择栅TSG晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述方法包括：
在预验证阶段内，在所述第一存储单元串的选定的存储单元耦合的字线上施加第一验证电压，所述选定的存储单元排列在第一相邻存储单元与第二相邻存储单元之间；
在所述预验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的至少一个存储单元耦合的字线上施加第一偏置电压；
在验证阶段内，在所述第一存储单元串的所述选定的存储单元耦合的字线上施加第二验证电压；
在所述验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元耦合的字线上施加第一通过电压；
在所述验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元耦合的字线上施加第二通过电压；以及
在所述验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的所述至少一个存储单元耦合的字线上施加第二偏置电压；
其中，所述第二偏置电压小于所述第一偏置电压；所述第一通过电压和所述第二通过电压中的至少一者大于所述第二偏置电压。
2.根据权利要求1所述的方法，其中，所述第二偏置电压比所述第一偏置电压小20％到30％。
3.根据权利要求1所述的方法，其中，所述第二偏置电压小于或等于3伏。
4.根据权利要求1所述的方法，其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第一偏置电压。
5.根据权利要求1所述的方法，还包括：
在所述预验证阶段内，在所述第二存储单元串的所述TSG晶体管的栅极端子上施加第一栅极电压，
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元耦合的字线上施加第三通过电压，以及
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元耦合的字线上施加第四通过电压；以及
在所述验证阶段内，在所述第二存储单元串的所述TSG晶体管的所述栅极端子上施加第二栅极电压；
其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第二栅极电压。
6.根据权利要求5所述的方法，还包括：
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述BSG晶体管的栅极端子上施加底部偏置电压；
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述TSG晶体管的栅极端子上施加顶部偏置电压；以及
在所述预验证阶段和所述验证阶段内，在位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的任何存储单元耦接的字线上施加正电压。
7.根据权利要求1所述的方法，其中，所述第一验证电压大于所述第二验证电压。
8.根据权利要求1所述的方法，其中，
在所述预验证阶段的第一部分内，施加在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的至少一个存储单元耦合的字线上的电压从初始电压增加至所述第一偏置电压，然后降低至所述第二偏置电压，并在所述预验证阶段的第二部分中保持为所述第二偏置电压。
9.根据权利要求8所述的方法，其中，所述第一验证电压小于所述第二验证电压。
10.根据权利要求5所述的方法，其中，所述第一栅极电压大于所述第二栅极电压。
11.根据权利要求10所述的方法，其中，
在所述预验证阶段的第一部分内，施加在所述第二存储单元串的所述TSG晶体管的栅极端子上的电压从所述初始电压增加到所述第一栅极电压，然后降低至所述第二栅极电压，并在所述预验证阶段的第二部分中保持为所述第二栅极电压。
12.根据权利要求5所述的方法，其中，
在所述预验证阶段内，所述第三通过电压从所述初始电压增加到所述第二通过电压；以及
在所述预验证阶段内，所述第四通过电压从所述初始电压增加到所述第一通过电压。
13.根据权利要求6所述的方法，其中，
所述底部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，
所述顶部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，以及
在所述预验证阶段内，所述正电压从所述初始电压增加。
14.一种用于验证包括第一存储单元串和第二存储单元串的存储器件的方法，所述第一存储单元串包括串联连接的底部选择栅BSG晶体管、存储单元和顶部选择栅TSG晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述方法包括：
在预验证阶段内，在所述第一存储单元串的选定的存储单元耦合的字线上施加第一验证电压，所述选定的存储单元排列在第一相邻存储单元与第二相邻存储单元之间；
在所述预验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的至少一个存储单元耦合的字线上施加第一偏置电压；
在验证阶段内，在所述第一存储单元串的所述选定的存储单元耦合的字线上施加第二验证电压；
在验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元耦合的字线上施加第一通过电压；
在验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元耦合的字线上施加第二通过电压；以及
在所述验证阶段内，在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的所述至少一个存储单元耦合的字线上施加第二偏置电压；
其中，所述第二偏置电压小于所述第一偏置电压；所述第一通过电压和所述第二通过电压中的至少一者大于所述第二偏置电压。
15.根据权利要求14所述的方法，其中，所述第二偏置电压比所述第一偏置电压小20％到30％。
16.根据权利要求14所述的方法，其中，所述第二偏置电压小于或等于3伏。
17.根据权利要求14所述的方法，其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第一偏置电压。
18.根据权利要求14所述的方法，还包括：
在所述预验证阶段内，在所述第二存储单元串的所述TSG晶体管的栅极端子上施加第一栅极电压，
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元的栅极端子上施加第三通过电压，以及
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元的栅极端子上施加第四读取电压；以及
在所述验证阶段内，在所述第二存储单元串的所述TSG晶体管的所述栅极端子上施加第二栅极电压；
其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第二栅极电压。
19.根据权利要求18所述的方法，还包括：
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述BSG晶体管的栅极端子上施加底部偏置电压；
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述TSG晶体管的栅极端子上施加顶部偏置电压；以及
在所述预验证阶段和所述验证阶段内，在位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间的任何存储单元耦接的字线上施加正电压。
20.根据权利要求14所述的方法，其中，所述第一验证电压大于所述第二验证电压。
21.根据权利要求14所述的方法，其中，
在所述预验证阶段的第一部分内，施加在所述第一存储单元串中的、位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间的至少一个存储单元耦合的字线上的电压从初始电压增加至所述第一偏置电压，然后降低至所述第二偏置电压，并在所述预验证阶段的第二部分中保持为所述第二偏置电压。
22.根据权利要求21所述的方法，其中，
所述第一验证电压小于所述第二验证电压。
23.根据权利要求18所述的方法，其中，
所述第一栅极电压大于所述第二栅极电压。
24.根据权利要求23所述的方法，其中，
在所述预验证阶段的第一部分内，施加在所述第二存储单元串的所述TSG晶体管的栅极端子上的电压从所述初始电压增加到所述第一栅极电压，然后降低至所述第二栅极电压，并在所述预验证阶段的第二部分中保持为所述第二栅极电压。
25.根据权利要求18所述的方法，其中：
在所述预验证阶段内，所述第三通过电压从所述初始电压增加到所述第二通过电压，以及
在所述预验证阶段内，所述第四通过电压从所述初始电压增加到所述第一通过电压。
26.根据权利要求19所述的方法，其中：
所述底部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，
所述顶部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，以及
在所述预验证阶段内，所述正电压从所述初始电压增加。
27.一种用于验证包括第一存储单元串和第二存储单元串的存储器件的装置，所述第一存储单元串包括串联连接的底部选择栅BSG晶体管、存储单元和顶部选择栅TSG晶体管，所述第二存储单元串包括串联连接的BSG晶体管、存储单元和TSG晶体管，所述装置包括：
处理电路，所述处理电路被配置为：
在预验证阶段内，在所述第一存储单元串的选定的存储单元耦合的字线上施加第一验证电压，所述选定的存储单元排列在第一相邻存储单元与第二相邻存储单元之间；
在所述预验证阶段内，在所述第一存储单元串的未被编程的至少一个存储单元耦合的字线上施加第一偏置电压；
在验证阶段内，在所述第一存储单元串的所述选定的存储单元耦合的字线上施加第二验证电压；
在所述验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元耦合的字线上施加第一通过电压；
在所述验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元耦合的字线上施加第二通过电压；以及
在所述验证阶段内，在所述第一存储单元串的未被编程的所述至少一个存储单元耦合的字线上施加第二偏置电压；
其中，所述第二偏置电压小于所述第一偏置电压；所述第一通过电压和所述第二通过电压中的至少一者大于所述第二偏置电压。
28.根据权利要求27所述的装置，其中，所述第一存储单元串的接收所述第一偏置电压和所述第二偏置电压的所述至少一个存储单元位于所述第一存储单元串的所述选定的存储单元的所述第一相邻存储单元与所述第一存储单元串的所述TSG晶体管之间。
29.根据权利要求27所述的装置，其中，所述第一存储单元串的接收所述第一偏置电压和所述第二偏置电压的所述至少一个存储单元位于所述第一存储单元串的所述选定的存储单元的所述第二相邻存储单元与所述第一存储单元串的所述BSG晶体管之间。
30.根据权利要求27所述的装置，其中，所述处理电路还被配置为：
在所述预验证阶段内，在所述第二存储单元串的所述TSG晶体管的栅极端子上施加第一栅极电压，
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第一相邻存储单元耦合的字线上施加第三通过电压，以及
在所述预验证阶段内，在所述第一存储单元串中的所述选定的存储单元的所述第二相邻存储单元耦合的字线上施加第四通过电压；以及
在所述验证阶段内，在所述第二存储单元串的所述TSG晶体管的所述栅极端子上施加第二栅极电压；
其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第二栅极电压。
31.根据权利要求30所述的装置，其中，所述处理电路还被配置为：
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述BSG晶体管的栅极端子上施加底部偏置电压；
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的所述TSG晶体管的栅极端子上施加顶部偏置电压；以及
在所述预验证阶段和所述验证阶段内，在所述第一存储单元串的已被编程的至少一个存储单元耦接的字线上施加正电压。
32.根据权利要求27所述的装置，其中，所述第二偏置电压比所述第一偏置电压小20％到30％。
33.根据权利要求27所述的装置，其中，所述第二偏置电压小于或等于3伏。
34.根据权利要求27所述的装置，其中，所述第一通过电压和所述第二通过电压中的至少一者大于所述第一偏置电压。
35.根据权利要求27所述的方法，其中，所述第一验证电压小于大于所述第二验证电压。
36.根据权利要求27所述的方法，其中，
在所述预验证阶段的第一部分内，施加在所述第一存储单元串的未被编程的至少一个存储单元耦合的字线上的电压从初始电压增加至所述第一偏置电压，然后降低至所述第二偏置电压，并在所述预验证阶段的第二部分中保持为所述第二偏置电压。
37.根据权利要求36所述的方法，其中，所述第一验证电压小于所述第二验证电压。
38.根据权利要求31所述的方法，其中，所述第一栅极电压大于所述第二栅极电压。
39.根据权利要求38所述的方法，其中，在所述预验证阶段的第一部分内，施加在所述第二存储单元串的所述TSG晶体管的栅极端子上的电压从所述初始电压增加到所述第一栅极电压，然后降低至所述第二栅极电压，并在所述预验证阶段的第二部分中保持为所述第二栅极电压。
40.根据权利要求39所述的方法，其中，
在所述预验证阶段内，所述第三通过电压从所述初始电压增加到所述第二通过电压；
在所述预验证阶段内，所述第四通过电压从所述初始电压增加到所述第一通过电压；
所述底部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，
所述顶部偏置电压从所述初始电压增加到在所述预验证阶段的所述第二部分和所述验证阶段内始终维持的电压，以及
在所述预验证阶段内，所述正电压从所述初始电压增加。
CN202311483937.4A 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法 Pending CN117423375A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311483937.4A CN117423375A (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/136482 WO2022126368A1 (en) 2020-12-15 2020-12-15 Architecture and method for nand memory operation
CN202080003973.4A CN112753073B (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法
CN202311483937.4A CN117423375A (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202080003973.4A Division CN112753073B (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法

Publications (1)

Publication Number Publication Date
CN117423375A true CN117423375A (zh) 2024-01-19

Family

ID=75651197

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080003973.4A Active CN112753073B (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法
CN202311483937.4A Pending CN117423375A (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080003973.4A Active CN112753073B (zh) 2020-12-15 2020-12-15 用于nand存储器操作的架构和方法

Country Status (6)

Country Link
US (3) US11468957B2 (zh)
EP (1) EP4244894A4 (zh)
JP (2) JP7451774B2 (zh)
KR (1) KR20230012641A (zh)
CN (2) CN112753073B (zh)
WO (1) WO2022126368A1 (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4881401B2 (ja) 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
JP2010287283A (ja) 2009-06-11 2010-12-24 Toshiba Corp 不揮発性半導体メモリ
US8139419B2 (en) * 2009-12-08 2012-03-20 Micron Technology, Inc. Programming methods and memories
US8988937B2 (en) * 2012-10-24 2015-03-24 Sandisk Technologies Inc. Pre-charge during programming for 3D memory using gate-induced drain leakage
KR20160135055A (ko) * 2015-05-15 2016-11-24 에스케이하이닉스 주식회사 더미 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR20170011324A (ko) * 2015-07-22 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
JP6495852B2 (ja) 2016-03-15 2019-04-03 東芝メモリ株式会社 記憶装置
DE102016225639A1 (de) 2016-12-20 2018-07-05 Volkswagen Aktiengesellschaft Head-up-Display-Vorrichtung für ein Kraftfahrzeug, Verfahren, Vorrichtung und computerlesbares Speichermedium mit Instruktionen zur Steuerung einer Anzeige einer Head-up-Display-Vorrichtung
KR20190057753A (ko) 2017-11-20 2019-05-29 (주)코미코 내플라즈마성 코팅막의 제조방법 및 이에 의해 형성된 내플라즈마성 부재
US11238933B2 (en) * 2018-02-26 2022-02-01 Samsung Electronics Co., Ltd. Non-volatile memory device including a verify circuit to control word and bit line voltages and method of operating the same
US10629436B2 (en) * 2018-04-12 2020-04-21 International Business Machines Corporation Spacer image transfer with double mandrel
KR102532998B1 (ko) * 2018-04-16 2023-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10235294B1 (en) * 2018-04-23 2019-03-19 Sandisk Technologies Llc Pre-read voltage pulse for first read error handling
US10643721B2 (en) * 2018-06-21 2020-05-05 Sandisk Technologies Llc Interleaved program and verify in non-volatile memory
KR102699605B1 (ko) * 2018-11-12 2024-08-29 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20200061253A (ko) * 2018-11-23 2020-06-02 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102685522B1 (ko) * 2019-02-11 2024-07-17 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US10665299B1 (en) * 2019-04-16 2020-05-26 Sandisk Technologies Llc Memory device with channel discharge before program-verify based on data state and sub-block position
JP7332343B2 (ja) 2019-05-28 2023-08-23 キオクシア株式会社 半導体記憶装置
US10839927B1 (en) * 2019-08-29 2020-11-17 Micron Technology, Inc. Apparatus and methods for mitigating program disturb
JP2021047942A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
CN113223578B (zh) * 2019-10-23 2022-10-11 长江存储科技有限责任公司 用于读取三维闪存的方法
US10861537B1 (en) * 2019-10-30 2020-12-08 Sandisk Technologies Llc Countermeasures for first read issue
WO2021146897A1 (en) * 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same
CN111758162B (zh) * 2020-05-15 2021-03-12 长江存储科技有限责任公司 三维nand存储器件及其形成方法
US11309043B2 (en) * 2020-06-16 2022-04-19 SK Hynix Inc. Memory device and controlling method thereof
KR20220036467A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11468957B2 (en) 2022-10-11
WO2022126368A1 (en) 2022-06-23
JP2024073497A (ja) 2024-05-29
EP4244894A1 (en) 2023-09-20
US20230020789A1 (en) 2023-01-19
US20240177787A1 (en) 2024-05-30
CN112753073B (zh) 2023-12-12
JP2023532236A (ja) 2023-07-27
US11901023B2 (en) 2024-02-13
JP7451774B2 (ja) 2024-03-18
US20220189566A1 (en) 2022-06-16
EP4244894A4 (en) 2024-07-17
KR20230012641A (ko) 2023-01-26
CN112753073A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
CN111048136B (zh) Nand闪存操作技术
CN109817262B (zh) 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
US11257545B2 (en) Method of programming memory device and related memory device
US11705190B2 (en) Method of programming memory device and related memory device
US9373404B2 (en) Sensing memory cells coupled to different access lines in different blocks of memory cells
US11581045B2 (en) Page buffer circuit with bit line select transistor
CN112447246B (zh) 用于减轻编程干扰的设备和方法
CN110853692B (zh) 用于存储器装置在编程期间的操作的方法及存储器
US20230120129A1 (en) Three-dimensional memory device and method for reading the same
CN112352282A (zh) 用于nand存储器编程的架构和方法
US8605509B2 (en) Data line management in a memory device
CN112753073B (zh) 用于nand存储器操作的架构和方法
CN114999552A (zh) 一种存储装置、控制方法和存储器系统
US11488669B2 (en) Three-valued programming mechanism for non-volatile memory structures
CN215730880U (zh) 非易失性存储器及电子设备
US20230135415A1 (en) Architecture and method for nand memory operation
CN115668379A (zh) 用于nand存储操作的架构和方法
CN118098317A (zh) 存储器的操作方法、存储器、存储系统以及电子设备
CN117079682A (zh) 被配置为减少验证时间的存储器装置及其操作方法
CN114420186A (zh) 非易失性存储器及其数据读取方法以及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination