CN117410173A - 一种阶梯介质层的沟槽半导体器件的制作方法 - Google Patents

一种阶梯介质层的沟槽半导体器件的制作方法 Download PDF

Info

Publication number
CN117410173A
CN117410173A CN202311731803.XA CN202311731803A CN117410173A CN 117410173 A CN117410173 A CN 117410173A CN 202311731803 A CN202311731803 A CN 202311731803A CN 117410173 A CN117410173 A CN 117410173A
Authority
CN
China
Prior art keywords
layer
groove
region
dielectric layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311731803.XA
Other languages
English (en)
Other versions
CN117410173B (zh
Inventor
刘科科
钟义栋
董云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongjing Xinyuan Shanghai Semiconductor Co ltd
Original Assignee
Zhongjing Xinyuan Shanghai Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongjing Xinyuan Shanghai Semiconductor Co ltd filed Critical Zhongjing Xinyuan Shanghai Semiconductor Co ltd
Priority to CN202311731803.XA priority Critical patent/CN117410173B/zh
Publication of CN117410173A publication Critical patent/CN117410173A/zh
Application granted granted Critical
Publication of CN117410173B publication Critical patent/CN117410173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种阶梯介质层的沟槽半导体器件的制作方法，包括如下步骤：准在外延层上形成沟槽，在沟槽内生成介质层并填充光阻层；通过对所述光阻层曝光和显影去除沟槽外的光阻层；蚀刻所述介质层至一预设的保留深度，然后去除所述光阻层，并且在沟槽内进一步生成介质层，使介质层在沟槽侧壁形成阶梯形结构。本发明可以仅用两步多晶硅沉积就可以实现阶梯形场介质层的沟槽结构SGT的工艺需求，相应地减少了回刻的步骤，从而降低成本，节约生产时间。

Description

一种阶梯介质层的沟槽半导体器件的制作方法
技术领域
本发明属于半导体技术领域，尤其涉及一种阶梯介质层的沟槽半导体器件的制作方法。
背景技术
目前，在半导体器件技术中，沟槽结构的侧氧(Oxide-Bypassed OB)技术被广泛应用，如中低压MOSFET以及沟槽肖特基(TMBS)等器件中，对于FRD、IGBT器件也有被采用。典型的量产产品如隔离栅半导体（SGT）器件等，对于沟槽侧氧(Oxide-Bypassed OB)MOSFET，其器件漂移区的电场分布不均匀，与Super Junction超级结结构还存在差距，于是就有了梯度侧氧(Graded oxide by-passed GOB)结构的设计概念。
现有技术中，已有制备阶梯形沟槽半导体器件的工艺，如图1A至图1H所示，现有的阶梯形沟槽半导体器件的制作工艺，包括如下步骤：
准备一衬底1，在衬底1上形成外延层2，在外延层2上形成一硬掩膜层3，如图1A所示；
对外延层2和硬掩膜层3进行蚀刻形成沟槽4，如图1B所示；
去除硬掩膜层3，如图1C所示；
通过热氧化或者CVD工艺在外延层2表面和沟槽4的侧壁和底部形成氧化层5，如图1D所示，并且进行沉积多晶硅6填满沟槽4，如图1E所示；
对多晶硅6进行回刻，形成底部多晶硅，如图1F所示；
以湿法腐蚀方式减薄底部多晶硅上方的氧化层5，如图1G所示；
通过Q time控制去除自然氧化层之后，在沟槽4内重新填满多晶硅，并在有源区进行回刻形成第一多晶硅6-1，如图1H所示；
去除有源区的外露的氧化层5，重新生长氧化层5从而在第一多晶硅区6-1上方形成隔离氧化层并且在隔离氧化层上方的沟槽4侧壁形成栅氧化层，如图1I所示；
继续在沟槽4内重新填满多晶硅，并回刻形成第二多晶硅区6-2，如图1J所示；
上述制作工艺中，图1G所示的湿法腐蚀减薄氧化层5的过程中，湿法腐蚀在生产过程中的变动大，腐蚀液随着时间与使用的次数增加，腐蚀速率也会逐渐改变，导致氧化层5的厚度不稳定，但是该氧化层5的厚度为阶梯形沟槽半导体器件的关键参数，精准地控制厚度才能保持器件的一致性。还有在图1H所示的在分两次步骤形成第一多晶硅区6-1的过程中，因为多晶硅容易自然氧化，会形成自然氧化层，所以此处还需要工艺严格的Q time控制，这样就大大增加了工艺的难度。
发明内容
有鉴于此，本发明的目的在于提供一种阶梯介质层的沟槽半导体器件的制作方法，可以仅用两步多晶硅沉积就可以实现阶梯形场介质层的沟槽结构SGT的工艺需求，相应地减少了回刻的步骤，从而降低成本，节约生产时间。
为实现上述目的，本发明提供了一种阶梯介质层的沟槽半导体器件的制作方法，包括如下步骤：
在外延层上形成沟槽，在沟槽内生成介质层并填充光阻层，所述光阻层为正光阻材料层；
通过对所述光阻层曝光和显影去除沟槽外的光阻层，且沟槽内的至少一部分所述光阻层由于在曝光过程中未充分曝光而保留；
蚀刻所述介质层至一预设的保留深度，然后去除所述光阻层，并且在沟槽内进一步生成介质层，使介质层在沟槽侧壁形成阶梯形结构。
优选地，具体包括如下步骤：
准备一衬底，在所述衬底上形成外延层，在所述外延层上形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽，在所述外延层表面和沟槽内壁设置第一场介质层；
在所述沟槽内壁以及第一场介质层表面设置光阻层，所述光阻层为正光阻材料层，对所述光阻层进行无掩膜曝光；
对外延层上表面和沟槽内壁上部的所述第一场介质层进行干法蚀刻；
去除剩余的所述光阻层；
在外延层上表面和沟槽内壁设置第二场介质层；
在沟槽内设置第一多晶硅区；
对有源区沟槽内的第一多晶硅区进行回刻，对有源区的第二场介质层的外露部分进行蚀刻；
生成氧化层，所述生成氧化层包括：在有源区沟槽的第一多晶硅区上表面生成隔离氧化层，在有源区沟槽的第一多晶硅区上方的沟槽侧壁生成栅氧化层，以及在外延层上表面生成表面氧化层；
在所述隔离氧化层上方设置第二多晶硅区，所述第二多晶硅区为栅极多晶硅区。
优选地，所述干法蚀刻的深度为一个预设的保留深度；
所述光阻层在无掩膜曝光时，在所述保留深度以下的区域未解离成小分子；
所述制作方法还包括：在所述无掩膜曝光后通过显影去除解离成小分子的光阻层。
优选地，所述第一场介质层包括第一氧化物层和/或第一氮化物层；所述第二场介质层包括第二氧化物层和/或第二氮化物层。
优选地，还包括如下步骤：
在所述对有源区沟槽内的第一多晶硅区进行回刻前，在终端区的表面设置终端区光阻层；
在所述对有源区的第二场介质层进行蚀刻后，去除所述终端区光阻层。
优选地，还包括如下步骤：
对所述沟槽之间的外延层上部进行体区离子注入；
对所述有源区的体区上部进行源极区离子注入；
在所述表面氧化层上设置阻隔层，在接触结构区的对应位置开设窗口，对所述接触结构区进行离子注入；
在所述窗口设置电连接金属区，在阻隔层上设置金属层，所述金属层与所述源极区通过电连接金属区电连接，所述金属层与所述体区通过电连接金属区和接触结构区电连接。
本发明的有益效果是：
（1）本发明通过深沟槽填充的光刻胶（光阻层）作为蚀刻阻挡，可以仅用两步多晶硅沉积就可以实现阶梯形场介质层的沟槽结构SGT的工艺需求，相应地减少了回刻的步骤，从而降低成本，节约生产时间；
（2）本发明的第二场介质层可以通过沉积或者热生长形成，均匀性相比传统工艺的湿法蚀刻更好控制，从而改善器件性能；
（3）本发明的阶梯形场介质层相比于均匀厚度的场介质层可以提升器件的BV/Rdson，从而进一步提升器件性能，并且本发明的工艺也适用于其他的具有沟槽电荷耦合结构的器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图1J 为现有技术中制备Stepper SGT的流程示意图；
图2A至图2L为本发明实施例的流程示意图；
图3为本发明实施例经过步骤S10后的结构示意图；
其中：
1 衬底；2 外延层；3 硬掩膜层；4 沟槽；4-1 有源区沟槽；4-2 终端区沟槽；5 氧化层；5-1 第一场介质层；5-2 第二场介质层；5-3 隔离氧化层；5-4 栅氧化层；5-5 表面氧化层；6 多晶硅；6-1 第一多晶硅区；6-2 第二多晶硅区；7 光阻层；8 阻隔层；9 金属层；10体区；11 源极区；12 电连接金属区；13 接触结构区；14 终端区光阻层。
具体实施方式
本发明的核心在于提供一种阶梯介质层的沟槽半导体器件的制作方法，可以省去Q time控制步骤，并且更精确的控制氧化层的厚度，降低工艺难度的同时提升器件的性能。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图2A至图2L示出了本实施例提供的一种阶梯介质层的沟槽半导体器件的制作方法，包括如下步骤：
S1：如图2A所示，准备一衬底1，在衬底1上形成外延层2，在外延层2上形成沟槽4，沟槽4包括有源区沟槽4-1和终端区沟槽4-2（具体步骤如背景技术部分图1A至图1C对应的文字描述部分），在外延层2表面和沟槽4内壁生长或是淀积第一场介质层5-1。
S2：如图2B所示，在沟槽4内壁以及第一场介质层5-1表面设置光阻层7，光阻层7为正光阻材料层，对光阻层7进行无掩膜曝光，使外延层2表面的光阻层7通过曝光解离成小分子，而沟槽4内的光阻层7由于不能充分曝光，因此得以保留，即至少保证一保留深度以下的光阻层未解离成小分子，该保留深度对应最后形成的阶梯形场介质层的阶梯位置；曝光后通过显影去除解离成小分子的光阻层。
S3：如图2C所示，对外延层2上表面和沟槽4内壁上部的第一场介质层5-1进行干法蚀刻，去除前述保留深度以上的部分第一场介质层5-1（包括外延层2表面的部分以及沟槽4内上部侧壁的部分）。
S4：如图2D所示，去除剩余的光阻层7。
S5：如图2E所示，在外延层2上表面和沟槽4内壁通过生长或是淀积第二场介质层5-2，由于前述保留深度以下部分的第一场介质层5-1未去除，因此保留深度以下的场介质层厚度会大于保留深度以上的部分，形成阶梯形结构。
S6：如图2F所示，在沟槽4内设置第一多晶硅区6-1。
S7：如图2J所示，对有源区沟槽4-1内的第一多晶硅区6-1和第二场介质层5-2进行蚀刻，具体而言：步骤S7包括步骤S7-1至步骤S7-X：
S7-1：如图2G所示，在终端区的表面设置终端区光阻层14；
S7-2：如图2H所示，对第一多晶硅区6-1进行回刻，由于终端区光阻层14将终端区覆盖，因此仅回刻了有源区的多晶硅；
S7-3：如图2I所示，对第二场介质层5-2的外露部分进行蚀刻。
S7-4：去除终端区光阻层14，得到如图2J所示的结构；
S8：如图2K所示，生成氧化层，生成氧化层包括：在有源区沟槽4-1的第一多晶硅区6-1上表面生成隔离氧化层5-3，在有源区沟槽4-1的第一多晶硅区6-1上方的沟槽侧壁生成栅氧化层5-4，以及在外延层2上表面生成表面氧化层5-5。
S9：如图2L所示，在隔离氧化层5-3上方设置第二多晶硅区6-2，第二多晶硅区6-2为栅极多晶硅区，此时，即形成了具有阶梯形场介质层的沟槽结构的隔离栅，本领域技术人员基于该结构可以进一步设置有源区的其他的部分结构，形成所需的半导体器件。
在一个较佳的实施例中，还包括以下步骤：
S10：
对沟槽4之间的外延层2的上部进行离子注入和退火，形成体区10（该步骤也可以在形成第二场介质层5-2后的实施，或者按照其他合适的顺序插入前述流程）；
对有源区的体区10上部进行离子注入和退火，形成源极区11；
在表面氧化层5-5上设置阻隔层8，在阻隔层8上开设窗口（依次去除对应位置的阻隔层8、表面氧化层5-5、和部分硅层），有源区的窗口对应于形成接触结构区的位置，终端区的窗口对应终端区沟槽4-2的位置，对接触结构区13进行离子注入；
在窗口设置电连接金属区12，在阻隔层上设置金属层9；金属层9与源极区11通过电连接金属区12电连接，金属层9与体区通过电连接金属区12和接触结构区13电连接；在终端区，金属层9通过电连接金属区12与第一多晶硅区6-1电连接；
经过步骤S10形成的结构如图3所示。
本实施例以SGT器件为例进行描述，在其他的一些实施例中，上述阶梯形场介质层的沟槽结构的制作方法也可以应用其他沟槽电荷耦合器件的制作。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种阶梯介质层的沟槽半导体器件的制作方法，其特征在于，包括如下步骤：
在外延层上形成沟槽，在沟槽内生成介质层并填充光阻层，所述光阻层为正光阻材料层；
通过对所述光阻层曝光和显影去除沟槽外的光阻层，且沟槽内的至少一部分所述光阻层由于在曝光过程中未充分曝光而保留；
蚀刻所述介质层至一预设的保留深度，然后去除所述光阻层，并且在沟槽内进一步生成介质层，使介质层在沟槽侧壁形成阶梯形结构。
2.根据权利要求1所述的制作方法，其特征在于，具体包括如下步骤：
准备一衬底，在所述衬底上形成外延层，在所述外延层上形成沟槽，所述沟槽包括有源区沟槽和终端区沟槽，在所述外延层表面和沟槽内壁设置第一场介质层；
在所述沟槽内壁以及第一场介质层表面设置光阻层，所述光阻层为正光阻材料层，对所述光阻层进行无掩膜曝光；
对外延层上表面和沟槽内壁上部的所述第一场介质层进行干法蚀刻；
去除剩余的所述光阻层；
在外延层上表面和沟槽内壁设置第二场介质层；
在沟槽内设置第一多晶硅区；
对有源区沟槽内的第一多晶硅区进行回刻，对有源区的第二场介质层的外露部分进行蚀刻；
生成氧化层，所述生成氧化层包括：在有源区沟槽的第一多晶硅区上表面生成隔离氧化层，在有源区沟槽的第一多晶硅区上方的沟槽侧壁生成栅氧化层，以及在外延层上表面生成表面氧化层；
在所述隔离氧化层上方设置第二多晶硅区，所述第二多晶硅区为栅极多晶硅区。
3.根据权利要求2所述的制作方法，其特征在于，所述干法蚀刻的深度为一个预设的保留深度；
所述光阻层在无掩膜曝光时，在所述保留深度以下的区域未解离成小分子；
所述制作方法还包括：在所述无掩膜曝光后通过显影去除解离成小分子的光阻层。
4.根据权利要求2所述的制作方法，其特征在于，所述第一场介质层包括第一氧化物层和/或第一氮化物层；所述第二场介质层包括第二氧化物层和/或第二氮化物层。
5.根据权利要求2所述的制作方法，其特征在于，还包括如下步骤：
在所述对有源区沟槽内的第一多晶硅区进行回刻前，在终端区的表面设置终端区光阻层；
在所述对有源区的第二场介质层进行蚀刻后，去除所述终端区光阻层。
6.根据权利要求2所述的制作方法，其特征在于，还包括如下步骤：
对所述沟槽之间的外延层上部进行体区离子注入；
对所述有源区的体区上部进行源极区离子注入；
在所述表面氧化层上设置阻隔层，在接触结构区的对应位置开设窗口，对所述接触结构区进行离子注入；
在所述窗口设置电连接金属区，在阻隔层上设置金属层，所述金属层与所述源极区通过电连接金属区电连接，所述金属层与所述体区通过电连接金属区和接触结构区电连接。
CN202311731803.XA 2023-12-15 2023-12-15 一种阶梯介质层的沟槽半导体器件的制作方法 Active CN117410173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311731803.XA CN117410173B (zh) 2023-12-15 2023-12-15 一种阶梯介质层的沟槽半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311731803.XA CN117410173B (zh) 2023-12-15 2023-12-15 一种阶梯介质层的沟槽半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN117410173A true CN117410173A (zh) 2024-01-16
CN117410173B CN117410173B (zh) 2024-03-08

Family

ID=89493019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311731803.XA Active CN117410173B (zh) 2023-12-15 2023-12-15 一种阶梯介质层的沟槽半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN117410173B (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100168A1 (en) * 2001-11-28 2003-05-29 Lee Jae Suk Method of shallow trench isolation
CN1453825A (zh) * 2002-04-28 2003-11-05 南亚科技股份有限公司 存储器的电容器下电极板的制造方法
US20070196988A1 (en) * 2006-02-23 2007-08-23 Shroff Mehul D Poly pre-doping anneals for improved gate profiles
CN101866923A (zh) * 2010-05-18 2010-10-20 苏州硅能半导体科技股份有限公司 三层光罩沟槽mos器件及制造方法
US20110070708A1 (en) * 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Method for making trench MOSFET with shallow trench structures
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102623316A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
CN105164811A (zh) * 2013-02-15 2015-12-16 创世舫电子有限公司 半导体器件的电极及其形成方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN111106169A (zh) * 2019-11-27 2020-05-05 厦门市三安集成电路有限公司 晶体管器件及其制备方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN113745117A (zh) * 2021-09-02 2021-12-03 上海韦尔半导体股份有限公司 一种具有屏蔽栅沟槽结构的晶体管及其制造方法
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN114496755A (zh) * 2022-01-06 2022-05-13 上海华虹宏力半导体制造有限公司 一种屏蔽栅mosfet器件及其制作方法
CN115377220A (zh) * 2022-09-14 2022-11-22 江苏美微科半导体有限公司 一种阶梯状渐变外延深沟槽超结及其制备方法
WO2023016305A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
US20230087151A1 (en) * 2021-09-17 2023-03-23 Texas Instruments Incorporated Field plate arrangement for trench gate fet
CN115841989A (zh) * 2022-11-22 2023-03-24 捷捷微电(上海)科技有限公司 一种制备阶梯形沟槽半导体器件的工艺方法
CN116965168A (zh) * 2021-06-18 2023-10-27 桑迪士克科技有限责任公司 三维存储器器件及其使用双间距字线形成的制造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100168A1 (en) * 2001-11-28 2003-05-29 Lee Jae Suk Method of shallow trench isolation
CN1453825A (zh) * 2002-04-28 2003-11-05 南亚科技股份有限公司 存储器的电容器下电极板的制造方法
US20070196988A1 (en) * 2006-02-23 2007-08-23 Shroff Mehul D Poly pre-doping anneals for improved gate profiles
US20110070708A1 (en) * 2009-09-21 2011-03-24 Force Mos Technology Co. Ltd. Method for making trench MOSFET with shallow trench structures
CN101866923A (zh) * 2010-05-18 2010-10-20 苏州硅能半导体科技股份有限公司 三层光罩沟槽mos器件及制造方法
CN102543667A (zh) * 2010-12-08 2012-07-04 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102623316A (zh) * 2011-01-27 2012-08-01 无锡华润上华半导体有限公司 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
CN105164811A (zh) * 2013-02-15 2015-12-16 创世舫电子有限公司 半导体器件的电极及其形成方法
CN108364870A (zh) * 2018-01-23 2018-08-03 西安龙腾新能源科技发展有限公司 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN111106169A (zh) * 2019-11-27 2020-05-05 厦门市三安集成电路有限公司 晶体管器件及其制备方法
CN111785641A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN116965168A (zh) * 2021-06-18 2023-10-27 桑迪士克科技有限责任公司 三维存储器器件及其使用双间距字线形成的制造方法
WO2023016305A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN113745117A (zh) * 2021-09-02 2021-12-03 上海韦尔半导体股份有限公司 一种具有屏蔽栅沟槽结构的晶体管及其制造方法
US20230087151A1 (en) * 2021-09-17 2023-03-23 Texas Instruments Incorporated Field plate arrangement for trench gate fet
CN114496755A (zh) * 2022-01-06 2022-05-13 上海华虹宏力半导体制造有限公司 一种屏蔽栅mosfet器件及其制作方法
CN115377220A (zh) * 2022-09-14 2022-11-22 江苏美微科半导体有限公司 一种阶梯状渐变外延深沟槽超结及其制备方法
CN115841989A (zh) * 2022-11-22 2023-03-24 捷捷微电(上海)科技有限公司 一种制备阶梯形沟槽半导体器件的工艺方法

Also Published As

Publication number Publication date
CN117410173B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US7005351B2 (en) Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
JP4489968B2 (ja) Ｍｉｓトランジスタを半導体基板上に製造する方法
KR100385859B1 (ko) 트렌치 게이트 mosfet 전력소자 제조방법
KR100850689B1 (ko) 파워 ｍｏｓｆｅｔ 및 이러한 파워 ｍｏｓｆｅｔ을 제조하는 방법
JP2004520718A (ja) トレンチ−ゲート構造半導体装置及びその製造方法
CN114038751A (zh) 一种上下结构的屏蔽栅mosfet器件的制作方法
CN114744044A (zh) 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法
TW200305285A (en) High voltage power MOSFET having low on-resistance
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN110957357B (zh) 屏蔽栅极式金氧半场效应晶体管的制造方法
WO2021068648A1 (zh) Ldmos器件及其制备方法
CN117410173B (zh) 一种阶梯介质层的沟槽半导体器件的制作方法
CN115841989A (zh) 一种制备阶梯形沟槽半导体器件的工艺方法
JP2006510216A (ja) トレンチ・ゲート型半導体デバイスの製造方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN114743879A (zh) 一种分离栅mosfet的制作方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
CN113594043A (zh) 沟槽型mosfet器件及其制造方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
TWI675409B (zh) 屏蔽閘極式金氧半場效應電晶體及其製造方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN107359121B (zh) Vdmos功率器件的制备方法及vdmos功率器件
CN208674064U (zh) 一种带有超结结构的沟槽型vdmos器件
TWI608609B (zh) 超接面元件及其製造方法
JPH0493080A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant