CN117316997A - 具有dV/dt可控性和交叉沟槽布置的功率半导体器件 - Google Patents

具有dV/dt可控性和交叉沟槽布置的功率半导体器件 Download PDF

Info

Publication number
CN117316997A
CN117316997A CN202311286810.3A CN202311286810A CN117316997A CN 117316997 A CN117316997 A CN 117316997A CN 202311286810 A CN202311286810 A CN 202311286810A CN 117316997 A CN117316997 A CN 117316997A
Authority
CN
China
Prior art keywords
trench
mesa
type
section
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311286810.3A
Other languages
English (en)
Inventor
M.比纳
M.戴内泽
I.迪恩施托费尔
E.格里布尔
C.耶格
J.G.拉文
C.莱恩德茨
F.D.普菲尔施
A.菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies AG
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies AG
Publication of CN117316997A publication Critical patent/CN117316997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

具有dV/dt可控性和交叉沟槽布置的功率半导体器件。一种功率半导体器件包括：配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中有源区配置成在第一负载端子和第二负载端子之间传导负载电流；至少一个功率单元，其具有延伸到半导体主体中且沿着第一横向方向彼此邻近布置的多个沟槽。沟槽中的每一个具有沿着第二横向方向延伸到有源区中的条纹配置。沟槽在空间上限制多个台面。多个台面包括电连接至有源区内的第一负载端子且配置成传导负载电流的至少一部分的至少一个第一类型台面和配置成不传导负载电流的至少一个第二类型台面。

Description

具有dV/dt可控性和交叉沟槽布置的功率半导体器件
技术领域
本说明书涉及功率半导体器件的实施例以及处理功率半导体器件的方法的实施例。特别地，本说明书针对具有一个或多个功率单元的功率半导体器件的实施例以及对应的处理方法，该一个或多个功率单元中的每一个都包括具有例如针对dV/dt可控性的相应沟槽电极的至少三个沟槽。
背景技术
在汽车、消费者和工业应用中的现代器件的许多功能(诸如转换电能和驱动电动机或电机)依赖功率半导体器件。例如，绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(举几个示例)已被用于各种应用，所述各种应用包括但不限于电源和功率变换器中的开关。
功率半导体器件通常包括被配置成沿着器件的两个负载端子之间的负载电流路径传导负载电流的半导体主体。进一步地，可以借助于绝缘电极(有时被称为栅极电极)来控制该负载电流路径。例如，在从例如驱动器单元接收对应控制信号时，控制电极可以将功率半导体器件设置在导通状态和阻断状态之一中。
在某些情况下，该栅极电极可以被包括在功率半导体器件的沟槽中，其中该沟槽可以展示例如条纹配置或针配置。
进一步地，这样的沟槽偶尔包括多于仅一个电极，例如彼此分开布置并且有时还彼此电绝缘的两个或更多电极。例如，沟槽可以包括栅极电极和场电极两者，其中该栅极电极可以与负载端子中的每一个电绝缘，并且其中该场电极可以电连接至负载端子中的一个。
通常期望将功率半导体器件的损耗(例如切换损耗)保持为低。
例如，可以通过确保短的切换持续时间(例如短的接通持续时间和/或短的关断持续时间)来实现低切换损耗。
另一方面，在给定应用中，还可以存在关于电压的最大斜率(dV/dt)和/或负载电流的最大斜率(dI/dt)的要求。
发明内容
根据实施例，一种功率半导体器件包括：被配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中该有源区被配置成在第一负载端子和第二负载端子之间传导负载电流；控制端子，其被配置成接收用于控制负载电流的控制信号；至少一个功率单元，其具有延伸到半导体主体中并且沿着第一横向方向彼此邻近布置的多个沟槽。该多个沟槽中的每一个都包括沟槽电极。该沟槽中的每一个都具有沿着第二横向方向延伸到有源区中的条纹配置。该至少一个功率单元中的每一个的多个沟槽包括：至少一个第一类型沟槽，其沟槽电极电连接至控制端子；以及至少一个第二类型沟槽，其沟槽电极或者电连接至不同于控制端子的电位的电位或者是电浮置的(electrically floating)。该沟槽在空间上限制多个台面(mesa)。该多个台面包括电连接至有源区内的第一负载端子并且被配置成传导负载电流的至少一部分的至少一个第一类型台面，以及被配置成不传导负载电流的至少一个第二类型台面。该器件进一步包括去耦结构，其被布置在所述至少一个第二类型台面的至少一个内并且将所述至少一个第二类型台面分成至少由有源区中的半导体主体形成的第一区段和至少由终止区中的半导体主体形成的第二区段。
根据另一实施例，一种方法包括提供一种功率半导体器件，该功率半导体器件包括：被配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中该有源区被配置成在第一负载端子和第二负载端子之间传导负载电流；控制端子，其被配置成接收用于控制负载电流的控制信号；至少一个功率单元，其具有延伸到半导体主体中并且沿着第一横向方向彼此邻近布置的多个沟槽。该多个沟槽中的每一个都包括沟槽电极。该沟槽中的每一个都具有沿着第二横向方向延伸到有源区中的条纹配置。该至少一个功率单元中的每一个的多个沟槽包括：至少一个第一类型沟槽，其沟槽电极电连接至控制端子；以及至少一个第二类型沟槽，其沟槽电极或者电连接至不同于控制端子的电位的电位或者是电浮置的。该沟槽在空间上限制多个台面。该多个台面包括电连接至有源区内的第一负载端子并且被配置成传导负载电流的至少一部分的至少一个第一类型台面，以及被配置成不传导负载电流的至少一个第二类型台面。该方法进一步包括提供去耦结构，该去耦结构被布置在所述至少一个第二类型台面的至少一个内并且将所述至少一个第二类型台面分成至少由有源区中的半导体主体形成的第一区段和至少由终止区中的半导体主体形成的第二区段。
在阅读下面的详细描述时并且在查看附图时，本领域技术人员将会认识到附加特征和优点。
附图说明
图中的部分不一定按照比例，代替地将重点放在图示本发明的原理上。此外，在图中，相似的参考数字指定对应的部分。在图中：
图1示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图2-4中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图5A-B中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图6示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图7示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平横截面的区段；
图8-9中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图10-15中每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影(projection)的区段；
图16-17中每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图18示意性且示例性地图示根据一个或多个实施例的方法；
图19A-B示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段和垂直横截面的区段；
图20-21中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图22A-B中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图23A-C中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；以及
图24示意性且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段。
具体实施方式
在下面的详细描述中，对形成其一部分并且在其中以可在其中实行本发明的说明性具体实施例的方式示出的附图进行参考。
在这个方面，诸如“顶部”、“底部”、“在……以下”、“前”、“后”、“背面”、“领先”、“落后”、“在……以上”等的方向术语可以参考正被描述的图的取向来使用。因为实施例的部分能够定位在多个不同取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以作出结构或逻辑改变。因此，不要以限制性意义理解下面的详细描述，并且由所附权利要求来限定本发明的范围。
现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在图中图示。每个示例都通过解释来提供，并且不意味着是本发明的限制。例如，图示或描述为一个实施例的一部分的特征能够用在其他实施例上或结合其他实施例来使用以产生还有的另外实施例。旨在本发明包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。附图不按比例并且仅用于说明性目的。为了清楚，如果没有另外说明，则已经在不同图中通过相同参考指定相同元件或制造步骤。
如在本说明书中使用的术语“水平”旨在描述与半导体衬底或半导体结构的水平表面基本上平行的取向。这可以是例如半导体晶圆或管芯或芯片的表面。例如，以下提到的第一横向方向X和第二横向方向Y两者都可以为水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如在本说明书中使用的术语“垂直”旨在描述基本上与水平表面垂直(即，平行于半导体晶圆/芯片/管芯的表面的法线方向)布置的取向。例如，以下提到的延伸方向Z可以为与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。该延伸方向Z还在本文中被称为“垂直方向Z”。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，能够采用相反的掺杂关系，以使得第一导电类型能够为p掺杂并且第二导电类型能够为n掺杂。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”、和“电连接”旨在描述在半导体器件的两个区、区段、区域、部或部分之间、或者在一个或多个器件的不同端子之间、或者在半导体器件的部或部分与端子或金属化或电极之间存在低欧姆电连接或低欧姆电流路径。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接，例如正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其通常有效的理解的上下文中使用，并因此旨在描述将两个或更多部件彼此分离地定位，并且不存在连接那些部件的欧姆连接。然而，彼此正电绝缘的部件不过也可彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举个示例，电容器的两个电极可彼此电绝缘，并且同时彼此机械和电容耦合，例如借助于绝缘(例如，电介质)。
本说明书中描述的具体实施例在没有对其进行限制的情况下属于展现条纹单元或蜂窝单元配置的功率半导体器件，例如可在功率变换器或电源内使用的功率半导体器件。因此，在实施例中，这样的器件可以被配置成载送要被馈送至负载的和/或相应地由功率源提供的负载电流。例如，该功率半导体器件可以包括一个或多个有源功率半导体单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管(MGD)单元、和/或单片集成MOSFET单元和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可以被集成在功率半导体模块中。多个这样的单元可以构成被布置有功率半导体器件的有源区的单元场。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流载送能力的在单个芯片上的半导体器件。换言之，这样的功率半导体器件意图用于通常处于安培范围内的高电流(例如高达几十或几百安培)和/或通常15V以上、更通常地100V以及以上(例如高达至少400V)的高电压。
例如，下面描述的功率半导体器件可以是展现条纹单元配置或蜂窝单元配置的半导体器件并且可以被配置成被采用作为低电压、中电压和/或高电压应用中的功率部件。
例如，如在本说明书中使用的术语“功率半导体器件”不针对用于例如存储数据、计算数据和/或基于其他类型的半导体的数据处理的逻辑半导体器件。
图1示意性且示例性地图示根据一个或多个实施例的功率半导体器件1的水平投影的区段。图2-4中的每一个都示意性且示例性地图示根据一个或多个实施例的功率半导体器件1的实施例的垂直横截面的区段。在下面，它将参考图1-4中的每一个。
例如，该功率半导体器件1包括耦合至第一负载端子11和第二负载端子12的半导体主体10。
关于本文中公开的所有实施例，该功率半导体器件1可以是IGBT。例如，图1至17中的每一个都示出可以被实施以便实现IGBT的功率半导体器件的方面。
例如，该第一负载端子11是发射极端子，并且该第二负载端子12可以是集电极端子。
该半导体主体10可以包括具有第一导电类型的掺杂剂的漂移区100。例如，漂移区100沿着扩展方向Z的扩展以及其掺杂剂浓度是依据应该针对其来例如以技术人员对它已知的方式来设计功率半导体器件1的阻断额定电压而选择的。
进一步地，该第一负载端子11可以被布置在功率半导体器件1的正面上并且可以包括正面金属化。该第二负载端子12可以被布置在例如功率半导体器件1的背面(与正面相对)上并且可以包括例如背面金属化。因此，该功率半导体器件1可以展现垂直配置。在另一实施例中，该第一负载端子11和第二负载端子12中的每一个可以被布置在功率半导体器件1的共同侧上，例如两者都被布置在功率半导体器件1的正面上。
该功率半导体器件1可以进一步包括有源区1-2、非有源终止结构1-3(图1中的带点区域；在本文中也被称为“终止区”)和芯片边缘1-4。该半导体主体10可以形成有源区1-2和非有源终止区中的每一个的一部分，其中芯片边缘1-4可以横向终止半导体主体10。该芯片边缘1-4可能已借助于例如晶圆切割而形成，并且可以沿着垂直方向Z延伸。如在图1中图示的，该非有源终止结构1-3可以被布置在有源区1-2和芯片边缘1-4之间。
在本说明书中，以常用方式来采用术语“有源区”和“终止结构”，即有源区1-2和终止结构1-3可以被配置成提供通常与其相关联的原理技术功能。例如，根据实施例，该功率半导体器件1的有源区1-2被配置成在端子11、12之间传导负载电流，而终止结构1-3不传导负载电流而是执行关于电场过程的功能，从而确保阻断能力，安全终止有源区1-2等等。例如，如在图1中图示的，该终止结构1-3可以完全包围有源区1-2。
该有源区1-2可以包括至少一个功率单元1-1。在实施例中，在有源区1-2内包括多个这样的功率单元1-1。功率单元1-1的数目可以大于100、大于1000、或甚至大于10,000。该功率单元1-1每一个都可以展现相同的配置。因此，在一个实施例中，每个功率单元1-1可以展现功率单位单元的配置，例如如在图2-17中图示的。在下文中，当为具体功率单元1-1的示例性配置呈现解释时(例如，比如“功率单元1-1包括……”或“功率单元1-1的部件是/具有……”)，如果没有另外明确声明的话，此解释可以等同地适用于可包括在该功率半导体器件1中的所有功率单元1-1。
每个功率单元1-1都可以展现如在图1中示意性图示的条纹配置，其中在每个功率单元1-1以及其部件的一个横向方向(例如连同第二横向方向Y)上的总横向扩展可能显著大于在其他横向方向上(例如沿着第一横向方向X)的总横向扩展。例如，如在图1中图示的，在相应条纹功率单元1-1的第二横向方向Y上的更长总横向扩展可以甚至比有源区1-2沿着此横向方向上的总扩展更大。
在另一实施例中，每个功率单元101可以展现蜂窝配置，其中每个功率单元1-1的横向扩展可能显著小于有源区1-2的总横向扩展。然而，本公开更确切地说涉及在其中功率单元1-1具有条纹配置的功率半导体器件1的实施例。
参考本文公开的所有实施例，功率单元1-1中的每一个都可以展现条纹配置并且可以被配置成提供IGBT功能。
每个功率单元1-1都可以至少部分延伸到半导体主体10中并且包括漂移区100的至少一个区段。进一步地，每个功率单元101都可以与第一负载端子11电连接。每个功率单元1-1可以被配置成在所述端子11和12之间传导负载电流的一部分，并且阻断在所述端子11和12之间施加的阻断电压。
为了控制功率半导体器件1，每个功率单元1-1都可操作耦合至控制电极或者相应地包括控制电极，该控制电极被配置成将相应功率单元1-1选择性地设置成导电状态和阻断状态中的一个。
例如，参考图2-4中图示的示例，源极区101可以与第一负载端子11电连接并且可以包括第一导电类型的掺杂剂，例如处于比漂移区100显著更大的掺杂剂浓度。进一步地，可以提供沟道区102，其包括第二导电类型的掺杂剂并且将源极区101和漂移区100分开，例如将源极区101与漂移区100隔离。沟道区102和漂移区100之间的过渡可以形成pn结1021。该漂移区100可以沿着垂直方向Z延伸直到它与布置成同第二负载端子12电接触的掺杂接触区109对接为止。可以根据功率半导体器件1的配置来形成掺杂接触区109，例如掺杂接触区109可以是具有第二导电类型的掺杂剂的发射极区(例如p型发射极区109)。为了形成RC-IGBT，该掺杂接触区109可以由具有第二导电类型的掺杂剂的发射极区以及由具有第一导电类型的掺杂剂的小区段构成，该小区段还电连接至其中通常被称为“n短路”的第二负载端子12。在掺杂接触区109之间中，还可以提供将漂移区100耦合至掺杂接触区109的场停止区(没有被图示)。例如，这样的场停止区可以包括处于比漂移区的掺杂剂浓度显著更大的掺杂剂浓度的第一导电类型的掺杂剂。
例如，每个功率单元1-1都包括延伸到半导体主体10中并且沿着第一横向方向X彼此邻近布置的多个沟槽14、15、16，其中该沟槽14、15、16中的每一个都具有沿着第二横向方向Y延伸到有源区1-2中并且可选地还进一步延伸到终止区1-3中的条纹配置，并且其中该沟槽14、15、16在空间上限制多个台面17、18。
多个沟槽14、15、16中的每一个可包括沟槽电极141、151、161。例如，沟槽电极141、151、161中的每一个还可以沿着第二横向方向Y延伸到有源区1-2中并且可选地还进一步延伸到终止区1-3中。因此，在空间上由沟槽14、15、16限制的台面17、18中的每一个也沿着第二横向方向Y延伸到有源区1-2中并且可选地还进一步延伸到终止区1-3中。关于图1，应该理解，根据功率半导体器件1的一个实施例，即使沟槽14、15、16可以延伸到有源区1-2和终止区1-3的每一个中，功率单元1-1也执行它们的仅在有源区1-2中传导负载电流的主要部分(例如大于90％)的功能。
该沟槽电极141、151、161可以借助于相应的沟槽绝缘体142、152、162与半导体主体10电绝缘。在横向方向上(例如在第一横向方向X上)，该沟槽14、15、16可由各自的沟槽侧壁144、154、164终止，并且在垂直方向Z上，该沟槽14、15、16可由各自的沟槽底部145、155、165终止。
如在本文中使用的，术语“台面”可以指定半导体主体10的在彼此面对的两个邻近沟槽的两个沟槽侧壁之间延伸并且在垂直方向Z上基本上具有与所述两个邻近沟槽相同的总延伸的区段。
在一个实施例中，该功率半导体器件1可以包括控制端子13，其中该半导体主体10可以被配置成例如借助于功率单元1-1在第一负载端子11和第二负载端子12之间传导负载电流，并且其中该控制端子13可以被配置成接收用于控制负载电流的控制信号。这样的控制信号可以由例如驱动器(没有被图示)来提供。该控制端子13可以例如借助于绝缘结构132与第一负载端子11和第二负载端子12电绝缘。在一个实施例中，该控制端子13是栅极端子。例如，该功率半导体器件1是IGBT，其被配置成例如以技术人员已知的控制IGBT的原则方式基于栅极-发射极电压VGE来控制，其中可以由驱动器来提供栅极-发射极电压(即第一负载端子11和控制端子13之间的电压)。
例如，该多个沟槽包括其沟槽电极141电连接至控制端子13的至少一个第一类型沟槽14。进一步地，该多个台面可以包括至少一个第一类型台面17，其电连接至有源区1-2内的第一负载端子11并且被配置成传导负载电流的至少一部分。
例如，该第一类型沟槽14在空间上至少在一侧上限制第一类型台面17。然后，该第一类型沟槽14可以是控制沟槽并且其沟槽电极作为被配置成例如借助于在沟道区102中引入反型沟道来控制负载电流的栅极电极。
例如，该第一类型台面17包括源极区101和沟道区102，其中这些区101和102可以借助于第一接触插塞111电连接至第一负载端子11。第一负载端子11和第一类型台面17之间的过渡175可以提供用于使负载电流从第一负载端子11传递到半导体主体10中和/或反过来的接口。
第一类型台面17和第一负载端子11之间的过渡175可以是因为第一接触插塞111而是导电的。例如，第一接触插塞111穿透绝缘层112，其中它没有被插塞11穿透的区段中的绝缘层112使半导体主体10与第一负载端子11隔离。该第一接触插塞111可以在第一类型台面17中延伸以便接触源极区101和沟道区102中的每一个。然而，应该理解，该第一接触插塞111可能延伸至第一类型台面17的用于建立至其的电连接的半导体部分中，但是不一定是必须的。例如，该第一接触插塞111可能基本上在半导体主体10的表面处终止并且仍可建立至源极区101和沟道区102两者的接触。在另一实施例中，如所图示的，该第一接触插塞111沿着垂直方向Z延伸到第一类型台面17的半导体部分中。
例如，该第一接触插塞111被布置在关于第一横向方向X上的台面延伸的横向中心位置处。进一步地，应该理解，该源极区101可以例如以对称方式布置在接触插塞的两侧上(如在图3和4中图示的)，或者仅布置成邻近第一接触插塞111的各侧中的一个，例如在最靠近控制第一类型台面17中的负载电流的第一类型沟槽14的该侧上(如在图2中并且还在图5B、图10、11、12、13、14A、15和24中的每一个(参见场116)中图示的)。
因此，根据一个实施例，该第一类型台面17包括仅邻近第一接触插塞111的一侧的源极区101；例如第一类型台面17可以包括有源台面部分(图2中的右侧)和非有源台面部分(在第一接触插塞111的左边)。取决于该工艺，这样的使第一类型台面17“分开”可产生器件1的改进的可靠性。
例如，可以仅在第一类型台面17的有源部分中引入反型沟道，但是在第一类型台面17的非有源部分中不引入反型沟道。
例如，在下面更详细地给出的第二类型台面18的描述可以类似地应用于第一类型台面17的非有源部分。
因此，在一个实施例中，沿着第一横向方向X将第一类型台面17分成有源台面部分和非有源台面部分。可例如通过对应地构造源极区101来实现这样的分开(参见图中的场116)。例如，该有源台面部分被布置成邻近第一类型沟槽14(被实施为控制沟槽)，并且该非有源台面部分被布置成邻近第二类型沟槽16。
例如，如从下面的描述将变得更显而易见的，图5B、10、11、12、13、14A、15和24中图示的实施例中的每一个都装备有具有所述非有源和有源部分的第一类型台面17，该有源部分邻近第一类型沟槽14(被实施为控制沟槽)来布置并且非有源部分例如邻近第二类型沟槽16(例如源极沟槽)或第一类型沟槽14(被实施为伪沟槽，参见下面的解释)来布置。
在功率半导体器件1的一个实施例中，该掺杂接触区109是p型发射极，并且第一类型台面17可以与p型发射极109完全横向重叠。
进一步地，该多个台面可以包括被配置成不传导负载电流的至少一个第二类型台面18。例如，在有源区1-2中，第一负载端子11和第二类型台面18之间的第一过渡185至少为第一导电类型的电荷载流子提供电绝缘。在一个实施例中，该功率单元1-1可以被配置成防止负载电流跨过第一类型台面18和第一负载端子11之间的所述第一过渡185。例如，该第二类型台面18可以允许引入反型沟道；然而，在一个实施例中，在第二类型台面18内引入的反型沟道不会载送负载电流或其一部分。根据一个实施例，与第一类型台面17相比，第二类型台面18不会在功率半导体器件1的导通状态期间传导负载电流。例如，该第二类型台面18可以被视为不被用于载送负载电流的目的的清退台面。
在第二类型台面18的第一实施例中，该第二类型台面18没有电连接至第一负载端子11，而是例如借助于绝缘层112与第一负载端子11电绝缘。在此实施例中，该第一负载端子11和第二类型台面18之间的第一过渡185不仅为第一导电类型的电荷载流子提供电绝缘，而且还为第二导电类型的电荷载流子提供电绝缘。就此来说，在一个变体中，该第二类型台面18既不包括源极区101的区段也不包括沟道区102的区段，也不是如图2中图示的借助于接触插塞(参见参考数字111)接触的第二类型台面18。在另一变体中，该第二类型台面18可以以与第一类型台面17类似的方式来配置(例如通过还包括源极区101的区段和/或沟道区102的区段)，与第一类型台面17的差别包括第二类型台面18的源极区101(如果存在的话)的区段和沟道区102的区段两者都不会电连接至第一负载端子11。根据第二类型台面18的第一实施例，电流根本没有跨过所述第一过渡185。
在第二类型台面18的第二实施例中，该第二类型台面18可以电连接至第一负载端子11，其中该第一负载端子11和第二类型台面18之间的第一过渡185仅为第一导电类型的电荷载流子提供电绝缘，但是不为第二导电类型的电荷载流子提供电绝缘。换言之，在此第二实施例中，该第二类型台面18可以被配置成允许第二导电类型的电荷载流子的电流(例如空穴电流)通过所述第一过渡185。例如，取决于邻近第二类型台面18的电极(例如沟槽电极141)的电位，这样的空穴电流可能仅仅临时形成，例如在实施关断操作之前不久，例如以便降低半导体主体10中存在的总电荷载流子浓度。如上面声明的，在此第二实施例中，该第二类型台面18可以电连接至第一负载端子11。例如，具有第二类型台面18的第二导电类型的掺杂剂的掺杂接触区(没有被图示)可以电连接至第一负载端子11，例如借助于与可被用来接触第一类型台面17的第一接触插塞111的类型类似或相同的接触插塞。该掺杂接触区(没有被图示)具有第二导电类型的掺杂剂并且可以使漂移区11的在第二类型台面18内存在的区段与第一负载端子11隔离。例如，根据第二类型台面18的第二实施例，在第二类型台面18内，不存在掺杂有电连接至第一负载端子11的第一导电类型的掺杂剂的区。例如，根据第二类型台面18的第二实施例，该第二类型台面可以包括沟道区102的可局部电连接至有源区1-2内的第一负载端子11的区段。
上面图示的第二类型台面18的第一实施例和第二实施例可以允许提供功率单元1-1的配置以防止负载电流跨过第二类型台面18和第一负载端子11之间的所述第一过渡185。
该第二类型台面18在横向上可以至少由第一类型沟槽14和一个另外的沟槽来限制，将在下面进一步对其阐明。例如，根据一个实施例，即使邻近第一类型沟槽14的沟槽电极141可以电连接至控制端子13，所述沟槽电极141也不会被配置成控制第二类型台面18中的负载电流，因为即使第二类型台面18允许在第二类型台面18内引入反型沟道，所述反型沟道也不将载送负载电流的一部分。
其沟槽电极141电连接至控制端子13的第一类型沟槽14也可以邻近第二类型台面18来布置；然而，根据前述内容，甚至在接收对应控制信号时，第一类型沟槽14的沟道电极141的电位也不将造成负载电流的一部分在第二类型台面18中流动。因此，在其中每个侧上第一类型沟槽14邻近第二类型台面18(或分别地邻近(多个)第二类型台面18和/或第一类型台面17的(多个)非有源台面部分)布置的实施例中，第一类型沟槽14可以被视为伪沟槽，因为无论其沟槽电极141接收哪个控制信号，由于第二类型台面18的配置(或分别地第一类型台面17的非有源台面部分的配置)和/或第二类型台面18和第一负载端子11之间的所述第一过渡185的配置，防止负载电流在其邻近的第二类型台面18/第一类型台面17的非有源台面部分(左侧和右侧)中的流动。
因此，根据一个或多个实施例，每个功率单元1-1都可以包括至少两个第一类型沟槽14，其中的一个被实施为用于控制负载电流的控制沟槽并且另一个被实施为伪沟槽。在这里，被实施为控制沟槽的第一类型沟槽14邻近至少一个第一类型台面17(的有源部分)布置，并且被实施为伪沟槽的第一类型沟槽14邻近第二类型台面18中的仅一个或多个和第一类型台面17的非有源部分布置。如将在下面解释的，当提出功率单元1-1的各种接触方案时，被实施为控制沟槽的第一类型沟槽14被称为“G”，而被实施为伪沟槽的第一类型沟槽14被称为“D”。
该多个沟槽可以进一步包括至少一个第二类型的沟槽15和/或16，其沟槽电极151/161或者电连接至与控制端子13的电位不同的电位或者是电浮置的。例如，该第二类型沟槽包括其沟槽电极151为电浮置的至少一个浮置沟槽15和/或其沟槽电极161电连接至第一负载端子11的至少一个源极沟槽16。
在一个实施例中，该浮置沟槽15的沟槽电极151既不电连接至第一负载端子11，也不电连接至第二负载端子12，也不电连接至控制端子13，也不电连接至半导体主体10的区段。关于电浮置沟槽电极151的电位，在另一示例中浮置沟槽15的沟槽电极151借助于具有高欧姆电阻的连接来连接至所限定的电位(例如接触的电位或另一半导体区的电位)。例如，借助于所述高欧姆连接，在器件1的切换操作期间，电浮置沟槽电极151的电位临时从所限定的电位去耦。所述去耦可发生在所述切换操作的时间尺度(time scale)上，例如达至少10ns、或至少100ns、或至少10μs。例如，所述高欧姆连接的电阻总计多于1e2Ω，或者多于1e6Ω。在一个实施例中，例如在停滞情况期间测量的在第一负载端子11和电浮置沟槽电极151之间的欧姆电阻总计多于1e2Ω，或者多于1e6Ω。
存在关于(多个)第一类型台面16、(多个)第二类型台面17、(多个)第一类型沟槽14和(多个)第二类型沟槽15/16的相邻关系(关于台面和沟槽电极的接触方案)和相应数目来设计功率单元1-1的各种可能性。在一个实施例中，确保第一类型台面17在空间上在一侧上由第一类型沟槽14来限制且在另一侧上由源极沟槽16来限制。进一步地，可以确保第二类型台面18在空间上至少由第一类型沟槽14中的一个来限制或者第二类型台面18的每个侧在空间上由一个第一类型沟槽14来限制。
如已经在上面指示的，该功率半导体器件1可以是IGBT，例如具有微模式沟槽(MPT)结构的IGBT。
例如，根据MPT结构，沟槽开放面积与台面面积的比是至少30％或者甚至多于50％，或者甚至多于150％，其中沟槽深度与沟槽宽度的纵横比多于1:3或多于1:5，其定义在沟槽蚀刻期间的加载状况。在这些情况下，沟槽蚀刻工艺可对沟槽开口和尺寸的局部变化敏感，并且可在单个管芯和/或晶圆上导致针对变化情况的沟槽深度的变化。这可能是不期望的效果，因为它可在器件的阻断情况下局部改变电场到沟槽绝缘体中的穿透。这样的不均匀的电场可引起对具有增加的沟槽深度的沟槽区段的沟槽绝缘体的损害，潜在地影响了器件性能和/或质量和/或可靠性。因此，期望使沟槽尺寸和开口尺度(dimension)中的变化最小化。
此外，根据MPT结构，可包括在功率单元1-1中的沟槽14、15、16中的每一个都可以展现基本上相等的空间尺度并且可以根据规则模式来布置。例如，沟槽14、15、16中的每一个都可以展现沿着垂直方向Z的在3μm至8μm的范围内的深度，以及沿着第一横向方向X的在0.4μm至1.6μm的范围内的宽度。进一步地，可包括在至少一个功率单元1-1中的所有沟槽14、15、16的沟槽电极141、151、161中的每一个可基本上展现相等的空间尺度。此外，可包括在至少一个功率单元1-1中的沟槽14、15、16中的每一个都可以沿着第一横向方向X等距离地布置。例如，每个功率单元1-1的第一类型台面17和第二类型台面18中的每一个可在第一横向方向X上展现相同的宽度，其可以在0.1μm至0.3μm的范围内、在0.3μm至0.8μm的范围内、或者在0.8μm至1.4μm的范围内。进一步地，MPT-IGBT可以包括多个(例如多于100个)这样等同配置的功率单元1-1。
在一个实施例中，该第二类型台面18的宽度(即例如如上面描述的借助于去耦结构19中断)可以比第一类型台面17的宽度更大，例如总计第一类型台面17在第一横向方向X上的宽度的至少110％。例如，宽度增加的第二类型台面18可以被布置成在每一侧上邻近相应的第一类型沟槽14。
在一个实施例中，就在器件1的水平横截面中的单元密度来说，多个沟槽14、15、16在横向上与有源区1-2的至少30％重叠。该有源区1-2的剩余部分在横向上与台面17、18重叠。此比例甚至可以增加，例如在水平横截面上，该多个沟槽14、15、16在横向上与有源区1-2的至少40％或甚至50％重叠，其中该有源区1-2的剩余部分在横向上与台面17、18重叠。
对于下面的解释，可以应用以下缩写：
G＝第一类型沟槽14，处于控制沟道区102中的负载电流的控制沟槽的形式
D＝第一类型沟槽14，处于不控制负载电流的伪沟槽的形式
S＝第二类型沟槽，处于源极沟槽16的形式
F＝第二类型沟槽，处于浮置沟槽15的形式
k＝第一类型台面17
o＝第二类型台面18。
如上面已经说明的，该功率半导体器件1可以包括多个等同配置的功率单元1-1。在一个实施例中，使用上面介绍的缩写，可以如下表述每个功率单元1-1内的示例性相邻关系：
示例性相邻关系#1：kGkSoSoDoDoSoS
示例性相邻关系#2：kGkSoFoDoDoDoDoFoS
示例性相邻关系#3：kGkSoSoDoDoSoS。
将在下面进一步描述其他相邻关系。
图5A示意性且示例性地图示根据一个或多个实施例的功率半导体器件1的水平投影的区段。该功率半导体器件1可以包括布置在其第二类型台面18的至少一个内的去耦结构19。该去耦结构19可以将所述至少一个第二类型台面18分成至少由有源区1-2中的半导体主体10形成的第一区段181和至少由终止区1-3中的半导体主体10形成的第二区段182。例如，该第一区段181不会电连接至第一负载端子11，而第二区段182可以电连接至第一负载端子11。在实施例中，在第二区段182内，在第一负载端子11和第一区段181之间形成可至少为一个导电类型的电荷载流子提供电绝缘的所述第一过渡185，其中在终止区1-3中，所述至少一个台面18的第二区段182电连接至第一负载端子11。
现在另外关于图6，其示意性且示例性地图示根据一个实施例的平行于沿着线A和A'的切割的垂直横截面，在终止区1-3中该功率半导体器件1可以包括掺杂半导体区108(参见图5A中的交叉影线区域)，例如p掺杂半导体区108(也被称为“p阱”)。例如，该掺杂半导体区108可以包括功率半导体器件1的防护环或沟道截断区。进一步地，掺杂的半导体区108可以例如借助于多个第三接触插塞114中的至少一个来电连接到第一负载端子11。进一步地，在终止区1-3内，该掺杂半导体区108可以延伸到一些或所有功率单元1-1的一些或所有台面17、18中，例如也延伸到所述区段182中。因此，在终止区1-3内，可以将该第一负载端子11的电位引入到第一和第二类型台面17、18中。例如，该掺杂半导体区108沿着垂直方向Z在半导体主体10内延伸达至少2μm。
在一个实施例中，该掺杂半导体区108被布置成仅仅在非有源终止区1-3内并且包围有源区1-2。
例如，该去耦结构19在横向上朝向有源区1-2从掺杂半导体区108移位至少200nm、至少500nm或至少1000nm。例如包络路线包围有源区1-2的所有源极区101。过渡区1-23可以延伸至在掺杂的半导体区108和包络路线之间形成的部分中。例如，该去耦结构被布置在所述部分的横向中心三分之一内。
根据一个实施例，该去耦结构19被配置成使第一区段181从第二区段182电去耦。例如，该去耦结构19可以抑制可在第二区段182内到第一区段181上存在的第一负载端子的电位的最终影响。由此，根据一个实施例，该第一区段181的电位可以与第二区段182的电位不同。例如，该第一区段181的电位是浮置的，而第二区段182的电位可以固定至第一负载端子11。根据一个实施例，在有源区1-2内存在去耦的第二区段182可以允许在功率半导体器件1的切换操作期间电压的斜率(dV/dt)和/或负载电流的最大斜率(dI/dt)中的至少一个的改进的可控性。
例如，该第一区段181沿着第二横向方向Y在有源区1-2内延伸达至少1mm，例如在不会受到任何进一步分离或中断的情况下。
在一个实施例中，该去耦结构19可以在被分成所述区段181、182的所述至少一个台面(例如第二类型台面18)的垂直横截面内提供电绝缘。如在图5A和图6中示例性图示的，所述垂直横截面可以垂直于第二横向方向Y。为此，该去耦结构19可以展现与第一区段181的垂直横截面相关欧姆电阻的至少10倍一样大的垂直横截面相关欧姆电阻。该因子可以甚至大于10，例如大于50、大于100或甚至大于1000。例如，该去耦结构19不同于半导体主体10。该去耦结构19可以包括填充被分成所述区段181、182的所述至少一个台面18的所述垂直横截面的绝缘体(例如氧化物)。因此，在一个实施例中，该功率单元1-1的至少一个第二类型台面18的至少一个可以被完全填充所述第二类型台面18的垂直横截面的去耦结构19的绝缘体中断，所述垂直横截面被布置成垂直第二横向方向，即垂直于条纹配置的更长横向延伸。
在一个实施例中，该去耦结构19可以沿着垂直方向Z延伸至少与在横向上限制所述至少一个第二类型台面18的功率单元1-1的两个沟槽中的每一个一样远。在图8和9中示意性且示例性地图示此选择的方面，其中由去耦结构19分成第一区段181和第二区段182的第二类型台面18在空间上由两个第一类型沟槽14(例如一个控制沟槽和一个伪沟槽)来限制。例如，该去耦结构19可以展现沿着垂直方向Z的在3μm至8μm的范围内的深度。进一步地，该去耦结构19可以在第二横向方向Y上具有小于被分成第一区段181和第二区段182的所述至少一个第二类型台面18在第二横向方向Y上的总延伸的5％的总延伸。例如，由此仅采用第二类型台面18的一个小的区来实现去耦结构19。
关于图7，根据另一实施例，去耦结构19可以包括在横向上限制被分成第一区段181和第二区段182的台面的两个沟槽的相应间隔沟槽区段148。为了图示的目的，图7示出其中被去耦结构19分成第一区段181和第二区段182的第二类型台面18在空间上由两个第一类型沟槽14来限制的一个实施例。然而，应该理解该沟槽可以具有相比于第一类型的另一类型。
现在参考图5A-B、6和8-15中图示的实施例，该去耦结构19可以包括交叉沟槽布置191，其延伸通过沿着第一横向方向X在功率单元1-1的多个沟槽14、15、16的至少两个之间的所述至少一个台面(其被分成第一区段181和第二区段182)。在一个实施例中，该去耦结构19由交叉沟槽布置191组成。进一步地，根据一个实施例，该交叉沟槽布置191的设计可以被限定在功率半导体器件1的布局规范内，并且因此可以借助于与制造功率半导体器件1相关联的典型处理步骤来创建该交叉沟槽布置191。
关于例如图8中图示的实施例，该交叉沟槽布置191可以由绝缘材料1912组成，该绝缘材料1912在侧壁142之间延伸并且向下延伸到在横向上限制被分成所述区段181和182的台面(再次地作为一个示例的第二类型台面18)的两个沟槽(再次地作为一个示例的两个第一类型沟槽14)的底部145。
现在关于图9中图示的实施例，该交叉沟槽布置191可以包括例如与功率单元1-1的沟槽电极的至少一个电连接的交叉沟槽电极1911。例如，为了实现这样的电连接，如在图9中实例性图示的，例如在一个沟槽侧上，可以本地地移除在空间上限制被分成第一区段181和第二区段182的台面的两个邻近沟槽中的至少一个的沟槽绝缘体142。在另一实施例中，可以通过在沟槽14之上延伸的连接来实现电连接。
例如，该交叉沟槽电极1911可以与第一类型沟槽14的沟槽电极141电连接，即与控制端子13电连接。
去耦结构19的上面说明的可能实施方式仅仅是示例性的；去耦结构19的其他实施方式是可能的。进一步地，该功率半导体器件1的实施例可以包括去耦结构19的多于仅一个实施方式类型。
在下文中，关于图5A-B和10至17，应该解释在其中提供去耦结构19的不同位置和空间延伸的功率半导体器件1的另外的实施例。
根据在图5A中图示的功率半导体器件1的实施例，每个功率单元1-1都包括第一类型台面17、第二类型台面18、处于控制沟槽和伪沟槽的形式的第一类型沟槽14和处于源极沟槽16的形式的第二类型沟槽。可以使用上面介绍的缩写来表述这些部件的相邻关系(比如在功率单元1-1的一个中“GkSoSoSkGoD”)，并且邻近功率单元1-1可以具有根据模式“DoGkSoSoSkG”的对称布置。源极沟槽16的沟槽电极161可以例如借助于第二接触插塞113电连接至终止区1-2内的第一端子11。在终止区1-2内，该第三接触插塞114可以将第二类型台面18电连接至第一负载端子11。已经在上面描述其示例性实施方式的去耦结构19可以被布置在有源区1-2和终止区1-3之间的过渡区1-23中。如在图5A中图示的，每个功率单元1-1都可以包括将在空间上至少由第一类型沟槽14中的一个限制的第二类型台面18中的一个分成所述第一区段181和所述第二区段182的去耦结构19的一个实施方式。
如图5B中图示的实施例类似于图5A的实施例，但是具有不同的接触方案。例如，如在图5B中图示的，利用下面的接触方案来设计每个单元1-1可能是合适的：
oGkSkGoD。
例如，可以将此接触方案“oGkSkGoD”与本文中描述的功率半导体器件1的所有可选特征中的一个或多个相组合。例如，可以在具有接触方案“oGkSkGoD”的功率半导体器件1的实施例中实施在本文中关于去耦结构19、台面17、18的配置、半导体主体10中的掺杂物浓度等等描述的一切。例如，应该理解，不是如在图5B中图示的借助于交叉沟槽布置191的去耦结构19的实施方式，而可以另外或替代地提供根据图7或14B的实施方式(间隔沟槽区段148、168)和/或根据图19A-B的实施方式(柱状沟槽198)。
根据在图10中图示的功率半导体器件1的实施例，每个功率单元1-1都包括第一类型台面17、第二类型台面18、处于控制沟槽和伪沟槽的形式的第一类型沟槽14和处于源极沟槽16的形式的第二类型沟槽。可以使用上面介绍的缩写来表述这些部件的相邻关系(比如对于功率单元1-1中的每一个的“kGkGoSoG”)。例如，该功率半导体器件1包括借助于控制电极插塞133电连接至第一类型沟槽14的沟槽电极141的终止区1-2中的控制流道(controlrunner)135。该控制流道135可以电连接至控制端子13(参见图2)。进一步地，该功率半导体器件1可以包括源流道115，所述源流道115延伸到终止区1-2中并且电连接至一侧上的第一负载端子11以及在另一侧上借助于第三接触插塞114到(a)第一类型台面17和第二类型台面18以及借助于第二接触插塞113至(b)源极沟槽16的沟槽电极161。在有源区1-2中，可以采用用于使第一负载端子11与第一类型台面17电连接的第一接触插塞111。
根据一个实施例，在图中，该场116指示在那里实施源极区101的半导体主体10的那些区段。例如，另外参考图2，源极区101可以仅被实施在第一接触插塞111的一个横向侧上并且不会沿着第一横向方向X延伸遍及整个第一类型台面17；也就是说，该第一类型台面17可以包括所述有源部分和所述非有源部分18。例如，根据在图5B、图10、11、12、13、14A、15和24中示出的实施例，沿着第一横向方向X将第一类型台面17分成所述有源部分和非有源部分，其中例如可以通过源极区101的对应布局结构来实现所述分开。
根据一个实施例(例如如在图10至15中示意性且示例性图示的)，该去耦结构19被实施为沿着第一横向方向X延伸的交叉沟槽布置191。该交叉沟槽布置191可以延伸通过功率半导体器件1的一个、一些或所有功率单元1-1的多个台面17、18中的每一个。例如，不仅第二类型台面18被分成相应的区段181和182，而且第一类型台面17也被分成相应的第一区段171和第二区段172，第一类型沟槽17的所述第一区段171至少由有源区1-2中的半导体主体10形成，并且第一类型沟槽17的所述第二区段172至少由终止区1-3中的半导体主体10形成。该交叉沟槽布置191可以被布置在有源区1-2和终止区1-3之间的过渡区1-23内。
该交叉沟槽布置191可以进一步地不仅横穿台面17、18，而且还横穿功率单元1-1的第一类型沟槽14和第二类型沟槽16中的至少一个，例如功率单元1-1的第二类型沟槽16的每一个。如根据下面的解释也将变得显而易见的，当将电位分配到沟槽电极和台面区段时，这样的中断可以允许增加的灵活性。
例如，在一个实施例中，该第一类型台面17的第一区段171和第二类型台面18的第一区段181借助于邻近交叉沟槽布置191的交叉台面区段187彼此连接；如在图11至15中指示的，可以通过半导体主体10的相应部分来形成此连接。在一个实施例中，可以例如通过去耦结构19的一部分、例如一个或多个间隔沟槽区段148、168、和/或一个或多个柱状沟槽198来中断所述连接，如将在下面更详细地解释的。
因此，在一个实施例中，该去耦结构19可以被进一步配置成使第一类型台面17(例如其第一区段171)从第二类型台面181(例如其第一区段181)去耦。下面将进一步解释实现这样的进一步去耦的可选方式。
该交叉沟槽布置191可以包括例如借助于控制电极插塞133电连接至控制端子13的所述交叉沟槽电极1911。该交叉沟槽电极1911例如与第二类型沟槽15、16的沟槽电极151、161电绝缘。因此，根据一个实施例，归因于横穿第一类型沟槽14和第二类型沟槽15、16的至少一个的交叉沟槽布置191，至少为第二类型沟槽15、16在有源区1-2内提供沟槽电极接触可能是必要的。例如，为此，对于图10中图示的实施例，还在有源区1-2中提供第二接触插塞113，而在图5A中图示的实施例的有源区1-2中不需要第二接触插塞113，因为在那里去耦结构19不横穿源极沟槽16。
返回到图10的实施例，该交叉沟槽布置191可以中断第二类型沟槽(被实施为图10中的源极沟槽16)，例如以使得该源极沟槽16的一个部分与终止区1-3一起布置并且另一部分被布置在有源区1-2内。这样的中断可以允许增加将电位分配到沟槽电极的灵活性；例如在终止区1-3内分配的电位可能不同于有源区1-2内分配的电位。例如，如在图10中图示的，相应分开的第二类型沟槽(图10中的源极沟槽16)的两个部分可在空间上从交叉沟槽布置191移位。沿着第二横向方向Y的中断距离D1可以在1μm至10μm的范围内。例如，该中断距离D1大于交叉沟槽布置191在第二横向方向Y上的宽度。如在图10中图示的，归因于中断距离D1，两个邻近第二类型台面18的第一区段181不再借助于源极沟槽16中的一个完全分离，而是接近交叉沟槽布置191合并在一起。沿着第二横向方向Y的距离D2可以存在于被中断的源极沟槽16(其存在于终止结构1-3内)的沟槽区段的末端与掺杂半导体区108(参见交叉影线区域)的末端之间，其中D2可以在0μm至10μm的范围内。例如，该源极沟槽16可以比掺杂的半导体区108更靠近交叉沟槽布置191延伸。沿着第二横向方向Y的另一距离D3可以存在于第一接触插塞111(其存在于有源区1-2内)的开始与交叉沟槽布置191之间，其中D3可以在1μm至10μm的范围内。
根据图11中图示的功率半导体器件1的实施例，每个功率单元1-1都包括第一类型台面17、第二类型台面18、处于控制沟槽和伪沟槽的形式的第一类型沟槽14和处于源极沟槽16的形式的第二类型沟槽。对于功率单元1-1中的每一个，这些部件的相邻关系可以被表述为“kGkSoGoGoS”。关于去耦结构19的实施方式，上面关于图10提供的解释可以等同地适用于图11的实施例。然而，相邻关系中的差异可以导致接近去耦结构19，第二类型台面18的第一区段181的一个与第一类型台面17的第一区段171的一个合并的事实。然而，在每个功率单元1-1中，可仍存在不与电连接至第一负载端子11的台面区段合并(例如不与有源区1-2内的第一类型台面17的一个的一个区段合并)的第二类型台面18中的一个的至少一个第一区段181。
根据图12中图示的功率半导体器件1的实施例，每个功率单元1-1都包括第一类型台面17、第二类型台面18、处于控制沟槽和伪沟槽的形式的第一类型沟槽14和处于浮置沟槽15和源极沟槽16的形式的第二类型沟槽。对于功率单元1-1中的每一个，这些部件的相邻关系可以被表述为“kGkSoFoGoGoFoS”。关于去耦结构19的实施方式，上面关于图10提供的解释可以等同地适用于图12的实施例。例如，该交叉沟槽布置191还中断源极沟槽16。对于可包括使沟槽电极151电浮置的浮置沟槽15来说，需要在有源区1-2中提供单独的接触插塞。该浮置沟槽15可以在空间上从交叉沟槽布置191移位。该源极沟槽16可以被中断以使得源极沟槽16的一个部分与终止区1-3一起布置并且另一部分被布置在有源区1-2内。例如，如在图12中图示的，相应分开的第二类型沟槽15/16的两个部分可在空间上从交叉沟槽布置191移位。如对于中断的源极沟槽16来说，沿着第二横向方向Y的相同中断距离D1可以适用于中断的浮置沟槽15并且可以在1μm至10μm的范围内。如在图12中图示的，归因于中断距离D1，两个邻近第二类型台面18的第一区段181不再借助于浮置沟槽15中的一个或源极沟槽16中的一个完全分离，而是接近交叉沟槽布置191合并在一起。
根据一个实施例，该功率半导体器件1除了去耦结构19之外还包括中断结构20，该中断结构20被布置在有源区1-2内并且沿着第二横向方向Y将至少一个台面的第一区段181(其已经借助于去耦结构19分开)分成至少第一子区段1811和至少第二子区段1812。就其结构配置来说，该中断结构20可以类似地配置为去耦结构19。例如，该中断结构20可以沿着垂直方向Z延伸至少与在横向上限制借助于去耦结构19分开的所述至少一个台面的功率单元1-1的两个沟槽(例如两个第一类型沟槽14)中的每一个一样远。例如，该中断结构20可以展现沿着垂直方向Z的在3μm至8μm的范围内的深度。进一步地，该中断结构20可以在第二横向方向Y上具有小于所述至少一个台面(其被分成第一区段181和第二区段182)在第二横向方向Y上的总延伸的5％的总延伸。例如，由此仅采用所述台面的一个小的区来实现中断结构20。现在参考图16-17中图示的实施例，该中断结构20可以包括交叉沟槽布置201，其沿着第一横向方向X延伸通过在功率单元1-1的多个沟槽的至少两个之间(例如两个第一类型沟槽14之间)的所述至少一个台面(其被分成第一区段181和第二区段182)。关于例如在图16中图示的实施例，该交叉沟槽布置201可以由绝缘材料2012组成，该绝缘材料2012在侧壁142之间延伸并且向下延伸到在横向上限制被分成所述区段181与182的台面的两个沟槽(作为一个示例的两个第一类型沟槽14)的底部145。现在关于图17中图示的实施例，该中断结构20的交叉沟槽布置201可以包括例如与功率单元1-1的沟槽电极的至少一个电连接(例如与第一类型沟槽14的沟槽电极141中的至少一个)的交叉沟槽电极2011。例如，为了实现这样的电连接，如在图17中实例性图示的，例如在一个沟槽侧上，可以本地地移除在空间上限制被分成第一区段181和第二区段182的台面的两个邻近沟槽中的至少一个的沟槽绝缘体142。在另一实施例中，可以通过在沟槽14之上延伸的连接来实现电连接。进一步地，第一接触插塞111还可以沿着第二横向方向Y从交叉沟槽布置201移位所述距离D3，其中D3可以在1至10μm的范围内。
在图13中示意性地图示这样的中断结构20的示例性用例。根据在图13中图示的功率半导体器件1的实施例，每个功率单元1-1包括第一类型台面17、第二类型台面18、处于控制沟槽和伪沟槽的形式的第一类型沟槽14和处于源极沟槽16的形式的第二类型沟槽。如在图11的实施例中，对于功率单元1-1中的每一个，这些部件的相邻关系可以被表述为“kGkSoGoGoS”。如在图13中展示的，第三接触插塞114不一定必须存在于终止结构1-3中。然而，掺杂的半导体区108可以电连接至第一负载端子11。关于去耦结构19的实施方式，上面关于图10提供的解释可以等同地适用于图13的实施例。所图示的虚线指示沿着第二横向方向Y的继续。例如，以作为去耦结构19(例如作为沿着第一横向方向X延伸并且中断每个台面17、18和第二类型沟槽16中的每一个的交叉沟槽布置201)的方式实施该中断结构20。例如，该去耦结构19和中断结构20中的每一个都包括相应的交叉沟槽电极1911和2011，其两者电连接至控制端子13(比如第一类型沟槽14的沟槽电极)。例如，该第一类型沟槽14因此不会被去耦结构19中断并且不会被中断结构20中断。由此，在有源区1-2内，可以创建由展现控制端子13的电位的封闭沟槽电极连续构造的子单元1-5，所述封闭沟槽电极由去耦结构19的交叉沟槽电极1911、中断结构20的交叉沟槽电极2011并且由两个第一类型沟槽14的两个沟槽电极来形成。例如，如在图13中图示的，借助于有源区1-2内的第二类型台面18的至少一个来使两个相邻子单元1-5彼此分开。所述至少一个第二类型台面18可以包括已经从第二区段182分开并且因此可与第一负载端子11的电位隔离的所述第一区段181。因为中断结构20还可以中断第一类型台面17，所以可能产生对应的子区段1711和1712。进一步地，该源极沟槽16可被中断结构20中断并且源极沟槽16的对应分开部分在空间上可以从中断结构20移位，如在图13中图示并且如已经关于涉及去耦结构19的图10-12解释的。
关于在图11至15中图示的所有实施例，应该指出，第二类型台面18的第一区段181的一些(或它们的子区段1811、1812)可以与接近去耦结构19和/或接近中断结构20的第一类型台面17的第一区段171(或它们的子区段1711、1712)合并，其中该第一类型台面17的第一区段171(或它们的子区段1711、1712)可以电连接至第一负载端子11。然而，根据本文中公开的所有实施例，功率半导体器件1的每个功率单元1-1可以包括借助于去耦结构19分成第一区段181和第二区段182的至少一个第二类型台面18，其中这至少一个第二类型台面18的第一区段181不与电连接至第一负载端子11的另一台面区段(例如第一类型台面17中的一个的区段)合并。例如，关于图11、13、14A和15中图示的实施例，这至少一个第二类型台面18是包括在每个功率单元1-1中的三个第二类型台面18中的中央一个。关于在图12中图示的实施例，这至少一个第二类型台面18是包括在每个功率单元1-1中的五个第二类型台面18中的中央一个。进一步地，此至少一个第二类型台面18可以在空间上由两个第一类型沟槽14(例如被实施为“伪沟槽”的两个第一类型沟槽14，例如每一个两侧都是两个第二类型台面18的两个第一类型沟槽14)来限制。进一步地，此至少一个第二类型台面18的第一区段181可以沿着第二横向方向Y在有源区1-2内延伸达至少1mm。在一个实施例中，该功率半导体器件1是具有由本文中描述的功率单元1-1的多个实施方式形成的MPT结构的IGBT，其中每个功率单元实施方式都包括沿着第二横向方向Y在有源区1-2内延伸达至少1mm的所述第一区段181中的至少一个。
现在关于图14A中图示的实施例，功率单元1-1的配置可以对应于图11中图示的实施例的配置，其中去耦结构19的设置可以不同。例如，该去耦结构19的交叉沟槽布置191包括至少一个第一交叉沟槽段191-1和至少一个第二交叉沟槽段191-2，该至少一个第二交叉沟槽段191-2沿着第一横向方向X和第二横向方向Y中的每一个在横向上从第一交叉沟槽段191-1移位。例如，沿着第二横向方向Y的移位对应于距离D4，其可以共计多于.5μm或多于1μm，例如高达10μm。进一步地，如在图14A中图示的，沿着第一横向方向X的位移可以共计基本上一个沟槽宽度。例如，借助于去耦结构19的这样的交错架构，可以促进处理去耦结构19的一个或多个步骤，例如沟槽蚀刻步骤和/或多晶硅填充步骤。进一步地，该交叉沟槽布置191可以包括所述交叉沟槽电极1911，其中该交叉沟槽电极1911可以延伸到至少一个第一交叉沟槽段191-1和至少一个第二交叉沟槽段191-2中的每一个中。该第一类型沟槽14的沟槽电极141的区段可以互连存在于交叉沟槽段191-1和191-2中的交叉沟槽电极1911的区段，其中该沟槽电极141的所述区段可以被布置在过渡区1-23内。
如在图14B中更清楚图示的，该去耦结构19可以包括间隔沟槽区段148、168(如上面关于图7进一步提出的)。该间隔沟槽区段148、168可以例如通过局部沟槽加宽来形成。例如，该沟槽加宽可以被配置并定位成使得第一类型台面17的第一区段171和第二类型台面181的第一区段181彼此电去耦。因此，可以确保该第一台面区段171、181可以展现不同的电位。例如，该第二类型台面18的第一区段181可以是电浮置的，而第一类型台面17的第一区段171可以具有与第一负载端子11基本上相同的电位。取决于接触方案，可以通过使第一类型沟槽(例如(控制(栅极)沟槽)和第二类型沟槽(例如源极沟槽)中的至少一个加宽来形成该间隔沟槽区段148、168。技术人员可以选取要将间隔沟槽区段148、168定位在哪里以及要提供多少间隔沟槽区段148、168的许多可能性；例如，可以选择间隔沟槽区段148、168的数目和(多个)位置以使得所述第一台面区段171和181彼此适当去耦。
当然，还可以将例如借助于(多个)间隔沟槽区段使所述第一台面区段171和181去耦的概念应用于相比于图14A的实施例的其他实施例。
图15中图示的实施例可以被视为图14A和图13的实施例的组合；在那里，该功率半导体器件1另外包括所述中断结构20，其中该中断结构20可以等同地配置为去耦结构19，例如通过包括至少一个第一交叉沟槽段201-1和至少一个第二交叉沟槽段201-2，该至少一个第二交叉沟槽段201-2沿着第一横向方向X和第二横向方向Y中的每一个在横向上从第一交叉沟槽段201-1移位。如已经关于图13解释的，根据一个实施例，可以采用中断结构20来在有源区1-2内限定多个子单元1-5，每个子单元1-5由电连接至控制端子13的封闭沟槽电极来构造，所述封闭沟槽电极例如由存在于去耦结构19的第一交叉沟槽段191-1中的一个和第二交叉沟槽段191-2中的一个内的、存在于三个第一类型沟槽14的区段内的、以及存在于中断结构20的第一交叉沟槽段201-1中的一个和第二交叉沟槽段201-2中的一个内的交叉沟槽电极区段来形成。如在图15中图示的，根据一个实施例，该第一接触插塞111中的每一个可展现沿着第二横向方向Y的长度D5，其中D5在2μm至1000μm的范围内。
上述实施例说明了与去耦结构19和关于第一和第二类型沟槽14、15和16以及第一和第二类型台面17、18(即功率单元1-1的可能沟槽-台面-模式配置)的相邻关系有关的一些示例。从更普遍的方面来说，实施例可以被配置成使得第二类型台面18被布置在有源区1-2中并且在空间上在每一侧上都由借助于去耦结构19从终止区1-3去耦的第一类型沟槽14中的一个来限制。另外或替代地，实施例可以被配置成使得第二类型台面18被布置在有源区1-2中并且在空间上在一侧上由第一类型沟槽14中的一个来限制并且在另一侧上由借助于去耦结构19从终止区域1-3去耦的源极沟槽16中的一个来限制。
现在更详细地参考图19A至22B，该去耦结构可以进一步包括布置在第一类型台面17和/或第二类型台面18内的一个或多个柱状沟槽198。例如，该一个或多个柱状沟槽198中的至少一个被布置在第一类型台面17的第一区段171中或第二类型台面18的第一区段181中。
例如，在一个实施例中，该第一类型台面17的第一区段171和第二类型台面18的第一区段181借助于邻近交叉沟槽布置191的所述交叉台面区段187彼此连接。例如，类似于所述间隔沟槽区段148、168，使一个或多个柱状沟槽198接近交叉台面区段187和交叉沟槽布置191定位例如以便使第一类型台面17的第一区段171从第二类型台面18的第一区段181去耦可能是合适的。
例如，如在图19A中图示的，可以将两个柱状沟槽198定位在第一类型台面17的第一区段171中，并且可以将两个柱状沟槽198定位在第二类型台面18的第一区段181中，所述第一区段171、181借助于交叉台面区段187彼此连接。因此，可以确保第一台面区段171、181可以展现不同电位。例如，第二类型台面18的第一区段181可以是电浮置的，而第一类型台面17的第一区段171可以具有与第一负载端子11基本上相同的电位。
如在图19B中图示的，该一个或多个柱状沟槽198中的每一个都可以展现比第一类沟槽14的深度和第二类型沟槽16的深度更小的深度。就横向尺度来说，在第一横向方向X和第二横向方向Y上的宽度两者可以是彼此基本上相同的(例如如在图19A中产生圆形水平横截面)或彼此稍稍不同(例如如在图22A-B中产生椭圆形横截面)。例如，在第一横向方向X和第二横向方向Y上的宽度两者可以与在第一类型台面17的第一横向方向X上的宽度基本相同。
在一个实施例中，该一个或多个柱状沟槽198中的至少一个可以包括柱状沟槽电极1981和使柱状沟槽电极1981从半导体主体10电绝缘的柱状沟槽绝缘体1982。
例如，参考图20，该柱状沟槽电极1981可以例如借助于接触插塞119电连接至第一负载端子11。在另一实施例中，如在图21中图示的，该柱状沟槽电极1981可以是电浮置的。
如在图20中图示的，该沟槽区可以包括第二导电类型的浅沟道接触区1022，其具有与沟道区102的剩余部分相比增加的掺杂剂浓度，例如增加到至少10倍。
进一步地，在台面17、18内，该漂移区100可以展现与沟槽底部145、155、165下面的漂移区100的部分相比增加的掺杂剂浓度(例如增加到至少10倍)。例如，漂移区100的延伸至台面17、18中并且展现所述增加的掺杂剂浓度的部分可以形成具有沟道区102的pn结1021并且可以被称为阻挡区103。
应该理解，还可以在本文中描述的其他实施例中实施例如如在图20中示意性且示例性图示的阻挡区103。
现在参考图22A-B，可以提供邻近一个或多个柱状沟槽198并且在相应台面内的第一导电类型的掺杂区107。例如，该掺杂区107具有比漂移区掺杂剂浓度显著更高的掺杂剂浓度，例如至少高达10倍。该掺杂区107可以被布置成邻近一个或多个柱状沟槽。例如，仅局部地提供该掺杂区107，即在定位一个或多个柱状沟槽198的位置处。例如，该掺杂区107完全水平包围一个或多个柱状沟槽198(如在图22B中图示)或者邻近一个或多个柱状沟槽198仅布置在面向(多个)交叉沟槽区段187的侧上(如在图22A中图示的)。例如，该掺杂区107在第二横向方向Y上具有不多于1μm的总延伸。例如，在垂直方向Z上，该掺杂区107的总延伸可以对应于源极区101的深度。
现在参考图23A-C，该交叉沟槽布置191可以形成具有另一沟槽(例如具有第一类型沟槽14或第二类型沟槽16)的T结(T-junction)197。如在其他图中示出的，可以沿着交叉沟槽布置191的横向延伸来形成这样的T结197中的许多，参见例如图10-15。
应该理解，该交叉沟槽布置191可以中断沟槽14、15、16中的一个或多个，或者可能仅与沟槽14、15、16中的一个或多个邻接，即不会中断该沟槽。在任一种情况下，都可以形成所述T结197。
如在图23A中图示的，该T结197可以展现与通过距离x1指示的交叉沟槽布置191和相交沟槽(例如其可以是第一类型沟槽14)相比更大的由距离x2指示的水平截面面积(局部更大的开放面积)。因此，取决于工艺流，该T结197在垂直方向Z上的深度可能比交叉沟槽布置191和相交沟槽(例如其可以是第一类型沟槽14)的深度更大。例如，如果根据图23A中图示的布局执行蚀刻加工步骤，则这样的深度变化可以出现。
例如，T结197(沿着垂直方向)的深度小于相交沟槽的深度的105％，所述深度存在于有源区1-2中。换言之，例如借助于在一个或多个沟槽锥形区段1971处，确保在T结197处(即在交叉沟槽布置191和相交沟槽之间)存在的局部沟槽深度变化小于5％。
在一个实施例中，该T结197包括一个或多个沟槽锥形区段1971。该一个或多个沟槽锥形区段1971可以被配置成减小T结197的水平截面面积。
例如，参考图23B，可以在相交沟槽14、16的侧壁144、164处(例如在沿着第二横向方向Y与交叉沟槽布置191横向重叠的部分处)形成该沟槽锥形区段1971。例如，在所述部分中，该沟槽侧壁144、164展现朝向交叉沟槽布置191指向的阶状剖面(step profile)。在另一实施例中(没有被图示)，该沟槽锥形区段1971可以展现朝向交叉沟槽布置191指向的凸出状外形。
在如图23C中示出且可以与图23B的实施例组合的另一实施例中，可以在T结197的拐角中的一个或二者处形成沟槽锥形区段1971。例如，该拐角可以是圆的或者利用阶状剖面来形成以便减小T结197的水平截面面积。
例如，该沟槽锥形区段1971(例如如在图23B-C中图示的阶梯)远离相交沟槽14、16(图23B)和/或交叉沟槽布置191(图23C)的相应侧壁延伸至少20nm、至少100nm或至少200nm。
如将从下面进一步描述的图24变得更显然的，术语T结还包括在其中交叉沟槽布置191和相交沟槽形成Y状相交的变体。例如，在图24中图示的实施例中，借助于包括交叉沟槽布置191的去耦结构19，将中心部分的左侧和右侧(包括两个第一类型台面17、相应的两个第二类型台面18)分成所述第一区段181和第二区段182。例如，第一、第二或第三类型的三个沟槽(被称为14、15、16)在横向上将两个第二类型台面18限制在有源区1-2中。在过渡区1-23内，第一、第二或第三类型的三个沟槽(被称为14、15、16)合并或分别地邻接交叉沟槽布置191。如所图示的，第一、第二或第三类型的三个沟槽(被称为14、15、16)中的两个与处于Y状形成的交叉沟槽布置相交。
进一步地，应该理解，该台面17、18和沟槽14、15、16不一定必须延伸到终止区1-3中；更确切地说，与有源区1-2中存在的沟槽-台面-模式相比，可以以不同方式来构造终止区1-3。例如，如可以在图24中看到的，该终止区1-3中的沟槽模式可能不同于有源区1-2中的沟槽模式。例如，该沟槽模式在过渡区1-23中(即在还可以定位去耦结构(例如(多个)交叉沟槽布置191)的区中)改变。
仍参考示意性且示例性图示功率半导体器件1的实施例的水平投影的区段的图24，至少由有源区1-2中的半导体主体形成的第二类型台面18的第一区段181以及至少由终止区1-3中的半导体主体10形成的第二类型台面18的第二区段182沿着第一横向方向X彼此横向移位。
例如，如在图24中图示的，该去耦结构19(例如被实施为交叉沟槽布置191)可以被布置在第二类型台面18内并且可以通过使(多个)第一区段181在第二横向方向Y上终止来将第二类型台面18分成区段181和182。例如，沿着第一横向方向X，该第一区段181在横向上不会与第二区段182重叠。例如，该第一区段181和第二区段182可以沿着第一横向方向X横向移位近似(或确切地)一个沟槽宽度(例如一个源极沟槽16的宽度)。
最终关于在图18中示意性且示例性图示的方法2，应该理解可以在各种实施例中(例如在与已经关于在前的绘图解释的功率半导体器件1的示例性实施例相对应的实施例中)实施方法2。到目前为止，它指的是上文。一般来说，方法2可以包括第一步骤21，在其中提供一种功率半导体器件，其包括：被配置成传导负载电流的有源区；围绕有源区的非有源终止区；半导体主体，其形成有源区和非有源终止区中的每一个的一部分；第一负载端子和第二负载端子，其中该有源区被配置成在第一负载端子和第二负载端子之间传导负载电流；控制端子，其被配置成接收用于控制负载电流的控制信号；以及至少一个功率单元，其具有延伸到半导体主体中并且沿着第一横向方向彼此邻近布置的多个沟槽。该多个沟槽中的每一个都包括沟槽电极。该沟槽中的每一个都具有沿着第二横向方向延伸到有源区中的条纹配置。该至少一个功率单元中的每一个的多个沟槽包括：至少一个第一类型沟槽，其沟槽电极电连接至控制端子；以及至少一个第二类型沟槽，其沟槽电极或者电连接至不同于控制端子的电位的电位或者是电浮置的。该沟槽在空间上限制多个台面。该多个台面包括电连接至有源区内的第一负载端子并且被配置成传导负载电流的至少一部分的至少一个第一类型台面，以及被配置成不传导负载电流的至少一个第二类型台面。方法2可以进一步包括第二步骤22，在其中提供去耦结构，其被布置在所述至少一个第二类型台面的至少一个内并且将至少一个第二类型台面分成至少由有源区中的半导体主体形成的第一区段和至少由终止区中的半导体主体形成的第二区段。
在上文中，解释了关于功率半导体器件以及对应处理方法的实施例。例如，这些半导体器件是基于硅(Si)的。因此，单晶半导体区或层(例如半导体主体10以及其区/区域，例如区100、101、102、109、108、181、182、171、172等等)可以是单晶Si区或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应理解的是，半导体主体10及其区/区域能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例在没有对其进行限制的情况下包括以下各项：诸如硅(Si)或锗(Ge)的基本半导体材料、诸如碳化硅(SiC)或硅锗(SiGe)的IV族化合物半导体材料、诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化砷镓铟(InGaAsP)的二元、三元或四元III-V半导体材料、以及诸如碲化镉(CdTe)和汞碲化镉(HgCdTe)的二元或三元II-VI半导体材料，举几个示例。前面提到的半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例在没有对其进行限制的情况下包括以下各项：氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)以及硅-SiGe异质结半导体材料。对于功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
空间相对术语(诸如“在……下面”、“在……以下”、“较低”、“在……之上”、“较高”等)为了容易描述而使用来解释一个元件相对于第二元件的定位。这些术语旨在除了与在附图中描绘的那些取向不同的取向之外还包括相应设备的不同取向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元件、区、区段等，并且也不旨在是限制性的。遍及该描述，相似的术语指的是相似的元件。
如本文中使用那样，术语“具有”、“含有”、“包含”、“包括”、“展现”等为开端术语，其指示所声明的元件或特征的存在，但是不排除附加的元件或特征。
考虑到应用和变化的以上范围，应理解的是，本发明并不被前述描述限制，其也不被附图限制。替代地，本发明仅被下面的权利要求和它们的法律等同物限制。

Claims (16)

1.一种功率半导体开关，包括：
第一负载端子和第二负载端子，所述功率半导体开关被配置成沿着垂直方向在第一和第二负载端子之间传导负载电流：
具有第一导电类型的漂移区的有源单元区；
边缘终止区，其具有电连接至第一负载端子的第二导电类型的阱区；和
布置在有源单元区内的多个IGBT单元，所述IGBT单元中的每个包括多个沟槽，所述沟槽沿着垂直方向延伸到漂移区中，并且横向地限制多个台面，
其中所述多个沟槽包括：
至少一个控制沟槽，其具有用于控制负载电流的控制电极；
至少一个虚拟沟槽，其具有电耦合至控制电极的虚拟电极；和
至少一个另外的沟槽，其具有另外的沟槽电极，所述至少一个另外的沟槽是另外的控制沟槽和另外的虚拟沟槽之一；
其中所述多个台面包括：
至少一个有源台面，其电连接到有源单元区内的第一负载端子并被配置成传导负载电流的至少一部分，包括在相应IGBT单元中的控制沟槽中的每个被布置成邻近不多于一个有源台面；和
至少一个非有源台面，其布置成邻近所述至少一个虚拟沟槽，并且不电连接至所述第一负载端子；和
与IGBT单元中的至少一个相关联的交叉沟槽结构，所述交叉沟槽结构将至少一个IGBT单元的至少一个控制沟槽、至少一个虚拟沟槽和至少一个另外的沟槽中的每个彼此合并，所述交叉沟槽结构沿着垂直方向与所述至少一个IGBT单元的多个沟槽至少部分地重叠。
2.根据权利要求1所述的功率半导体开关，还包括：至少一个源极沟槽，其具有与所述第一负载端子电连接的源极电极。
3.根据权利要求1所述的功率半导体开关，其中所述交叉沟槽结构将所述至少一个有源台面和所述至少一个非有源台面每个分离成所述有源单元区中的第一区段和形成在围绕有源单元区的所述边缘终止区中的第二区段。
4.根据权利要求3所述的功率半导体开关，其中所述交叉沟槽结构布置在所述有源单元区与所述边缘终止区之间的过渡区内。
5.根据权利要求3所述的功率半导体开关，其中所述至少一个有源台面的第一区段和所述至少一个非有源台面的第一区段通过与所述交叉沟槽结构相邻的交叉台面区段彼此连接。
6.根据权利要求5所述的功率半导体开关，其中所述交叉台面区段由包括所述有源单元区和所述边缘终止区的半导体主体的一部分形成。
7.根据权利要求5所述的功率半导体开关，其中所述交叉台面区段被所述交叉沟槽结构的去耦结构的一部分、和/或被一个或多个间隔沟槽区段、和/或被一个或多个柱状沟槽中断。
8.根据权利要求7所述的功率半导体开关，其中所述去耦结构将所述至少一个有源台面与所述至少一个非有源台面去耦。
9.根据权利要求3所述的功率半导体开关，其中所述交叉沟槽结构包括具有由局部沟槽加宽形成的间隔沟槽区段的去耦结构，并且其中所述局部沟槽加宽被配置和定位成使所述至少一个有源台面的第一区段和至少一个非有源台面的第一区段彼此电去耦。
10.根据权利要求3所述的功率半导体开关，其中所述至少一个非有源台面的第一区段是电浮动的，并且其中所述至少一个有源台面的第一区段具有与所述第一负载端子相同的电势。
11.根据权利要求1所述的功率半导体开关，其中所述交叉沟槽结构与所述至少一个控制沟槽和所述至少一个虚拟沟槽形成T结。
12.根据权利要求1所述的功率半导体开关，其中所述交叉沟槽结构包括绝缘材料，所述绝缘材料在所述至少一个控制沟槽和所述至少一个虚拟沟槽的侧壁之间延伸并且向下延伸至所述至少一个控制沟槽和所述至少一个虚拟沟槽的底部。
13.根据权利要求1所述的功率半导体开关，其中所述交叉沟槽布置包括交叉沟槽电极。
14.根据权利要求13所述的功率半导体开关，其中所述交叉沟槽电极电连接到所述至少一个控制沟槽的控制电极。
15.根据权利要求13所述的功率半导体开关，其中所述交叉沟槽电极与所述至少一个虚拟沟槽的虚拟电极电绝缘。
16.根据权利要求1所述的功率半导体开关，其中所述交叉沟槽结构沿着横向方向延伸穿过所述至少一个有源台面。
CN202311286810.3A 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件 Pending CN117316997A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017111595 2017-05-29
DE102017111595.1 2017-05-29
CN201810528736.4A CN108933169B (zh) 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810528736.4A Division CN108933169B (zh) 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件

Publications (1)

Publication Number Publication Date
CN117316997A true CN117316997A (zh) 2023-12-29

Family

ID=64109652

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810528736.4A Active CN108933169B (zh) 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件
CN202311286810.3A Pending CN117316997A (zh) 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810528736.4A Active CN108933169B (zh) 2017-05-29 2018-05-29 具有dV/dt可控性和交叉沟槽布置的功率半导体器件

Country Status (5)

Country Link
US (3) US10304952B2 (zh)
JP (1) JP7329907B2 (zh)
KR (1) KR102558629B1 (zh)
CN (2) CN108933169B (zh)
DE (1) DE102018112344A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018112344A1 (de) 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
CN110692140B (zh) * 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
DE102018130095B4 (de) 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
DE102019107151A1 (de) 2019-03-20 2020-09-24 Infineon Technologies Ag Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür
DE112021002151T5 (de) * 2020-07-31 2023-01-26 Rohm Co., Ltd. Sic-halbleiterbauelement
DE212021000195U1 (de) * 2020-07-31 2022-01-19 Rohm Co., Ltd. SIC-Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703138B2 (ja) * 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP5098303B2 (ja) * 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
JP2015162610A (ja) 2014-02-27 2015-09-07 株式会社東芝 半導体装置
US9231091B2 (en) 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
US9570577B2 (en) 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
DE102014113557B4 (de) * 2014-09-19 2020-06-10 Infineon Technologies Ag Halbleitervorrichtung mit variablem resistivem element
WO2017029719A1 (ja) * 2015-08-19 2017-02-23 三菱電機株式会社 半導体装置
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung

Also Published As

Publication number Publication date
KR20180130463A (ko) 2018-12-07
CN108933169B (zh) 2023-10-31
KR102558629B1 (ko) 2023-07-24
US10304952B2 (en) 2019-05-28
US11075290B2 (en) 2021-07-27
JP2019009428A (ja) 2019-01-17
DE102018112344A1 (de) 2018-11-29
JP7329907B2 (ja) 2023-08-21
US20180342605A1 (en) 2018-11-29
US11610986B2 (en) 2023-03-21
US20190273155A1 (en) 2019-09-05
US20210313460A1 (en) 2021-10-07
CN108933169A (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108933169B (zh) 具有dV/dt可控性和交叉沟槽布置的功率半导体器件
US10930772B2 (en) IGBT having a barrier region
JP2019091892A (ja) ｄＶ／ｄｔ制御性を備えたＩＧＢＴ
CN107978639B (zh) 功率半导体器件的高电压终止结构
CN106847908B (zh) 具有完全耗尽的沟道区的功率半导体晶体管
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
CN109638075B (zh) 功率半导体器件的高电压终止结构
US20190165160A1 (en) Layout for Needle Cell Trench MOSFET
CN114975618A (zh) Mos控制的功率半导体器件的台面接触和制造功率半导体器件的方法
CN107634091B (zh) 具有场电极的功率半导体器件
US11011629B2 (en) Power semiconductor switch with improved controllability
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
CN116805654A (zh) 双栅极功率半导体器件和控制双栅极功率半导体器件的方法
CN118231403A (zh) 功率半导体器件和生产功率半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination