JP7329907B2 - dV/dt可制御性およびクロストレンチ機構を有するパワー半導体デバイス - Google Patents
dV/dt可制御性およびクロストレンチ機構を有するパワー半導体デバイス Download PDFInfo
- Publication number
- JP7329907B2 JP7329907B2 JP2018100178A JP2018100178A JP7329907B2 JP 7329907 B2 JP7329907 B2 JP 7329907B2 JP 2018100178 A JP2018100178 A JP 2018100178A JP 2018100178 A JP2018100178 A JP 2018100178A JP 7329907 B2 JP7329907 B2 JP 7329907B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- type
- trenches
- mesa
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 240
- 230000007246 mechanism Effects 0.000 title claims description 8
- 238000002955 isolation Methods 0.000 claims description 64
- 230000007704 transition Effects 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 239000002800 charge carrier Substances 0.000 claims description 10
- 108091006146 Channels Proteins 0.000 description 24
- 239000002019 doping agent Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 1
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 1
- MCMSPRNYOJJPIZ-UHFFFAOYSA-N cadmium;mercury;tellurium Chemical compound [Cd]=[Te]=[Hg] MCMSPRNYOJJPIZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
G=チャネル領域102内の負荷電流を制御する制御トレンチの形態の、第1の種類のトレンチ14
D=負荷電流を制御しないダミートレンチの形態の、第1の種類のトレンチ14
S=ソーストレンチ16の形態の、第2の種類のトレンチ
F=浮遊トレンチ15の形態の、第2の種類のトレンチ
k=第1の種類のメサ17
o=第2の種類のメサ18
例示的な近傍関係 #1: kGkSoSoDoDoSoS
例示的な近傍関係 #2: kGkSoFoDoDoDoDoFoS
例示的な近傍関係 #3: kGkSoSoDoDoSoS
oGkSkGoD
1-1 パワーセル
1-2 活性領域
1-3 不活性終端構造
1-4 チップ縁部
1-5 サブセル
1-23 移行領域
10 半導体本体
11 第1の負荷端子
12 第2の負荷端子
13 制御端子
14 第1の種類のトレンチ
15 第2の種類のトレンチ
16 第2の種類のトレンチ
17 第1の種類のメサ
18 第2の種類のメサ
19 切り離し構造
20 分断構造
100 ドリフト領域
101 ソース領域
102 チャネル領域
103 バリア領域
107 ドープ領域
108 ドープ半導体領域
109 ドープ接触領域
111 第1の接触プラグ
112 絶縁層
113 第2の接触プラグ
114 第3の接触プラグ
115 ソースランナ
116 フィールド
119 接触プラグ
132 絶縁構造
133 制御電極プラグ
135 制御ランナ
141 トレンチ電極
142 トレンチ絶縁体
144 トレンチ側壁
145 トレンチ底部
148 スペーサトレンチ区分
151 トレンチ電極
152 トレンチ絶縁体
154 トレンチ側壁
155 トレンチ底部
161 トレンチ電極
162 トレンチ絶縁体
164 トレンチ側壁
165 トレンチ底部
168 スペーサトレンチ区分
171 第1の区分
172 第2の区分
175 移行部
181 第1の区分
182 第2の区分
185 第1の移行部
187 クロスメサ区分
191 クロストレンチ機構
191-1 第1のクロストレンチセグメント
191-2 第2のクロストレンチセグメント
197 T字接合部
198 柱状トレンチ
201 クロストレンチ機構
201-1 第1のクロストレンチセグメント
201-2 第2のクロストレンチセグメント
1021 pn接合
1022 チャネル接触領域
1711 小区分
1712 小区分
1811 第1の小区分
1812 第2の小区分
1911 クロストレンチ電極
1912 絶縁材料
1971 トレンチテーパ区分
1981 柱状トレンチ電極
1982 柱状トレンチ絶縁体
2011 クロストレンチ電極
2012 絶縁材料
Claims (26)
- パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)であって、前記少なくとも1つの第2の種類のメサ(18)を横方向に閉じ込める2つのトレンチ(14、16)のそれぞれのスペーサトレンチ区分(148、168)を含む、切り離し構造(19)と、
を備える、パワー半導体デバイス(1)。 - パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)と、
前記活性領域(1-2)内に配置されており、前記少なくとも1つの第2の種類のメサ(18)の前記第1の区分(181)を、前記第2の横方向(Y)に沿って、少なくとも第1の小区分(1811)に、および少なくとも第2の小区分(1812)に分離する分断構造(20)と、
を備える、パワー半導体デバイス(1)。 - パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)と、
を備え、
少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された、前記第2の種類のメサ(18)の前記第1の区分(181)、および、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された、前記第2の種類のメサ(18)の前記第2の区分(182)が、前記第1の横方向(X)に沿って互いに横方向に変位している、パワー半導体デバイス(1)。 - 前記切り離し構造(19)が、前記複数のトレンチ(14、15、16)のうちの少なくとも2つの間で前記第1の横方向(X)に沿って少なくとも1つのメサ(18)を貫いて延びるクロストレンチ機構(191)を含む、請求項1~3のいずれか一項に記載のパワー半導体デバイス(1)。
- パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)と、
を備え、
前記切り離し構造(19)が、前記複数のトレンチ(14、15、16)のうちの少なくとも2つの間で前記第1の横方向(X)に沿って少なくとも1つのメサ(18)を貫いて延びるクロストレンチ機構(191)を含み、
前記クロストレンチ機構(191)が少なくとも1つの第1のクロストレンチセグメント(191-1)および少なくとも1つの第2のクロストレンチセグメント(191-2)を含み、前記少なくとも1つの第2のクロストレンチセグメント(191-2)は前記第1の横方向(X)および前記第2の横方向(Y)の各々に沿って前記第1のクロストレンチセグメント(191-1)から横方向に変位している、パワー半導体デバイス(1)。 - パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)と、
を備え、
前記切り離し構造(19)が、前記複数のトレンチ(14、15、16)のうちの少なくとも2つの間で前記第1の横方向(X)に沿って少なくとも1つのメサ(18)を貫いて延びるクロストレンチ機構(191)を含み、
前記クロストレンチ機構(191)が交差トレンチとT字接合部(197)を形成し、前記交差トレンチは前記第1の種類のトレンチ(14)および前記第2の種類のトレンチ(16)のうちの1つであり、前記T字接合部(197)は1つ以上のトレンチテーパ区分(1971)を含む、パワー半導体デバイス(1)。 - 前記T字接合部(197)の深さが前記交差トレンチの深さの105%よりも小さく、前記深さは前記活性領域(1-2)内に存在する、請求項6に記載のパワー半導体デバイス(1)。
- パワー半導体デバイス(1)であって、
- 負荷電流を導通するように構成された活性領域(1-2)と、
- 前記活性領域(1-2)を包囲する不活性終端領域(1-3)と、
- 前記活性領域(1-2)および前記不活性終端領域(1-3)の各々の一部を形成する半導体本体(10)と、
- 第1の負荷端子(11)および第2の負荷端子(12)であって、前記活性領域(1-2)は、前記第1の負荷端子(11)と前記第2の負荷端子(12)との間において前記負荷電流を導通するように構成されている、第1の負荷端子(11)および第2の負荷端子(12)と、
- 前記負荷電流を制御するための制御信号を受信するように構成された制御端子(13)と、
- 前記半導体本体(10)内へ延び、第1の横方向(X)に沿って互いに隣接して配置された複数のトレンチ(14、15、16)を有する少なくとも1つのパワーセル(1-1)であって、
- 前記複数のトレンチ(14、15、16)の各々はトレンチ電極(141、151、161)を含み、前記トレンチ(14、15、16)の各々は、第2の横方向(Y)に沿って前記活性領域(1-2)内へ延びるストライプ状構成を有し、前記少なくとも1つのパワーセル(1-1)の各々の前記複数のトレンチ(14、15、16)は、少なくとも1つの第1の種類のトレンチ(14)であって、前記トレンチ(14)のトレンチ電極(141)は前記制御端子(13)に電気接続されている、少なくとも1つの第1の種類のトレンチ(14)、および少なくとも1つの第2の種類のトレンチ(15、16)であって、前記トレンチ(15、16)のトレンチ電極(151、161)は、前記制御端子(13)の電位と異なる電位に電気接続されているか、もしくは電気的に浮遊している、少なくとも1つの第2の種類のトレンチ(15、16)を含み、
- 前記トレンチ(14、15、16)は複数のメサ(17、18)を空間的に閉じ込め、前記複数のメサ(17、18)は、前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されており、前記負荷電流の少なくとも一部を導通するように構成された少なくとも1つの第1の種類のメサ(17)、および前記負荷電流を導通しないように構成された少なくとも1つの第2の種類のメサ(18)を含む、
少なくとも1つのパワーセル(1-1)と、
- 前記少なくとも1つの第2の種類のメサ(18)のうちの少なくとも1つの内部に配置されており、前記少なくとも1つの第2の種類のメサ(18)を、少なくとも前記活性領域(1-2)内の前記半導体本体(10)によって形成された第1の区分(181)と、少なくとも前記不活性終端領域(1-3)内の前記半導体本体(10)によって形成された第2の区分(182)とに分離する切り離し構造(19)と、
を備え、
前記切り離し構造(19)が、前記複数のトレンチ(14、15、16)のうちの少なくとも2つの間で前記第1の横方向(X)に沿って少なくとも1つのメサ(18)を貫いて延びるクロストレンチ機構(191)を含み、
前記クロストレンチ機構(191)が、前記トレンチ電極(141)のうちの少なくとも1つと電気接続されたクロストレンチ電極(1911)を含み、
前記少なくとも1つのパワーセル(1-1)の前記複数のトレンチ(14、15、16)が前記第1の種類の少なくとも2つのトレンチ(14)を含み、前記クロストレンチ電極(1911)が前記第1の種類のトレンチ電極(141)の各々と電気接続されている、パワー半導体デバイス(1)。 - 前記クロストレンチ機構(191)が前記少なくとも1つのパワーセル(1-1)の前記複数のメサ(17、18)の各々を貫いて延びる、請求項4~8のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が前記少なくとも1つの第2の種類のメサ(18)の鉛直断面内の電気絶縁を提供する、請求項1~9のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、前記少なくとも1つの第2の種類のメサ(18)の鉛直断面を満たす絶縁体(1912)を含む、請求項1~10のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、鉛直方向(Z)に沿って、少なくとも、前記少なくとも1つの第2の種類のメサ(18)を横方向に閉じ込める2つのトレンチ(14)の各々まで延びる、請求項1~11のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、前記第2の横方向(Y)の前記少なくとも1つの第2の種類のメサ(18)の総延長の5%未満の前記第2の横方向(Y)の総延長を有する、請求項1~12のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、前記第1の区分(181)を前記第2の区分(182)から電気的に切り離すように構成されている、請求項1~13のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、前記第2の種類のメサ(18)を前記第1の種類のメサ(17)から電気的に切り離すようにさらに構成されている、請求項1~14のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が、前記第1の区分(181)の鉛直断面関連オーム抵抗の少なくとも10倍の大きさの鉛直断面関連オーム抵抗を呈する、請求項1~15のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記活性領域(1-2)内において、前記少なくとも1つのメサ(18)の前記第1の負荷端子(11)と前記第1の区分(181)との間の第1の移行部(185)が、少なくとも、一方の導電型の電荷キャリアのための電気絶縁部を提供し、前記不活性終端領域(1-3)内において、前記少なくとも1つのメサ(18)の前記第2の区分(182)が前記第1の負荷端子(11)に電気接続されている、請求項1~16のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が前記少なくとも1つの第2の種類のトレンチ(15、16)を分断する、請求項1~17のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記第2の種類のトレンチが、ソーストレンチ(16)であって、前記ソーストレンチ(16)のトレンチ電極(161)は前記活性領域(1-2)内の前記第1の負荷端子(11)に電気接続されている、ソーストレンチ(16)である、請求項1~18のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記パワー半導体デバイス(1)が、マイクロパターントレンチ構造を有するIGBTである、請求項1~19のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記切り離し構造(19)が前記半導体本体(10)と異なる、請求項1~20のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記第1の種類のメサ(17)が、前記第1の横方向(X)に沿って、活性メサ部分と不活性メサ部分とに分離されている、請求項1~21のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記活性メサ部分が前記第1の種類のトレンチ(14)に隣接して配置されており、前記不活性メサ部分が前記第2の種類のトレンチ(16)に隣接して配置されている、請求項22に記載のパワー半導体デバイス(1)。
- 各パワーセル(1-1)が、一方は、前記負荷電流を制御するための制御トレンチとして実装され、他方はダミートレンチとして実装された、少なくとも2つの第1の種類のトレンチ(14)を含む、請求項1~23のいずれか一項に記載のパワー半導体デバイス(1)。
- 水平断面内において、前記複数のトレンチ(14、15、16)が前記活性領域(1-2)の少なくとも30%と横方向に重なる、請求項1~24のいずれか一項に記載のパワー半導体デバイス(1)。
- 前記不活性終端領域(1-3)内に配置されており、前記活性領域(1-2)を包囲するドープ半導体領域(108)をさらに備え、前記切り離し構造(19)が、前記ドープ半導体領域(108)から少なくとも200nmだけ前記活性領域(1-2)の方へ横方向に変位して配置されており、前記ドープ半導体領域(108)は前記第1の負荷端子(11)に電気接続されている、請求項1~25のいずれか一項に記載のパワー半導体デバイス(1)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017111595 | 2017-05-29 | ||
DE102017111595.1 | 2017-05-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019009428A JP2019009428A (ja) | 2019-01-17 |
JP7329907B2 true JP7329907B2 (ja) | 2023-08-21 |
Family
ID=64109652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018100178A Active JP7329907B2 (ja) | 2017-05-29 | 2018-05-25 | dV/dt可制御性およびクロストレンチ機構を有するパワー半導体デバイス |
Country Status (5)
Country | Link |
---|---|
US (3) | US10304952B2 (ja) |
JP (1) | JP7329907B2 (ja) |
KR (1) | KR102558629B1 (ja) |
CN (2) | CN108933169B (ja) |
DE (1) | DE102018112344A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018112344A1 (de) | 2017-05-29 | 2018-11-29 | Infineon Technologies Ag | Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung |
DE112018006404T5 (de) * | 2017-12-14 | 2020-09-03 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
DE102018130095B4 (de) * | 2018-11-28 | 2021-10-28 | Infineon Technologies Dresden GmbH & Co. KG | Halbleiterleistungsschalter mit verbesserter Steuerbarkeit |
DE102019107151A1 (de) * | 2019-03-20 | 2020-09-24 | Infineon Technologies Ag | Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür |
WO2022024813A1 (ja) * | 2020-07-31 | 2022-02-03 | ローム株式会社 | SiC半導体装置 |
DE112021002151T5 (de) * | 2020-07-31 | 2023-01-26 | Rohm Co., Ltd. | Sic-halbleiterbauelement |
JP2023044189A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社東芝 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050280078A1 (en) | 2004-06-18 | 2005-12-22 | Kabushiki Kaisha Toshiba | Insulated gate semiconductor device |
JP2007266570A (ja) | 2006-03-02 | 2007-10-11 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
US20150236143A1 (en) | 2014-02-20 | 2015-08-20 | Infineon Technologies Ag | Semiconductor Device and RC-IGBT with Zones Directly Adjoining a Rear Side Electrode |
WO2017029719A1 (ja) | 2015-08-19 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9147727B2 (en) | 2013-09-30 | 2015-09-29 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
US9337185B2 (en) * | 2013-12-19 | 2016-05-10 | Infineon Technologies Ag | Semiconductor devices |
JP2015162610A (ja) | 2014-02-27 | 2015-09-07 | 株式会社東芝 | 半導体装置 |
US9570577B2 (en) | 2014-05-12 | 2017-02-14 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas |
US9231091B2 (en) | 2014-05-12 | 2016-01-05 | Infineon Technologies Ag | Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones |
DE102014113557B4 (de) * | 2014-09-19 | 2020-06-10 | Infineon Technologies Ag | Halbleitervorrichtung mit variablem resistivem element |
DE102018112344A1 (de) * | 2017-05-29 | 2018-11-29 | Infineon Technologies Ag | Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung |
-
2018
- 2018-05-23 DE DE102018112344.2A patent/DE102018112344A1/de active Pending
- 2018-05-25 US US15/989,778 patent/US10304952B2/en active Active
- 2018-05-25 JP JP2018100178A patent/JP7329907B2/ja active Active
- 2018-05-29 KR KR1020180061031A patent/KR102558629B1/ko active IP Right Grant
- 2018-05-29 CN CN201810528736.4A patent/CN108933169B/zh active Active
- 2018-05-29 CN CN202311286810.3A patent/CN117316997A/zh active Pending
-
2019
- 2019-05-10 US US16/409,454 patent/US11075290B2/en active Active
-
2021
- 2021-06-17 US US17/350,505 patent/US11610986B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050280078A1 (en) | 2004-06-18 | 2005-12-22 | Kabushiki Kaisha Toshiba | Insulated gate semiconductor device |
JP2006005248A (ja) | 2004-06-18 | 2006-01-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
JP2007266570A (ja) | 2006-03-02 | 2007-10-11 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
US20150236143A1 (en) | 2014-02-20 | 2015-08-20 | Infineon Technologies Ag | Semiconductor Device and RC-IGBT with Zones Directly Adjoining a Rear Side Electrode |
CN104867925A (zh) | 2014-02-20 | 2015-08-26 | 英飞凌科技股份有限公司 | 半导体器件及有与背面电极直接邻接区的rc-igbt |
JP2015156489A (ja) | 2014-02-20 | 2015-08-27 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 後側の電極に直接隣接するゾーンを有する半導体素子およびrc−igbt |
WO2017029719A1 (ja) | 2015-08-19 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108933169A (zh) | 2018-12-04 |
DE102018112344A1 (de) | 2018-11-29 |
US11610986B2 (en) | 2023-03-21 |
US20180342605A1 (en) | 2018-11-29 |
KR102558629B1 (ko) | 2023-07-24 |
JP2019009428A (ja) | 2019-01-17 |
US11075290B2 (en) | 2021-07-27 |
US20190273155A1 (en) | 2019-09-05 |
CN108933169B (zh) | 2023-10-31 |
US10304952B2 (en) | 2019-05-28 |
CN117316997A (zh) | 2023-12-29 |
KR20180130463A (ko) | 2018-12-07 |
US20210313460A1 (en) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7329907B2 (ja) | dV/dt可制御性およびクロストレンチ機構を有するパワー半導体デバイス | |
KR102654978B1 (ko) | dV/dt 제어성을 가진 IGBT | |
KR102553464B1 (ko) | Dv/dt 제어 가능 igbt | |
US11682700B2 (en) | Power semiconductor device with dV/dt controllability and low gate charge | |
CN107978639B (zh) | 功率半导体器件的高电压终止结构 | |
US11398472B2 (en) | RC IGBT with an IGBT section and a diode section | |
US20180076309A1 (en) | Power semiconductor device with dv/dt controllability | |
US20190214490A1 (en) | Power Semiconductor Device with dV/dt Controllability | |
US11251275B2 (en) | Needle cell trench MOSFET | |
KR102601345B1 (ko) | 니들 셀 트렌치 mosfet | |
US11114528B2 (en) | Power transistor with dV/dt controllability and tapered mesas | |
US10868170B2 (en) | Layout for needle cell trench MOSFET | |
US11011629B2 (en) | Power semiconductor switch with improved controllability | |
US20220320287A1 (en) | Cell Design for MOS-controlled Power Semiconductor Device | |
US20240030323A1 (en) | Power Semiconductor Device and Method of Producing a Power Semiconductor Device | |
CN116805654A (zh) | 双栅极功率半导体器件和控制双栅极功率半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7329907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |