CN116805654A - 双栅极功率半导体器件和控制双栅极功率半导体器件的方法 - Google Patents

双栅极功率半导体器件和控制双栅极功率半导体器件的方法 Download PDF

Info

Publication number
CN116805654A
CN116805654A CN202310293568.6A CN202310293568A CN116805654A CN 116805654 A CN116805654 A CN 116805654A CN 202310293568 A CN202310293568 A CN 202310293568A CN 116805654 A CN116805654 A CN 116805654A
Authority
CN
China
Prior art keywords
section
control
load terminal
control electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310293568.6A
Other languages
English (en)
Inventor
R·巴伯斯克
F·普菲尔施
J·汉塞尔
K·瓦施内克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116805654A publication Critical patent/CN116805654A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了双栅极功率半导体器件和控制双栅极功率半导体器件的方法。一种功率半导体器件(1)呈现IGBT配置并且包括：半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；有源区(1‑2)，其具有第一区段(1‑21)和第二区段(1‑22)，第一区段(1‑21)和第二区段(1‑22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极、多个第一控制电极(141)在第一区段(121)中，多个第二控制电极在第一区段(121)和第二区段(1‑22)这两者中；以及在半导体本体(10)中在第一区段(1‑21)和第二区段(1‑22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)和第二控制电极(151)中的至少一个关联，其中第一控制电极(141)和第二控制电极(151)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。第一区段(1‑21)呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段(1‑22)呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。

Description

双栅极功率半导体器件和控制双栅极功率半导体器件的方法
技术领域
本说明书涉及功率半导体器件的实施例和生产功率半导体器件的方法的实施例。特别是，本说明书涉及具有IGBT配置并且是利用与被不同地配置的IGBT区域关联的两个独立的控制信号可控制的功率半导体器件，并且涉及对应的控制方法的实施例。
背景技术
现代设备在汽车、消费品和工业应用中的许多功能——诸如转换电能和驱动电马达或电机——依赖于功率半导体开关。例如，举几个例子来说，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经被用于各种应用，包括但是不限制于电源和功率转换器中的开关。
功率半导体器件通常包括半导体本体，半导体本体被配置为传导沿着器件的两个负载端子之间的负载电流路径的正向负载电流。
进一步地，在可控制的功率半导体器件(例如晶体管)的情况下，负载电流路径可以是借助于通常被称为栅极电极的绝缘电极控制的。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置于正向传导状态和阻断状态之一。
负载电流典型地借助于功率半导体器件的有源区进行传导。有源区典型地被由芯片的边缘终止的边缘终止区围绕。
为了在半导体中实现特定的开关行为和/或特定的电荷载流子分布，例如，与优化开关能量和/或饱和电压相关地，除了第一控制电极之外，还可以提供可以基于其来控制器件的第二控制电极。这样的器件典型地被称为双栅极晶体管或相应地被称为多栅极晶体管。
发明内容
提出了独立权利要求的主题。在从属权利要求中限定了示例性实施例的特征。
根据实施例，一种功率半导体器件呈现为包括以下：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中，其中第一控制电极与第二控制电极绝缘；以及在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。第一区段呈现第一按单位面积有效总反型沟道宽度比率W/A1，第二区段呈现第二按单位面积有效总反型沟道宽度比率W/A2，其中W/A1大于W/A2。
例如，W/A1达到W/A2的至少150％或W/A2的至少190％，或W/A2的至少230％。
根据实施例，一种功率半导体器件包括以下：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子与第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中，其中第一控制电极与第二控制电极绝缘；以及在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。第一区段呈现由第一控制电极引起的反型沟道的第一按单位面积有效反型沟道宽度比率W/AG11，并且第二区段呈现由第一控制电极引起的反型沟道的第二按单位面积有效反型沟道宽度比率W/AG12，其中W/AG11大于W/AG12。
例如，仅由第一控制电极引起的有效反型沟道宽度在第一区段中可以更大。例如，W/AG12可以小于W/AG11的40％，或小于W/AG11的25％，或W/AG12可以是0。例如，W/AG11可以大于W/AG12的120％，或大于W/AG12的200％。
当W/AG12为0时，在第二区段中第一控制电极不引起反型沟道。在一些实施例中，在第二区段中不存在第一控制电极。替换地，在第二区段中挨着第一控制电极的台面中缺少源极区域。
例如，第二区段中的80％到100％的控制电极是第二控制电极。
例如，每个沟道结构包括电连接到第一负载端子的半导体源极区的区段，并且其中至少基于源极区的对应的横向结构来实现W/A1和W/A2之间的差异。
根据进一步的实施例，一种功率半导体器件包括以下：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中，其中第一控制电极与第二控制电极绝缘；在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段中的80％到100％的控制电极是第二控制电极；驱动器单元，例如栅极驱动器，其被配置为通过使第一控制电极经受第一控制信号并且使第二控制电极经受第二控制信号来控制开关处理。第一控制信号被相对于第二控制信号提供有时间延迟。
例如，第一区段呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。
例如，第一区段中每单位面积的控制电极的数量G/A1比第二区段中每单位面积的控制电极的数量G/A2大至少20％、至少50％或至少80％。
例如，第一控制电极与第二控制电极电隔离。
例如，第二区段的总面积达到有源区的总面积的至少15％、至少35％或至少45％。
例如，第一区段的总面积达到有源区的未被第二区段占据的剩余总面积的至少25％、至少35％或至少51％。这些数目可以应用于例如具有附加的二极管区域的RC-IGBT。在没有二极管区域的IGBT的情况下，第一区段的总面积可以达到有源区的未被第二区段占据的剩余总面积的至少65％、至少75％或至少85％。
例如，第二区段围绕第一区段。
例如，第二区段被边缘终止区围绕，并且其中第二区段的按单位面积有效反型沟道宽度比率W/A2在朝向边缘终止区的方向上增加至少10％、至少20％或至少40％。
例如，功率半导体器件进一步包括在半导体本体中并且电连接到第二负载端子的发射极区，发射极区在第一区段和第二区段这两者中延伸，其中延伸到第二区段中的发射极区部分的平均活性掺杂剂浓度比延伸到第一区段中的发射极区部分的活性平均掺杂剂浓度大至少30％、至少100％或至少200％。
例如，第一控制电极被布置在第一控制沟槽中并且通过第一沟槽绝缘体与半导体本体绝缘；第二控制电极被布置在第二控制沟槽中并且通过第二沟槽绝缘体与半导体本体绝缘；并且半导体沟道结构被布置在半导体本体的台面中，台面至少在至少一侧上由控制沟槽横向地界定。
例如，功率半导体器件进一步包括在第一区段和第二区段这两者中的多个源极沟槽，每个源极沟槽包括电连接到第一负载端子的源极电极。
例如，第一区段中被布置在相邻的半导体沟道结构之间的源极沟槽的平均数量小于第二区段中被布置在相邻的半导体沟道结构之间的源极沟槽的平均数量。
例如，第一区段中被布置在相邻的控制沟槽之间的源极沟槽的平均数量小于第二区段中被布置在相邻的控制沟槽之间的源极沟槽的平均数量(例如，少一个源极沟槽，少两个源极沟槽或少四个源极沟槽)。
例如，在第一区段中，沿着在由第一控制电极之一控制的半导体沟道结构和由第二控制电极之一控制的相邻的半导体沟道结构之间的距离，布置有源极沟槽之一或者未布置有源极沟槽。
例如，半导体本体被形成在单个半导体芯片中。
例如，关于接通操作的所述时间延迟达到至少100ns，例如1μs，例如2μs，以例如确保在该时间框内的短路检测。例如，关于关断操作的时间延迟达到至少1μs，例如对于650V器件而言，例如到达至少1μs，对于1200V器件而言达到至少2μs，对于6500V器件而言达到至少30μs。
根据进一步的实施例，提出了一种控制功率半导体器件的方法。所述功率半导体器件包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中；在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段中的80％到100％的控制电极是第二控制电极。方法包括通过使第一控制电极经受第一控制信号并且使第二控制电极经受第二控制信号来控制开关处理，其中第一控制信号被相对于第二控制信号提供有时间延迟。
应当注意，任何反型沟道的宽度的所有限定与器件的正向传导导通状态有关。在半导体器件的导通状态下——具有额定负载电流并且其中额定导通电压被施加到所有栅极(例如，15V被施加到两个栅极)，相应的反型的宽度的限定可以应用于例如通过半导体器件的正向传导。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
各图中的部件未必是按比例的，相反重点被放在图示本发明的原理上。此外，在各图中，同样的参考标号指明对应的部件。在附图中：
图1示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图2示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图3示意性地并且示例性地图示根据至少两个实施例的功率半导体器件的有源区的竖向横截面的相应的第二区段；
图4示意性地并且示例性地图示根据至少五个实施例的功率半导体器件的有源区的竖向横截面的相应的第一区段；
图5示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段和竖向横截面的对应区段；
图6示意性地并且示例性地图示根据至少六个实施例的功率半导体器件的水平投影的相应的区段；
图7示意性地并且示例性地图示根据至少三个实施例的功率半导体器件的竖向横截面的相应的区段；
图8示意性地并且示例性地图示根据一个或多个实施例的控制功率半导体器件的方法；以及
图9示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的竖向横截面的区段。
具体实施方式
在以下详细描述中，参照随附附图，随附附图形成在此的一部分并且在附图中通过图示方式示出其中可以实践本发明的具体实施例。
在这方面，可以参照所描述的图的定向来使用诸如“顶部”、“底部”、“下方”、“前面”、“后面”、“背侧”、“前端”、“末尾”、“上方”等的方向术语。因为实施例的部件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且决不是进行限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例，并且可以作出结构或逻辑上的改变。因此，不应在限制的意义上看待以下的详细描述，并且本发明的范围由所附权利要求限定。
现在将详细参照各种实施例，在各图中图示了各种实施例的一个或多个示例。每个示例是以解释的方式提供的，并且不意味着限制本发明。例如，作为一个实施例的一部分而图示或描述的特征可以被使用在其它实施例上或者与其它实施例结合使用，以产生又一进一步的实施例。本发明旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并非是按比例的并且仅用于说明的目的。为了清楚，如果没有另外声明，则在不同的附图中相同的要素或制造步骤已经由相同的标号指明。
如在本说明书中使用的术语“水平”旨在描述实质上平行于半导体衬底或半导体结构的水平表面的定向。这可以是例如半导体晶片或管芯或芯片的表面。例如，下面提到的第一横向方向X和第二横向方向Y这两者可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如在本说明书中使用的术语“竖向”旨在描述实质上布置成垂直于水平表面、即平行于半导体晶片/芯片/管芯的表面的法线方向的定向。例如，下面提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y这两者垂直的延伸方向。延伸方向Z在此还被称为“竖向方向Z”。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，可以采用相反的掺杂关系，从而第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区、区段、区带、部分或部件之间或者在一个或多个器件的不同端子之间或者在端子或金属化或电极和半导体器件的部分或部件之间存在低欧姆电连接或低欧姆电流路径，其中“低欧姆”可以意味着相应的接触的特征本质上不受欧姆电阻影响。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体器件的两个元件之间存在直接物理连接；例如，在彼此接触的两个元件之间的过渡可以不包括进一步的中间元件等。
此外，在本说明书的上下文中，如果没有另外声明，则术语“电绝缘”是在其一般有效的理解的上下文中使用的，并且因此旨在描述两个或更多个组件被彼此分离地定位并且不存在连接这些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合和/或静电耦合(例如，在结的情况下)。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘体(例如电介质)彼此机械和电容耦合。
本说明书中描述的具体实施例涉及但是不限制于功率半导体器件，例如可以在功率转换器或电源内使用的功率半导体器件。因此，在实施例中，这样的器件可以被配置为承载要被馈送到负载的负载电流和/或相应地由功率源提供的负载电流。例如，功率半导体器件可以包括一个或多个有源功率半导体单位单元，诸如单片集成的二极管单元、单片集成的二极管单元的衍生物(例如，两个反串联连接的二极管的单片集成的单元)、单片集成的晶体管单元(例如，单片集成MOSFET或IGBT单元)和/或其衍生物。这样的二极管/晶体管单元可以被集成在功率半导体模块中。多个这样的单元可以构成布置有功率半导体器件的有源区的单元场。
术语功率半导体器件的“阻断状态”可以指代如下的状态：当半导体器件处于被配置用于阻断通过半导体器件的电流流动的状态时，同时施加有外部电压。更特别地，半导体器件可以被配置用于在施加有正向电压偏置时阻断通过半导体器件的正向电流。相比之下，半导体可以被配置用于在施加有正向电压偏置时在半导体器件的“传导状态”或“导通状态”下传导正向电流。阻断状态和传导状态之间的过渡可以是由控制电极控制的，或者更特别地，是由控制电极的电势控制的。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流承载能力的在单个芯片上的半导体器件。换句话说，这样的功率半导体器件旨在用于高电流和/或高电压，高电流典型地在安培范围内，例如达到几十或几百安培，高电压典型地在200V以上，更典型地在500V和以上，例如达到至少3500V或甚至更高，例如达到至少7kV，或甚至达到10kV或更高，这取决于相应的应用。
例如，如在本说明书中使用的术语“功率半导体器件”不针对于用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体器件。
本说明书特别是涉及体现为MOSFET、IGBT或RC-IGBT的功率半导体器件，即双极功率半导体晶体管或其衍生物。在此描述的每个功率半导体器件可以呈现IGBT配置，或呈现MOSFET配置，或呈现RC-IGBT配置。
例如，下面描述的功率半导体器件可以被实现在单个半导体芯片上，例如呈现条带单元配置(或蜂窝/针状单元配置)，并且可以被配置为在低、中和/或高电压应用中采用为功率组件。
图1图示根据一个或多个实施例的功率半导体器件1的水平投影的区段。图9图示(简化的)竖向横截面的对应的区段。功率半导体器件1呈现IGBT配置，并且包括耦合到第一负载端子11和第二负载端子12的半导体本体10。功率半导体器件1的有源区1-2具有第一区段1-21和第二区段1-22，区段1-21和1-22这两者被配置为传导在第一负载端子11和第二负载端子12之间的负载电流。
如所图示那样，半导体本体10可以被夹在第一负载端子11和第二负载端子12之间。因此，功率半导体器件1可以呈现竖向配置，根据该竖向配置，在区段1-21和1-22这两者中负载电流遵从实质上平行于竖向方向Z的路径。
包括区段1-21和1-22这两者的有源区1-2可以由边界1-20界定，在其处有源区1-2过渡到边缘终止区1-3中，边缘终止区1-3进而由芯片边缘1-4终止。
在此，术语有源区和边缘终止区是在技术人员典型地将这些术语所关联的技术背景中使用的。因此，有源区的目的主要是确保负载电流传导，而边缘终止区1-3被配置为可靠地终止有源区1-2，例如在传导状态期间和阻断状态期间的电场进程方面。
附加地参照图3和图4，功率半导体器件1进一步包括与第一负载端子11和第二负载端子12电隔离的多个第一控制电极141和多个第二控制电极151，多个第一控制电极141在第一区段121中(参照图4)，多个第二控制电极151在第一区段121和第二区段1-22这两者中(参照图3)。
在具有IGBT配置的功率半导体器件的情形下，这些控制电极典型地被称为栅极电极。可以通过例如在第一负载端子11和控制/栅极端子(未图示)之间施加电压来生成控制信号。
例如，多个第一控制电极141中的每个被电连接到至少一个第一控制端子，并且多个第二控制电极151中的每个被电连接到至少一个第二控制端子，其中至少一个第一控制端子中的每个与至少一个第二控制端子中的每个电隔离。由此，第一控制电极141可以独立于第二控制电极151而经受第一控制电压，第二控制电极151可以经受第二控制电压。例如，第一控制电压被生成为在第一控制电极141(或者相应地，(多个)第一控制端子)和第一负载端子11之间的电压，并且第二控制电压被生成为在第二控制电极151(或者相应地，(多个)第二控制端子)和第一负载端子11之间的电压。第一控制电压可以与第二控制电压不同。
功率半导体器件1进一步包括在半导体本体10中在第一区段1-21和第二区段1-22这两者中延伸的多个半导体沟道结构。多个沟道结构中的每个与第一控制电极141和第二控制电极151中的至少一个关联，其中第一控制电极141和第二控制电极151中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。每个沟道结构可以包括第一导电类型的源极区101和第二导电类型的本体区102，这两者被电连接到第一负载端子11，其中本体区102将源极区101与功率半导体器件1的漂移区100隔离，如将在下面关于图3和图4更详细地解释的那样。可以通过使相应的第一控制电极141经受第一控制电压或者相应地通过使相应的第二控制电极151经受第二控制电压来引起在相应的关联的沟道结构中的所述反型沟道。
在实施例中，第一区段1-21呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段1-22呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。例如，W/A1达到至少1.5*W/A2。进一步地，第二区段1-22中的80％到100％的控制电极141、151可以是第二控制电极151。在实施例中，沟道结构中的每个包括所述半导体源极区101的被电连接到第一负载端子11的区段，其中至少基于源极区101的对应的横向结构来实现W/A1和W/A2之间的不同。下面将更详细地解释本段落中描述的特征。
在另一实施例中，第二区段1-22中的控制电极141、151的80％到100％是第二控制电极151，并且功率半导体器件1包括(未图示的)驱动器单元，例如栅极驱动器，其被配置为通过使第一控制电极141经受第一控制信号G1并且使第二控制电极151经受第二控制信号G2来控制开关处理(参照图9)。第一控制信号G1可以包括所述第一控制电压或者是所述第一控制电压，并且第二控制信号G2可以包括所述第二控制电压或者是所述第二控制电压。在实施例中，第一控制信号G1被相对于第二控制信号G2提供有时间延迟。还在该实施例中，可以提供的是第一区段1-21呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段1-22呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。另外将在下面更详细地解释本段落中描述的特征。
上面描述的实施例包括以下认识：功率半导体器件1的有源区1-2可以被划分成一个或多个第一区段1-21和一个或多个第二区段1-22，其中这些空间上不同的区段可以被不同地配置/操作以实现功率半导体器件1的合期望的开关性质。例如，第二区段1-22可以被用于谨慎地/软性地和/或安全地在第一区段1-21和第二区段1-22这两者中开启功率半导体器件1。之后，可以在特定的时间延迟的情况下完全接通第一区段1-21，并且由于W/A1大于W/A2，第一区段1-21如“升压器”那样起作用，以降低集电极发射极电压，即在导通状态期间在第一负载端子11和第二负载端子12之间的电压。根据一些实施例，在没有足够的延迟的情况下接通第一区段1-21可能由于大的程度的W/A1而造成在对于第一负载端子11和第二负载端子12之间的短路而接通时功率半导体器件1的损坏。通过在第一区段1-21之前接通第二区段1-22，可以确保负载端子11、12不短路，不会有由于更小程度的W/A2而损坏功率半导体器件1的风险。
当功率半导体器件1应当被关断时，例如，可以例如通过如下来与(多个)第一区段1-21相比更早地关断(多个)第二区段1-22：对应地比第二控制信号更早地施加第一控制信号，使得半导体本体10中的等离子体集中在(多个)第一区段1-21内，直到(多个)第一区段1-21也被关断(参照图8)。可以通过提供为W/A1大于W/A2和/或提供为第二区段1-22中80％到100％的控制电极141、151是第二控制电极151来改进这样的处理。进一步地，可能有益的是将(多个)第一区段1-21放置在有源区1-2的中心部分中并且将第二区段1-22放置在有源区1-2的更靠近边界1-20的外周部分中。
进一步的描述的概要结构化为如下：基于图3和图4，将描述第一区段1-21和第二区段1-22的示例性配置。在下面，将提及第一区段1-21和第二区段1-22，其中应当理解的是，在提供若干个第一区段1-21或相应地提供若干个第二区段1-22的情况下，对应的解释可以同样适用于进一步的第一区段121/第二区段122。基于图5，将描述有源区1-2内第一区段1-21和第二区段1-22之间的示例性过渡。图6图示与有源区12内第一区段1-21和第二区段1-22的定位和尺寸确定有关的一些示例性变型，图7说明漂移区100和第二负载端子12(参照图9)之间的发射极区的一些示例性特征。图8图示示例性的开关处理。
根据图3和图4中图示的实施例，第一控制电极141被布置在第一控制沟槽14中并且通过相应的第一沟槽绝缘体142与半导体本体10绝缘。同样地，第二控制电极151被布置在第二控制沟槽15中并且通过相应的第二沟槽绝缘体152与半导体本体10绝缘。进一步地，半导体沟道结构被布置在半导体本体10的台面18中，台面18至少在至少一侧上由控制沟槽14、15横向地界定。如进一步图示的那样，根据这些实施例的功率半导体器件1包括在第一区段1-21和第二区段1-22这两者中的多个源极沟槽16，每个源极沟槽16包括被电连接到第一负载端子11并且通过相应的第三沟槽绝缘体163与半导体本体10绝缘的源极电极161。所述沟槽-台面模式(在图9的简化图示中未示出)被配置在前侧110处。包括沟道结构的台面18例如被经由第一接触插塞111电连接到第一负载端子11。例如在每个台面18中，接触插塞111被电连接到源极区101和本体区102这两者。除了台面18之外，沟槽-台面模式可以包括第二类型的台面19，其不包括源极区101并且可以连接到第一负载端子11(参照图3，变型A)或者不连接到第一负载端子11(参照图3，变型B)。然而，如所图示那样，第二类型的台面19也可以配备有本体区102的区段。
可选地，在本体区102和漂移区100之间，可以布置有势垒区105。势垒区105和漂移区100这两者是第一导电类型的，其中势垒区105的掺杂剂浓度与漂移区的掺杂剂浓度相比可以更大。
还简要参照图9，根据一个或多个实施例，漂移区100沿着竖向方向Z延伸，直到与电连接到第二负载端子12的所述发射极区108相接。在IGBT或RC-IGBT的情况下，发射极区108是第二导电类型的。在MOSFET的情况下，发射极区108是第一导电类型的。
第二区段1-22中的沟槽-台面模式可以是不同地配置的。例如，参照图3的变型A，台面18被布置成与第二控制沟槽15中的相应的一个相邻，使得包括在其中的第二控制电极151可以在接收到第二控制信号时在由相应的源极区101和本体区102形成的沟道结构中引起反型沟道。如所图示那样，在每两个相邻的第二控制沟槽15之间，可以布置有一个或多个源极沟槽16，其中在根据图3的变型A的示例中，在每两个相邻的第二控制沟槽之间布置有三个源极沟槽16。源极沟槽16至少部分地在横向上界定所述第二类型的台面19。如在上面解释的那样，第二类型的台面19不包括源极区101，并且其可以被连接到第一负载端子11(参照图3的变型A)或者不连接到第一负载端子11(参照图3的变型B)。
第一区段1-21中的沟槽-台面模式也可以被不同地配置并且不同于第二区段1-22中的沟槽-台面模式。例如，参照图4的变型A，与第二区段1-22相比沟槽密度可以被减小。进一步地，至少还基于包括在第一控制沟槽14中的第一控制电极141来控制第一区段1-21中的台面18中的至少一些。例如，根据变型A，每个台面18被由第一控制沟槽14中的一个和第二控制沟槽15中的一个横向地界定。每个台面18于是可以包括源极区101的两个区段，一个与第一控制沟槽14相邻并且另一个与第二控制沟槽15相邻，使得在每个台面18中可以引起两种反型沟道。在每两个相邻的台面18之间，可以布置有源极沟槽16，其横向地界定台面18之间(例如总共三个)的第二类型的台面19。现在参照变型B，形成在第一区段1-21中的沟槽-台面模式也可以被配置为使得每个台面18包括仅一个沟道结构，其由第一控制沟槽14或第二控制沟槽15控制。横向地界定台面18的其它沟槽于是可以是源极沟槽16中的相应的一个。根据变型C的配置本质上对应于变型B的配置，其中台面18的密度被通过在一些相邻的台面18之间包括进一步的源极沟槽16(三个而不是仅一个)而减小。根据变型D的配置与变型C的配置相同，其中由源极沟槽16横向地界定的第二类型的台面19未连接到第一负载端子11，这是基于相应地缺少的第一接触插塞111而图示。最后，根据变型E，第一控制沟槽14中的相应的一个和第二控制沟槽15中的相应的一个的对被未电连接到第一负载端子11的第二类型的台面19中的一个在空间上分离。包括沟道结构的每个台面18由一个源极沟槽16以及第一控制沟槽14之一或第二控制沟槽15之一在横向上界定。横向地界定若干个第二类型的台面19的若干个源极沟槽16被布置在第一控制沟槽14和第二控制沟槽15的每个对之间。
参照图6，现在将描述第一区段1-21和第二区段1-22的示例性尺寸和位置。
例如，第二区段1-22的总面积达到有源区1-2的总面积的至少15％、至少35％或至少45％。或者，第二区段1-22的总面积在第一区段1-21的总面积的50％到150％的范围内。第一区段1-21的总面积可以达到有源区1-2的未被第二区段1-22占据的剩余总面积的至少80％。第二区段1-22可以围绕第一区段1-21，如在图6的变型(A)、(C)、(D)和(E)中的每个中图示那样，或者反之亦然(参照变型(B))。各种设计是可能的。例如，可以取决于应用来选取设计。在一些情况下，对称的设计(参照变型(B)至(E))可能是适当的，在其它情况下，非对称的设计(参照变型(A))可能产生优点。如在上面解释的那样，可以提供多于一个的第二区段1-22。例如，根据变型(F)第一和第二区段1-21可以被布置成条带配置，根据变型(E)被布置成嵌套配置。变型(D)是变型(C)的修改，其中外部第二区段1-22被子区段1-221围绕，子区段1-221具有与第二区段1-22类似的设计，但是具有修改的按单位面积有效反型沟道宽度比率，例如小于或大于W/A2的按单位面积有效反型沟道宽度比率。也就是，在实施例中，第二区段1-22被边缘终止区1-3围绕，并且第二区段1-22的按单位面积有效反型沟道宽度比率W/A2在朝向边缘终止区1-3的方向上增加至少10％。
参照图5，现在将描述有源区1-2中第一区段1-21和第二区段1-22之间的示例性过渡。图5中示出的有源区的相关的部分也被标记在图2和图6(A)中，参照在这些附图中图示的虚线。图5在其上部区段中示出该部分的水平投影，并且在其下部区段中示出与上部区段中指示的线AA′对应的竖向横截面。
例如，沿着第一横向方向X，第一区段121和第二区段1-22之间的过渡是通过对应地改变沟槽-台面模式来实现的，其中关于图3和图4解释了其示例。
在此，注意的是源极区101可以是例如如在图5中图示那样在空间上结构化的。然而，在其它实施例中，源极区101跨整个半导体器件或更特别地在第一区段1-21和第二区段1-22中具有至少大致相同的浓度。但是，由于更高的有效反型沟道宽度，用于形成源极区101的按面积的注入原子数量在第一区段1-21中可以更大。另外，势垒区105可以是例如在空间上和/或基于对应的变化的掺杂剂浓度而结构化的。第一按单位面积有效总反型沟道宽度比率W/A1和第二按单位面积有效反型沟道宽度比率W/A2也可以是基于源极区101和/或势垒区105的掺杂剂浓度的对应的空间结构和/或空间分布来配置的。例如，与在第二区段1-22中相比在第一区段1-21中按面积的用于源极区101的掺杂剂的摩尔质量可以更高，例如至少高20％、至少高50％、至少高100％、或至少高200％或至少高500％。例如，在第一区段1-21中和在第二区段1-22中势垒区105的掺杂剂浓度可以相同。在另外的示例中，与在第二区段1-22中相比在第一区段1-21中势垒区105的掺杂剂浓度可以更高，例如高至少20％、高至少50％、高至少100％或高至少200％。该结构化的势垒区105可以在第一区段1-21中创建或贡献于增加的按单位有效沟道宽度比率。
对比而言，在实施例中，根据实施例，本体区102可以未被结构化而是沿着横向方向X和Y在有源区102内呈现实质上恒定的掺杂剂浓度。当然，可以在需要的地方局部地提供本体接触区(未图示)以增强与第一接触插塞111的电接触。
回到图5，由于源极区101的空间结构，如所图示那样，台面类型可以沿着第二横向方向Y变化。也就是，一个并且同一台面可以在其沿着第二横向方向Y的延伸的第一区段中充当其中可以引起反型沟道的第一类型的台面18，并且在其沿着第二横向方向Y的延伸的第二区段中充当其中不引起反型沟道的第二类型的台面19。如在图5中图示那样并且如已经在上面关于图3(B)和图4(A)、图4(D)和图4(E)解释的那样，还可以提供未被电连接到第一负载端子11的其它第二类型的台面19。
沿着第二横向方向Y，可以根据若干种可能性中的一种或多种来实现第一区段121和第二区段1-22之间的过渡。例如，可以提供(未图示的)交叉沟槽布置，其允许以与在沿着第一横向方向X的过渡处相同的方式改变在沿着第二横向方向Y的过渡处的沟槽-台面模式。如所图示那样，另一选择是不提供交叉沟槽布置(或类似的空间结构)而是通过源极区101的对应的分布来反映区段的改变。如可以在图5中看到那样，第一区段1-21中的源极区101的若干个部分未被对应地提供在第二区段1-22中；由此，与相邻的第一区段1-21中的按单位面积有效反型沟道宽度比率相比，第二区段1-22中的按单位面积有效反型沟道宽度比率减小。这就是说，可想见的是取决于如何实现第一区段1-21和第二区段1-22之间沿着第二横向方向Y的过渡，第二区段1-22的沟槽-台面模式可以沿着第一方向X略微变化。在所图示的示例中，在第一区段1-21“下方”的第二区段1-22的部分的沟槽-台面模式与第一区段1-21的沟槽-台面模式的对应物相同(但是由于更少的源极区101而仍然呈现更低的按单位面积有效反型沟道宽度比率)。因此，根据实施例，在第二区段1-22的这样的部分中，第二区段1-22可以例如包括第一控制沟槽14，其中在第二区段1-22的剩余部分中不存在第一沟槽14。
上面描述的特征可以与在第二负载端子12(参照图9)处对应地配置的发射极区108组合。进一步参照图7，在半导体本体10中提供有发射极区108并且发射极区108被电连接到第二负载端子12。发射极区108在第一区段1-21和第二区段1-22这两者中延伸(参照图7的变型(A)，对应于图6的变型(A))，其中延伸到第二区段1-22中的发射极区部分108-2的平均掺杂剂浓度大于延伸到第一区段1-21中的发射极区部分108-1的平均掺杂剂浓度。发射极区可以是第二导电类型的。发射极区部分108-1和108-2可以被配置为具有相应的在横向上均匀的掺杂剂浓度(参照图7的变型(B))或者可以均被例如基于具有交替的高掺杂和低掺杂的条带的条带配置而在横向上结构化(参照图7的变型(C))。与发射极区部分108-1和108-2被结构化与否以及如何被结构化无关地，平均活性掺杂剂浓度的差异可以是在1.5到20的范围内的因数，即发射极区部分108-2的平均掺杂剂浓度可以比发射极区部分108-1的平均掺杂剂浓度大2.5到10。在一些实施例中，可以存在由更低掺杂的发射极区108-1围绕的两个或更多个更高掺杂的发射极区部分108-2。该结构可以是例如与第一区段1-21相对地布置的。
参照图8，根据进一步的实施例，提出了控制呈现IGBT配置的功率半导体器件的方法。
所述功率半导体器件可以是根据上面关于图1至图7和图9提出的实施例配置的。例如，功率半导体器件包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中；在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段中的80％到100％的控制电极是第二控制电极。
方法包括通过使第一控制电极经受第一控制信号G1并且使第二控制电极经受第二控制信号G2来控制开关处理，其中第一控制信号被相对于第二控制信号提供有时间延迟。
在实施例中，第一控制信号G1和第二控制信号G2这两者呈现仅两个值(例如OFF(断开)值(例如为-8V或-15V)和ON(导通)值(例如为15V))中的一个。也就是，第一控制信号G1和第二控制信号G2均不需要被提供有中间值(例如为0V)。
为了接通第一区段1-21，将第一控制信号G1从其OFF值改变为其ON值。同样，为了接通第二区段1-22，将第二控制信号G2从其OFF值改变为其ON值。第一控制信号G1和第二控制信号G2的OFF值可以彼此相同，并且第一控制信号G1和第二控制信号G2的ON值也可以彼此相同。当呈现ON值时，相应的控制信号在沟道结构中引起反型沟道，由此如果功率半导体器件1被正向偏置，则允许负载电流的流动。当呈现OFF值时，相应的控制信号击穿反型沟道，由此即使功率半导体器件1被正向偏置，也引起阻止负载电流流动的阻断状态。
如在图8中图示那样，可以例如通过在相位偏移/时间延迟的情况下执行开关处理来基于第一控制信号G1和第二控制信号G2独立地控制两个区段1-21和1-22。例如，第二区段1-22在第一区段1-21之前被开关为ON和OFF。第一区段1-21所“服从”的相应的时间延迟tdelay_on和tdelay_off可以在几百纳秒的范围内，例如两者均为至少1μs，其中tdelay_on和tdelay_off可以彼此不同。
基于(多个)这样的时间延迟，首先接通G2，以使得能够进行几乎均匀地分布在整个有源区域1-2上的半导体器件1的接通。在tdelay_on期间，短路检测电路检测是否存在短路。只有在不存在短路的情况下才使G1接通，为器件提供更大的沟道宽度。这导致导通状态电压降的减小。在由G1触发关断之前，使G2关断。这减少了整个芯片中的电荷载流子等离子体。在1-22中这种效应更显著，其中没有或仅有很少的电荷载流子等离子体由14处的沟道区注入。这降低了总的关断损耗。
根据上面提出的实施例，可以在单个半导体芯片中提供具有异质IGBT配置的功率半导体器件。不同的IGBT配置可以被实现在有源区域的不同区段中并且被基于独立的控制信号单独地控制。使用通俗语言来说，两个“不同的IGBT”可以被提供在一个芯片中并且被单独地控制。这产生用于优化诸如开关行为和热分布的器件特性的高度的灵活性。
如在上面解释的那样，(多个)第一区段1-21和(多个)第二区段1-22之间的差异可以在于：
a.第一区段1-21呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段1-22呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2；以及/或者在于
b.第二区段122中80％到100％的控制电极141/151是第二控制电极151，并且第一控制信号G1被相对于第二控制信号G2提供有时间延迟。
如在上面解释的那样，可以引起反型沟道，其中器件呈现可以由第一控制电极141之一或第二控制电极151之一控制的被对应地配置的沟道结构。相应地相关的沟道结构的空间配置(特别是源极区101和本体区102的横向尺寸)以及可能影响反型沟道的其它部分(诸如势垒区105)的存在和配置在其整体上限定第一按单位面积有效总反型沟道宽度比率W/A1和第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。在上面，已经描述了可以如何实现W/A1和W/A2之间的这样的差异的许多选项，其包括：
a1)被对应地结构化的源极区101，例如与第一区段1-21相比在第二区段1-22中具有“更少”的源极区面积，参照例如关于图5的解释，或者在第一区段1-21中具有“更大”的源极区101，参照图4(A)。
a2)被对应地结构化的势垒区105。
a3)第二区段1-22中的源极沟槽密度(相对于面积)大于第一区段1-21中的源极沟槽密度，对比图4参照图3中的源极沟槽16。
a4)第二区段1-22中的第二类型台面密度(相对于面积)大于第一区段1-21中的源极沟槽密度，对比图4参照图3中的第二类型的台面19。
应当理解，上面的四种选项仅是示例性的，并且这些选项可以被分离地应用或者被彼此组合地应用。当然，这四种选项仅是示例性的，并且不排除实现W/A1和W/A2之间的差异的其它方式。
除了(多个)第一区段1-21和(多个)第二区段1-22之外，还可以在有源区1-2中提供不同的二极管区段，例如以便为器件1提供改进的反向导通(RC)性质。取决于应用，这样的不同的二极管区段可以形成有源区1-2的至少10％到40％。
在此还提出了生产功率半导体器件的方法的实施例。
根据实施例，一种生产呈现IGBT配置或MOSFET配置的功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中；以及在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。第一区段呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。
根据另一实施例，一种生产呈现IGBT配置或MOSFET配置的功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段中，多个第二控制电极在第一区段和第二区段这两者中；在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极和第二控制电极中的至少一个关联，其中第一控制电极和第二控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段中的80％到100％的控制电极是第二控制电极；驱动器单元，其被配置为通过使第一控制电极经受第一控制信号并且使第二控制电极经受第二控制信号来控制开关处理。第一控制信号被相对于第二控制信号提供有时间延迟。
上面提出的方法的进一步的实施例对应于上面提出的功率半导体器件的实施例。其在此程度上参照前述内容。
在上面解释了与诸如MOSFET、IGBT、RC IGBT及其衍生物的功率半导体器件以及对应的处理方法和控制方法有关的实施例。例如，这些功率半导体器件基于硅(Si)。因此，单晶半导体区或层——例如半导体本体及其区/区带(例如区)等——可以是单晶Si区或Si层。在其它实施例中，可以采用多晶硅或非晶硅。
然而，应当理解的是半导体本体及其区/区带可以是由适合于制造半导体器件的任何半导体材料制成的。举几个例子来说，这样的材料的示例包括但是不限制于：元素半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元的III-V族半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaP)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)；以及二元或三元的II-VI族半导体材料，诸如碲化镉(CdTe)和碲镉汞(HgCdTe)。上面提到的半导体材料也被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但是不限制于氮化铝镓(A1GaN)-氮化铝镓铟(A1GaInN)、氮化铟镓(InGaN)-氮化铝镓铟(A1GaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(A1GaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(A1GaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体开关应用而言，目前主要使用Si、SiC、GaAs和GaN材料。
为了容易描述而使用诸如“下方”、“下面”、“下部”、“上方”、和“上部”等的空间相对术语来解释一个要素相对于第二要素的定位。这些术语旨在涵盖除了与各图中描绘的那些不同的不同定向之外的相应器件的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种要素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的要素。
如在此使用的那样，术语“具有”、“包含”、“包括”、“包括有”和“呈现”等是开放式术语，其指示存在所声明的要素或特征，但是不排除附加的要素或特征。
在谨记以上的变化和应用的范围的情况下，应当理解本发明不受前述描述限制，也不受随附附图限制。相反，本发明仅受随后的权利要求及其法律等同物限制。

Claims (21)

1.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(121)中，多个第二控制电极(151)在第一区段(121)和第二区段(1-22)这两者中，其中第一控制电极(141)与第二控制电极(151)绝缘；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)和第二控制电极(151)中的至少一个关联，其中第一控制电极(141)和第二控制电极(151)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中：
ο第一区段(1-21)呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段(1-22)呈现第二按单位面积有效总反型沟道宽度比率W/A2，其中W/A1大于W/A2。
2.根据权利要求1所述的功率半导体器件(1)，其中W/A1达到至少1.5*W/A2。
3.根据权利要求1或2所述的功率半导体器件(1)，其中第二区段(1-22)中的80％到100％的控制电极(141、151)是第二控制电极(151)。
4.根据前述权利要求之一所述的功率半导体器件(1)，其中沟道结构中的每个包括被电连接到第一负载端子的半导体源极区(101)的区段，并且其中W/A1和W/A2之间的差异是至少基于源极区(101)的对应的横向结构来实现的。
5.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第一区段(1-21)中，多个第二控制电极在第一区段(1-21)和第二区段(1-22)这两者中，其中第一控制电极(141)与第二控制电极(151)绝缘；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)和第二控制电极(151)中的至少一个关联，其中第一控制电极(141)和第二控制电极(151)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段(1-22)中的80％到100％的控制电极(141，151)的是第二控制电极(151)；
-驱动器单元，其被配置为通过使第一控制电极(141)经受第一控制信号(G1)并且使第二控制电极(151)经受第二控制信号(G2)来控制开关处理，
其中：
ο第一控制信号(G1)被相对于第二控制信号(G2)提供有时间延迟。
6.根据权利要求5所述的功率半导体器件(1)，其中第一区段(1-21)呈现第一按单位面积有效总反型沟道宽度比率W/A1，并且第二区段(1-22)呈现第二按单位面积有效反型沟道宽度比率W/A2，其中W/A1大于W/A2。
7.根据前述权利要求之一所述的功率半导体器件(1)，其中第一区段(1-21)中每单位面积的控制电极(141、151)的数量G/A1大于第二区段(1-22)中每单位面积的控制电极(141、151)的数量G/A2。
8.根据前述权利要求之一所述的功率半导体器件(1)，其中第一控制电极(141)与第二控制电极(151)电隔离。
9.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)的总面积达到有源区(1-2)的总面积的至少20％。
10.根据权利要求9所述的功率半导体器件(1)，其中第一区段(1-21)的总面积达到有源区(1-2)的未被第二区段(1-22)占据的剩余总面积的至少80％。
11.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)围绕第一区段(1-21)。
12.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)被由边缘终止区(1-3)围绕，并且其中第二区段(1-22)的按单位面积有效反型沟道宽度比率W/A2在朝向边缘终止区(1-3)的方向上增加至少10％。
13.根据前述权利要求之一所述的功率半导体器件(1)，进一步包括在半导体本体(10)中并且被电连接到第二负载端子(12)的第二导电类型的发射极区(108)，发射极区(108)在第一区段(1-21)和第二区段(1-22)这两者中延伸，其中延伸到第二区段(1-22)中的发射极区部分(108-2)的平均掺杂剂浓度大于延伸到第一区段(1-21)中的发射极区部分(108-1)的平均掺杂剂浓度。
14.根据前述权利要求之一所述的功率半导体器件(1)，其中
-第一控制电极(141)被布置在第一控制沟槽(14)中并且通过相应的第一沟槽绝缘体(142)与半导体本体(10)绝缘；
-第二控制电极(151)被布置在第二控制沟槽(15)中并且通过相应的第二沟槽绝缘体(152)与半导体本体(10)绝缘；
-半导体沟道结构被布置在半导体本体(10)的台面(18)中，台面(18)至少在一侧上至少由控制沟槽(14、15)横向地界定。
15.根据权利要求14所述的功率半导体器件(1)，进一步包括在第一区段(1-21)和第二区段(1-22)这两者中的多个源极沟槽(16)，每个源极沟槽(16)包括被电连接到第一负载端子(11)的源极电极(161)。
16.根据权利要求15所述的功率半导体器件(1)，其中第一区段(1-21)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量小于第二区段(1-22)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量。
17.根据权利要求15或16所述的功率半导体器件(1)，其中在第一区段(121)中，沿着在由第一控制电极(141)之一控制的半导体沟道结构和由第二控制电极(151)之一控制的相邻的半导体沟道结构之间的距离，布置有源极沟槽(16)之一或者未布置有源极沟槽(16)。
18.根据前述权利要求5至17之一所述的功率半导体器件(1)，其中半导体本体(10)被形成在单个半导体芯片中。
19.根据前述权利要求5至18之一所述的功率半导体器件(1)，其中所述时间延迟达到至少1μs。
20.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(121)中，多个第二控制电极(151)在第一区段(121)和第二区段(1-22)这两者中，其中第一控制电极(141)与第二控制电极(151)绝缘；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)和第二控制电极(151)中的至少一个关联，其中第一控制电极(141)和第二控制电极(151)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中：
ο第一区段(1-21)呈现由第一控制电极引起的第一按单位面积有效反型沟道宽度比率W/AG11，并且第二区段(1-22)呈现由第一控制电极引起的第二按单位面积有效反型沟道宽度比率W/AG12，其中W/AG11大于W/AG12。
21.一种控制功率半导体器件(1)的方法，其中功率半导体器件(1)包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第一区段(1-21)中，多个第二控制电极在第一区段(1-21)和第二区段(1-22)这两者中，其中第一控制电极(141)与第二控制电极(151)绝缘；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)和第二控制电极(151)中的至少一个关联，其中第一控制电极(141)和第二控制电极(151)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道，其中第二区段(1-22)中的80％到100％的控制电极(141，151)是第二控制电极(151)；
所述方法包括：
-通过使第一控制电极(141)经受第一控制信号(G1)并且使第二控制电极(151)经受第二控制信号(G2)来控制开关处理，其中第一控制信号(G1)被相对于第二控制信号(G2)提供有时间延迟。
CN202310293568.6A 2022-03-24 2023-03-23 双栅极功率半导体器件和控制双栅极功率半导体器件的方法 Pending CN116805654A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022107009.3 2022-03-24
DE102022107009.3A DE102022107009A1 (de) 2022-03-24 2022-03-24 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einer dual-gateleistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
CN116805654A true CN116805654A (zh) 2023-09-26

Family

ID=87930585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310293568.6A Pending CN116805654A (zh) 2022-03-24 2023-03-23 双栅极功率半导体器件和控制双栅极功率半导体器件的方法

Country Status (3)

Country Link
US (1) US20230307531A1 (zh)
CN (1) CN116805654A (zh)
DE (1) DE102022107009A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6946219B2 (ja) 2018-03-23 2021-10-06 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE102022107009A1 (de) 2023-09-28
US20230307531A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN107564955B (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
CN107978639B (zh) 功率半导体器件的高电压终止结构
US11171202B2 (en) Power semiconductor device having fully depleted channel regions
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
CN117976703A (zh) 具有dV/dt可控性的IGBT
US20190214490A1 (en) Power Semiconductor Device with dV/dt Controllability
CN107978640B (zh) 功率半导体器件终止结构
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
CN114975618A (zh) Mos控制的功率半导体器件的台面接触和制造功率半导体器件的方法
CN116805654A (zh) 双栅极功率半导体器件和控制双栅极功率半导体器件的方法
US20230290869A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device
US20240213343A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US11011629B2 (en) Power semiconductor switch with improved controllability
US20220320287A1 (en) Cell Design for MOS-controlled Power Semiconductor Device
US20220392892A1 (en) RC IGBT and Method of Producing an RC IGBT
CN118231403A (zh) 功率半导体器件和生产功率半导体器件的方法
CN112599597A (zh) 具有结构化的阻挡区的二极管
CN114122120A (zh) 用于mos控制的功率半导体器件的台面接触

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication