CN107564955B - 具有完全耗尽的沟道区的功率半导体器件及其操作方法 - Google Patents

具有完全耗尽的沟道区的功率半导体器件及其操作方法 Download PDF

Info

Publication number
CN107564955B
CN107564955B CN201710522120.1A CN201710522120A CN107564955B CN 107564955 B CN107564955 B CN 107564955B CN 201710522120 A CN201710522120 A CN 201710522120A CN 107564955 B CN107564955 B CN 107564955B
Authority
CN
China
Prior art keywords
region
semiconductor device
control electrode
channel region
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710522120.1A
Other languages
English (en)
Other versions
CN107564955A (zh
Inventor
安东·毛德
弗朗茨-约瑟夫·尼德诺斯特海德
弗兰克·迪特尔·普菲尔施
克里斯蒂安·菲利普·桑多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107564955A publication Critical patent/CN107564955A/zh
Application granted granted Critical
Publication of CN107564955B publication Critical patent/CN107564955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种具有完全耗尽的沟道区的功率半导体器件及其操作方法。该功率半导体器件(1)包括：半导体本体(10)，其耦接至第一负载端子结构(11)和第二负载端子结构(12)并且被配置成传导负载电流(15)；第一单元(141)和第二单元(142)，每个单元被配置成用于控制负载电流(15)，并且每个单元在一侧上被电连接至第一负载端子结构(11)并且在另一侧上被电连接至半导体本体(10)的漂移区(100)；包括在第一单元(141)中的第一台面(101)，其包括第一端口区(1011)和第一沟道区(1012)；包括在第二单元(142)中的第二台面(102)，其包括第二端口区(1021)和第二沟道区(1022)。

Description

具有完全耗尽的沟道区的功率半导体器件及其操作方法
技术领域
本说明书涉及功率半导体器件的实施方式和操作功率半导体器件的方法的实施方式。具体地，本说明书涉及具有可完全耗尽至少一种导电类型的电荷载子的沟道区的功率半导体器件例如IGBT的实施方式及相应的操作方法。
背景技术
汽车、消费和工业应用中的现代装置的许多功能例如转换电能和驱动电动机或电机均依赖于半导体器件。例如，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管等已被用于各种应用——包括但不限于电源和电力转换器中的开关。
通常的目的是将半导体器件处出现的损耗保持在低水平，其中，所述损耗本质上是由导通损耗和/或切换损耗引起的。
例如，功率半导体器件包括多个MOS控制头，其中，每个控制头可以具有至少一个控制电极和源极区以及被布置成与源极区相邻的沟道区。
为了将功率半导体器件设置成可以在正向方向上传导负载电流的导通状态，控制电极可以设置有具有在第一范围内的电压的控制信号，以便引起沟道区中的负载电流路径。
为了将功率半导体器件设置成施加至半导体器件的负载端子的正向电压会被阻挡并且正向方向上的负载电流的流动被抑制的截止状态，控制电极可以设置有具有在与第一范围不同的第二范围中的电压的控制信号，以切断沟道区中的负载电流路径。然后，正向电压可以在由功率半导体器件的沟道区与漂移区之间的过渡形成的结点处引起耗尽区，其中，耗尽区也被称为“空间电荷区”并且可以主要扩展到半导体器件的漂移区中。在这种背景下，沟道区通常也被称为“本体区”，其中，所述负载电流路径例如反型沟道可以由用于将半导体器件设置成导通状态的控制信号来引起。在沟道区中没有负载电流路径的情况下，沟道区可以与漂移区一起形成阻挡结。
在导通状态下，正向电压降的下限可以由例如在IGBT的集电极侧上的n掺杂漂移区和p掺杂发射极区之间的过渡处的功率半导体器件的正向偏置二极管来确定。需要在操作中克服正向电压的此限制，从而进一步最小化导通状态下的损耗。
发明内容
根据一种实施方式，功率半导体器件包括：半导体本体，其耦接至第一负载端子结构和第二负载端子结构并且被配置成传导负载电流；第一单元和第二单元，所述第一单元和第二单元中的每个单元被配置成用于控制负载电流，并且所述第一单元和第二单元中的每个单元在一侧上被电连接至第一负载端子结构并且在另一侧上被电连接至半导体本体的漂移区，该漂移区具有第一导电类型；包括在第一单元中第一台面，该第一台面包括具有第一导电类型的并且与第一负载端子结构电连接的第一端口区以及耦接至所述漂移区的第一沟道区；包括在第二单元中的第二台面，该第二台面包括具有第二导电类型的并且与第一负载端子结构电连接的第二端口区以及耦接至漂移区的第二沟道区；第一台面和第二台面中的每一个在与相应台面中的负载电流的方向垂直的方向上被第一绝缘结构在空间上约束并且在与所述负载电流的方向垂直的方向上呈现出小于100nm的总延伸。功率半导体器件还包括第三单元，第三单元在一侧上被电连接至第二负载端子结构并且在另一侧上被电连接至漂移区。第三单元包括第三台面，该第三台面包括：第三端口区，其具有第一导电类型并且被电连接至第二负载端子结构；第三沟道区，其耦接至漂移区；以及第三控制电极，其通过第二绝缘结构与第三台面绝缘。
根据另一实施方式，提出了一种用于操作功率半导体器件的方法，其中，功率半导体器件包括：半导体本体，其耦接至第一负载端子结构和第二负载端子结构并且被配置成传导负载电流；第一单元、第二单元和第三单元，所述第一单元、第二单元和第三单元中的每个单元被配置用于控制负载电流，其中所述第一单元和第二单元中的每个单元在一侧上被电连接至第一负载端子结构并且在另一侧上被电连接至半导体本体的漂移区，并且其中所述第三单元在一侧上被电连接至第二负载端子结构并且在另一侧上被电连接至漂移区，所述漂移区具有第一导电类型；包括在第一单元(141)中的第一台面，所述第一台面包括具有第一导电类型的并且被电连接至第一负载端子结构的第一端口区以及被耦接至漂移区的第一沟道区；包括在所述第二单元中的第二台面，所述第二台面包括具有第二导电类型的并且电连接至所述第一负载端子结构的第二端口区以及被耦接至所述漂移区的第二沟道区；包括在所述第三单元中的第三台面，所述第三台面(105)包括：具有第一导电类型并且电连接至所述第二负载端子结构的第三端口区(1051)以及耦接至所述漂移区的第三沟道区；所述第一台面和所述第二台面中的每一个，在与相应台面内的负载电流的方向垂直的方向上，被第一绝缘结构在空间上约束，并且在与所述负载电流的方向垂直的方向上呈现出小于100nm的总延伸。功率半导体器件还包括：至少一个第一控制电极，所述至少一个第一控制电极被配置成在所述第一沟道区内引起反型沟道；以及至少一个第三控制电极，所述至少一个第三控制电极被配置成在第三沟道区内引起反型沟道。所述方法包括：向至少一个第一控制电极提供第一控制信号，以便在第一控制电极在所述第一沟道区内引起反型沟道的正向导通状态下操作所述功率半导体器件；以及在所述正向导通状态下，向至少一个第三控制电极提供第三控制信号，以将所述功率半导体器件从第三控制电极在所述第三沟道区内不引起反型沟道的第一正向导通模式切换至第三控制电极在所述第三沟道区内引起反型沟道的第二正向导通模式。
在阅读下面的详细描述并且查看附图的情况下，本领域技术人员将认识到附加的特征和优点。
附图说明
附图中的部件未必按比例绘制，而重点说明本发明的原理。而且，在附图中，相似的附图标记指代对应的部分，在附图中：
图1A和图1B分别示意性地示出了根据一个或更多个实施方式的功率半导体器件的水平投影的部分；
图2A和图2B分别示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图3A和图3B分别示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图4示意性地示出了根据一个或更多个实施方式的功率半导体器件的半导体本体中的电荷载子浓度的分布；
图5A示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图5B至图5C分别示意性地示出了根据一个或更多个实施方式的功率半导体器件的水平投影的部分；
图6示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图7示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图8示意性地示出了根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图9示意性地示出根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图10示意性地示出根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图11示意性地示出根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图12示意性地示出根据一个或更多个实施方式的功率半导体器件的竖直横截面的一部分；
图13示出了根据一个或更多个实施方式的示意性电路图；
图14示意性地示出根据一个或更多个实施方式的第一和第二正向导通模式下的电流和电压特征；
图15A和图15B分别示意性地示出根据一个或更多个实施方式的控制信号的切换方案；以及
图16A和图16B分别示意性地示出根据一个或更多个实施方式的控制信号的切换方案。
具体实施方式
在以下详细描述中，引用了作为该详细描述的一部分的附图并且附图以图示本发明可实践的具体实施方式的方式来示出。
在这方面，可以参照所描述的图的取向使用方向性术语，例如“顶部”、“底部”、“前方”、“在……之后”、“后面”、“前导”、“尾随”、“下方”、“上方”等。因为实施方式的部件可以被定位在多个不同的取向中，所以方向性术语用于说明的目的，而不进行限制。应当理解的是，在不脱离本发明的范围的情况下，可以利用其他实施方式并进行结构或逻辑上的改变。因此，以下详细描述不被认为是限制性的，并且本发明的范围由所附权利要求限定。
现在将详细参照各种实施方式，附图中示出了各种实施方式中的一个或更多个示例。每个示例以说明的方式提供并且不意味着对本发明的限制。例如，作为一个实施方式的一部分被示出或描述的特征可以在其他实施方式中使用或与其他实施方式一起使用以产生另一实施方式。本发明旨在包括这些修改和变化。使用特定语言来描述示例，这些特定语言不应被解释为限制所附权利要求的范围。附图没有缩放并且仅用于说明的目的。为了清楚起见，如果没有另外说明，相同的元件或制造步骤在不同的附图中用相同的附图标记来表示。
在本说明书中使用的术语“水平”可以描述基本上与半导体衬底或半导体区域(例如下面提到的半导体本体)的水平表面平行的取向。这可以是例如半导体晶片或管芯的表面。例如，下面提及的第一横向方向X和第二横向方向Y可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
本说明书中使用的术语“竖直”可以描述被布置成基本上与水平表面垂直的取向，即与半导体晶片的表面的法线方向平行的方向。例如，下面提及的延伸方向Z可以是与第一横向方向X和第二横向方向Y垂直的竖直方向Z。
然而，应当理解的是，下面描述的功率半导体器件的实施方式可以呈现出横向配置或竖直配置。在第一情况下，延伸方向Z实际上可以是横向方向而不是竖直方向，并且第一横向方向X和第二横向方向Y中的至少一个实际上可以是竖直方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替代地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，并且第二导电类型可以是n掺杂的。
此外，在本说明书中，术语“掺杂剂浓度”可以指平均掺杂剂浓度或分别指平均掺杂剂浓度或特定半导体区域或半导体区的薄层电荷载子浓度。因此，例如，特定半导体区域表现出与另一半导体区域的掺杂剂浓度相比更高或更低的某一掺杂剂浓度的表述可以指示半导体区域的各自的平均掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“在欧姆接触中”、“在电接触中”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区域、区间、区、部分或部件之间或在一个或更多个器件的不同端子之间或在半导体器件的端子或金属镀膜或电极与部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接，例如，彼此接触的两个元件之间的过渡可能不包括另外的中间元件等。
在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高载流能力的单个芯片上的半导体器件。换言之，这样的功率半导体器件被配置成用于：高负载电流，通常在安培范围内，例如高达几十或几百安培；和/或高电压，通常在5V以上或在15V以上或更高，通常为400V，并且例如高达一些1000V。
例如，在本说明书中使用的术语“功率半导体器件”不针对例如用于存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
因此，在本说明书中描述的具体实施方式涉及但不限于此的功率半导体器件(在下文中也简称为“半导体器件”或“器件”)可以在电力转换器或电源中使用，例如用于将第一电力信号转换成与第一电力信号不同的第二电力信号的功率半导体器件。例如，为此，功率半导体器件可以包括一个或更多个电力半导体单元，例如单片集成晶体管单元、单片集成二极管单元、和/或单片集成IGBT单元、和/或单片集成MOS栅极二极管(MGD)单元、和/或单片集成MOSFET单元和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可以集成在半导体芯片中，其中，许多这样的芯片可以集成在功率半导体模块例如IGBT模块中。
图1A示意性和示例性地示出了根据一种或更多种实施方式的功率半导体器件1的水平投影的部分。此外，图1B示意性和示例性地示出了根据一种或更多种其他实施方式的功率半导体器件1的水平投影的部分。在图1A和图1B二者中，水平投影可以与由第一横向方向X和第二横向方向Y限定的平面平行。半导体器件1的部件均可以沿可以与第一横向方向X和第二横向方向Y中的每个垂直的延伸方向Z来延伸。
半导体器件1可以包括有源单元场16，该有源单元场16包括以下简称为“单元”14的一个或更多个有源单元14，例如MOS(金属氧化物半导体)单元。单元14的数量例如可以在100至100000的范围内。有源单元场16可以被配置成传导总负载电流，其中，总负载电流可以大于1A、大于10A或甚至大于100A。在下文中，也将所述总负载电流简称为“负载电流”。
有源单元场16可以由半导体器件1的边缘终止区18包围。例如，边缘终止区18不包括任何有源单元。边缘终止区18可以由边缘19终止，边缘19可以例如通过从晶片切割出芯片来产生。
此外，有源单元场16或有源单元场16与边缘终止区18分别可以被配置成阻断至少20V的电压、至少100V的电压、至少400V的电压或至少1000V的电压。
如图1A示意性地示出的，单元14可以表现出条构型。因此，单元14及其可能包括的部件中的每一个可以沿第一横向方向X和第二横向方向Y(如所示出的)中的一个，沿基本整个有源单元场16来延伸，例如毗接有源单元场16和边缘终止区18之间的过渡区。例如，各个(条)单元的总横向延伸总计小于有源单元场16沿第一横向方向X和第二横向方向Y中的一个的总延伸的30％、5％或甚至1％。
在图1B示意性地示出的另一实施方式中，单元14可以表现出针构型，其沿第一横向方向X和第二横向方向Y中的每个的总横向延伸总计仅为有源单元场16沿第一横向方向X和第二横向方向Y的总横向延伸的一小部分。例如，各个针单元的总横向延伸量总计小于有源单元场16沿第一横向方向X和第二横向方向Y中的一个的总延伸的30％、5％或甚至1％。
在另一实施方式中，有源单元场16可以包括这两种类型的单元14，例如条构型的一个或更多个单元14和针构型的一个或更多个单元14。
有源单元场16和边缘终止区18二者可以至少部分地形成在器件1的接合半导体本体10内。如下面更详细说明的，半导体本体10可以被配置成载运可以例如借助于单元14控制的总负载电流。
在实施方式中，半导体器件1是双极型功率半导体器件1。因此，半导体本体10内的总负载电流可以由第一负载电流和第二负载电流来构成，其中第一负载电流通过第一导电类型的第一电荷载子来形成以及第二负载电流通过与第一导电类型互补的第二导电类型的第二电荷载子来形成。例如，第一电荷载子是电子，并且第二电荷载子是空穴。
现在参照图2A，其示意性和示例性地示出了根据一种或更多种实施方式的半导体器件1的竖直截面的部分，半导体器件1还可以包括第一负载端子结构11和第二负载端子结构12。例如，第一负载端子结构11与第二负载端子结构12分离地布置。半导体本体10可以耦接至第一负载端子结构11和第二负载端子结构12中的每一个，并且可以被配置成经由第一负载端子结构11接收总负载电流15(也称为“负载电流”)并且经由第二负载端子结构12输出总负载电流15，和/或反之亦然。
半导体器件1可以表现出竖直设置，根据该设置，例如，第一负载端子结构11被布置在半导体器件1的前侧并且第二负载端子结构12被布置在半导体器件1的背侧。在另一实施方式中，半导体器件1可以表现出横向设置，根据该设置例如第一负载端子结构11和第二负载端子结构12中的每一个被布置在半导体器件1的同一侧上。
例如，第一负载端子结构11包括第一金属化例如前侧金属化，并且第二负载端子结构12可以包括第二金属化例如背侧金属化。此外，第一负载端子结构11和第二负载端子结构12中的一个或二者可以包括扩散阻挡层。
在本说明书中，以常规方式即正电荷载子如空穴的流动方向和/或与负电荷载子如电子的流动相反的方向来表示总负载电流15的方向。总负载电流15的正向方向可以例如从第二负载端子结构12指向第一负载端子结构11。
如上面说明的，总负载电流15可以包括第一导电类型的第一负载电流151，例如电子电流，以及第二导电类型的第二负载电流152，例如空穴电流。因此，第二负载电流152的方向可以与总负载电流15的理论(常规)方向平行，而第一负载电流151的方向可以与负载电流15的方向反向平行。第一负载电流151和第二负载电流152的量的总和可以形成由半导体本体10传导的总负载电流15。
第一导电类型的第一电荷载子例如从第一负载端子结构11朝向第二负载端子结构12移动或从第二负载端子结构12朝向第一负载端子结构11移动的电子可以与互补类型(例如第二导电类型)的第二电荷载子(例如空穴)在其通过半导体本体10的路径上重新结合。例如，如图2B和图3B所示，在第一负载端子结构11附近，沿正向方向的总负载电流15可以大部分或甚至完全由电子朝向第二负载端子结构12移动的第一负载电流151组成，其中，在第二负载端子结构12附近，沿正向方向的总负载电流15可以几乎或甚至完全由空穴朝向第一负载端子结构11移动的第二负载电流152组成。电子和空穴可以在半导体本体10的内部重新结合。然而，根据一种或更多种实施方式，在半导体本体10的漂移区100内，基本上不发生或很少发生重新结合。根据实施方式，第一电荷载子类型和第二电荷载子类型的双极性寿命，即直至载流子的密度降低至其初始值的1/e≈37％的值的时间例如大于1μs、大于10μs、大于30μs或大于70μs。
此外，第一负载电流151可以由第一漂移电流例如电子漂移电流和第一扩散电流例如电子扩散电流组成。此外，第二负载电流152可以由第二漂移电流例如空穴漂移电流和第二扩散电流例如空穴扩散电流组成。
因此，在半导体器件1的导通状态下，可以通过半导体本体10传导总负载电流15，其中，在横穿使第一负载接触结构11与第二负载接触结构12分开的半导体本体10的每个截面处，总负载电流15可以包括：流经所述截面的第一负载电流151，其可以是电子电流；以及流经所述截面的第二负载电流152，其可以是空穴电流。在每个截面处，第一负载电流151和第二负载电流152的量的和可以等于总负载电流15的量，其中，所述截面可以与总负载电流15的方向垂直。例如，在导通状态期间，总负载电流15可以由第一负载电流151主导，即第一负载电流151可以比第二负载电流152基本上更大，例如，达到总负载电流15的75％以上、80％以上或者甚至90％以上。在从截止状态到导通状态的过渡期间，或从导通状态到截止状态的过渡期间即在切换期间，第二负载电流152可以代表总负载电流15的较高部分，即，第二负载电流152可以是甚至大于第一负载电流151。
为了控制总负载电流15，半导体器件1还可以包括控制端子结构13。例如，半导体器件1可以被配置成借助于控制端子结构13设置成截止状态和导通状态中的一个。
在实施方式中，为了将半导体器件1设置成可以沿正向方向传导总负载电流15的导通状态，可以向控制端子结构13提供具有在第一范围内的电压的控制信号。为了将半导体器件1设置成可以阻断正向电压并且可以避免负载电流15沿正向方向流动的截止状态，可以向控制端子结构13提供具有在与第一范围不同的第二范围内的电压的控制信号。
在实施方式中，可以通过在控制端子结构13和第一负载端子结构11之间施加电压和/或通过在控制端子结构13和第二负载端子结构12之间施加电压来提供控制信号。
例如，如图2A至图3B示意性地示出的，控制端子结构13可以至少部分地在单元14内实现。此外，单元14可以至少部分地在半导体本体10内实现。换言之，单元14可以形成半导体本体10的一部分。
在实施方式中，单元14可以包括至少一个第一单元141和至少一个第二单元142。第二单元142可以与第一单元141不同，并且与第一单元141分离地布置。
第一单元141和第二单元142中的每一个可以在一侧上被电连接至第一负载端子结构11，并且在另一侧上被电连接至半导体本体10的半导体漂移区100(在本文中也简称为“漂移区”)。因此，在实施方式中，第一单元141和第二单元142中的每一个可以在一侧的半导体本体10的漂移区和另一侧的第一负载端子结构11之间形成接口。此外，在半导体器件1的没有单元14的区域例如在所述边缘终止区18中，半导体本体10例如漂移区100可以与第一负载端子结构11绝缘。
漂移区100可以具有第一导电类型。例如，漂移区100表现出在1012cm-3至1018cm-3的范围内，例如1013cm-3至1015cm-3，例如在2*1013cm-3至2*1014cm-3的范围内的第一导电类型和/或第二导电类型的掺杂剂浓度。例如，如果半导体器件1表现出补偿结构(也被称为超结结构)，则可应用比较高的掺杂剂浓度。在该情况下，可能出现第一导电类型和第二导电类型的掺杂剂的局部高浓度。然而，当第一掺杂剂浓度和第二掺杂剂浓度在平面的漂移区100中结合时，所得到的整体掺杂剂浓度可以比第一导电类型和/或第二导电类型中的各个掺杂剂浓度的较大者显著低至少例如3倍、或5倍、或10倍。这种局部高掺杂剂浓度可支持例如在关断期间从半导体本体10排出电荷载子，并且因此可以导致降低的关断损耗和/或更快的关断。
在实施方式中，第一单元141被配置成控制第一负载电流151，并且第二单元142被配置成控制第二负载电流152。例如，第一单元141被配置成防止第二负载电流152穿过第一单元141。此外，第二单元142也可以被配置成防止例如第二负载电流152例如在半导体器件1处于导通状态的情况下穿过第二单元142。
因此，第一单元141可以是被配置成控制第一导通类型的电荷载子的单极性单元，并且第二单元142可以是被配置成控制第二导通类型的电荷载子的单极性单元。
在实施方式中，半导体器件1可以被配置成：借助于可以在第一负载端子结构11和半导体本体10的一部分例如所述漂移区100之间形成接口的第一单元141和第二单元142将由半导体本体10传导的总负载电流15分割成第一负载电流151和第二负载电流152。因此，在半导体本体10的漂移区100和第一负载端子结构11之间的总负载电流15的路径中，第一负载电流151可以例如在半导体器件1处于导通状态的情况下以及例如在半导体器件1从导通状态切换至截止状态的情况下穿过第一单元141，并且如下面更详细说明的，第二负载电流152可以穿过第二单元142。
将参照图3A和图3B说明单元14的示例方面。
图3A和图3B示意性和示例性地示出了根据一种或更多种实施方式的半导体器件1的竖直截面的部分。根据图3A至图3B的实施方式的半导体器件1的总体配置可以与根据图1A、图1B、图2A和图2B的实施方式的半导体器件1的总体配置相同或类似。因此，如果没有另外说明，上面针对图1A至图2B的说明同样适用于图3A和图3B的实施方式。
在实施方式中，向控制端子结构13提供的控制信号包括第一控制信号和第二控制信号。第一控制信号可以被提供用于控制第一单元141，并且第二控制信号可以被提供用于控制第二单元142。在实施方式中，第一控制信号与第二控制信号相同。在另一实施方式中，第一控制信号与第二控制信号不同。可以例如通过被配置成生成第一控制信号和第二控制信号的驱动器(未示出)从半导体器件1的外部提供控制信号。在另一实施方式中，可以通过内部信号或通过半导体器件1的内部电势来生成或提供第一控制信号和第二控制信号中的一个或二者。
此外，控制端子结构13可以包括一个或更多个第一控制电极131和/或一个或更多个第二控制电极132。
第一单元141可以包括可以被配置成接收第一控制信号的第一控制电极131中的一个或更多个。第一控制电极131可以借助于绝缘结构133与半导体本体10绝缘。
第二单元142可以包括可以被配置成接收第二控制信号的第二控制电极132中的一个或更多个。第二控制电极132也可以借助于绝缘结构133与半导体本体10绝缘。
一个或更多个第一控制电极131的材料和尺寸可以与一个或更多个第二控制电极132的材料和尺寸相同，或者与一个或更多个第二控制电极132的材料和尺寸不同。
此外，在这一点上，应当理解，与图3A、图3B、图5A和图6的示例示意性图示相比，也可以根据一种或更多种实施方式将控制电极131和控制电极132布置成彼此接触，从而形成用于控制第一单元141和第二单元142中的每一个的单片控制电极。换言之，在实施方式中，控制电极131和控制电极132可以是一个联合控制电极的各个部分。
因此，绝缘结构133可以容纳第一控制电极131和第二控制电极132中的每一个。此外，第一控制电极131和第二控制电极132中的一个、多个或每一个可以与第一负载端子结构11电绝缘。
在实施方式中，第一单元141包括至少部分地实现作为半导体本体10的一部分的第一台面101。此外，第二单元142可以包括至少部分地实现作为半导体本体10的一部分的第二台面102。例如，第一台面101和第二台面102中的每一个电连接至第一负载端子结构11。第二台面102可以与第一台面101不同，并且与第一台面101分离地布置。
第一台面101和第二台面102可以由绝缘结构133在空间上限制。将参照图5来公开台面101和台面102及其部件的空间尺寸的示例性规格。同时，绝缘结构133可以容纳第一控制电极131和第二控制电极132。
第一台面101可以包括第一端口区1011，第一端口区1011电连接至第一负载端子结构11。第一端口区1011可以是第一半导体端口区。例如，第一端口区1011具有例如掺杂剂浓度在1019cm-3至1022cm-3的范围内(例如1020cm-3至5*1021cm-3)的第一导电类型。例如，第一端口区1011是n+区域。因此，第一端口区1011的掺杂剂浓度可以比漂移区100的掺杂剂浓度大至少两个数量级(对应于100倍)。在实施方式中，第一端口区1011是额外被硅化的掺杂半导体区。例如，在第一端口区1011中提供硅化物。此外，这样的硅化第一端口区1011可以表现出沿着延伸方向Z的与所述第一控制电极131共同的延伸范围。例如，也可以将这样的硅化第一端口区1011称作“金属源”。在从硅化第一端口区1011至第一台面101的第一沟道区1012(在下面将更详细地说明)的过渡处，可能存在掺杂尖峰例如n+掺杂尖峰。
此外，第二台面102可以包括第二端口区1021，第二端口区1021电连接至第一负载端子结构11。第二端口区1021可以是第二半导体端口区。例如，第二端口区1021具有例如掺杂剂浓度在1018cm-3至1022cm-3的范围内(例如1019cm-3至1021cm-3)的第二导电类型。例如，第二端口区1021是p+区域。因此，第二端口区1021的掺杂剂浓度可以比漂移区100的掺杂剂浓度大至少两个数量级。在实施方式中，第二端口区1021是另外被硅化的掺杂半导体区。例如，在第二端口区1021中提供硅化物。此外，这样的硅化第二端口区1021可以表现出沿着延伸方向Z的与所述第二控制电极132共同的延伸范围。在从硅化第二端口区1021至第二台面102的第二沟道区1022(下面将更详细地说明)的过渡处，可能存在掺杂尖峰，例如p+掺杂尖峰。
第一台面101还可以包括第一沟道区1012，该第一沟道区1012与第一端口区1011接触。第一沟道区1012可以是第一半导体沟道区。例如，第一沟道区1012具有例如掺杂剂浓度在高至1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围中的第二导电类型。例如，第一沟道区1012是p区域或p-区域。在另一实施方式中，第一沟道区1012具有例如掺杂剂浓度在高至1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围中的第一导电类型。
例如，第一沟道区1012还可以耦接至半导体漂移区100，例如第一沟道区1012可以与漂移区100接触，或者可以借助于下面将更详细地阐述的平坦区(图2A至图3B未示出)耦接至漂移区100。
在实施方式中，第一沟道区1012可以使第一端口区1011与半导体漂移区100绝缘。此外，第一沟道区1012可以是电浮置区(electrically floating region)。例如，第一沟道区1012不与第一负载端子结构11接触而是借助于第一端口区1011与其分开。
第二台面102还可以包括第二沟道区1022，该第二沟道区1022与第二端口区1021接触。第二沟道区1022可以是第二半导体沟道区。例如，第二沟道区1022具有例如掺杂剂浓度在高至1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围中的第二导电类型。例如，第二沟道区1022是p区域。在另一实施方式中，第二沟道区1022具有例如掺杂剂浓度在高至1019cm-3的范围内，例如1011cm-3至1018cm-3，例如1014cm-3至1018cm-3的范围中的第一导电类型。
例如，第二沟道区1022还可以耦接至半导体漂移区100，例如，第二沟道区1022可以与漂移区100接触或者可以借助于下文更详细说明的另一平坦区(图2A至图3B中未示出)耦接至漂移区100。
此外，第二沟道区1022可以将第二端口区1021与半导体漂移区100隔离。此外，第二沟道区1022可以是电浮置区。例如，第二沟道区1022与第一负载端子结构11不接触但是借助于第二端口区1021而与第一负载端子结构11分离。在另一示例中，第二沟道区1022可以具有与第二端口区1021相同的导电类型，并且通过将第二控制电极132的材料的合适的功函数(work function)或合适的电势施加至第二控制电极132来使第二沟道区1022仅暂时地处于绝缘状态或浮置状态。
因此，相比于常规的IGBT配置，在功率半导体器件1的实施方式中，至少第一沟道区1012没有被电连接至在有源单元场16内的第一负载端子结构11，而是被电浮置。例如，第一台面101仅仅借助于第一端口区1011被耦接至第一负载端子结构。另外地或替代地，第二沟道区1022没有被电连接至在有源单元场16内的第一负载端子结构11，而是被电浮置。例如，第二台面102仅仅借助于第二端口区1021来耦接至第一负载端子结构。
第一台面101可以是第一半导体台面而第二台面102可以是第二半导体台面。在另一实施方式中，第一端口区1011和第二端口区1021中的一个或每个可以包括金属。
例如，第一端口区1011总计为第一台面101的总体积的一定部分，例如在高达75％的范围内，例如10％至75％，例如在20％至50％的范围中。第一沟道区1012可以总计为第一台面101的总体积的另一部分，例如在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围中。
第二端口区1021可以总计为第二台面102的总体积的一定部分，例如，在高达75％的范围内，例如10％至75％，例如在20％至50％的范围中。第二沟道区1022可以总计为第二台面102的总体积的另一部分，例如在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围中。
在实施方式中，包括第一台面101的第一单元141被配置成在半导体器件1的导通状态下完全耗尽具有第二导电类型的移动电荷载子的第一沟道区1012。
此外，包括第二台面102的第二单元142可以被配置成在半导体器件1的导通状态下完全耗尽具有第二导电类型的移动电荷载子的第二沟道区1022。
在导通状态下，如图3B示例性地示出的，半导体器件1可以被配置成将总负载电流15的路径分裂成至少两个分离的路径，至少两个分离的路径中的第一路径被第一负载电流151采用并且横穿包括完全耗尽第二导电类型的移动电荷载子的第一沟道区1012的第一台面101；以及至少两个分离的路径中的第二路径被第二负载电流152采用而且既不横穿包括可以完全耗尽第二导电类型的移动电荷载子的第一沟道区1012的第二台面102，也不横穿包括还可以完全耗尽第二导电类型的移动电荷载子的第一沟道区1012的第一台面101。相反，第二单元142可以被配置成阻断通过第二台面102的第二负载电流152的流动，从而避免在半导体器件1的导通状态期间第二导电类型的移动电荷载子离开半导体本体10。换言之，在导通状态期间，在根据一个实施方式的第一台面101和第二台面102中的每个内的第二负载电流152的大小可以基本上总计为零。根据另一实施方式，高达30％或高达20％或高达10％的负载电流的一定部分可以被第二负载电流152传导，其可以横穿第一台面101和第二台面102中至少之一。
在下文中，术语“完全耗尽的沟道区”是为了描述完全耗尽第二导电类型的移动电荷载子的沟道区，其中，第一导电类型的移动电荷载子可以仍然在很大程度上存在于完全耗尽的沟道区中。相同的定义适用于术语“可完全耗尽的沟道区”。
例如，完全耗尽的第一沟道区1012不包括第二导电类型的任何移动电荷载子或者至少没有第二导电类型的移动电荷载子密度在泄露电流水平之上。此外，在实施方式中，完全耗尽的第二沟道区1022不包括第二导电类型的任何移动电荷载子或者至少没有第二导电类型的移动电荷载子密度在泄露电流水平之上。
因此，根据实施方式，在半导体器件1的导通状态下，沟道区1012和1022是完全耗尽区。
例如，沟道区1012和1022被完全耗尽。这可以通过例如针对控制电极131和132选择导致控制电极131、132的功函数的材料来获得，所述控制电极131、132的功函数可以与沟道区1012和/或1022的功函数不同。附加地或替选地，这可以通过将控制电极131和132相对于例如第一负载端子结构11的电势设置为合适的电势来获得。因此，在实施方式中，完全耗尽沟道区1012、1022可以由于在一侧上的控制电极131、132中的一者或两者的一个或更多个功函数与在另一侧上的沟道区1012、1022中的一者或两者的一个或更多个功函数之间的差异以及由于将控制电极131、132中的一者或两者设置为定义的电势而获得。
例如，如果例如通过在一侧上的控制电极131和132中的每个与在另一侧上的第一负载端子结构11之间施加在所述第一范围内的电压(例如控制电极131和132中的每个的电势可以大于第一负载端子结构11的电势)来将半导体器件1设置到导通状态，则沟道区1012和1022可以变成完全耗尽第二导电类型的移动电荷载子。然后，在第一沟道区1012中，与没有施加正电压的状态相比，可能存在显著较少的第二导电类型的移动电荷载子，例如，空穴。并且，然后，在第二沟道区1022中，也可以存在显著较少的第二导电类型的移动电荷载子，例如，空穴。例如，表述“显著较少的移动电荷载子”是为了在本说明书中描述相应的导电类型的移动电荷载子的量小于另一导电类型的移动电荷载子的10％。
根据实施方式，如果在第一控制电极131与第一负载端子结构11之间施加的电压在所述第一范围内例如-在3V至+3V的范围内，则半导体器件1被配置成完全耗尽具有第二导电类型的电荷载子的第一沟道区1012。根据另一实施方式，如果在第一控制电极131与第一负载端子结构11之间施加的电场在第一范围内例如在-10MV/cm至+10MV/cm的范围内或者在-6MV/cm至+6MV/cm的范围内或者在-4MV/cm至+4MV/cm的范围内，则半导体器件1被配置成完全耗尽第一沟道区1012。这同样可以有利地应用于第二沟道区1022。
例如，在半导体器件1的截止状态下，仅第二负载电流152的电流路径存在于沟道区1012和1022中至少之一中，例如，仅存在于沟道1022中，因此使得最后的泄露电流能够通过。如上所述，在半导体器件1的负载端子结构11和12之间施加的正向电压可以在到漂移区100的过渡处所形成的结处引起空间电荷区。
为了将半导体器件1从导通状态切换至截止状态，可以将在不同于第一范围的第二范围内的电压施加在第一控制电极131与第一负载端子结构11之间以切断第一沟道区1012中的负载电流路径。例如，如果在要被切断的第一沟道区1012中的负载电流路径是电子电流路径，则第二范围可以是从0V至特定负电压值的范围。因此，如果在要被切断的第一沟道区1012中的负载电流路径是空穴电流路径，则第二范围可以是从0V至特定正电压值的范围。也可以将在第二范围中的同一电压或另一电压或再一电压施加在第二控制电极132与第一负载端子结构11之间。然后，在第二沟道区1022中可以引起第二导电类型的移动电荷载子的累积沟道。此外，在实施方式中，第二沟道区1022未被耗尽，但是由于第二导电类型的掺杂物而形成朝向第一负载端子结构11的导电连接。例如，累积沟道可以有利于第二导电类型的第二电荷载子移动出半导体本体10到达第一负载端子结构11。这可以有助于在半导体器件1的关断期间在半导体本体10中的总电荷载子浓度的快速降低。
如上所述，为了将半导体器件1从截止状态切换至导通状态，可以将第一范围内的电压施加在第一控制电极131与第一负载端子结构11之间。然后，可以例如通过形成反型沟道来在第一沟道区1012中引起针对第一导电类型的移动电荷载子的电流路径。反型沟道可以沿延伸方向Z延伸遍及整个第一沟道区1012。在变体中，反型沟道还可以沿第一横向方向X和/或第二横向方向Y延伸遍及整个第一沟道区1012。同时，第一沟道区1012可以由于所述电压在所述第一范围内而变成完全耗尽第二导电类型的移动电荷载子，使得第二导电性的移动电荷载子流过在半导体本体10与第一负载端子结构11之间的第一沟道区1012被禁止。还可以将第一范围中的同一电压或另一电压或又一电压施加在第二控制电极132与第二负载端子结构11之间。然后，第二沟道区1022可以变成完全耗尽第二导电类型的移动电荷载子，使得第二导电性的移动电荷载子流过在半导体本体10与第一负载端子结构11之间的第二沟道区1022被减小或禁止。
半导体本体10还可以包括电连接至第二负载端子结构12并且耦接至漂移区100的另一端口区103。另一端口区103可以是另一半导体端口区。例如，另一端口区103包括具有第二导电类型的第一发射极和/或具有第一导电类型的第二发射极，例如，所谓的n不足(如果第一导电类型为n)，以实现半导体器件1的反向导电性。此外，另一端口区103可以包括也称为场截止区的缓冲区，其可以包括例如导电类型与例如第一导电类型的漂移区100相同的掺杂物，但是掺杂剂浓度与漂移区100的掺杂剂浓度相比较高。然而，由于另一端口区103的这些示例性配置通常对于本领域技术人员是已知的，因此，图3中未示出第一发射极、第二发射极和缓冲区，并且本文也不进行更详细的说明。另外，应当理解，本公开的一些方面涉及半导体本体10的靠近第二负载端子12的部分的特定配置的实施方式。
如以上已说明的那样，半导体本体10可以被配置成在所述负载端子结构11与12之间沿正向方向传导总负载电流15。为此，第一控制电极131可以被配置成响应于接收到所述第一控制信号而引起用于传导第一沟道区1012内的第一负载电流151的反型沟道。例如，响应于接收到第一控制信号，半导体器件1可以被配置成关于第二导电类型的移动电荷载子完全耗尽第一沟道区1012。因此，响应于接收到第二控制信号，半导体器件1还可以被配置成关于第二导电类型的移动电荷载子完全耗尽第二沟道区1022。
根据实施方式，第一负载端子结构11包括源极端子(也称为“发射极端子”)而第二负载端子结构12包括漏极端子(也称为“集电极端子”)以及控制端子结构13包括栅极端子。因此，第一台面101的第一端口区1011可以构成源极区例如半导体源极区。
例如，为了将半导体器件1设置为导通状态，可以向第一控制电极131提供具有第一范围内的电压的第一控制信号以在第一沟道区1012内引起反型沟道，其中在该导通状态期间，负载端子结构11、12之间的总负载电流15可以沿正向传导。例如，将电压施加在第一控制电极131与第一负载端子结构11之间。在实施方式中，如果所施加的电压在第一范围内，则第一控制电极131的电势大于第一负载端子结构11的电势。
为了将半导体器件1设置为截止状态，可以向第一控制电极131提供具有在不同于第一范围的第二范围内的电压的控制信号以例如在第一沟道区1012与漂移区100之间的过渡处引起耗尽区，其中在所述截止状态中，可以阻断沿正向施加在第二负载端子结构12与第一负载端子结构11之间的电压并且阻止负载电流15沿正向的流动。例如，将电压施加在第一负载端子结构11与第一控制电极131之间。在实施方式中，如果所施加的电压在第二范围内，则第一控制电极131的电势等于或低于第一负载端子结构11的电势。
例如，可以采用如图1A至图3B中的每个中示意性地所示的结构以形成IGBT、RC-IGBT、MOSFET等中的一个或更多个器件单元。在实施方式中，半导体器件1是IGBT、RC-IGBT、MOSFET中之一。
根据前述，半导体器件1的操作和配置的实施方式可以被总结为如下。半导体器件1可以被配置成通过提供具有在所述第一范围内的电压的控制信号而被设置到导通状态。响应于接收到这样的控制信号，第一单元141可以被配置成在第一沟道区1012内引起反型沟道使得第一导电类型的第一电荷载子的第一负载电流151可以横穿第一台面101。同时，第一单元141可以被配置成关于第二导电类型的电荷载子完全耗尽第一沟道区1012并且因此大幅度地减小或禁止第一台面101内的第二负载电流152的流动。此外，响应于接收到这样的控制信号，第二单元142可以被配置成关于第二导电类型的电荷载子完全耗尽第二沟道区1022并且因此禁止第二台面102内的第一负载电流151和第二负载电流152中的每个的流动。因此，在导通状态期间，因为第二负载电流152在所述单元141和142内基本上总计为零，因此单元141和142内的总负载电流可以基本上仅至少由第一负载电流151占主导或者甚至仅由第一负载电流151构成。为了将半导体器件1从导通状态切换至截止状态，可以提供具有不同于第一范围的第二范围内的电压的控制信号。响应于接收到这样的控制信号，半导体器件1可以被配置成使移动电荷载子从半导体器件10移动出来。为此，第一单元141可以被配置成通过中断所述反型沟道来切断第一台面101内的第一负载电流151。同时，第二单元142可以被配置成在第二沟道区1022内引起累积沟道以使得第二负载电流152能够在第二台面内流动。事实上，因为这样的第二负载电流152使半导体本体10关于第二导电类型的第二电荷载子而被耗尽，因此这样的第二负载电流152可以被看作是去除电流。因此，在关断期间，单元141和142内的总负载电流15即第一负载端子结构11附近的总负载电流15可以由第二单元142内的第二负载电流152占主导或者甚至基本上是由第二单元142内的第二负载电流152构成。
图4示意性地示出了根据一个或更多个实施方式的处于导通状态的半导体器件1在的半导体本体10中的电荷载子浓度的示例性分布。短划线示例性地示出了沿延伸方向Z的第一导电类型的电荷载子例如电子的浓度(CC)的分布，而点划线示例性地示出了沿延伸方向Z的第二导电类型的电荷载子例如空穴的浓度(CC)的分布。如图所示，在第一负载端子结构11附近，例如，在单元141和142内，第一导电类型的电荷载子的浓度与第二导电类型的电荷载子的浓度相比可以较高，例如，这是由于它们被列出在前面的段中的原因并且因为单元141和142中的掺杂区可以促成了该曲线。
例如由于要在漂移区100内的电子空穴等离子体中建立电中性区的物理要求，沿着例如在漂移区100内半导体本体10在延伸方向Z上的延伸，第一导电类型的电荷载子的浓度可以基本上等于第二导电类型的电荷载子的浓度。
在第二负载端子结构12附近，例如，由于第一导电类型的电荷载子可以从半导体本体10不断地移动到第二负载端子结构12，因此第二导电类型的电荷载子的浓度与第一导电类型的电荷载子的浓度相比可以显著地较高，并且其中，第二导电类型的电荷载子可以从第一发射极出来不断地泵送到漂移区100中，所述第一发射极可包括在电连接至第二负载端子结构12的另一端口区103，其中，第一发射极可以具有第二导电类型。根据图4中未示出的另一实施方式，在第二负载端子结构12附近，第一导电类型的电荷载子的密度也可以远高于在靠近第一导电类型的掺杂区的区域中密度，例如以实现如之前所述的半导体器件1的反向导电性。在缓冲或场截止区的区域中，会出现第一导电类型的电荷载子的密度与第二导电类型的电荷载子的密度的不同。
例如，半导体器件1可以被配置成在半导体本体10内例如在漂移区100内引起大于1016cm-3或者甚至大于1017cm-3或者甚至大于2*1017cm-3的总电荷载子浓度。该高电荷载子浓度可以使得能够在导通状态期间获得相当低的导通状态电压，即，在标称负载电流处或在约20℃处以至少100A/cm-2流过半导体器件1的水平横截面的负载电流密度处，第二负载端子结构12与第一负载端子结构11之间的电压小于1V、小于0.9V或者甚至小于0.8V。所述导通状态电压可以基本上由第二负载端子结构12附近的pn结(未示出)造成。因此，例如，由于电压的主要改变出现在第二负载端子12附近以及在可忽略的电压改变出现第一负载端子结构11附近，导通状态电压的下降可以沿第一负载端子结构11与第二负载端子结构12之间的距离而不对称地分布。例如，如果半导体本体10主要地基于硅(Si)，则可能难以获得显著地小于0.7V的导通状态电压。
参照图5A，应当说明第一单元141和第二单元142的一些示例性空间尺寸。在给出具体值之前，应当理解，如已参照图1A所说明的那样，包括第一单元141和第二单元142的单元14可以呈现带状构形或针状构形。
在第一情况(“带状”)下，如图5B中示意性地所示，第一台面101和第二台面102中的每个均可以呈现鳍的形状，该鳍形状沿一个横向方向(例如Y)的总横向延伸总计至少为在另一横向方向(例如X)上的总横向延伸的多倍。
在第二情况(“针状”)情况下，如图5C中示意性地所示，第一台面101和第二台面102中的每个均呈现线的形状。例如，台面101和102可以均具有平行于水平平面的圆形横截面或矩形横截面并且可以均被绝缘结构133完全包围。
因此，例如，根据图5A示意性所示的实施方式，单元141和142可以呈现出针状构形或条状构形。在另一实施方式中，第一单元141可以呈现出条状构形而第二单元142可以呈现出针状构形或第一单元141可以呈现出针状构形而第二单元142可以呈现出条状构形。
在实施方式中，第一端口区1011和第二端口区1021从与在水平线Z0(其可以在0nm处)处的第一负载端子结构11接触的各自的接触点处沿延伸方向Z分别延伸到水平线Z12或者水平线Z22，其可以均在30nm至500nm的范围内、在50nm至400nm的范围内或者在50nm至300nm的范围内。水平线Z12和Z22可以基本上彼此相同。因此，沿着延伸方向Z，第一端口区1011可以具有在30nm至500nm的范围内、在50nm至400nm的范围内或者在50nm至300nm的范围内的总延伸DZ13，而第二端口区1021可以具有在延伸方向Z上与DZ13基本相同的总延伸DZ23。
此外，第一沟道区1012和第二沟道区1022可以分别从与在水平线Z12处的第一端口区1011接触的接触处、从与在水平线Z22处的第二端口区1021接触的接触处沿延伸方向Z分别延伸到水平线Z13或者水平线Z23，其可以均在50nm至700nm的范围内、在60nm至550nm的范围内或者在100nm至400nm的范围内。水平线Z13和Z23可以彼此相同。因此，沿着延伸方向Z，第一沟道区1012可以具有在50nm至700nm的范围内、在80nm至550nm的范围内或者在150nm至400nm的范围内的总延伸DZ14，而第二沟道区1022可以具有在延伸方向Z上与DZ14基本相同的总延伸DZ24。
第一控制电极131和第二控制电极132可以沿延伸方向Z与第一负载端子结构11分别间隔开距离DZ11或者DZ21，DZ21可以等于DZ11。因此，所述距离DZ11和DZ21可以等于绝缘结构133中沿延伸方向Z将控制电极131和132与第一负载端子结构11隔离的部分的厚度。DZ11和DZ21中的每个均可以在10nm至490nm的范围内、在20nm至180nm的范围内或者在50nm至250nm的范围内。换言之，第一控制电极131可以呈现为被布置在大小与DZ11对应的水平线Z11处的近端，而第二控制电极132可以呈现为被布置在大小与DZ11对应的水平线Z11处的近端。
在实施方式中，如图5A示意性地所示，第一控制电极131可以呈现沿延伸方向Z的大于第一沟道区1012的总延伸DZ14的总延伸DZ15并且可以被布置成使得其呈现为沿延伸反向Z与第一沟道区1012共同的延伸范围大于第一沟道区1012的总延伸DZ14的100％。因此，第一控制电极131的所述总延伸DZ15可以总计为至少DZ14的1.1倍、DZ14的1.3倍或者甚至DZ14的1.5倍。靠着延伸方向Z，可以存在在10nm至490nm的范围内、在20nm至380nm的范围内或者在50nm至250nm的范围内的交叠DZ12，其同时可以是与第一端口区1011具有共同延伸范围。在延伸方向Z上，第一控制电极131可以呈现为在10nm至490nm的范围内、在20nm至380nm的范围内或者在50nm至250nm的范围内的交叠DZ16，其同时可以是与漂移区100的共同延伸范围。此外，第一控制电极131可以呈现为在水平Z14线处的远端，水平线Z14与在水平线Z15处的绝缘结构133的远端间隔开距离DZ17，其可以在60nm至1200nm的范围内、在100nm至900nm的范围内或者在200nm至650nm的范围内。
以上关于沿延伸方向Z延伸和布置第一控制电极131的内容可以同样应用于第二控制电极132以及其相对于第二沟道区1022的相对位置。因此，DZ25的值可以在与DZ15相同的范围内，DZ21的值可以在与DZ11相同的范围内，DZ22的值可以在与DZ12相同的范围内以及DZ26的值可以在与DZ16相同的范围内。此外，第二控制电极132可以呈现为在水平线Z24处且与在水平线Z25处的绝缘结构133的远端间隔开距离DZ27的远端，其中，DZ27的值可以在与DZ17相同的范围内。
沿着第一横向方向X，第一控制电极131可以与第一沟道区1021间隔开距离DX12，距离DX12可以在1nm至100nm的范围内、在2nm至50nm的范围内或者在3nm至20nm的范围内。所述距离DX12可以等于沿第一横向方向X将第一控制电极131与第一台面101隔离的绝缘结构133的厚度。因此，沿着第一横向方向X，第二控制电极132可以与第二沟道区1022间隔开距离DX22，DX22可以在1nm至100nm的范围内、在2nm至50nm的范围内或者在3nm至20nm的范围内。所述距离DX22可以等于沿第一横向方向X将第二控制电极132与第二台面102隔离的绝缘结构133的厚度。
第一控制电极131沿第一横向方向X的厚度DX11可以在在10nm至10,000nm的范围内、在50nm至7000nm的范围内或者在100nm至5000nm的范围内。第二控制电极132沿第一横向方向X的厚度DX21可以在与厚度DX11相同的范围内或者在以上关于厚度DX11所述的范围不同的范围中。如上所述，相比于图5A中的示意性图示，控制电极131和132可以根据一个或更多个实施方式彼此接触(即，在图5A中，X16可以等于X21)，从而形成可以用于控制第一单元141和第二单元142中的每个的结控制电极。
如上所述，在根据图5A的实施方式中，单元141和142可以呈现出针状配置或条状配置。例如，在第一种情况(“针状”)下，单元141和142可以分别呈现出例如径向对称的结构并且图5A的竖直横截面的部分实际上仅仅示出了分别覆盖第一台面101或第二台面102的例如呈现出柱形形状的单个第一控制电极131和例如也呈现出柱形形状的单个第二控制电极132。在这种情况下，第一横向方向X和第二横向方向Y中的每一个都表示径向方向。此外，针状单元还可以呈现为平行于YX平面的例如具有圆角的矩形横截面或椭圆形横截面。在第二种情况(“条状”)下，第一单元141可以包括仅在一个横向侧上与第一台面101相接的整体式第一控制电极131，因此，第二单元142也可以包括仅在一个侧面上与第二台面102相接的整体式第二控制电极132。在另一实施方式中，如图5A所示，第一控制电极131可以是多部分，例如两部分第一电极131，以及第二控制电极132也可以是多部分，例如两部分第二电极132。例如，根据图5A的实施方式，如果单元141和142呈条状配置，则第一控制电极131可以是沿第一横向方向X关于第一台面101对称镜像布置的两部分第一控制电极131，以及第二控制电极132可以是沿第一横向方向X关于第二台面102对称镜像布置的两部分第二控制电极132。因此，如图5A所示，上面关于尺寸DX11、DX21和DX12、DX22所述的内容可以同样适用于尺寸DX14、DX24和DX15、DX25。
如上所述，台面101和102及其部件的空间尺寸可以分别被绝缘结构133约束。第一台面101和第二台面102中的每一个的分别平行于第一负载电流151或第二负载电流152(其可以与延伸方向Z平行)的路径的总延伸Z15可以达到例如在第一横向方向X和第二横向方向Y中的至少一个方向上垂直于负载电流路径的相应总延伸DX13、DX23的至少数倍
例如，在垂直于第一台面101内的第一负载电流151的流动方向的方向上，例如在垂直于延伸方向Z的方向上，例如在第一横向方向X上第一台面101的第一沟道区1012的宽度DX13，遍历在第一台面101内的第一负载电流151的方向上(例如沿平行于延伸方向Z的方向)的距离(达到DX13的至少三倍)，可以小于100nm、小于60nm或甚至小于40nm。例如，第一沟道区1012可以呈现为宽度DX13小于100nm以及在延伸方向Z上至少300nm，宽度DX13小于60nm以及在延伸方向Z上至少180nm，或者宽度DX13小于40nm以及在延伸方向Z上至少120nm。
类似地，在垂直于第二台面102内的第二负载电流152的流动方向的方向上，例如在垂直于延伸方向Z的方向上，例如在第一横向方向X上的第二台面102的第二沟道区1022的宽带DX23，遍历第二台面102内的第二负载电流152的方向上(例如沿平行于延伸方向Z的方向)的距离(达到DX23的至少三倍)，可以小于100nm、小于60nm或甚至小于40nm。例如，第二沟道区1022可以呈现为宽度DX23小于100nm以及在延伸方向Z上至少300nm，宽度DX23小于60nm以及在延伸方向Z上至少180nm，或者宽度DX23小于40nm以及在延伸方向Z上至少120nm。
应当理解，相较于图5A中的示意性图示，绝缘结构133不一定沿第一台面101与第二台面102之间的整个距离DX30在延伸方向Z上延伸至少与第一控制电极131一样多，而是可以在延伸方向Z上延伸较少，例如例如沿第一台面101与第二台面102之间的距离DX30的至少80％在与第一端口区1011或第二端口区1021分别在延伸方向Z上的总延伸(图5A中的DZ13、DZ23)相同的范围内。
在第一单元141与第二单元142之间沿第一横向方向X和第二横向方向Y中的一个方向的距离(在下文中也被称为“单元间间距”DX40)可以在100nm至15000nm的范围内、在300nm至10000nm的范围内或在500nm至8000nm的范围内。
在实施方式中，第一台面101根据下面给出的以下等式(1)来确定尺寸
DX13≤2*Wmax；
Figure BDA0001337785490000241
因此，在实施方式中，DX13，即，第一沟道区1012的宽度沿第一台面101在延伸方向Z上的总延伸的至少80％、至少90％或至少95％或甚至至少99％等于或小于最大宽度Wmax的两倍，最大宽度Wmax根据上述等式(1)来确定，其中，
ε＝第一沟道区1012的材料的介电常数；
k＝玻尔兹曼常数；
T＝温度；
In表示自然对数；
NA＝第一沟道区1012的材料的掺杂剂浓度；
ni＝本征载流子浓度(例如在27℃为Si的情况下，为1.45×1010)；
以及
ni q＝元电荷。
因此，在实施方式中，第二台面102相应地被确定尺寸，即，DX23沿第一台面101在延伸方向Z上的总延伸的至少80％、至少90％或至少95％或甚至至少99％等于或小于最大宽度Wmax的两倍，最大宽度Wmax利用适用于第二沟道区1022的值来确定。
例如，DX13和DX23中的每一个在15nm至100nm的范围内，而第一沟道区1012的掺杂剂浓度和第二沟道区1022的掺杂剂浓度中的每一个大于8×1018cm-3。
在实施方式中，第一端口区1011、第一沟道区1012、第二端口区1021和第二沟道区1022中的每一个从而可以构成在第一横向方向X、第二横向Y和延伸方向Z中的至少一个方向上的空间尺寸小于100nm的纳米级结构。在实施方式中，相应区域呈现出小于100nm的延伸的至少一个方向垂直于在相应区域内传导的可用负载电流的方向。
根据图6中示意性和示例性地示出的实施方式，半导体本体10还可以包括第一平坦区1013和第二平坦区1023。
第一平坦区1013可以与第一沟道区1012接触并且可以呈现为与第一沟道区1012的掺杂剂互补的导电类型的掺杂剂。因此，第一平坦区1013可以具有第一导电类型。
第二平坦区1023可以与第二沟道区1022接触并且可以呈现为与第二沟道区1022的掺杂剂相同的导电类型的掺杂剂。因此，第二平坦区1023可以具有第二导电类型。
例如，第二平坦区1023朝向第一控制电极131延伸，并且第一平坦区1013朝向第二控制电极132延伸。例如，第二平坦区1023和第一控制电极131可以呈现出共同的横向延伸范围DX80。例如，第一台面101与第二台面102之间沿第一横向方向X的距离总计为小于200nm、小于150nm或甚至小于100nm。此外，第二平坦区1023可以沿延伸方向Z呈现出变化的掺杂剂浓度，其例如可以沿延伸方向Z在平均总延伸DZ30的大致中心处呈现出最大值。
例如，第一平坦区1013朝向第二控制电极132延伸。第一平坦区1013和第二平坦区1023可以彼此接触并且可以呈现出共同的横向延伸范围DX90，DX90沿第一横向方向X为至少20nm、至少50nm或大于100nm。共同的横向延伸范围DX90可以至少部分地包括共同的横向延伸范围DX80。因此，第一平坦区1013和第一控制电极131也可以呈现出共同的横向延伸范围。此外，第一平坦区1013可以沿延伸方向Z呈现出变化的掺杂剂浓度，其例如可以沿延伸方向Z在平均总延伸DZ40的大致中心处呈现出最大值。
在实施方式中，与第一平坦区1013相比，第二平坦区1023沿延伸方向Z进一步延伸至半导体漂移区100中。
在图7和图8中示意性地示出了第一平坦区1013和第二平坦区1023的另外的示例性实施方式。
因此，第一平坦区1013可以与第一沟道区1012接触，其中，两个区域之间的过渡1014可以在第一台面101内建立。例如，如图6的示例所示，在第一沟道区1012具有第二导电类型情况下和在第一平坦区1013具有第一导电类型情况下，第一沟道区1012与第一平坦区1013之间的过渡1014可以建立pn结。所述pn结可以在第一台面101内建立。相比于在空间上被绝缘结构133约束的第一台面101，第一平坦区1013可以从过渡1014开始沿延伸方向Z进一步延伸。在实施方式中，第一平坦部分1013的掺杂剂浓度可以沿延伸方向Z变化。例如，在向第一沟道区1012的过渡处，掺杂剂浓度可以在漂移区100的掺杂剂浓度的范围内，并且然后可以沿延伸方向Z增加至例如在中心处的峰值(就沿延伸方向Z的延伸而言)，然后再次减小至例如与漂移区掺杂剂浓度相当的值。
例如，在第一台面101的外部，第一平坦区1013在与第一横向方向X平行的方向和与第一横向方向X反平行的方向中的每一个方向以及延伸方向Z上均可以延伸。例如，在第一平坦区1013的布置在第一台面101的外部的部分中，第一平坦区1013可以在其沿第一横向方向X的总延伸DX70的至少一部分上与绝缘结构133接触，其中，所述部分可以在例如DX70的10％至100％的范围内。沿第一横向方向X的总横向延伸在第一台面101的外部的可能剩余部分可以通过漂移区100与绝缘结构133分离，其中，沿延伸方向Z的距离DZ60可以在高达300nm的范围内、在高达200nm的范围内或在高达150nm的范围内。此外，如上所述，对于绝缘结构133，也可以根据一个或更多个实施方式将控制电极131和132彼此接触地布置，从而形成用于控制第一单元141和第二单元142中的每一个的整体式控制电极。换言之，在实施方式中，控制电极131和132可以是一个联合控制电极的相应部分，导致控制电极131和132不能通过绝缘结构133彼此分离(与图6中的示意性和示例性表示相反)。
总横向延伸DX70可以是第一台面101的宽度DX13的至少数倍(如图5A所示)，例如，达到DX13的在2至1000的范围内的倍数、在4至700的范围内的倍数或在10至500的范围内的倍数。因此，DX70可以例如在40nm至10,000nm的范围内、在80nm至7,000nm的范围内或在200nm至5,000nm的范围内。此外，在第一平坦区1013的布置在第一台面101的外部的部分中，第一平坦区1013可以沿延伸方向Z呈现出总延伸DZ40，其可以在与第一台面101沿延伸方向Z的总延伸Z15(参见图5A)相似的范围内。例如，DZ40可以在高达600nm的范围内、在高达500nm的范围内或在高达400nm的范围内。如图7所示，DZ40可以在第一平坦区1013的第一横向方向X上沿总延伸变化。此外，与图6中的示意性和示例性表示相反地，第一平坦区1013可以沿第一横向方向X进一步延伸，例如靠近第二台面102。
此外，关于根据图8的示例性实施方式，第二平坦区1023可以与第二沟道区1022接触，其中，两个区域之间的过渡可以在第二台面102内建立。然而，如图6的示例所示，在第二沟道区1022具有第二导电类型的情况下和在第二平坦区1023也具有第二导电类型的掺杂剂的情况下，第二沟道区1022与第二平坦区1023之间的过渡可以例如只通过沿延伸方向Z的掺杂剂浓度的变化来建立。所述变化可以存在于第二台面102内。
相较于在空间上被绝缘结构133约束的第一台面101，第二平坦区1023可以从第二台面102内的过渡处开始沿延伸方向Z进一步延伸。例如，在第二台面102的外部，第二平坦区1023可以在与第一横向方向X平行的方向和与第一横向方向X反平行的方向中的每一个方向以及延伸方向Z上均可以延伸。例如，在第二平坦区1023的布置在第二台面102的外部的部分中，第二平坦区1023沿第一横向方向X在其总延伸DX60的至少一部分上与绝缘结构133接触，其中，所述部分可以在例如DX60的10％至100％的范围内。沿第一横向方向X的总横向延伸在第二台面102的外部的可能剩余部分可以通过漂移区100与绝缘结构133分离，其中，沿延伸方向Z的距离DZ50可以在20nm至400nm的范围内、在30nm至300nm的范围内或在50nm至200nm的范围内。
总横向延伸DX60可以是第二台面102的宽度DX23的至少数倍(如图5A所示)，例如，达到DX23的在2至1000的范围内的倍数、在4至700的范围内的倍数或在10至500的范围内的倍数。因此，DX60可以例如在40nm至10,000nm的范围内、在80nm至7,000nm的范围内或在200nm至5,000nm的范围内。此外，在第二平坦区1023的布置在第二台面102的外部的部分中，第二平坦区1023可以沿延伸方向Z呈现出总延伸DZ35，其可以在与二台面102沿延伸方向Z的总延伸Z25(参见图5A)相似的范围内。例如，DZ35可以在高达1000nm的范围内、在高达700nm的范围内或在高达500nm的范围内。如图7所示，DZ35可以在第二平坦区1023的第一横向方向X上沿总延伸变化，例如，在可以所述距离DZ50与绝缘结构133间隔开的部分中沿延伸方向Z达到仅DZ30。例如，DZ30可以在10nm至500nm的范围内、在20nm至400nm的范围内或在30nm至600nm的范围内。
如图9示意性地示出的，半导体器件1还可以包括至少一个第三单元143，其在一侧上被电连接至第二负载端子结构12并且在另一侧上被电连接至漂移区100。
在图10中示例性地并示意性地示出的变型实施方式中，半导体器件1可以另外包括至少一个第四单元144，其也在一侧上被电连接至第二负载端子结构12并且在另一侧上被电连接至漂移区100。
因此，在实施方式中，第三单元143和/或第三单元143和第四单元144中的每一个均可以在一侧上的半导体本体10的漂移区100与另一侧上的第二负载端子结构12之间形成界面。
例如，第三单元143和/或第四单元144可以各自被布置在IGBT——特别是具有可完全耗尽的沟道区的IGBT——的集电极端子结构12附近并且与该集电极端子结构12接触，如上所述，可完全耗尽的沟道区可以例如至少在第一单元141和/或第二单元142中实现。
图11示意性地示出了功率半导体器件1例如IGBT的竖直横截面的部分，该功率半导体器件1包括多个第一单元141、第二单元142、第三单元143和第四单元144。图12示出了图11的实施方式沿线B-B的另一竖直横截面。
与第三单元143和/或第四单元144有关的以下描述涉及图9至图12的全部或一些。
类似于上面结合第一单元141描述的内容，第三单元143可以包括一个或更多个第三控制电极135，第三控制电极135可以被配置成接收第三控制信号VMC(参见图13)。第三控制电极135可以借助于第二绝缘结构134与半导体本体10绝缘。
同样地，第四单元144可以包括一个或更多个第四控制电极136，第四控制电极136可以被配置成接收第四控制信号。第四控制电极136也可以借助于第二绝缘结构134与半导体本体10绝缘。
一个或更多个第三控制电极135的材料和尺寸可以与一个或更多个第四控制电极136的材料和尺寸相同或不同。此外，一个或更多个第三控制电极135和/或第四控制电极136的材料和尺寸可以与一个或更多个第一控制电极131和/或第二控制电极132的材料和尺寸相同或不同。
应当理解的是，与图9至图11中的示例性示意图示相反的是，第三控制电极135和第四控制电极136也可以根据一个或更多个实施方式被布置成彼此接触，从而形成用于控制第三单元143和第四单元144中的每一个的单片控制电极。换言之，在实施方式中，第三控制电极135和第四控制电极136可以是一个联合控制电极的相应部分。
因此，第二绝缘结构134可以容纳(一个或多个)第三控制电极135和(一个或多个)第四控制电极136中的每一个。此外，(一个或多个)第三控制电极135和(一个或多个)第四控制电极136中的每一个或一个或更多个可以与第二负载端子结构12电绝缘。
第三单元143可以包括至少部分地被实现作为半导体本体10的一部分的第三台面105。此外，第四单元144可以包括至少部分地被实现作为半导体本体10的一部分的第四台面104。例如，第三台面105和第四台面104中的每一个可以电连接到第二负载端子结构12。
第三台面105和/或第四台面104可以被第二绝缘结构134在空间上约束。例如，第三台面105和/或第四台面104及其部件的空间尺寸可以如分别关于第一台面101和第二台面102参照图5在上面被示例性地公开的空间尺寸。
第三台面105可以包括电连接至第二负载端子结构12的第三端口区1051。第三端口区1051可以是第三半导体端口区。例如，第三端口区1051具有例如掺杂剂浓度在1019cm-3至1022cm-3的范围内、例如1020cm-3至5*1021cm-3的第一导电类型。例如，第三端口区1051是n+区。例如，第三端口区1051的掺杂剂浓度可以比漂移区100的掺杂剂浓度大至少两个数量级(与倍数因子100对应)。如上面参照第一端口区1011所描述的，第三端口区1051也可以是另外被硅化以形成金属源(metal source)的掺杂半导体区。
此外，第四台面104可以包括电连接至第二负载端子结构12的第四端口区1041。第四端口区1041可以是第四半导体端口区。例如，第四端口区1041具有例如掺杂剂浓度在1018cm-3至1022cm-3的范围内、例如1019cm-3至1021cm-3的第二导电类型。例如，第四端口区1041是p+区。因此，第四端口区1041的掺杂剂浓度可以比漂移区100的掺杂剂浓度大至少两个数量级。在实施方式中，第四端口区1041是另外被硅化的掺杂半导体区。
第三台面105还可以包括与第三端口区1051接触的第三沟道区1052。第三沟道区1052可以是第三半导体沟道区。例如，第三沟道区1052具有例如掺杂剂浓度在高达1019cm-3的范围内、例如1011cm-3至1018cm-3、例如在1014cm-3至1018cm-3的范围内的第二导电类型。例如，第三沟道区1052是p区或p-区。在另一实施方式中，第三沟道区1052具有例如掺杂剂浓度在高达1019cm-3范围内、例如1011cm-3至1018cm-3、例如在1014cm-3至1018cm-3的范围内的第一导电类型。
例如，第三沟道区1052还可以耦接至半导体漂移区100，例如，第三沟道区1052可以与漂移区100接触或可以借助于如上文结合第一沟道区1012和第二沟道区1002所描述的平坦区(图9至图12中未示出)耦接至漂移区100。
在实施方式中，第三沟道区1052可以将第三端口区1051与半导体漂移区100隔离开。此外，第三沟道区1052可以是电浮置区。例如，第三沟道区1052不与第二负载端子结构12接触，而借助于第三端口区1051与第二负载端子结构12分隔开。
第四台面104还可以包括与第四端口区1041接触的第四沟道区1042。第四沟道区1042可以是第二半导体沟道区。例如，第四沟道区1042具有例如掺杂剂浓度在高达1019cm-3范围内、例如1011cm-3至1018cm-3、例如在1014cm-3至1018cm-3的范围内的第二导电类型。例如，第四沟道区1042是p区。在另一实施方式中，第四沟道区1042具有例如掺杂剂浓度在高达1019cm-3的范围内、例如1011cm-3至1018cm-3、例如在1014cm-3至1018cm-3的范围内的第一导电类型。
例如，第四沟道区1042还可以耦接至半导体漂移区100，例如，第四沟道区1042可以与漂移区100接触或可以借助于如上面结合第一沟道区1012和第二沟道区1022所描述的另一平坦区(图9至图12中未示出)耦接至漂移区100。
此外，第四沟道区1042可以将第四端口区1041与半导体漂移区100隔离开。此外，第四沟道区1042可以是电浮置区域。例如，第四沟道区1042不与第二负载端子结构12接触，而是借助于第四端口区1041与第二负载端子结构12分离。在另一示例中，第四沟道区1042可以与第四端口区1041具有相同的导电类型，并且通过向第四控制电极136应用第四控制电极136的材料的合适功函数或合适电势而将第四沟道区1042仅暂时地呈现成绝缘状态或浮置状态。
第三台面105可以是第三半导体台面和/或第四台面104可以是第四半导体台面。在另一实施方式中，第三端口区1051和第四端口区1041中的一个或每个可以包括金属。
例如，第三端口区1051总计为第三台面105的总体积的一定部分，例如，在高达75％的范围内，例如10％至75％，例如在20％至50％的范围中。第三沟道区1052可以总计为第三台面105的总体积的另一部分，例如，在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围中。
第四端口区1041可以总计为第四台面104的总体积的一定部分，例如，在高达75％的范围内，例如10％至75％，例如在20％至50％的范围中。第四沟道区1042可以总计为第四台面104的总体积的另一部分，例如在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围中。
在实施方式中，包括第三台面105的第三单元143被配置成在半导体器件1的导通状态下完全耗尽第二导电类型的移动电荷载子的第三沟道区1052。
此外，包括第四台面104的第四单元144可以被配置成在半导体器件1的导通状态下完全耗尽第二导电类型的移动电荷载子的第四沟道区1042。
因此，根据实施方式，第三沟道区1052和/或第四沟道区1042在半导体器件1的导通状态下是完全耗尽区。
例如，第三沟道区1052和/或第四沟道区1042被完全耗尽。这可以通过例如针对控制电极135、136选择导致控制电极135、136的功函数的材料来获得，所述控制电极135、136的功函数可以与沟道区1052和/或1042的功函数不同。附加地或替选地，这可以通过将控制电极135、136相对于例如第二负载端子结构12的电势设置为合适的电势来获得。因此，在实施方式中，完全耗尽第三沟道区1052和/或第四沟道区1042可能由于在一侧上的控制电极135、136中的一者或两者的一个或更多个功函数与在另一侧上的沟道区1052、1042中的一者或两者的一个或更多个功函数之间的差异以及由于将控制电极135、136中的一者或两者设置为限定的电势而获得。
在实施方式中，每个第三单元143的第三控制电极135被配置成在第三沟道区1052内引起反型沟道。
此外，一个或更多个第四单元144可以被配置成在第四沟道区1042内引起累积沟道。例如，在每个第四单元144内，第四控制电极136可以被配置用于在第四沟道区1042内引起所述累积沟道。
如以上所述，第三台面105的空间尺寸和/或第四台面104的空间尺寸及其部件可以均由第二绝缘结构134来限定。与以上参照图5A针对第一台面101和第二台面102所述内容类似，平行于穿过相应的台面104、105的负载电流的路径(其可以平行于延伸方向Z)的第三台面105的总延伸和/或第四台面104的总延伸可以总计为是垂直于负载电流路径(例如在第一横向方向X和第二横向方向Y中至少之一的方向上)的相应总延伸DX33、DX43的至少多倍。
例如，在垂直于第一台面101内的电流的流动方向的方向上例如在垂直于延伸方向Z的方向上例如在第一横向方向X上第三台面105的第三沟道区1052的宽度DX33可以遍及在第三台面105内的负载电流的方向上(例如沿着平行于延伸方向Z)的距离(总计为DX33的至少三倍)小于100nm、小于60nm、或甚至小于40nm，例如，第三沟道区1052可以呈现出宽度DX33小于100nm且在延伸方向Z上为至少300nm、宽度DX33小于60nm且在延伸方向Z上为至少180nm或者宽度DX33小于40nm且在延伸方向Z上为至少120nm。
类似地，在垂直于第四台面104内的负载电流的流动方向的方向上例如在垂直于延伸方向Z的方向上例如在第一横向方向X上第四台面104的第四沟道区1042的的宽度DX43可以遍及在第四台面104内的负载电流的方向上(例如沿着平行于延伸方向Z)的距离(总计为DX43的至少三倍)小于100nm、小于60nm、或甚至小于40nm。例如，第四沟道区1042可以呈现出宽度DX43小于100nm且在延伸方向Z上为至少300nm、宽度DX43小于60nm且在延伸方向Z上为至少180nm或者宽度DX43小于40nm且在延伸方向Z上为至少120nm。
此外，如图11至图12示例性地所示，漂移区100可以包括还被称为场截止区的缓冲区103-1，其可以包括导电类型与例如第一导电类型的漂移区100相同的掺杂剂，但是掺杂剂浓度与漂移区100的掺杂剂浓度相比较高。例如，缓冲区103-1中的掺杂剂浓度可以比缓冲区103-1外部的漂移区100的掺杂剂浓度高至少10倍，例如高100倍或者甚至高1000倍。
还如图11至图12所示，多个单元141、142、143、144可以被包括绝缘和/或钝化材料(例如二氧化硅)的结构170、180、190包围以及或者嵌入结构170、180、190中。例如，参照图12，上述半导体本体10的部件可以被布置在二氧化硅层190的顶部，二氧化硅层190又可以布置在载体基底300的顶部。例如，功率半导体器件1可以通过在载体基底300和/或二氧化硅层190的顶部沿着第二横向方向Y外延地生长半导体区而形成。附加地或替选地，产生功率半导体器件1可以包括将半导体晶圆键合到载体基底300的顶部，其中，在半导体晶圆和载体基底300中的一者或两者中，产生导致二氧化硅层190的二氧化硅层。在键合之后，半导体晶圆的不需要用于产生功率半导体器件1的部分可以从键合的晶圆堆中移除，从而在二氧化硅层190的顶部留下针对半导体本体10的半导体层。附加地或替选地，所述半导体区可能已经通过沿第二横向方向Y掩模和/或未掩模地注入和/或扩散入半导体本体10的处理来产生(参见图12)。可以包括例如二氧化硅的绝缘和/或钝化层180可以被设置在单元141、142、143、144的顶部。另外的绝缘和/或钝化层170可以被设置用于横向保护(参见图11)。
例如，功率半导体器件1是横向功率半导体器件1例如横向IGBT，如图11至图12所示。或者，功率半导体器件1可以是纵向功率半导体器件1，例如纵向IGBT。
例如，根据一个或更多个实施方式的多个功率半导体器件1可以被布置在同一载体基底300上，其中，多个半导体器件1可以彼此标准地绝缘。因此，包括若干功率半导体器件1的部件被集成在芯片上。
图13示出了根据一个或更多个实施方式的包括功率半导体器件1的示意性电路图。电路包括在一侧上连接至电位V1的负载L。负载L在另一侧上连接至功率半导体器件1的第二负载端子C(其例如可以是IGBT1的集电极端子)。第二负载端子C可以与功率半导体器件1的第二负载端子结构12电连接。此外，功率半导体器件1可以包括第一负载端子E，例如IGBT的发射极端子，其可以电连接至第一负载端子结构11。第一负载端子E可以连接至地电位或另一参考电位。可以通过切换功率半导体器件1来控制向负载L的电流和/或电压提供。此外，可以提供续流二极管D以使得能够切换欧姆电感负载L。
为了控制功率半导体器件1的操作，可以以施加在第一负载端子E和与第一控制电极131电连接的第一栅极端子G之间的第一栅极电压VGE的形式来提供第一控制信号。此外，可以以在第二负载端子C和与第三控制电极135电连接的第三栅极端子之间施加的第三栅极电压VMC的形式来提供第三控制信号。
还可以设想进一步提供分别与第二控制电极132或第四控制电极136电连接的第二栅极端子和/或第四栅极端子(图13中未示出)，以便以对应的栅极电压的形式来提供单独的第二控制信号和/或第四控制信号。
在根据图10至图12的实施方式中，功率半导体器件1可以被配置成在第一负载端子E与第二负载端子C之间在两个方向上选择性地阻断电压和/或导通负载电流15。例如，功率半导体器件1可以作为双向功率半导体器件1进行操作，例如双向IGBT。
例如，可以通过在功率半导体器件1的正向导通状态下向第一栅极端子G提供第一栅极电压VGE来控制双向功率半导体器件1的操作，其中，功率半导体器件1可以在正向方向上传导负载电流15和/或阻断电压。
例如，可以通过在功率半导体器件1的反向导通状态下向第三栅极端子M提供第三栅极电压VMC来控制双向功率半导体器件1的操作，其中，功率半导体器件1可以在与正向方向相反的反向方向上导通负载电流和/或阻断电压。
在下文中，将参照图14、图15A至图15B以及图16A至图16B来描述操作功率半导体器件1的方法2的实施方式。
方法2包括向至少一个第一控制电极131提供第一控制信号VGE，以便在正向导通状态下操作功率半导体器件1，其中，第一控制电极131在第一沟道区1012内引起反型沟道。例如，在功率半导体器件1是n沟道IGBT的情况下，可以向第一栅极端子G提供正的第一栅极电压VGE。
因此，例如，电子可以经由在第一沟道区1012内引起的反型沟道进入漂移区100。因此，漂移区100可以充满有包括所述电子和空穴的等离子体，其中，可以在IGBT的集电极侧的pn结处(例如在漂移区100与第四沟道区1042之间和/或在第四沟道区1042与第四端口区1041之间的过渡处)注入空穴。
图14在左侧示意性地示出了对应于第一正向导通模式的电流-电压特性，其中第三控制电极135在第三沟道区内不引起反型沟道。该特性示出了集电极电流IC依赖于第一负载端子C与第二负载端子E之间的正向电压VCE。在第一正向导通模式下，电流-电压特性的过程可以由例如可能由在集电极侧的正向偏置pn结处的势垒造成的阈值电压Vpn来表征。对于高于所述阈值电压Vpn的电压值，电流-电压特性呈现出相对陡峭的近似线性部分。例如，如上参考图4所述，由于完全耗尽的沟道区1012、1022造成的漂移区100内的高电荷载子浓度，功率半导体器件1可以呈现出相对陡峭的电流-电压特性，因此在第一正向导通模式下呈现良好的传导性。
例如，在给定负载电流IL下，正向电压VCE可以在第一正向电压范围VCE1内。在图14中，第一正向电压范围VCE1被示出为单个电压值。然而，应当注意，由于各种其它影响，在给定负载电流IL下的正向电压VCE原则上可以在有限范围VCE1内变化。
在方法2的另一步骤中，可以向至少一个第三控制电极135提供第三控制信号VMC，以便将功率半导体器件1从第一正向导通模式切换至第二正向导通模式，其中，第三控制电极135在第三沟道区1052内引起反型沟道。例如，在功率半导体器件1例如包括n沟道IGBT的情况下，可以向第三栅极端子M提供正的第三栅极电压VMC作为第三控制信号。
例如，在第二正向导通模式下，如图14的右侧示例性所示，功率半导体器件1可以呈现出类似MOSFET的电流-电压特性。例如，在第二正向导通模式下，电流-电压特性可以不呈现出阈值电压Vpn，这与上述第一正向导通模式下的电流-电压特性相反。
例如，在紧接着将功率半导体器件1从第一正向导通模式切换至第二正向导通模式之后，电流-电压特性可以呈现出与在第一正向导通模式下基本相同(例如，相对陡峭)的斜率。因此，在第二正向导通模式下，对应于负载电流IL的正向电压VCE可以在包括较低值的第二正向电压范围VCE2(在图14中被示出为单个第二正向电压值VCE2)内，然后例如由于不存在阈值电压Vpn而在第一正向电压范围VCE1内。这由图14的右侧的左图示出，其对应于紧接着从第一正向导通模式切换至第二正向导通模式之后的情况。
例如，在从第一正向导通模式切换至第二正向导通模式之后，电流-电压特性的斜率可以随着时间而减小。这由从图14的右侧的左图转至右图的过渡示出，其中箭头表示时间演变。电流-电压特性的斜率的减小可以对应于功率半导体器件1的传导性的降低，这例如可能由于漂移区100内的电荷载子密度的降低而造成。
在实施方式中，方法2还包括向至少一个第三控制电极135提供第三控制信号VMC，以便在正向电压VCE上升至阈值之前或在正向电压VCE上升至阈值时将功率半导体器件1从第二正向导通模式切换回第一正向导通模式。例如，该阈值在第一正向电压范围VCE1的较低端。可替选地，在第二正向导通模式下操作之后，可以向至少一个第三控制电极135提供第三控制信号VMC，以便将功率半导体器件1从第二正向导通模式切换回第一正向导通模式。在返回至第一正向导通模式之后，功率半导体器件1可以被再次设置为第二导通模式。在第一正向导通模式和第二正向导通模式中的一个或两个中的操作时间可以随功率半导体器件1承载的负载电流15而变化或可以被调整以适应功率半导体器件1承载的负载电流15。
例如，首先，可以向至少一个第一控制电极131提供第一控制信号VGE，以便将功率半导体器件1从正向截止状态(其中，第一控制电极131不引起所述反型沟道)切换至正向导通状态。例如，在正向截止状态下，从外部施加在第一负载端子结构11与第二负载端子结构12之间的正向阻断电压(例如，分别经由第一负载端子C和第二负载端子E)可以被形成在漂移区100与第一沟道区1012和第二沟道区1022中的至少一个之间的过渡处的空间电荷区阻断。然后，在功率半导体器件1从正向截止状态切换至正向导通状态之后，可以以延迟Dt执行从第一正向导通模式至第二正向导电模式的所述切换。例如，延迟Dt可以达到小于50μs，例如小于10μs或甚至小于1μs。
图15A至图15B以及图16A至图16B分别示意性地示出了根据方法2的一个或更多个实施方式的第一控制信号VGE和第三控制信号VMC的另外的示例性切换方案。
图15A至图15B的上面板分别示出了在第一栅极电压VGE的两个不同值(或值的范围)之间周期性切换的第一控制信号VGE系列的一部分。例如，例如在功率半导体器件1包括n沟道IGBT的情况下，在具有周期时间T的第一周期的前半段期间提供的栅极电压VGE的较高值可以是正栅极电压VGE。因此，功率半导体器件1可以在每个周期T的前半段期间在正向导通状态下操作。在周期T的一半之后，功率半导体器件1可以通过将第一栅极电压VGE改变为较低的值诸如0或负值来从正向导通状态切换到正向截止状态。
如图15A至图15B的下面板所示，第三控制信号VMC也以周期时间T在第三栅极电压VMC的两个不同值(或值的范围)之间周期性地切换。例如，在每个周期T内，可以在功率半导体器件1从正向截止状态切换到正向导通状态之后通过以延迟Dt将第三栅极电压VMC从0(或负值)增加到正值来执行从第一正向导通模式到第二正向导通模式的切换。例如，延迟Dt可以总计低于50μs，诸如小于10μs，或者甚至小于1μs。
根据实施方式，延迟Dt可以总计小于周期时间T的10％，诸如小于周期时间T的5％，或甚至小于周期时间T的1％。
例如，如图15A的下面板所示，功率半导体器件1可以通过连续地提供第三栅极电压VMC的对应值来保持在第二正向导通模式，至少直到功率半导体器件1从正向导通状态切换到正向截止状态(即，在图15A的示例性实施方式中经过了周期时间T的一半之后)。可替选地，如图15B的下面板图所示，在功率半导体器件1从正向导通状态切换到正向截止状态之前，功率半导体器件1可以在第一正向导通模式与第二正向导通模式之间重复切换。
如图15A和图15B两者所示，第三控制信号VMC可以被提供给至少一个第三控制电极135，以便在功率半导体器件1的正向截止状态下，即在图15A至图15B的示例性实施方式中的周期时间T的后半段期间，在第三沟道区1052内感应出反型沟道。
在图16A所示的实施方式中，相对于图15A的切换方案交换了第一控制信号VGE和第二控制信号VMC的切换方案。同样，在图16B所示的实施方式中，第一控制信号VGE和第二控制信号VMC的切换方案已经相对于图15B的切换方案进行了交换。
以上结合图15A至图15B所述的内容类似地应用于图16A至图16B所示的示例性实施方式。
因此，例如，根据图16A至图16B的切换方案，例如在双向功率半导体器件1诸如双向IGBT的情况下，或者在以反向导通状态使用功率半导体器件作为体二极管的情况下，功率半导体器件1可以在反向导通状态和/或反向截止状态下操作。
因此，例如，可以将第三控制信号VMC提供给至少一个第三控制电极135，以便将功率半导体器件1在反向导通状态(其中第三控制电极135在第三沟道区1052内感应出反型沟道)与反向截止状态(参见图16A至图16B的下面板)之间周期性地切换。例如，在反向截止状态下，第三控制电极135不会在第三沟道区1052内感应出所述反型沟道，并且外部施加在第一负载端子结构11与第二负载端子结构12之间的反向阻断电压被在漂移区100与第三沟道区1052之间的过渡处形成的空间电荷区阻断。例如，所述周期性切换可以在第二周期时间T2中执行。
此外，在功率半导体器件1的反向导通状态下，可以将第一控制信号VGE提供给至少一个第一控制电极131，以将功率半导体器件1从第一反向导通模式(其中第一控制器电极131不会在第一沟道区1012内感应出反型沟道)切换至第二反向导通模式(其中第一控制电极131在第一沟道区内感应出反型沟道)。
例如，如图16A至图16B所示，在功率半导体器件1从反向截止状态切换到反向导通状态之后，可以以第二延迟Dt2执行从第一反向导通模式到第二反向导通模式的切换，其中，第二延迟Dt2可以总计为小于50μs，例如小于10μs，或者甚至小于1μs。
根据实施方式，延迟Dt2可以总计小于第二周期时间T2的10％，诸如小于第二周期时间T2的5％，或者甚至小于第二周期时间T2的1％。
附图示意性地示出的且上面描述的实施方式包括如下认识：通过提供在双极性导通模式与类MOSFET模式之间选择性地切换功率半导体器件的装置来降低功率半导体器件的导通损耗。因此，在双极性导通模式中，功率半导体器件的漂移区可以充满有电荷载子，其形成确保相对良好的导电性的电子-空穴等离子体。例如，在具有可完全耗尽的沟道区的功率半导体器件的情况下，可以实现相对高的电荷载子密度。
然后，功率半导体器件可以例如在IGBT的情况下通过经由设置在IGBT的集电极侧的控制电极感应出反型沟道来切换成类MOSFET模式。最初在从双极性导通模式切换到类MOSFET模式之后，可能由于在对集电极侧处的正向偏置二极管进行旁路的IGBT的集电极侧处的反型沟道而降低了与负载电流对应的正向电压，从而避免了正向偏置二极管对正向电压的贡献。随着时间流逝，由于电荷载子密度和漂移区的减小，正向电压可能上升。在IGBT的发射极侧处的沟道区完全耗尽的情况下，该降低可能相对较慢。通过在双极性导通模式与类MOSFET模式之间来回切换功率半导体器件，可以实现操作中的导通损耗的降低。
根据实施方式，在具有在第一单元和第二单元内的可完全耗尽的沟道区的功率半导体器件中，还提供第三单元，其中，第一单元和第二单元被电连接到用于控制负载电流的第一负载端子，第三单元被电连接到第二负载端子。第三单元可以包括第三控制电极，其可以被配置成根据第三控制信号在第三单元的第三沟道区内感应出反型沟道。借助于第三单元，功率半导体器件可以在第一正向导通模式(与例如双极性导通模式对应)与第二正向导通模式(与例如类MOSFET模式对应)之间切换，以便减少导通损耗。
根据变型实施方式，功率半导体器件还可以包括电连接到第二负载端子的第四单元。第四单元可以被配置成在第四单元的第四沟道区内感应出累积沟道。例如，因此，可以提供具有可完全耗尽的沟道区的双向功率半导体器件，诸如具有可完全耗尽的沟道区的双向IGBT。
根据另外的实施方式，一种操作功率半导体器件的方法包括：通过向至少一个第三控制电极提供相应的第三控制信号来在至少第一正向导通模式与第二正向导通模式之间切换功率半导体器件。
在从属权利要求中限定了另外的实施方式的特征。另外的实施方式的特征和上述实施方式的特征可以彼此组合以形成附加的实施方式，只要不将这些特征明确地描述为彼此替代。
在上文中，解释了与功率半导体器件有关的以及与处理功率半导体器件的方法有关的实施方式。例如，这些实施方式基于硅(Si)。因此，示例性实施方式的单晶半导体区或层例如保护区10,100,101,1011,1012,1013,102,1021,1022,1023,103,103-1,104,1041,1042,105,1051,1052可以是单晶Si区或Si层。在其他实施方式中，可以使用多晶硅或非晶硅。
然而，应当理解，半导体区10,100,101,1011,1012,1013,102,1021,1022,1023,103,103-1,104,1041,1042,105,1051,1052可以由适于制造半导体器件的任何半导体材料制成。举一些例子，这样的材料的示例包括但不限于：基本半导体材料诸如硅(Si)或锗(Ge)，IV族化合物半导体材料诸如碳化硅(SiC)或硅锗(SiGe)，二元、三元或四元III-V半导体材料诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铟铝(AllnN)、氮化镓铟(InGaN)、氮化铝镓铟(AlGaInN)或磷砷化铟镓(InGaAsP)，以及二元或三元II-VI半导体材料诸如碲化镉(CdTe)和碲化汞镉(HgCdTe)。上述半导体材料也称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化镓铝(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化镓铝(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化镓铝(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体器件，目前主要采用Si、SiC、GaAs和GaN材料。
为了便于说明，使用空间相对术语诸如“在……之下(under)”、“在……下方(below)”、“下(lower)”、“在……之上(over)”、“上(upper)”等来解释一个元素相对于第二元素的定位。除了与图中所示的方向不同的方向之外，这些术语旨在还包括相应装置的不同方向。此外，术语诸如“第一”、“第二”等也用于描述各种元素、区域、部分等，并且也不旨在限制。贯穿说明书，相似的术语指代相似的元素。
如本文所使用的术语“具有(having)”、“包含(containing)”、“包括(including)”、“包括(comprising)”、“呈现(exhibiting)”等是指示所阐述的元素或特征的存在的开放式术语，但不排除另外的元素或特征。除非上下文另有明确说明，否则冠词“一(a)”、“一(an)”和“该(the)”旨在包括复数和单数。
考虑到上述变化和应用的范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其合法等同物的限制。

Claims (22)

1.一种功率半导体器件(1)，包括：
半导体本体(10)，所述半导体本体(10)耦接至第一负载端子结构(11)和第二负载端子结构(12)，并且被配置成传导负载电流(15)；
第一单元(141)和第二单元(142)，所述第一单元(141)和第二单元(142)中的每一个被配置用于控制所述负载电流(15)，并且所述第一单元(141)和第二单元(142)中的每一个在一侧上被电连接至所述第一负载端子结构(11)并且在另一侧上被电连接至所述半导体本体(10)的漂移区(100)，所述漂移区(100)具有第一导电类型；
包括在所述第一单元(141)中的第一台面(101)，所述第一台面(101)包括：第一端口区(1011)，所述第一端口区(1011)具有第一导电类型并且被电连接至所述第一负载端子结构(11)；以及第一沟道区(1012)，所述第一沟道区(1012)被耦接至所述漂移区(100)；
包括在所述第二单元(142)中的第二台面(102)，所述第二台面(102)包括：第二端口区(1021)，所述第二端口区(1021)具有第二导电类型并且被电连接至所述第一负载端子结构(11)；以及第二沟道区(1022)，所述第二沟道区(1022)被耦接至所述漂移区(100)；
所述第一台面(101)和所述第二台面(102)中的每个台面在与相应台面(101,102)内的负载电流(15)的方向(Z)垂直的方向(X)上被第一绝缘结构(133)在空间上约束，并且在与所述负载电流(15)的方向(Z)垂直的方向(X)上呈现出小于100nm的总延伸(DX13；DX23)；
其中，所述功率半导体器件(1)还包括第三单元(143)，所述第三单元(143)在一侧上被电连接至所述第二负载端子结构(12)并且在另一侧上被电连接至所述漂移区(100)，其中所述第三单元(143)包括第三台面(105)，所述第三台面(105)包括：第三端口区(1051)，所述第三端口区(1051)具有所述第一导电类型并且被电连接至所述第二负载端子结构(12)；第三沟道区(1052)，所述第三沟道区(1052)被耦接至所述漂移区(100)；以及第三控制电极(135)，所述第三控制电极(135)通过第二绝缘结构(134)与所述第三台面(105)绝缘。
2.根据权利要求1所述的功率半导体器件(1)，其中，所述第三控制电极(135)被配置成在所述第三沟道区(1052)内引起反型沟道。
3.根据权利要求1或2所述的功率半导体器件(1)，其中，所述第三台面(105)在与所述第三台面(105)内的负载电流(15)的方向(Z)垂直的方向(X)上被所述第二绝缘结构(134)在空间上约束，并且在与所述负载电流(15)的方向(Z)垂直的方向(X)上呈现出小于100nm的总延伸(DX33)。
4.根据权利要求1所述的功率半导体器件(1)，其中：
所述第一单元(141)被配置成在所述第一沟道区(1012)内引起反型沟道；并且
所述第二单元(142)被配置成在所述第二沟道区(1022)内引起累积沟道。
5.根据权利要求4所述的功率半导体器件(1)，其中，所述第一单元(141)包括第一控制电极(131)，所述第一控制电极(131)用于引起所述反型沟道，并且其中所述第一绝缘结构(133)使所述第一控制电极(131)与所述第一台面(101)绝缘。
6.根据权利要求4所述的功率半导体器件(1)，其中，所述第二单元(142)包括第二控制电极(132)，所述第二控制电极(132)用于引起所述反型沟道，并且其中所述第一绝缘结构(133)用于使所述第二控制电极(132)与所述第二台面(102)绝缘。
7.根据权利要求6所述的功率半导体器件(1)，还包括第四单元(144)，所述第四单元(144)在一侧上被电连接至所述第二负载端子结构(12)并且在另一侧上被电连接至所述漂移区(100)，其中，所述第四单元(144)包括第四台面(104)，所述第四台面(104)包括：第四端口区(1041)，所述第四端口区(1041)具有第二导电类型并且被电连接至所述第二负载端子结构(12)；以及第四沟道区(1042)，所述第四沟道区(1042)耦接至所述漂移区(100)。
8.根据权利要求7所述的功率半导体器件(1)，其中，所述第四台面(104)在与所述第四台面(104)内的负载电流(15)的方向(Z)垂直的方向(X)上被所述第二绝缘结构(134)在空间上约束，并且在与所述负载电流(15)的方向(Z)垂直的方向(X)上呈现出小于100nm的总延伸(DX43)。
9.根据权利要求7或8所述的功率半导体器件(1)，其中，所述第四单元(144)被配置成在所述第四沟道区(1042)内引起累积沟道。
10.根据权利要求9所述的功率半导体器件(1)，其中，所述第四单元(144)包括第四控制电极(136)，所述第四控制电极(136)用于引起反型沟道，并且其中所述第二绝缘结构(134)用于使所述第二控制电极(136)与所述第四台面(104)绝缘。
11.根据权利要求10所述的功率半导体器件(1)，其中，所述漂移区(100)包括缓冲区(103-1)，所述缓冲区(103-1)与所述第三单元(143)和/或所述第四单元(144)接触，与所述漂移区(100)中的所述缓冲区(103-1)外部的掺杂剂浓度相比，所述缓冲区(103-1)具有在较高掺杂剂浓度下的第一导电类型。
12.一种用于操作功率半导体器件(1)的方法(2)，其中，所述功率半导体器件(1)包括：
半导体本体(10)，所述半导体本体(10)耦接至第一负载端子结构(11)和第二负载端子结构(12)，并且被配置成传导负载电流(15)；
第一单元(141)、第二单元(142)和第三单元(143)，所述第一单元(141)、第二单元(142)和第三单元(143)中的每个单元被配置用于控制负载电流(15)，其中所述第一单元(141)和第二单元(142)中的每个单元在一侧上被电连接至所述第一负载端子结构(11)并且在另一侧上被电连接至所述半导体本体(10)的漂移区(100)，并且其中所述第三单元(143)在一侧上被电连接至所述第二负载端子结构(12)并且在另一侧上被电连接至所述漂移区(100)，所述漂移区(100)具有第一导电类型；
包括在所述第一单元(141)中的第一台面(101)，所述第一台面(101)包括：第一端口区(1011)，所述第一端口区(1011)具有第一导电类型并且被电连接至所述第一负载端子结构(11)；以及第一沟道区(1012)，所述第一沟道区(1012)被耦接至所述漂移区(100)；
包括在所述第二单元(142)中的第二台面(102)，所述第二台面(102)包括：第二端口区(1021)，所述第二端口区(1021)具有第二导电类型并且被电连接至所述第一负载端子结构(11)；以及第二沟道区(1022)，所述第二沟道区(1022)被耦接至所述漂移区(100)；
包括在所述第三单元(143)中的第三台面(105)，所述第三台面(105)包括：第三端口区(1051)，所述第三端口区(1051)具有第一导电类型并且被电连接至所述第二负载端子结构(12)；以及第三沟道区(1052)，所述第三沟道区(1052)被耦接至所述漂移区(100)；
所述第一台面(101)和所述第二台面(102)中的每个台面在与相应台面(101,102)内的所述负载电流(15)的方向(Z)垂直的方向(X)上被第一绝缘结构(133)在空间上约束，并且在与所述负载电流(15)的方向(Z)垂直的方向(X)上呈现出小于100nm的总延伸(DX13；DX23)；
至少一个第一控制电极(131)，所述至少一个第一控制电极(131)被配置成在所述第一沟道区(1012)内引起反型沟道；
至少一个第三控制电极(135)，所述至少一个第三控制电极(135)被配置成在所述第三沟道区(1052)内引起反型沟道；
其中，所述方法(2)包括：
向所述至少一个第一控制电极(131)提供第一控制信号(VGE)，以便在正向导通状态下操作所述功率半导体器件，在所述正向导通状态下所述第一控制电极(131)在所述第一沟道区(1012)内引起所述反型沟道；以及
在所述正向导通状态下，向所述至少一个第三控制电极(135)提供第三控制信号(VMC)，以将所述功率半导体器件(1)从第一正向导通模式切换至第二正向导通模式，在所述第一正向导通模式中所述第三控制电极(135)在所述第三沟道区(1052)内不引起反型沟道，在所述第二正向导通模式下所述第三控制电极(135)在所述第三沟道区(1052)内引起反型沟道。
13.根据权利要求12所述的方法(2)，其中，在所述正向导通状态下，所述功率半导体器件(1)在所述第一负载端子结构(11)和所述第二负载端子结构(12)之间呈现出正向电压(VCE)，同时传导负载电流(IL)，并且其中：
在所述第一正向导通模式下，所述正向电压(VCE)处于第一正向电压范围(VCE1)内，并且
在所述第二正向导通模式下，所述正向电压(VCE)处于第二正向电压范围(VCE2)内，其中，所述第二正向电压范围(VCE2)包括比所述第一正向电压范围(VCE1)更低的值。
14.根据权利要求13所述的方法(2)，还包括：向所述至少一个第三控制电极(135)提供所述第三控制信号(VMC)，以在所述正向电压(VCE)升高至阈值之前或一旦所述正向电压(VCE)升高至所述阈值时将所述功率半导体器件(1)从所述第二正向导通模式切换回所述第一正向导通模式。
15.根据权利要求14所述的方法(2)，其中，所述阈值处在所述第一正向电压范围(VCE1)的较低端。
16.根据权利要求12所述的方法(2)，还包括：向所述至少一个第一控制电极(131)提供所述第一控制信号(VGE)，以使所述功率半导体器件(1)在正向截止状态和所述正向导通状态之间周期性切换，其中，在所述正向截止状态下，
所述第一控制电极(131)不引起所述反型沟道，并且
从外部施加在所述第一负载端子结构(11)和所述第二负载端子结构(12)之间的电压由在所述漂移区(100)与所述第一沟道区(1011)和所述第二沟道区(1022)中的至少一个之间的过渡处形成的空间电荷区来阻断。
17.根据权利要求16所述的方法(2)，其中，在所述正向截止状态和所述正向导通状态之间周期性切换的每个时段内，在使所述功率半导体器件(1)从所述正向截止状态切换至所述正向导通状态之后以延迟(Dt)来实现从所述第一正向导通模式至所述所述第二正向导通模式的切换，其中，所述延迟总计为小于50μs。
18.根据权利要求12至17中的一项所述的方法(2)，还包括：
向所述至少一个第一控制电极(131)提供所述第一控制信号(VGE)，以在正向截止状态下操作所述功率半导体器件(1)，其中：
所述第一控制电极(131)在所述第一沟道区(1012)内不引起所述反型沟道；以及
从外部施加在所述第一负载端子结构(11)和所述第二负载端子结构(12)之间的正向阻断电压由在所述漂移区(100)与所述第一沟道区(1012)和所述第二沟道区(1022)中的至少一个之间的过渡处形成的空间电荷区来阻断；以及
在所述功率半导体器件(1)处于所述正向截止状态的情况下，向所述至少一个第三控制电极(135)提供所述第三控制信号(VMC)以在所述第三沟道区(1052)内引起所述反型沟道。
19.根据权利要求12至17中的一项所述的方法(2)，还包括：
向所述至少一个第三控制电极(135)提供所述第三控制信号(VMC)，以在反向导通状态下操作所述功率半导体器件(1)，其中，所述第三控制电极(135)在所述第三沟道区(1052)内引起所述反型沟道；以及
在所述反向导通状态下，向所述至少一个第一控制电极(131)提供所述第一控制信号(VGE)，以使所述功率半导体器件(1)从第一反向导通模式切换至第二反向导通模式，在所述第一反向导通模式下所述第一控制电极(131)在所述第一沟道区(1012)内不引起反型沟道，在所述第二反向导通模式下所述第一控制电极(131)在所述第一沟道区(1012)内引起所述反型沟道。
20.根据权利要求12至17中的一项所述的方法(2)，还包括：
向所述至少一个第三控制电极(135)提供所述第三控制信号(VMC)，以在反向截止状态下操作所述功率半导体器件(1)，其中：
所述第三控制电极(135)在所述第三沟道区(1052)内不引起所述反型沟道；以及
从外部施加在所述第一负载端子结构(11)和所述第二负载端子结构(12)之间的反向阻断电压由在所述漂移区(100)与所述第三沟道区(1052)之间的过渡处形成的空间电荷区来阻断；以及
在所述半导体器件(1)处于所述反向截止状态的情况下，向所述至少一个第一控制电极(131)提供所述第一控制信号(VGE)，以在所述第一沟道区(1012)内引起所述反型沟道。
21.根据权利要求12至17中的任一项所述的方法(2)，其中，所述第一控制信号(VGE)以在与所述第一负载端子结构(11)电连接的第一负载端子(E)和与所述第一控制电极(131)电连接的第一栅极端子(G)之间施加的第一栅极电压(VGE)的形式来提供。
22.根据权利要求12至17中的任一项所述的方法(2)，其中，所述第三控制信号(VMC)以在与所述第二负载端子结构(12)电连接的第二负载端子(C)和与所述第三控制电极(135)电连接的第三栅极端子(M)之间施加的第三栅极电压(VMC)的形式来提供。
CN201710522120.1A 2016-06-30 2017-06-30 具有完全耗尽的沟道区的功率半导体器件及其操作方法 Active CN107564955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016112019.7A DE102016112019B4 (de) 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112019.7 2016-06-30

Publications (2)

Publication Number Publication Date
CN107564955A CN107564955A (zh) 2018-01-09
CN107564955B true CN107564955B (zh) 2020-10-30

Family

ID=60662077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710522120.1A Active CN107564955B (zh) 2016-06-30 2017-06-30 具有完全耗尽的沟道区的功率半导体器件及其操作方法

Country Status (3)

Country Link
US (2) US10134835B2 (zh)
CN (1) CN107564955B (zh)
DE (1) DE102016112019B4 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112017B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
DE102017130092A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
US10600879B2 (en) 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
CN103972281A (zh) * 2013-01-31 2014-08-06 英飞凌科技股份有限公司 包括边缘区域的半导体器件和制造半导体器件的方法
CN104299997A (zh) * 2013-07-18 2015-01-21 英飞凌科技奥地利有限公司 电荷补偿半导体器件
CN105097907A (zh) * 2014-05-12 2015-11-25 英飞凌科技股份有限公司 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN105448949A (zh) * 2014-09-19 2016-03-30 英飞凌科技股份有限公司 具有可变电阻元件的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394859A1 (de) * 1989-04-28 1990-10-31 Asea Brown Boveri Ag Bidirektionals, abschaltbares Halbeiterbauelement
DE4343900A1 (de) * 1993-12-22 1995-07-06 Abb Management Ag Halbleiterbauelement
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
DE102014108913B4 (de) * 2014-06-25 2021-09-30 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
CN103972281A (zh) * 2013-01-31 2014-08-06 英飞凌科技股份有限公司 包括边缘区域的半导体器件和制造半导体器件的方法
CN104299997A (zh) * 2013-07-18 2015-01-21 英飞凌科技奥地利有限公司 电荷补偿半导体器件
CN105097907A (zh) * 2014-05-12 2015-11-25 英飞凌科技股份有限公司 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN105448949A (zh) * 2014-09-19 2016-03-30 英飞凌科技股份有限公司 具有可变电阻元件的半导体器件

Also Published As

Publication number Publication date
CN107564955A (zh) 2018-01-09
US10134835B2 (en) 2018-11-20
DE102016112019B4 (de) 2020-03-12
DE102016112019A1 (de) 2018-01-04
US20190109188A1 (en) 2019-04-11
US10367057B2 (en) 2019-07-30
US20180006109A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107564955B (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
US10651165B2 (en) Semiconductor device having overload current carrying capability
US10930772B2 (en) IGBT having a barrier region
US9859408B2 (en) Power semiconductor transistor having fully depleted channel region
US11171202B2 (en) Power semiconductor device having fully depleted channel regions
CN107564956B (zh) 具有完全耗尽的沟道区域的功率半导体器件
US10164079B2 (en) Power semiconductor device
JP2020021941A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN107564957B (zh) 具有完全耗尽沟道区域的功率半导体器件
CN107564951B (zh) 具有完全耗尽的沟道区的功率半导体器件
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US10340337B2 (en) Diode structure of a power semiconductor device
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US20230307531A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device
US20200168727A1 (en) Power Semiconductor Switch with Improved Controllability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant