CN107564957B - 具有完全耗尽沟道区域的功率半导体器件 - Google Patents

具有完全耗尽沟道区域的功率半导体器件 Download PDF

Info

Publication number
CN107564957B
CN107564957B CN201710525065.1A CN201710525065A CN107564957B CN 107564957 B CN107564957 B CN 107564957B CN 201710525065 A CN201710525065 A CN 201710525065A CN 107564957 B CN107564957 B CN 107564957B
Authority
CN
China
Prior art keywords
region
semiconductor device
channel region
channel
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710525065.1A
Other languages
English (en)
Other versions
CN107564957A (zh
Inventor
A·毛德
F-J·涅德诺斯塞德
C·P·桑道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202011399400.6A priority Critical patent/CN112531024B/zh
Publication of CN107564957A publication Critical patent/CN107564957A/zh
Application granted granted Critical
Publication of CN107564957B publication Critical patent/CN107564957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及具有完全耗尽沟道区域的功率半导体器件，包括：半导体本体，耦合至第一负载端子结构和第二负载端子结构，并且被配置为传导负载电流；第一单元和第二单元，每一个都被配置用于控制负载电流，并且每一个都在一侧电连接至第一负载端子结构以及在另一侧电连接至半导体本体的漂移区域，漂移区域具有第一导电类型；第一台面，包括在第一单元中，第一台面包括第一端口区域和第一沟道区域，第一端口区域具有第一导电类型且电连接至第一负载端子结构，第一沟道区域耦合至漂移区域；第二台面，包括在第二单元中，第二台面包括第二端口区域和第二沟道区域，第二端口区域具有第二导电类型且电连接至第一负载端子结构，第二沟道区域耦合至漂移区域。

Description

具有完全耗尽沟道区域的功率半导体器件
技术领域
本申请涉及一种功率半导体器件的实施例以及一种操作功率半导体器件的方法的实施例。具体地，本申请涉及具有至少两个沟道区域的功率半导体器件的实施例以及对应的操作方法，其中至少两个沟道区域具有不同的截止电压。
背景技术
汽车、消费和工业应用中的现代设备的许多功能(诸如转换电能和驱动电机或电子机器)依赖于半导体器件。例如仅举几例，绝缘栅型双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经被用于各种应用，包括但不限于电源和功率转换器中的开关。
一般地，人们希望将半导体器件处发生的损失保持到较低，其中，该损失主要是通过传导损失和/或切换损失引起的。
例如，功率半导体器件包括多个MOS控制头，其中每个控制头都可以具有至少一个控制电极以及与其相邻的源极区域和沟道区域。
为了将功率半导体器件设置为传导状态(期间可以传导正向上的负载电流)，控制电极可以设置有控制信号，该控制信号具有第一范围内的电压以引导出沟道区域内的负载电流路径。
为了将功率半导体器件设置为阻挡状态(期间施加给半导体器件的负载端子的正向电压可以被阻挡并且禁止正向上的负载电流的流动)，控制电极可以设置有控制信号，该控制信号具有不同于第一范围的第二范围内的电压以切断沟道区域中的负载电流路径。然后，正向电压可以在由功率半导体器件的沟道区域和漂移区域之间的过渡形成的结处引导出耗尽区域，其中耗尽区域也称为“空间电荷区域”并且可以主要扩散到半导体器件的漂移区域中。在这种情况下，沟道区域也被频繁地称为“本体区域”，其中该负载电流路径(例如，反型沟道)可以被控制信号引导出以将半导体器件设置为传导状态。在沟道区域中不具有负载电流路径的情况下，沟道区域可以与漂移区域形成阻挡结。
为了将半导体器件的损失保持得较低，需要以适当地方式控制功率半导体器件的半导体本体内的载流子密度。
发明内容
根据一个实施例，一种功率半导体器件包括：半导体本体，耦合至第一负载端子结构和第二负载端子结构，并且被配置为传导负载电流；第一单元和第二单元，每个单元均被配置用于控制负载电流，并且每个单元均在一侧电连接至第一负载端子结构且在另一侧电连接至半导体本体的漂移区域，漂移区域具有第一导电类型；第一台面，包括在第一单元中，第一台面包括：第一端口区域，具有第一导电类型且电连接至第一负载端子结构；和第一沟道区域，耦合至漂移区域；第二台面，包括在第二单元中，第二台面包括：第二端口区域，具有第二导电类型且电连接至第一负载端子结构；和第二沟道区域，耦合至漂移区域；第一台面和第二台面中的每个台面均在与相应台面内的负载电流的方向垂直的方向上通过绝缘结构而在空间上进行限定，并且在所述方向上表现出小于100nm的总延伸。第一单元可以被配置为在第一沟道区域内引导出反型沟道，并且第二单元可以被配置为在第二沟道区域内引导出累积沟道，累积沟道的截止电压大于反型沟道的截止电压。
根据又一实施例，提供了一种操作功率半导体器件的方法，其中，功率半导体器件包括：半导体本体，耦合至第一负载端子结构和第二负载端子结构，并且被配置为传导负载电流；第一单元和第二单元，每个单元均被配置用于控制负载电流，并且每个单元均在一侧电连接至第一负载端子结构且在另一侧电连接至半导体本体的漂移区域，漂移区域具有第一导电类型；第一台面，包括在第一单元中，第一台面包括：第一端口区域，具有第一导电类型且电连接至第一负载端子结构；和第一沟道区域，耦合至漂移区域；第二台面，包括在第二单元中，第二台面包括：第二端口区域，具有第二导电类型且电连接至第一负载端子结构；和第二沟道区域，耦合至漂移区域；第一台面和第二台面中的每个台面均在与相应台面内的负载电流的方向垂直的方向上通过绝缘结构而在空间上进行限定，并且在所述方向上表现出小于100nm的总延伸；至少一个控制电极，用于分别在第一沟道区域内引导出反型沟道以及在第二沟道区域内引导出累积沟道。该方法可以包括：通过向至少一个控制电极提供控制信号来在传导状态中操作功率半导体器件，该控制信号具有第一范围内的电压；通过提供具有不同于第一范围的第二范围内的电压的控制信号来在阻挡状态中操作功率半导体器件；以及通过将控制信号的电压从第一范围改变为第二范围来将功率半导体器件从传导状态切换为阻挡状态，所述改变包括：在保持时间周期内保持电压处于第三范围内的中间电平，以便同时在第一沟道区域内提供反型沟道以及在第二沟道区域内提供累积沟道。
本领域技术人员在阅读以下详细说明并查看附图之后将意识到附加特征和优势。
附图说明
附图中的部件不需要按比例绘制，而是将重点放在示出本发明的原理上。此外，在附图中，类似的参考标号表示对应的部分。在附图中：
图1A和图1B均示意性示出了根据一个或多个实施例的功率半导体器件的水平投影的部分；
图2A和图2B均示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图3A和图3B均示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图4示意性示出了根据一个或多个实施例的功率半导体器件的半导体本体中的载流子浓度的分布；
图5A示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图5B和图5C均示意性示出了根据一个或多个实施例的功率半导体器件的水平投影的部分；
图6示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图7示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图8示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图9示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；
图10示意性示出了根据一个或多个实施例的功率半导体器件的垂直截面的部分；以及
图11示意性示出了根据一个或多个实施例的提供给功率半导体器件的控制信号的电压的示例性过程。
具体实施方式
在以下详细描述中，参照形成说明书的一部分且通过示出可实践本发明的具体实施例的附图。
关于这点，诸如“顶部”、“底部”、“前”、“后”、“背部”、“头部”、“尾部”、“下方”、“上方”等的方向性术语可参照被描述的附图的定向来使用。由于实施例的部件可以在多个不同的定向来定位，所以方向性术语用于说明的目的而不用于限制。应理解，在不背离本发明的范围的情况下可以使用其他实施例并且可以进行结构或逻辑改变。因此，以下详细说明不是限制的目的，并且本发明的范围通过所附权利要求来限定。
现在将详细参照各个实施例，在附图中示出了一个或多个示例。每个示例都通过说明来提供，并且不用于限制本发明。例如，被示出或描述为一个实施例的一部分的特征可用于其他实施例或者与其他实施例结合来得到又一实施例。本发明旨在包括这些修改和变形。使用不应解释为限制所附权利要求的范围的具体语言来描述示例。附图不按比例绘制并且仅用于说明的目的。为了简化，如果没有另外指示，在不同附图中通过相同的参考符号来指定相同的元件或制造步骤。
本说明书中使用的术语“水平”可描述与半导体衬底或半导体区域(诸如下文提到的半导体本体)的水平面基本平行的定向。这例如可以是半导体晶圆或裸片的表面。例如，以下提到的第一横向X和第二横向Y可以是水平方向，其中第一横向X和第二横向Y可以相互垂直。
本说明书中使用的术语“垂直”可以描述与水平表面基本垂直布置的定向，即平行于半导体晶圆的表面的法线方向。例如，下文提到的延伸方向Z可以是垂直于第一横向X和第二横向Y的垂直方向。
然而，应理解，下文描述的功率半导体器件的实施例可以表现出横向配置或垂直配置。在第一种情况下，延伸方向Z实际上可以是横向而非垂直方向，并且第一横向X和第二横向Y中的至少一个实际上可以是垂直方向。
在该说明书中，n掺杂表示“第一导电类型”，而p掺杂表示“第二导电类型”。备选地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂而第二导电类型可以是n掺杂。
此外，在本说明书中，术语“掺杂浓度”可以表示平均掺杂浓度，或者分别表示具体半导体区域或半导体区的平均掺杂浓度或单载流子浓度。因此，例如，特定半导体区域与另一半导体区域的掺杂浓度相比表现出较高或较低的特定掺杂浓度的表述可以表示半导体区域的对应平均掺杂浓度相互不同。
在本说明的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”用于描述在两个区域、截面、区、半导体器件的部分或部件之间或者在一个或多个器件的不同端子之间或者在端子或金属或电极与半导体器件的一部分或一个部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”用于描述在对应半导体器件的两个元件之间具有直接的物理连接；例如，两个元件之间的过渡相互接触可以不包括其他中间元件等。
本说明书中使用的术语“功率半导体器件”用于描述具有高压阻挡和/或高电流承载能力的单个芯片上的半导体器件。换句话说，这种功率半导体器件被配置用于高负载电流(尤其在安培范围内，例如多达几十或几百安培)和/或高电压(典型地高于5V，或者高于15V，或者更典型地400V，例如多达几千伏特)。
例如，本说明书中使用的术语“功率半导体器件”不表示例如用于存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
由此，本说明书中描述的特定实施例属于而不限于功率半导体器件(以下也简称为“半导体器件”或“器件”)可在功率转换器或电源内使用，例如用于将第一功率信号转换为不同于第一功率信号的第二功率信号。例如，为此，功率半导体器件可以包括一个或多个功率半导体单元，诸如单片集成晶体管单元、单片集成二极管单元和/或单片集成IGBT单元和/或单片集成MOS栅控二极管(MGD)单元和/或单片集成MOSFET单元或它们的衍生。这种二极管单元和/或这种晶体管单元可以集成在半导体芯片中，其中多个这样的芯片可以集成在功率半导体模块中，诸如IGBT模块。
图1A示意性示出了根据一个或多个实施例的功率半导体器件1的水平投影的部分。此外，图1B示意性和示例性示出了根据一个或多个其他实施例的功率半导体器件1的水平投影的部分。在图1A和图1B中，水平投影可以平行于由第一横向X和第二横向Y限定的平面。半导体器件1的部件均可以沿着延伸方向Z延伸，该延伸方向Z可以垂直于第一横向X和第二横向Y中的每一个。
半导体器件1可以包括有源单元场(active cell field)16，其包括一个或多个有源单元14，例如MOS(金属氧化物半导体)单元，以下简称为“单元”14。例如，单元14的数量可以在100至100000的范围内。有源单元场16可以被配置为传导总负载电流，其中总负载电流可以大于1A、大于10A或者甚至大于100A。以下，该总负载电流还简称为“负载电流”。
有源单元场16可以被半导体器件1的边缘终止区18所环绕。例如，边缘终止区18不包括任何有源单元。边缘终止区18可通过边缘19终止，其可以例如通过从晶圆中切割芯片来得到。
此外，有源单元场16(或者分别地，有源单元场16和边缘终止区18)可以被配置为阻挡至少20V、至少100V、至少400V或至少1000V的电压。
如图1A所示意性示出的，单元14可以表现出带状配置。因此，每个单元14以及它们可能包括的部件可以沿着第一横向X和第二横向Y中的一个方向基本沿着整个有源单元场16延伸(如图所示)，例如，与有源单元场16与边缘终止区18之间的过渡区域邻接。例如，相应(带状)单元的总横向延伸沿着第一横向X和第二横向Y中的一个方向总计小于有源单元场16的总延伸的30％、小于5％或者甚至小于1％。
在图1B中示意性示出的另一实施例中，单元14可以表现出针状配置，其沿着第一横向X和第二横向Y中的每一个的总横向延伸总计仅为有源单元场16的沿着第一横向X和第二横向Y的总横向延伸的一小部分。例如，相应针状单元的总横向延伸总计小于有源单元场16沿着第一横向X和第二横向Y中的一个的总延伸的30％、小于5％或者甚至小于1％。以下将进一步解释针状单元和带状单元进一步的任选方面。
在另一实施例中，有源单元场16可以包括两种类型的单元14，例如带状配置的一个或多个单元14以及针状配置的一个或多个单元14。
有源单元场16和边缘终止区18均可以至少部分地形成在器件1的联合半导体本体10内。如下文更详细解释的，半导体本体10可以被配置为承载总负载电流，其例如可以通过单元14来控制。
在一个实施例中，半导体器件1是双极半导体器件1。因此，可以通过由第一导电类型的第一载流子形成的第一负载电流和通过由与第一导电类型互补的第二导电类型的第二载流子形成的第二负载电流组成半导体本体10内的总负载电流。例如，第一载流子是电子，而第二载流子是空穴。
现在参照图2A，其示意性且示例性示出了根据一个或多个实施例的半导体器件1的垂直截面的部分，半导体器件1可以进一步包括第一负载端子结构11和第二负载端子结构12。例如，第一负载端子结构11被布置为与第二负载端子结构12分离。半导体本体10可以耦合至第一负载端子结构11和第二负载端子结构12的每一个，并且可以被配置为经由第一负载端子结构11接收总负载电流15(也称为“负载电流”)并且经由第二负载端子结构12输出总负载电流15，反之亦然。
半导体器件1可以显示出垂直设置，根据这种设置，例如第一负载端子结构11被布置在半导体器件1的前侧而第二负载端子结构12被布置在半导体器件1的背侧。在另一实施例中，半导体器件1可以表现出横向设置，根据这种设置，例如第一负载端子结构11和第二负载端子结构12的每一个均被布置在半导体器件1的相同侧上。
例如，第一负载端子结构11包括第一金属化层(例如，前侧金属化层)，并且第二负载端子结构12可以包括第二金属化层(例如，背侧金属化层)。此外，第一负载端子结构11和第二负载端子结构12中的一个或两个可以包括扩散阻挡层。
在本说明书中，以传统方式表示总负载电流15的方向，即，作为正载流子(诸如空穴)的流动方向和/或与负载流子(诸如电子)的流动相反的方向。例如，总负载电流15的正向可以从第二负载端子结构12指向第一负载端子结构11。
如上文已经解释的，总负载电流15可以包括第一导电类型的第一负载电流151(例如，电子电流)以及第二导电类型的第二负载电流152(例如，空穴电流)。因此，第二负载电流152的方向可以平行于总负载电流15的技术(传统)方向，而第一负载电流151的方向可以反平行于负载电流15的方向。第一负载电流151和第二负载电流152的量的总和可以形成被半导体本体10传导的总负载电流15。
第一导电类型的第一载流子(例如，电子)从第一负载端子结构11朝向第二负载端子结构12移动，或者反之可以与互补类型(例如第二导电类型)的第二载流子(例如，空穴)在其通过半导体本体10的路径上重新组合。例如，如图2B和图3B所示，在第一负载端子结构11的附近，正向上的总负载电流15可以主要或者甚至完全由朝向第二负载端子结构12移动的电子的第一负载电流151组成，其中，在第二负载端子结构12的附近，正向上的总负载电流15可以主要或者甚至完全由朝向第一负载端子结构11移动的空穴的第二负载电流152组成。电子和空穴可以在半导体本体10内重新组合。然而，在半导体本体10的漂移区域100内，根据一个或多个实施例，基本不发生或者仅发生少量的重新组合。根据一个实施例，第一和第二载流子类型的双极性寿命，即直到载体的密度减小至其初始值的1/e≈37％的值的时间例如大于1μs、大于10μs、大于30μs或者大于70μs。
此外，第一负载电流151可以由第一漂移电流(例如，电子漂移电流)和第一扩散电流(例如，电子扩散电流)组成。此外，第二负载电流152可以由第二漂移电流(例如，空穴漂移电流)和第二扩散电流(例如，空穴扩散电流)组成。
因此，在半导体器件1的传导状态中，总负载电流15可以通过半导体本体10传导，其中，在通过半导体本体10的将第一负载接触结构11与第二负载接触结构12分离的每个截面处，总负载电流15可以由流过所述截面的第一负载电流151(其可以是电子电流)和流过所述截面的第二负载电流152(其可以是空穴电流)组成。在每个截面处，第一负载电流151和第二负载电流152的量的总和可以等于总负载电流15的量，其中所述截面可以垂直于总负载电流15的方向。例如，在传导状态期间，总负载电流15可以由第一负载电流151主导，即，第一负载电流151可以显著大于第二负载电流152，例如总计大于总负载电流15的75％、大于80％或者甚至大于90％。在从阻挡传导过渡到传导状态期间或者从传导状态过渡到阻挡状态期间，即，在切换期间，第二负载电流152可以表示总负载电流15的较高部分，即第二负载电流152可以显著大于第一负载电流151。
为了控制总负载电流15，半导体器件1可以进一步包括控制端子结构13。例如，半导体器件1可以被配置为通过控制端子结构13设置为阻挡状态和传导状态中的一个。
在一个实施例中，为了将半导体器件1设置为传导状态(这期间可以传导正向上的总负载电流15)，控制端子结构13可以设置有具有第一范围内的电压的控制信号。为了将半导体器件1设置为阻挡状态(这期间可以阻挡正向电压，并且避免正向上的负载电流15的流动)，控制端子结构13可以设置有具有不同于第一范围的第二范围内的电压的控制信号。
在一个实施例中，可以通过在控制端子结构13和第一负载端子结构11之间施加电压和/或通过在控制端子结构13和第二负载端子结构12之间施加电压来提供控制信号。
例如，控制端子结构13可以至少部分地在单元14内实施，如图2A至图3B所示。此外，单元14可以至少部分地在半导体本体10内实施。换句话说，单元14可以形成半导体本体10的一部分。
在一个实施例中，单元14可以包括至少一个第一单元141和至少一个第二单元142。第二单元142可以不同于第一单元141且与第一单元141分离布置。
第一单元141和第二单元142中的每一个都可以在一侧上电连接至第一负载端子结构11且在另一侧上连接至半导体本体10的半导体漂移区域100(这里还简称为“漂移区域”)。因此，在一个实施例中，第一单元141和第二单元142中的每一个都可以在一侧上的半导体本体10的漂移区域100与另一侧上的第一负载端子结构11之间形成界面。此外，在半导体器件1的不具有单元14的区域中，例如在所述边缘终止区18中，半导体本体10(例如，漂移区域100)可以与第一负载端子结构11电绝缘。
漂移区域100可以具有第一导电类型。例如，漂移区域100表现出第一和/或第二导电类型的1012cm-3到1018cm-3的范围内的掺杂浓度，例如1013cm-3到1015cm-3，例如在2*1013cm-3到2*1014cm-3的范围内。例如，如果半导体器件1表现出补偿结构(也称为超结结构)，则可以应用相对较高的掺杂浓度。在这种情况下，可以发生第一和第二导电类型的掺杂物的局部高浓度。然而，当在一个平面中在漂移区域100中集成第一和第二掺杂浓度时，所得到的集成掺杂浓度可以显著较低，例如至少比第一和/或第二导电类型的对应掺杂浓度的较大值低，例如，倍数因子可以是3、5或者10。这种局部高掺杂浓度可以支持从半导体本体10中流出载流子(例如在截止期间)，由此会导致截止损失减少和/或截止更快。
在一个实施例中，第一单元141被配置为控制第一负载电流151，以及第二单元142被配置为控制第二负载电流152。例如，第一单元141被配置为防止第二负载电流152穿过第一单元141。此外，第二单元142还可以被配置为防止第二负载电流152穿过第二单元152，例如在半导体器件1处于传导状态的情况下。
第一单元141由此可以是单极单元，其被配置为控制第一导电类型的载流子，并且第二单元142可以是单极单元，其被配置为控制第二导电类型的载流子。
在一个实施例中，半导体器件1可以被配置为通过第一单元141和第二单元142将由半导体本体10传导的总负载电流15分为第一负载电流151和第二负载电流152，其中第一单元141和第二单元142可以在第一负载端子结构11与半导体本体10的一部分(例如，所述漂移区域100)之间形成界面。因此，在半导体本体10的漂移区域100与第一负载端子结构11之间的总负载电流15的路径中，例如如果半导体器件1处于传导状态，则第一负载电流151可以穿过第一单元141，而例如如果半导体器件1从传导状态切换为阻挡状态，则第二负载电流152可以穿过第二单元142，这将在下文进行更加详细的解释。
参照图3A和图3B，解释单元14的示例性方面。
图3A和图3B示意性且说明性地示出了根据一个或多个实施例的半导体器件1的垂直截面的部分。根据图3A和图3B的实施例的半导体器件1的一般配置可以与根据图1A、图1B和图2A、图2B的实施例的半导体器件1的一般配置相同或相似。因此，上文参照图1A至图2B所提到的可以等效地应用于图3A和图3B的实施例，除非另有指定。
在一个实施例中，提供给控制端子结构13的控制信号包括第一控制信号和第二控制信号。第一控制信号可以被设置用于控制第一单元141，以及第二控制信号可以被配置用于控制第二单元142。在一个实施例中，第一控制信号与第二控制信号相同。在另一实施例中，第一控制信号不同于第二控制信号。可以从半导体器件1的外部来提供控制信号，例如通过被配置为生成第一控制信号和第二控制信号的驱动器(未示出)来提供。在另一实施例中，第一控制信号和第二控制信号中的一个或两个可以通过半导体器件1的内部信号或内部电位来生成或提供。
此外，控制端子结构13可以包括一个或多个第一控制电极131和/或一个或多个第二控制电极132。
第一单元141可以包括一个或多个第一控制电极131，其可以被配置为接收第一控制信号。第一控制电极131可以通过绝缘结构133与半导体本体10绝缘。
第二单元142可以包括一个或多个第二控制电极132，其可以被配置为接收第二控制信号。第二控制电极132也可以通过绝缘结构133与半导体本体10绝缘。
一个或多个第一控制电极131的材料和尺寸可以与一个或多个第二控制电极132的材料和尺寸相同，或者与其不同。
此外，还是关于这点，应该理解，与图3A、图3B、图5A和图6中的示例性表示不同地，控制电极131和132还可以根据一个或多个实施例被布置为相互接触，从而形成用于控制第一单元141和第二单元142中的每一个的单片的控制电极。换句话说，在一个实施例中，控制电极131和132可以是一个联合控制电极的相应部分。
由此，绝缘结构133可以容纳第一控制电极131和第二控制电极132中的每一个。此外，第一控制电极131和第二控制电极132中的一个、多个或每一个可以与第一负载端子结构11绝缘。
在一个实施例中，第一单元141包括第一台面101，其至少部分地实施为半导体本体10的一部分。此外，第二单元142可以包括第二台面102，其至少部分地实施为半导体本体10的一部分。例如，第一台面101和第二台面102中的每一个都电连接至第一负载端子结构11。第二台面102可以与第一台面101不同并且与第一台面101分离布置。
第一台面101和第二台面102可以通过绝缘结构133而在空间上限定。将参照图5公开台面101和102的空间尺寸以及它们的部件的示例性说明。同时，绝缘结构133可以容纳第一控制电极131和第二控制电极132。
第一台面101可以包括电连接至第一负载端子结构11的第一端口区域1011。第一端口区域1011可以是第一半导体端口区域。例如，第一端口区域1011具有第一导电类型，例如其包括第一导电类型的掺杂物，例如掺杂浓度在1019cm-3至1022cm-3的范围内，例如1020cm-3至5*1021cm-3。例如，第一端口区域1011是n+区域。因此，第一端口区域1011的掺杂浓度可以比漂移区域100的掺杂浓度大至少两个数量级(对应于100倍)。在一个实施例中，第一端口区域1011是已经被另外硅化的掺杂半导体区域。例如，在第一端口区域1011中设置硅化物。此外，这种硅化的第一端口区域1011可以沿着延伸方向Z表现出与第一控制电极131的公共延伸范围。例如，这种硅化的第一端口区域1011还可以称为“金属源极”。在从硅化的第一端口区域1011到第一台面101的第一沟道区域1012(下文将详细解释)的过渡处，可以存在掺杂激增(doping spike)，例如n+掺杂激增。
此外，第二台面102可以包括电连接至第一负载端子结构11的第二端口区域1021。第二端口区域1021可以是第二半导体端口区域。例如，第二端口区域1021具有第二导电类型，例如其包括第二导电类型的掺杂物，例如掺杂浓度在1018cm-3至1022cm-3的范围内，例如1019cm-3至1021cm-3。例如，第二端口区域1021是p+区域。因此，第二端口区域1021的掺杂浓度可以比漂移区域100的掺杂浓度大至少两个数量级。在一个实施例中，第二端口区域1021是已经被另外硅化的掺杂半导体区域。例如，在第二端口区域1021中设置硅化物。此外，这种硅化的第二端口区域1021可以沿着延伸方向Z表现出与第二控制电极132的公共延伸范围。在从硅化第二端口区域1021到第二台面102的第二沟道区域1022(下文将详细解释)的过渡处，可以存在掺杂激增，例如p+掺杂激增。
第一台面101可以进一步包括与第一端口区域1011接触的第一沟道区域1012。第一沟道区域1012可以是第一半导体沟道区域。例如，第一沟道区域1012具有第二导电类型，例如掺杂浓度在多达1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围内。例如，第一沟道区域1012是p区域或p-区域。在另一实施例中，第一沟道区域1012具有第一导电类型，例如掺杂浓度在多达1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围内。
例如，第一沟道区域1012可以进一步耦合至半导体漂移区域100，例如其可以与漂移区域100接触或者可以通过以下详细阐述的平坦(plateau)区域(图2A至图3B中未示出)与其耦合。
在一个实施例中，第一沟道区域1012可以将第一端口区域1011与半导体漂移区域100隔离。此外，第一沟道区域1012可以是电浮置区域。例如，第一沟道区域1012不与第一负载端子结构11接触，但是通过第一端口区域1011与其分离。
第二台面102可以进一步包括与第二端口区域1021接触的第二沟道区域1022。第二沟道区域1022可以是第二半导体沟道区域。例如，第二沟道区域1022具有第二导电类型，例如掺杂浓度在多达1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围内。例如，第二沟道区域1022是p区域。在另一实施例中，第二沟道区域1022具有第一导电类型，例如掺杂浓度在多达1019cm-3的范围内，例如1011cm-3至1018cm-3，例如在1014cm-3至1018cm-3的范围内。
例如，第二沟道区域1022可以进一步耦合至半导体漂移区域100，例如其可以与漂移区域100接触或者可以通过以下详细阐述的另一平坦区域(图2A至图3B中未示出)与其耦合。
此外，第二沟道区域1022可以将第二端口区域1021与半导体漂移区域100隔离。此外，第二沟道区域1022可以是电浮置区域。例如，第二沟道区域1022不与第一负载端子结构11接触，但是通过第二端口区域1021与其分离。在另一实施例中，第二沟道区域1022可以是与第二端口区域1021相同的导电类型，并且第二沟道区域1022仅临时地通过应用第二控制电极132的材料的适当功函或者第二控制电极132的适当电位来呈现为绝缘或浮置状态。
因此，与传统的IGBT配置不同，在功率半导体器件1的实施例中，至少第一沟道区域1012不电连接至有源单元场16内的第一负载端子结构11，而是电浮置。例如，第一台面101独有地通过第一端口区域1011耦合至第一负载端子结构。附加地或备选地，第二沟道区域1022不电连接至有源单元场16内的第一负载端子结构，而是电浮置。例如，第二台面102独有地通过第二端口区域1021耦合至第一负载端子结构。
第一台面101可以是第一半导体台面，并且第二台面102可以是第二半导体台面。在另一实施例中，第一端口区域1011和第二端口区域1022中的一个或每一个都可以包括金属。
例如，第一端口区域1011总计第一台面101的总体积的特定部分，例如在多达75％的范围内，例如10％至75％，例如在20％至50％的范围内。第一沟道区域1012可以总计第一台面101的总体积的另一部分，例如在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围内。
第二端口区域1021可以总计第二台面102的总体积的特定部分，例如在多达75％的范围内，例如10％至75％，例如在20％至50％的范围内。第二沟道区域1022可以总计第二台面102的总体积的另一部分，例如在10％至90％的范围内，例如25％至90％，例如在25％至75％的范围内。
在一个实施例中，包括第一台面101的第一单元141被配置为在半导体器件1的传导状态中完全耗尽第二导电类型的移动载流子的第一沟道区域1012。
此外，包括第二台面102的第二单元142被配置为在半导体器件1的传导状态中完全耗尽第二导电类型的移动载流子的第二沟道区域1022。
在传导状态中，如图3B所示意性示出的，半导体器件1可以被配置为将总负载电流15的路径分为至少两个独立的路径：第一个路径由第一负载电流151得到并且穿过包括完全耗尽第二导电类型的移动载流子的第一沟道区域1012的第一台面101；以及第二个路径由第二负载电流152得到，并且既不穿过包括完全耗尽第二导电类型的移动载流子的第二沟道区域1022的第二台面102，也不穿过包括也完全耗尽第二导电类型的移动载流子的第一沟道区域1012的第一台面102。相反，第二单元142可以被配置为阻挡第二负载电流152流动通过第二台面102，从而避免第二导电类型的移动载流子在半导体器件1的传导状态期间离开半导体本体10。换句话说，在传导状态期间，根据一个实施例，第一台面101和第二台面102的每一个内的第二负载电流152的幅度可以总计基本为零。根据另一实施例，可以通过第二负载电流152传导多达30％或者多达20％或者多达10％的负载电流的特定部分，其可以穿过第一台面101和第二台面102中的至少一个。
以下，术语“完全耗尽沟道区域”用于描述第二导电类型的移动载流子的完全耗尽的沟道区域，其中第一导电类型的移动载流子仍然可以在完全耗尽沟道区域中大量存在。相同的定义应用于术语“完全可耗尽沟道区域”。
例如，完全耗尽第一沟道区域1012不包括第二导电类型的任何移动载流子或者第二导电类型的移动载流子的密度至少不在泄露电流等级之上。此外，在一个实施例中，完全耗尽第二沟道区域1022不包括第二导电类型的移动载流子或者第二导电类型的移动载流子的密度至少不在泄露电流等级之上。
因此，根据一个实施例，沟道区域1012和1022在半导体器件1的传导状态中被完全耗尽。
例如，沟道区域1012和1022被完全耗尽。这例如可以通过选择用于控制电极131和132的材料来实现，导致控制电极131、132的功函可以不同于沟道区域1012和/或1022的功函。附加地或备选地，这可以通过将控制电极131和132相对于例如第一负载端子结构11的电位设置为适当的电位来实现。因此，在一个实施例中，由于一侧上的控制电极131、132中的一个或两个的功函与另一侧上的沟道区域1012、1022中的一个或两个的功函之间的差异以及由于将控制电极131、132中的一个或两个设置为限定的电位，可以实现沟道区域1012、1022的全耗尽。
例如，如果半导体器件1被设置为传导状态，例如通过在一侧上的每个控制电极131和132与另一侧的第一负载端子结构11之间施加所述第一范围内的电压(例如，每个控制电极131和132的电位可以大于第一负载端子结构11的电位)，则沟道区域1012和1022可以变为第二导电类型的移动载流子的完全耗尽。在第一沟道区域1012中，与不施加正电压的状态相比，第二导电类型(例如，空穴)的移动载流子显著较少。并且，在第二沟道区域1022中，第二导电类型(例如，空穴)的移动载流子也显著较少。例如，表述“显著较少的移动载流子”用于在本说明书中描述相应导电类型的移动载流子的量小于另一导电类型的移动载流子的10％。
根据一个实施例，如果在第一控制电极131和第一负载端子结构11之间施加的电压在所述第一范围内，例如在-3V至+3V的范围内，则半导体器件1被配置为完全耗尽第二导电类型的载流子的第一沟道区域1012。根据另一实施例，如果在第一控制电极131和第一负载端子结构11之间施加的电场在第一范围内，例如在-10MV/cm至+10MV/cm的范围内或者在-6MV/cm至+6MV/cm的范围内或者在-4MV/cm至+4MV/cm的范围内，则半导体器件1被配置为完全耗尽第一沟道区域1012。这同样可以类似地应用于第二沟道区域1022。
例如，在半导体器件1的阻挡状态中，仅在沟道区域1012和1022的至少一个中，例如仅在沟道区域1022中存在用于第二负载电流152的电流路径，由此允许最后的泄露电流通过。如上所述，施加在半导体器件1的负载端子结构11和12之间的正向电压可以在与漂移区域100的过渡处形成的结处引导出空间电荷区域。
为了将半导体器件1从传导状态切换到阻挡状态，不同于第一范围的第二范围内的电压可以被施加在第一控制电极131和第一负载端子结构11之间，以切断第一沟道区域1012中的负载电流路径。例如，在将切断的第一沟道区域1012中的负载电流路径是电子电流路径的情况下，第二范围可以从0V到特定负电压值。因此，在将被切断的第一沟道区域1012中的负载电流路径是空穴电流路径的情况下，第二范围可以从0V到特定正电压值。第二范围中的相同电压或另一电压或者又一电压也可以施加在第二控制电极132和第一负载端子结构11之间。然后，可以在第二沟道区域1022中引导出第二导电类型的移动载流子的累积沟道。此外，在一个实施例中，第二沟道区域1022没有耗尽，但是由于第二导电类型的掺杂物形成朝向第一负载端子结构11的导电连接。例如，累积沟道可以利于第二导电类型的第二载流子移出半导体本体10到达第一负载端子结构11。这可以在半导体器件1的截止期间有助于半导体本体10中的总载流子浓度的快速减少。
用于将半导体器件1从阻挡状态切换为传导状态，如上所述，第一范围内的电压可以施加在第一控制电极131和第一负载端子结构11之间。然后，例如通过形成反型沟道，可以在第一沟道区域1012中引导出第一导电类型的移动载流子的电流路径。反型沟道可以沿着延伸方向Z在整个第一沟道区域1012上方延伸。在变形例中，反型沟道还可以沿着第一横向X和/或第二横向Y在整个第一沟道区域1012上方延伸。同时，第一沟道区域1012可以由于所述第一范围内的所述电压而变得完全耗尽第二导电类型的移动载流子，使得禁止第二导电类型的移动载流子通过半导体本体10与第一负载端子结构11之间的第一沟道区域1012流动。第一范围中的相同电压或另一电压或者又一电压可以进一步施加在第二控制电极132和第一负载端子结构11之间。然后，第二沟道区域1022可以变得完全耗尽第二导电类型的移动载流子，使得减少或禁止第二导电类型的移动载流子通过半导体本体10和第一负载端子结构11之间的第二沟道区域1022流动。
半导体本体10可进一步包括电连接至第二负载端子结构12且耦合至偏移区域100的第三端口区域103。第三端口区域103可以是第三半导体端口区域。例如，第三端口区域103包括具有第二导电类型的第一发射极和/或具有第一导电类型的第二发射极，例如所谓的n短路(在第一导电类型是n的情况下)，从而实施半导体器件1的反向电导率。此外，第三端口区域103可以包括缓冲区域(也已知为场停止区域)，其例如可以包括与漂移区域100的导电类型(例如，第一导电类型)相同的掺杂物，但是与漂移区域100的掺杂浓度相比具有更高的掺杂浓度。然而，由于本领域技术人员已知第三端口区域103的这些示例性配置，所以图3没有示出且这里不再详细解释第一发射极、第二发射极和缓冲区域。
如上文已经解释的，半导体本体10可以被配置为在所述负载端子结构11和12之间沿着正向传导总负载电流15。为此，第一控制电极131可以被配置为响应于接收所述第一控制信号在第一沟道区域1012内引导出用于传导第一负载电流151的反型沟道。例如，响应于接收到第一控制信号，半导体器件1可以被配置为关于第二导电类型的移动载流子完全耗尽第一沟道区域1012。相应地，响应于接收到第二控制信号，半导体器件1可以进一步被配置为关于第二导电类型的移动载流子完全耗尽第二沟道区域1022。
根据一个实施例，第一负载端子结构11包括源极端子(也称为“发射极端子”)，并且第二负载端子结构12包括漏极端子(也称为“集电极端子”)，并且控制端子结构13包括栅极端子。因此，第一台面101的第一端口区域1011可以组成源极区域，例如半导体源极区域。
例如，为了将半导体器件1设置为传导状态(这期间可以在正向上传导负载端子结构11、12之间的总负载电流15)，第一控制电极131可以设置有具有第一范围内的电压的第一控制信号，以引导出第一沟道区域1012内的反型沟道。例如，在第一控制电极131和第一负载端子结构11之间施加电压。在一个实施例中，如果施加的电压在第一范围内，则第一控制电极131的电位大于第一负载端子结构11的电位。
为了将半导体器件1设置为阻挡状态(可以阻挡在正向上施加在第二负载端子结构12和第一负载端子结构11之间的电压并且防止负载电流15在正向上的流动)，第一控制电极131可以设置有具有不同于第一范围的第二范围内的电压的控制信号，以例如在第一沟道区域1012和漂移区域100之间的过渡处引导出耗尽区域。例如，在第一负载端子结构11和第一控制电极131之间施加电压。在一个实施例中，如果施加的电压在第二范围内，则第一控制电极131的电位等于或低于第一负载端子结构11的电位。
例如，图1A至图3B的每一幅中示意性示出的结构可以用于形成IGBT、RC-IGBT、MOSFET等的一个或多个器件单元。在一个实施例中，半导体器件1是IGBT、RC-IGBT或MOSFET中的一个。
根据前文所述，可以如下总结半导体器件1的操作和配置的实施例。半导体器件1可以被配置为通过提供具有所述第一范围内的电压的控制信号来设置为传导状态。响应于接收到这种控制信号，第一单元141可以被配置为在第一沟道区域1012内引导出反型沟道，使得第一导电类型的第一载流子的第一负载电流151可以穿过第一台面101。同时地，第一单元141可以被配置为关于第二导电类型的载流子完全耗尽第一沟道区域1012，由此显著地减小或者禁止第一台面101内的第二负载电流152的流动。此外，响应于接收到这种控制信号，第二单元142可以被配置为关于第二导电类型的载流子完全耗尽第二沟道区域1022，由此禁止第一负载电流151和第二负载电流152中的每一个在第二台面102内的流动。因此，在传导状态期间，单元141和142内的总负载电流可以至少由第一负载电流151占主导或者甚至基本仅由第一负载电流151组成，因为第二负载电流152在所述单元141和142内基本总计为零。为了将半导体器件1从传导状态切换为阻挡状态，可以设置具有不同于第一范围的第二范围内的电压的控制信号。响应于接收到这种控制信号，半导体器件1可以被配置为使得移动载流子移出半导体本体10。为此，第一单元141可以被配置为通过击穿所述反型沟道来切断第一台面101内的第一负载电流151。同时地，第二单元142可以被配置为在第二沟道区域1022内引导出累积沟道以允许第二负载电流152在第二台面内的流动。实际上，这种第二负载电流152可以认为是剩余电流(removal current)，因为其使得关于第二导电类型的第二载流子耗尽半导体本体10。因此，在截止期间，单元141和142内的总负载电流15(即，第一负载端子结构11附近的总负载电流15)可以由第二单元142内的第二负载电流152占主导地位或者甚至基本由第二单元142内的第二负载电流152组成。
图4示意性示出了根据一个或多个实施例的当处于传导状态时半导体器件1的半导体本体10中的载流子浓度的示例性分布。虚线示意性示出了第一导电类型的载流子(例如，电子)沿延伸方向Z的浓度分布(CC)，并且点线示例性示出了第二导电类型的载流子(例如，空穴)沿延伸方式Z的浓度分布(CC)。如图所示，在第一负载端子结构11附近，例如在单元141和142内，第一导电类型的载流子的浓度可以高于第二导电类型的载流子的浓度，例如由于它们在前面段落中概述的原因并且由于单元141和142中的掺杂区域可以促进这些曲线。
沿着半导体本体10在延伸方向Z上的延伸，例如在漂移区域100内，第一导电类型的载流子的浓度可以基本等于第二导电类型的载流子的浓度，例如由于可以在漂移区域100内侧的电子-空穴等离子体内建立的电荷中性的物理要求。
在第二负载端子结构12的附近，第二导电类型的载流子的浓度可以显著高于第一导电类型的载流子的浓度，例如由于第一导电类型的载流子可以连续从半导体本体10移动到第二负载端子结构12，并且其中第二导电类型的载流子可以连续地从所述第一发射极泵送到漂移区域100中，第一发射极可以包括在电连接至第二负载端子结构12的第三端口区域103中，其中第一发射极可以具有第二导电类型。根据图4中未示出的另一实施例，在第二负载端子结构12的附近，第一导电类型的载流子的密度也在接近第一导电类型的掺杂区域的区域中大得多，例如以实现稍后提到的半导体器件1的反向电导率。在缓冲或或场停止区域中，可以发生第一和第二导电类型的载流子的密度的差异。
例如，半导体器件1可以被配置为在半导体本体10内(例如在漂移区域100内)引导出大于1016cm-3，或者甚至大于1017cm-3，或者甚至大于2*1017cm-3的载流子的总浓度。在流过半导体器件1的水平截面的至少100A/cm2且处于约20℃的额定负载电流或负载电流密度处，载流子的这种高浓度可以允许在传导状态期间实现相对较低的导通状态电压，即，第一负载端子结构11和第二负载端子结构12之间的电压小于1V、小于0.9V或者甚至小于0.8V。所述导通状态电压可以主要通过第二负载端子结构12附近的pn结(未示出)来引起。因此，导通状态电压的下降可以沿着第一负载端子结构11和第二负载端子结构12之间的距离不对称地分布，例如由于第二负载端子结构12附近发生的电压的主要改变以及在第一负载端子结构11附近发生的可忽略的电压改变。例如，如果半导体本体10主要基于硅(Si)，则几乎不会实现显著小于0.7V的导通状态电压。
关于图5A，下文将解释第一单元141和第二单元142的一些示例性空间尺寸。在给出具体值之前，应理解，包括第一单元141和第二单元142的单元14可以表现出带状配置或针状配置，如参照图1A所解释的。
在第一情况下(“带状”)，如图5B示意性示出的，第一台面101和第二台面102中的每一个都可以表现出鳍的形状，其沿着一个横向(例如，Y)具有的总横向延伸总计至少为另一横向(例如，X)上的总横向延伸的多倍。例如，鳍状台面101和102可以在一个横向上基本沿着整个有源单元场16延伸。
在第二种情况下(例如，“针状”)，如图5C示意性示出的，第一台面101和第二台面102的每一个都可以表现出线的形状。例如，台面101和102均可以与水平面平行地具有圆形或矩形截面，并且均可以完全被绝缘结构133环绕。
因此，根据图5A示意性示出的实施例，例如单元141和142可以表现出针状配置或带状配置。在另一实施例中，第一单元141可以表现出带状配置，而第二单元142可以表现出针状配置，反之亦然。
在一个实施例中，第一端口区域1011和第二端口区域1021均从层级Z0处(其可以位于0nm处)与第一负载端子结构11的相应接触开始沿着延伸方向Z分别延伸到层级Z12或层级Z22，它们均可以在30nm至500nm的范围内、在50nm至400nm的范围内或者在50nm至300nm的范围内。层级Z12和Z22可以基本上相互相同。因此，沿着延伸方向Z，第一端口区域1011可以具有总延伸DZ13，其在30nm至500nm的范围内、在50nm至400nm的范围内或者在50nm至300nm的范围内，并且第二端口区域1021可以具有总延伸DZ23，其在延伸方向Z上基本等于DZ13。
此外，第一沟道区域1012和第二沟道区域1022均可以分别从层级Z12处与第一端口区域1011接触的地方或者从层级Z22处与第二端口区域1021接触的地方沿着延伸方向Z分别延伸到层级Z13或层级Z23，它们均可以在50nm至700nm的范围内、在60nm至550nm的范围内或者在100nm至400nm的范围内。层级Z13和Z23可以彼此相同。相应地，沿着延伸方向Z，第一沟道区域1012可以具有总延伸DZ14，其在50nm至700nm的范围内、在80nm至550nm的范围内或者在150nm至400nm的范围内，并且第二沟道区域1022可以在延伸方向Z上具有基本等于DZ14的总延伸DZ24。
第一控制电极131和第二控制电极132可以沿着延伸方向Z分别与第一负载端子结构11隔开距离DZ11或DZ21(其可以等于DZ11)。因此，所述距离DZ11和DZ21可以等于绝缘结构133沿着延伸方向Z将控制电极131和132与第一负载端子结构11隔离的部分的厚度。DZ11和DZ21的每一个均可以在10nm至490nm的范围内、在20nm至180nm的范围内或者在50nm至250nm的范围内。换句话说，第一控制电极131可以显示出布置在层级Z11处的近端(其在量级方面对应于DZ11)，并且第二控制电极132可以表现出布置在层级Z21处的近端(其在量级方面对应于DZ11)。
在一个实施例中，第一控制电极131可以沿着延伸方向Z表现出总延伸DZ15，其大于第一沟道区域1012的总延伸DZ14，并且可以进行布置使其沿着延伸方向Z表现出与第一沟道区域1012的公共延伸范围，该范围大于第一沟道区域1012的总延伸DZ14的100％，如图5A所示意性示出的。因此，第一控制电极131的所述总延伸DZ15可以总计至少为DZ14的1.1倍、DZ14的1.3倍或者甚至DZ14的1.4倍。在延伸方向Z上，可以存在10nm至490nm的范围内、20nm至380nm的范围内或者50nm至250nm的范围内的重叠DZ12，其同时可以是与第一端口区域1011的公共延伸范围。在延伸方向Z上，第一控制电极131可以表现出在10nm至490nm的范围内、20nm至380nm的范围内或者50nm至250nm的范围内的重叠DZ16，其同时可以是与漂移区域100的公共延伸范围。此外，第一控制电极131可以在层级Z14处表现出远端，其与层级Z15处的绝缘结构133的远端隔开距离DZ17，该距离可以在60nm至1200nm的范围内、在100nm至900nm的范围内或者在200nm至650nm的范围内。
在一个实施例中，沿着第一横向X使第一控制电极131与第一沟道区域1012绝缘的绝缘结构133的有效厚度DX12/DX14小于沿着负载电流方向Z(即，延伸方向Z)使第一控制电极131与半导体本体10绝缘的绝缘结构133的有效厚度DZ17。例如，DX12和DX14均总计不超过DZ17的90％、不超过DZ17的75％或者甚至不超过DZ17的50％。然而，在一个实施例中，DZ17可由此大于DX12和DX14中的每一个，DZ17和DX12(或DX14)之间的倍数总计小于6或者小于3。
上文参照第一控制电极131沿着延伸方向Z的延伸和布置所提到的内容可以等效地应用于第二控制电极132以及其相对于第二沟道区域1022的相对位置。因此，DZ25的值可以在与DZ15相同的范围内，DZ21的值可以在与DZ11相同的范围内，DZ22的值可以在与DZ12相同的范围内，并且DZ26的值可以在与DZ16相同的范围内。此外，第二控制电极132可以在层级Z24处表现出与层级Z25处的绝缘结构133的远端隔开距离DZ27的远端，其中DZ27的值可以在与DZ17相同的范围内。
在一个实施例中，沿着第一横向X使第二控制电极132与第二沟道区域1022绝缘的绝缘结构133的有效厚度DX22/DX24小于沿着负载电流方向Z(即，延伸方向Z)使第二控制电极132与半导体本体10绝缘的绝缘结构133的有效厚度DZ27。例如，DX22和DX24均总计不超过DZ27的90％、不超过DZ27的75％或者甚至不超过DZ27的50％。然而，在一个实施例中，DZ27可由此大于DX22和DX24中的每一个，DZ27和DX22(或DX24)之间的倍数总计小于6或者小于3。
沿着第一横向X，第一控制电极131可以与第一沟道区域1021隔开距离DX12，其可以在1nm至100nm的范围内、在2nm至50nm的范围内或者在3nm至20nm的范围内。所述距离DX12可以等于沿着第一横向X将第一控制电极131与第一台面101隔离的绝缘结构133的厚度。因此，沿着第一横向X，第二控制电极132可以与第二沟道区域1022隔开距离DX22，其可以在1nm至100nm的范围内、在2nm至50nm的范围内或者在3nm至20nm的范围内。所述距离DX22可以与沿着第一横向X将第二控制电极132与第二台面102隔离的绝缘结构133的厚度相同。
第一控制电极131沿着第一横向X的厚度DX11可以在10nm至10000nn的范围内、在50nm至7000nm的范围内或者在100nm至5000nm的范围内。第二控制电极132沿着第一横向X的厚度DX21可以在与厚度DX11相同的范围内，或者在上面关于厚度DX11描述的所述范围的另一个范围内。如上所述，与图5A的示意性表示不同，根据一个或多个实施例，控制电极131和132可以相互接触(即，在图5A中，X16可等于X21)，从而形成可用于控制每一个第一单元141和第二单元142的联合控制电极。
在根据图5A的实施例中，单元141和142可以表现出上文解释的针状配置或带状配置。例如，在第一种情况下(“针状”)，单元141和142均可以表现出例如径向对称结构，并且图5A的垂直截面的部分确实仅示出了分别覆盖第一台面101或第二台面102的例如表现出圆柱形状的单个第一控制电极131以及例如也表现出圆柱形状的单个第二控制电极132。在这种情况下，第一横向X和第二横向Y中的每一个都表示径向。此外，针状单元还可以平行于YX平面表现出矩形截面，例如具有圆角或椭圆截面。在第二种情况下(例如，“带状”)，第一单元141可以包括仅在一个横向侧与第一台面101相接的单片的第一控制电极131，以及相应地，第二单元142也可以包括仅在一个横向侧上与第二台面102相接的单片的第二控制电极132。在另一实施例中，如图5A所示，第一控制电极131可以是多部分，例如两部分第一电极131，并且第二控制电极132也可以是多部分，例如两部分第二电极132。例如，根据图5A的实施例，如果单元141和142表现出带状配置，则第一控制电极131可以是沿着第一横向X相对于第一台面101对称镜像布置的两部分第一控制电极131，并且第二控制电极132可以是沿着第一横向X相对于第二台面102对称镜像布置的两部分第二控制电极132。因此，上文参照尺寸DX11、DX21以及DX12、DX22所提到的可以等效地应用于图5A表示的尺寸DX14、DX24以及DX15、DX25。
如上文已经解释的，台面101和102的空间尺寸以及它们的部件均可以通过绝缘结构133来限制。第一台面101和第二台面102的每一个的分别与第一负载电流151或第二负载电流152的路径平行(其可以与延伸方向Z平行)的总延伸Z15可以总计至少为垂直于负载电流路径(例如，在第一横向X和第二横向Y中的至少一个)的相应总延伸DX13、DX23的倍数。
例如，在垂直于第一台面101内的第一负载电流151的进程的方向上，例如在垂直于延伸方向Z的方向上(例如第一横向X)，第一台面101的第一沟道区域1012的宽度DX13小于100nm、小于60nm或者甚至小于40nm，例如沿着与延伸方向Z平行的方向的第一台面101内的第一负载电流151的方向上的距离总计至少为DX13的三倍。例如，第一沟道区域1012可以沿着延伸方向Z的至少300nm表现出小于100nm的宽度DX13，沿着延伸方向Z的至少180nm表现出小于60nm的宽度DX13，或者沿着延伸方向Z的至少120nm表现出小于40nm的宽度DX13。
类似地，在垂直于第二台面102内的第二负载电流152的进程的方向上，例如在垂直于延伸方向Z的方向上(例如第一横向X)，第二台面102的第二沟道区域1022的宽度DX23可小于100nm、小于60nm或者甚至小于40nm，例如沿着与延伸方向Z平行的方向的第二台面102内的第二负载电流152的方向上的距离总计至少为DX23的三倍。例如，第二沟道区域1022可以沿着延伸方向Z的至少300nm表现出小于100nm的宽度DX23，沿着延伸方向Z的至少180nm表现出小于60nm的宽度DX23，或者沿着延伸方向Z的至少120nm表现出小于40nm的宽度DX23。
应理解，与图5A中的示意性表示不同，绝缘结构133不是必须在延伸方向Z上沿着第一台面101和第二台面102之间的整个距离DX30延伸与第一控制电极131一样远，但是可以在延伸方向Z上延伸较少，例如分别与延伸方向Z上的第一端口区域1011的总延伸或第二端口区域1021的总延伸相同的范围中(例如，图5A中的DZ13、DZ23)，例如沿着第一台面101和第二台面102之间的距离DX30的至少80％。
沿着第一横向X和第二横向Y中的一个的第一单元141和第二单元142之间的距离在以下还被称为“单元间间距”DX40，其可以在100nm至15000nm的范围内、在300nm至10000nm的范围内或者在500nm至8000nm的范围内。
在一个实施例中，根据以下呈现的等式(1)来确定第一台面101的尺寸：
DX13≤2*Wmax；
Figure BDA0001338356350000281
相应地，在一个实施例中，DX13(即，第一沟道区域1011的宽度)等于或小于沿着第一台面101在延伸方向Z上的总延伸的至少80％、至少90％或者至少95％或者甚至至少99％的最大宽度Wmax的两倍，根据上面呈现的等式(1)来确定最大宽度Wmax，其中，
ε＝第一沟道区域1012的材料的介电常数
k＝玻尔兹曼常数；
T＝温度；
In表示自然对数；
NA＝第一沟道区域1012的材料的掺杂浓度；
ni＝固有载体浓度(例如，在27℃的Si的情况下为1.45*1010)；以及
q＝基本电荷。
在一个实施例中，第二台面102被相应地确定尺寸，即，DX23等于或小于第一台面101在延伸方向Z上的总延伸的至少80％、至少90％或者至少95％或者甚至至少99％的最大宽度Wmax的两倍，最大宽度Wmax利用可用于第二沟道区域1022的值来确定。
例如，DX13和DX23的每一个都在15nm至100nm的范围内，而第一沟道区域1012的掺杂浓度和第二沟道区域1022的掺杂浓度均大于8*1018cm-3。
在一个实施例中，由此，第一端口区域1011、第一沟道区域1012、第二端口区域1021和第二沟道区域1022中的每一个都可以组成纳米级结构，其在第一横向X、第二横向Y和延伸方向Z中的至少一个上具有小于100nm的空间尺寸。在一个实施例中，所述至少一个方向(相应区域沿着该方向表现出小于100nm的延伸)垂直于相应区域内传导的可应用负载电流的方向。
根据图6示意性和说明性示出的实施例，半导体本体10可以进一步包括第一平坦区域1013和第二平坦区域1023。
第一平坦区域1013可以与第一沟道区域1012接触并且可以表现出与第一沟道区域1012的掺杂物互补的导电类型的掺杂物。因此，第一平坦区域1013可具有第一导电类型。
第二平坦区域1023可以布置在第二沟道区域1022和半导体漂移区域100之间；例如，其可以与第二沟道区域1022接触，并且可以表现出与第二沟道区域1022的掺杂物相同的导电类型的掺杂物。因此，第二平坦区域1023可以具有第二导电类型。
在一个实施例中，第二平坦区域1023可以比第二台面区域102更深地延伸进入半导体本体10中(例如，沿着延伸方向Z)，其中，在深于第二台面102布置的部分中，第二平坦区域1023可以从第二台面102朝向第一台面101横向地延伸(例如，与第一横向X平行)。该方向上的部分的横向延伸可以至少为第一台面101和第二台面102之间的距离(图5A中的参考符号DX30)的50％。所述横向延伸甚至可以大于例如DX30的75％。
例如，第二平坦区域1023的朝向第一台面101横向延伸的至少一个部分可以布置为沿着延伸方向Z与绝缘结构133在空间上偏移。
此外，如果在第二沟道区域1022中引导出累积沟道，则第二平坦区域1023可以被配置为电耦合至第二端口区域1021。
例如，第二平坦区域1023朝向第一控制电极131延伸，并且第一平坦区域1013朝向第二控制电极132延伸。例如，第二平坦区域1023和第一控制电极131可以表现出公共横向延伸范围DX80。在一个实施例中，DX80可以总计为第一控制电极131沿着第一横向X的厚度(例如，图5A中的参考符号DX15)的至少50％，或者DX15的至少75％。例如，第二平坦区域1023由此可以接近第一台面101延伸。
例如，第一台面101和第二台面102之间的沿着第一横向X的距离总计小于200nm、小于150nm或者甚至小于100nm。此外，第二平坦区域1023可以沿着延伸方向Z表现出可变掺杂浓度，其例如可以表现出沿着延伸方向Z的平均总延伸DZ30的中心附近的最大值。
例如，第一平坦区域1013朝向第二控制电极132延伸。第一平坦区域1013和第二平坦区域1023可以相互接触，并且可以沿着第一横向X表现出至少20nm、至少50nm或者大于100nm的公共横向延伸范围DX90。公共横向延伸范围DX90可以至少部分地包括公共横向延伸范围DX80。因此，第一平坦区域1013和第一控制电极131也可以表现出公共横向延伸范围。此外，第一平坦区域1013可以沿着延伸方向Z表现出可变掺杂浓度，其可以表现出例如沿着延伸方向Z在平均总延伸DZ40的中心处附近的最大值。
在一个实施例中，与第一平坦区域1013相比，第二平坦区域1023进一步沿着延伸方向Z延伸进入半导体漂移区域100中。
此外，在图7和图8中示意性示出了第一平坦区域1013和第二平坦区域1023的示例性实施例。
相应地，第一平坦区域1013可以与第一沟道区域1012接触，其中在第一台面101内可以建立两个区域之间的过渡1014。例如，在第一沟道区域1012具有第二导电类型的情况下以及在第一平坦区域1013具有第一导电类型的情况下，与图6中的示例相同，第一沟道区域1012和第一平坦区域1013之间的过渡1014可以建立pn结。所述pn结可以建立在第一台面101内。在过渡1014处开始，第一平坦区域1013可以沿着延伸方向Z比通过绝缘结构133在空间上限定的第一台面101进一步延伸。在一个实施例中，第一平坦区域1013的掺杂浓度可以沿着延伸方向Z改变。例如，在第一沟道区域1012的过渡处，掺杂浓度可以在漂移区域100的掺杂浓度的范围内，然后沿着延伸方向Z例如增加到中心的峰值(在沿着延伸方向Z延伸的情况下)，然后再次减小到与漂移区域掺杂浓度相当的值。
例如，在第一台面101外，第一平坦区域1013可以在延伸方向Z上以及与第一横向X平行的方向和与第一横向X反平行的方向中的每一个方向上延伸。例如，在第一平坦区域1013布置在第一台面101外的部分中，第一平坦区域1013可以沿着第一横向X在其总延伸DX70的至少一部分上方与绝缘结构133接触，其中所述部分可以例如在DX70的10％至100％的范围内。沿着第一横向X的总横向延伸的第一台面101外的可能剩余部分可以通过漂移区域100与绝缘结构133分离，其中沿着延伸方向Z的距离DZ60可以在多达300nm的范围内、在多达200nm的范围内或者在多达150nm的范围内。并且，如上面解释的绝缘结构133的说法，控制电极131和132也可以根据一个或多个实施例布置为相互接触，从而形成用于控制每一个第一单元141和第二单元142的单片的控制电极。换句话说，在一个实施例中，控制电极131和132可以是一个联合控制电极的相应部分，得到与图6中的示意性和说明性表示不同的不可以通过绝缘结构133相互分离的控制电极131和132。
总横向延伸DX70可以至少为第一台面101(如图5A所示)的宽度DX13的倍数，例如总计在DX13的2至1000的范围内、在4至700的范围内或者在10至500的范围内的倍数。由此，DX70例如可以在40nm至10000nm的范围内、在80nm至7000nm的范围内或者在200nm至5000nm的范围内。此外，在第一平坦区域1013布置在第一台面101外的部分中，第一平坦区域1013可沿着延伸方向Z表现出总延伸DZ40，其可以在与第一台面101沿着延伸方向Z的总延伸Z15(参照图5A)相似的范围内。例如，DZ40可以在多达600nm的范围内、在多达500nm的范围内或者在多达400nm的范围内。如图7所示，DZ40可以沿着总延伸在第一平坦区域1013的第一横向X上改变。此外，与图6中的示意性和说明性表示不同，第一平坦区域1013可以进一步沿着第一横向X延伸，例如接近第二台面102。
此外，关于根据图8的示例性实施例，第二平坦区域1023可以与第二沟道区域1022接触，其中可以在第二平台102内建立两个区域之间的过渡。然而，在第二沟道区域1022具有第二导电类型的情况下以及在第二平坦区域1023也具有第二导电类型的掺杂物的情况下，与图6的示例相同，可以建立第二沟道区域1022与第二平坦区域1023之间的过渡，例如通过仅沿着延伸方向Z改变掺杂浓度。所述改变可以存在于第二平台102内。
在第二平台102内的所述过渡处开始，第二平坦区域1023可以沿着延伸方向Z比由绝缘结构133在空间上限定的第二平台102更进一步地延伸。例如，在第二平台102外，第二平坦区域1023可以在延伸方向Z以及与第一横向X平行和与第一横向X反平行的每个方向上延伸。例如，在第二平坦区域1023的布置在第二平台102外的部分中，第二平坦区域1023在其沿着第一横向X的总延伸DX60的至少一部分上方与绝缘结构133接触，其中所述部分例如可以在DX60的10％至100％的范围内。沿着第一横向X的总横向延伸位于第二台面102外的可能剩余部分可以通过漂移区域100与绝缘结构133分离，其中沿着延伸方向Z的距离DZ50可以在20nm至400nm的范围内、在30nm至300nm的范围内或者在50nm至200nm的范围内。
总横向延伸DX60可以至少为第二台面(图5A所示)的宽度DX23的倍数，例如总计在DX23的2至1000的范围内、在4至700的范围内或者在10至500的范围内的倍数。由此，DX60例如可以在40nm至10000nm的范围内、在80nm至7000nm的范围内或者在200nm至5000nm的范围内。此外，在第二平坦区域1023的布置在第二台面102外的部分中，第二平坦区域1023可沿着延伸方向Z表现出总延伸DZ35，其可以在与第二台面102沿着延伸方向Z的总延伸Z25(参照图5A)相似的范围内。例如，DZ35可以在多达1000nm的范围内、在多达700nm的范围内或者在多达500nm的范围内。如图7所示，DZ35可以沿着总延伸在第二平坦区域1023的第一横向X上改变，例如，在可以沿着延伸方向Z通过所述距离DZ50与绝缘结构133隔开的部分总计仅为DZ30。例如，DZ30可以在10nm至500nm的范围内、在20nm至400nm的范围内或者在30nm至600nm的范围内。
图9示意性和说明性地示出了根据一个或多个其他实施例的功率半导体器件1的垂直截面的部分。半导体器件1包括耦合至第一负载端子结构11和第二负载端子结构12的半导体本体10。如之前所提到的，半导体本体10可以被配置为传导负载电流15。
此外，图9所示实施例的半导体器件1可以包括第一单元141和第二单元142，每个单元均被配置用于控制负载电流并且每个单元均在一侧上电连接至第一负载端子结构11且在另一侧上电连接至半导体本体10的漂移区域100。关于第一单元141和第二单元142的示例性配置，参照上文所述。
漂移区域100可以具有第一导电类型，如上文已经详细说明的。
第一台面102可以包括在第一单元141中，并且可以包括第一端口区域1011和第一沟道区域1012，第一端口区域1011具有第一导电类型并且电连接至第一负载端子结构11，第一沟道区域1012耦合至漂移区域100。第二台面102可以包括在第二单元142中，并且可以包括第二端口区域1021和第二沟道区域1022，第二端口区域1021具有第二导电类型并且电连接至第一负载端子结构11，第二沟道区域1022耦合至漂移区域100。第一台面101和第二台面102中的每一个都可以在与对应台面101、102内的负载电流的方向Z垂直的第一横向X中通过绝缘结构133来在空间上进行限定，并且可以在所述第一横向X上表现出小于100nm的总延伸(参照图5A中的DX13、DX23)。关于第一台面101和第二台面102的示例性配置，参照上文所述。
如上文进一步说明的，第一单元141可以被配置为在第一沟道区域1012内引导出反型沟道，并且第二单元142可以被配置为在第二沟道区域1022内引导出累积沟道。
根据一个实施例，第二沟道区域1022中的累积沟道的截止电压可以大于第一沟道区域1012中的反型沟道的截止电压。例如，截止电压的差可以总计至少为0.2V。在一个实施例中，反型沟道的截止电压小于0.8V，并且累积沟道的截止电压大于1.0V。
一般来说，如将参照图11更详细解释的，例如以传导状态期间防止第二导电类型的载流子经由第二单元142的第二台面102离开半导体本体10的方式和/或以在将半导体器件1切换为阻挡状态之前不久允许第二导电类型的载流子经由第二单元142的第二台面102离开半导体本体10的方式，例如在半导体器件1的传导状态期间，截止电压的差值可以实现例如第二沟道区域1022的改进控制。
以下，将更加详细地解释实现截止电压之间的这种差值的以下示例性方式。
在一个实施例中，如前面的附图所示，例如图3A、图3B、图5A和图6，半导体器件1可以包括第一控制电极131和第二控制电极132，第一控制电极131被配置为在第一沟道区域1012内引导出反型沟道，其中绝缘结构133可以使第一控制电极131与第一台面102绝缘。第二控制电极132可以被配置为引导出所述累积沟道，其中绝缘结构133可以进一步使第二控制电极132与第二台面102绝缘。第一控制电极131和第二控制电极132可以被布置为相互分离，如前面的附图所示。例如，第一控制电极131的材料可以不同于第二控制电极132的材料，以实现或者分别有助于截止电压之间的所述差值。为此，第一控制电极131可以表现出与第二控制电极132的功函不同的功函。功函之间的所述差值可以总计例如至少0.4eV。例如，第二控制电极132表现出小于4.5eV的功函，并且第一控制电极131可以表现出大于例如4.9eV的功函。例如，为了实现功函之间的差值，在一个实施例中，第一控制电极131包括具有第二导电类型的多晶半导体材料、金属硅化物(例如PtSi2或MoSi2)、金属氮化物(例如，WNx或TiN)、镍、钯、铱、铂和金中的至少一种；并且第二控制电极132包括具有第一导电类型的多晶半导体材料、金属硅化物(例如TiSi2、TaSi2或NbSi2)、金属氮化物(例如，TaN或TiN)、铝、钛、镁、钪、钇、铷、硒和锶中的至少一种。可以通过与栅极电介质的过渡区处的表面处理来采用作为栅电极的TiN的功函，这可以使其对于第一和第二控制电极131、132有用。根据一个或多个实施例，在两个控制电极131和132可以分离布置并且可以设置有不同功函的情况下，应理解，两个控制电极131和132可以相互电连接并由此接收相同的控制信号。例如，与一些附图(例如，图3A、图3B、图5A和图6)中的示意性说明的建议不同，应该理解，两个控制电极131和132不是必须通过绝缘结构133相互电绝缘。
在又一实施例中，附加地或者备选地为两个独立的控制电极131和132提供不同的功函，截止电压之间的差值还可以通过为第一控制电极131提供比第一沟道区域102的功函大的功函来引起或实现。此外，除此之外或者作为替换，第二控制电极132可以设置有比第二沟道区域1022的功函小的功函。第一沟道区域1012和第二沟道区域1022中的每一个都可以包括具有第二导电类型的单晶半导体材料和氮化钛(TiN)中的至少一种。例如，第一沟道区域1012和第二沟道区域1022中的每一个都可以表现出4.6eV至5.0eV的范围内的功函。
在又一实施例中，还可以通过为第一沟道区域1012和第二沟道区域1022中的每一个提供第二导电类型来引起截止电压之间的差值，其中第一沟道区域1012的掺杂浓度可以比第二沟道区域1022的掺杂浓度小至少2倍、至少3倍或者至少5倍。例如，在该实施例中，通过沟道区域1012和1022中不同的掺杂浓度，使第一控制电极131与第一沟道区域1012绝缘的绝缘结构133例如在第一横向X上的有效厚度(例如，图5A中的Dx12、DX14)可以与使第二控制电极132与第二沟道区域1022绝缘的绝缘结构133例如在第一横向X上的有效厚度(例如，图5A中的DX22、DX24)。此外，在该实施例中，第一控制电极131和第二控制电极132可以分别在材料和/或空间尺寸方面相同，第一台面101和第二台面102可以通过联合控制电极来控制。
根据又一示例，还可以通过提供绝缘结构133来引起截止电压之间的差值，使得使第一控制电极131与第一沟道区域1012绝缘的绝缘结构133例如在第一横向X上的有效厚度(例如，图5A中的DX12、DX14)比使第二控制电极132与第二沟道区域1022绝缘的绝缘结构133例如在第一横向X上的有效厚度(例如，图5A中的DX22、DX24)小至少20％或者至少30％或者至少50％。由此，所述厚度的变化可相应地改变反型沟道和累积沟道的对应截止电压。这里，“有效厚度”的比较可以意味着用于使第一控制电极131与第一沟道区域1012绝缘的绝缘结构133的电介质的介电常数与其厚度的乘积和用于使第二控制电极132与第二沟道区域1022绝缘的绝缘结构133的电介质的介电常数与其厚度的乘积的比较。在所述电介质由相同材料(例如，二氧化硅)制成的情况下，这减少了相应厚度的比较。在例如用于使第一控制电极131与第一沟道区域1012绝缘的绝缘材料133的电介质具有较高介电常数的情况下，厚度甚至可以相同或者甚至大于用于使第二控制带年纪132与第二沟道区域1022绝缘。
应该理解，根据一个或多个实施例，第一台面101和第二台面102可以通过单个控制信号来控制。为此，可以设置有所述两个分别布置的控制电极131和132，如先前的附图(例如，图3A、图3B、图5A和图6)示例性示出的，并且所述分别布置的控制电极131和132可以相互电连接。根据另一实施例，如图9和图10所示例性示出的，第一台面101和第二台面102中的每一个都可以通过联合控制电极(下文称为第一控制电极131)来控制，其可以单片的集成在绝缘结构133内。因此，应该理解，所述截止电压的差值不是必须要求用于控制第一台面101和第二台面102的至少两个独立的控制电极。
此外，如图9示例性示出的，应该理解，绝缘结构133不是必须沿着第一台面101和第二台面102之间的整个距离(例如，图5A中的DX30)至少在延伸方向Z上与第一控制电极131延伸得一样远，但是可以在延伸方向Z上延伸减少，例如与延伸方向Z上的第一端口区域1011的总延伸或者第二端口区域1021的总延伸(例如，图5A中的DZ13、DZ23)相同的范围，例如至少为第一台面101和第二台面102之间的距离的至少80％。例如，如果实现为联合控制电极，则第一控制电极131可以表现出U形垂直截面。在另一实施例中，如图10示意性和说明书示出的，第一控制电极131可以实施为块，其沿着例如第一台面101和第二台面102之间的距离的80％在延伸方向Z上表现出基本恒定的总延伸。
参照图11，现在将阐述根据上面参照图1至图10描述的一个或多个实施例的操作功率半导体器件(例如，功率半导体器件1)的方法的示例性实施例。因此，将被操作的半导体器件1可以包括：半导体本体10，耦合至第一负载端子结构11和第二负载端子结构12，并且被配置为传导负载电流15；第一单元141和第二单元142，每一个都被配置用于控制负载电流15，并且每一个都在一侧电连接至第一负载端子结构11以及在另一侧电连接至半导体本体10的漂移区域100，漂移区域100具有第一导电类型；第一台面101，包括在第一单元141中，第一台面101包括第一端口区域1011和第一沟道区域1012，第一端口区域1011具有第一导电类型并且电连接至第一负载端子结构11，第一沟道区域1012耦合至漂移区域100；第二台面102，包括在第二单元142中，第二台面102包括第二端口区域1021和第二沟道区域1022，第二端口区域1021具有第二导电类型并且电连接至第一负载端子结构11，第二沟道区域1022耦合至漂移区域100；第一台面101和第二台面102中的每一个都在与相应台面101、102内的负载电流15的方向Z垂直的方向X上通过绝缘结构133来限定，并且在所述方向X上表现出小于100nm的总延伸DX13、DX23；以及至少一个控制电极131，用于引导出第一沟道区域1012内的反型沟道和第二沟道区域1022内的累积沟道中的每一个。关于被操作的半导体器件1的这些部件的示例性配置，参照上文所述。例如，第一台面101和第二台面102通过联合控制电极(以下称为第一控制电极131)来控制，如图9和图10分别示意性和说明性示出的。此外，被操作的半导体器件1可以被配置为使得反型沟道的截止电压Vth,i小于累积沟道的截止电压Vth,a。
方法2可以包括通过向第一控制电极131提供具有第一范围R1内的电压的控制信号来在传导状态中操作功率半导体器件。如图11示意性示出的，第一范围R1可以包括每个都大于累积沟道的截止电压Vth,a的值。例如，第一范围R1包括+0.5V至+5V的值。例如，提供这种控制信号可以确保反型沟道保持在第一单元141的第一台面101的第一沟道区域1012中，并且没有累积沟道存在于第二单元142的第二台面102的第二沟道区域1022中，从而禁止第二导电类型的载流子经由第二单元142离开半导体本体10。
方法2可以进一步包括通过提供具有不同于第一范围R1的第二范围R2内的电压的控制信号来在阻挡状态中操作功率半导体器件1。如图11示意性示出的，第二范围R2可以包括均小于反型沟道的截止电压Vth,i的值。例如，第二范围R2包括+0.5V至-5V的值。
方法2还可以包括通过将控制信号的电压从第一范围R1改变为第二范围R2来将功率半导体器件1从传导状态切换为阻挡状态，所述改变包括在保持时间周期Δt内将电压保持在第三范围R3内的中间电平，第三范围例如在第一范围R1和第二范围R2中间，或者在-1V和+2V的值之间，以同时在第一沟道区域1012内提供反型沟道且在第二沟道区域1022内提供累积沟道。在一个实施例中，这种将控制信号的电压保持在中间电平可以确保半导体本体10的漂移区域100内的载流子浓度在施加阻挡电压之前或者在阻挡电压的显著增加之前减小到特定电平。例如，可以发生漂移区域100内的载流子浓度的这种减小，使得在保持时间周期Δt届满之后，漂移区域100内的总载流子浓度在小于传导状态期间的单元141和142下方的载流子浓度的25％。该实施例包括以下识别：在功率半导体器件1的示例性配置中，在其传导状态期间，第二导电类型的载流子应该不经由单元141和142离开半导体本体10。例如，由于在截止不久之前控制信号的电压被保持在中间电平，第二导电类型(例如，空穴)可以经由第二单元142的第二台面离开半导体本体10，其中可以设置累积沟道。在实际将半导体器件1切换到阻挡状态之前载流子浓度的这种减小会导致显著降低的载流子浓度，从而产生相对较低的切换损失。
例如，通过在时间t＝t1处改变控制信号的电压来开始将半导体器件从传导状态切换为阻挡状态。例如，这可以通过将电压降低到第三范围R3内的值来进行。如图11示意性示出的，第三范围R3可以包括每一个都大于反型沟道的截止电压Vth,i且每一个都小于累积沟道的截止电压Vth,a的值。换句话说，第三范围R3的上限可以是累积沟道的截止电压Vth,a，以及第三范围R3的下限可以是反型沟道的截止电压Vth,i。
在一个实施例中，保持时间周期Δt持续至少0.5μs，并且不大于5μs。在该保持时间周期之后，例如在时间t＝t2处，可以再次降低控制信号的电压以达到第二范围R2内的值。例如，在时间t＝t3处进行将半导体器件1从传导状态(t<t1)切换为阻挡状态(t>t3)的处理。在该点处，可以在沟道区域1012和1022内消除反型沟道和累积沟道中的每一个。
例如，在功率半导体器件1的操作期间，预先限定和固定保持时间周期Δt。因此，在一个实施例中，在半导体器件1的操作期间，保持时间周期Δt保持不变，并且不经受变化但是用作用于提供控制信号的单元(例如，驱动器或系统控制器)的固定输入值，这可以利于半导体器件1的控制。
此外，不仅可以预先限定和固定保持时间周期Δt，而且可以预先限定和固定该保持时间周期Δt期间的控制信号的电压的中间电平，这可以进一步有助于容易和稳健地控制半导体器件1。因此，在一个实施例中，作为保持时间周期Δt，在半导体器件1的操作期间，中间电平保持不变，并且不经受改变但是用作用于提供控制信号的单元(例如，驱动器或系统控制器)的又一固定输入值，这可以利于半导体器件1的控制。
在从属权利要求中限定其他实施例的特征。其他实施例的特征和上述实施例的特征可以相互组合来用于形成附加实施例，只要这些特征没有明显描述为相互替换。
上文解释了属于功率半导体器件和处理半导体器件的方法的实施例。例如，这些实施例基于硅(Si)。因此，示例性实施例的单晶半导体区域或层(例如，半导体区域10、100、101、1011、1012、1013、102、1021、1022、1023、103)可以是单晶Si区域或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应该理解，半导体区域10、100、101、1011、1012、1013、102、1021、1022、1023、103可以由适合于制造半导体器件的半导体材料来制造。这种材料的示例包括但不限于基本半导体材料(诸如硅(Si)或锗(Ge))、IV族化合物半导体材料(诸如碳化硅(SiC)或硅锗(SiGe))、二元、三元或四元III-V半导体材料(诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP))以及二元或三元II-VI半导体材料(诸如锑化镉(CdTe)和锑镉汞(HgCdTe))。上述半导体材料也被称为“单质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体器件应用来说，当前主要使用Si、SiC、GaAs和GaN。
诸如“下方”、“以下”、“下部”、“之上”、“上部”等的空间相对术语用于描述的方便以解释一个元件相对于第二元件的定位。除了图中所示之外，这些术语用于包括对应器件的不同定向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，但是不用于限制。类似的术语在说明书中表示类似的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“显示”等是开放型术语，其表示所提元件或特征的存在，但是不排除附加的元件或特征。冠词“一个”和“该”用于包括多个和单个，除非另有明确指定。
考虑变化和应用的上述范围，应该理解，本发明不通过前面的描述来限制也不通过附图来限制。相反，本发明仅通过以下权利要求及其等效物来限制。

Claims (24)

1.一种功率半导体器件(1)，包括：
-半导体本体(10)，耦合至第一负载端子结构(11)和第二负载端子结构(12)，并且被配置为传导负载电流(15)；
-第一单元(141)和第二单元(142)，每个单元均被配置用于控制所述负载电流(15)，并且每个单元均在一侧电连接至所述第一负载端子结构(11)且在另一侧电连接至所述半导体本体(10)的漂移区域(100)，所述漂移区域(100)具有第一导电类型；
-第一台面(101)，被包括在所述第一单元(141)中，所述第一台面(101)包括：第一端口区域(1011)，具有所述第一导电类型且电连接至所述第一负载端子结构(11)；和第一沟道区域(1012)，耦合至所述漂移区域(100)；
-第二台面(102)，被包括在所述第二单元(142)中，所述第二台面(102)包括：第二端口区域(1021)，具有第二导电类型且电连接至所述第一负载端子结构(11)；和第二沟道区域(1022)，耦合至所述漂移区域(100)；
-所述第一台面(101)和所述第二台面(102)中的每个台面均在与相应台面(101、102)内的所述负载电流(15)的方向(Z)垂直的方向X上通过绝缘结构(133)而在空间上进行限定，并且在所述方向X上表现出小于100nm的总延伸(DX13；DX23)；其中：
-所述第一单元(141)被配置为在所述第一沟道区域(1012)内引导出反型沟道，并且其中所述第二单元(142)被配置为在所述第二沟道区域(1022)内引导出累积沟道，所述累积沟道的截止电压大于所述反型沟道的截止电压。
2.根据权利要求1所述的功率半导体器件(1)，其中所述第一单元(141)包括被配置为引导出所述反型沟道的第一控制电极(131)，并且其中所述绝缘结构(133)将所述第一控制电极(131)与所述第一台面(101)绝缘。
3.根据权利要求2所述的功率半导体器件(1)，其中所述第二单元(142)包括被配置为引导出所述累积沟道的第二控制电极(132)，并且其中所述绝缘结构(133)将所述第二控制电极(132)与所述第二台面(102)绝缘。
4.根据权利要求3所述的功率半导体器件(1)，其中所述第一控制电极(131)表现出的功函不同于所述第二控制电极(132)的功函。
5.根据权利要求2所述的功率半导体器件(1)，其中所述第一控制电极(131)表现出的功函大于所述第一沟道区域(1012)的功函。
6.根据权利要求2所述的功率半导体器件(1)，其中所述第一控制电极(131)表现出至少为4.9eV的功函。
7.根据权利要求2所述的功率半导体器件(1)，其中所述第一控制电极(131)包括具有所述第二导电类型的多晶半导体材料、金属硅化物、金属氮化物、镍、钯、铱、铂和金中的至少一种。
8.根据权利要求3所述的功率半导体器件(1)，其中所述第二控制电极(132)表现出的功函小于所述第二沟道区域(1022)的功函。
9.根据权利要求3所述的功率半导体器件(1)，其中所述第二控制电极(132)表现出小于4.5eV的功函。
10.根据权利要求3所述的功率半导体器件(1)，其中所述第二控制电极(132)包括具有所述第一导电类型的多晶半导体材料、金属硅化物、金属氮化物、铝、钛、镁、钪、钇、铷、硒和锶中的至少一种。
11.根据前述权利要求中任一项所述的功率半导体器件(1)，其中所述第一沟道区域(1012)和所述第二沟道区域(1022)中的每个沟道区域均表现出4.6eV至5.0eV的范围内的功函。
12.根据权利要求1至10中任一项所述的功率半导体器件(1)，其中所述第一沟道区域(1012)和所述第二沟道区域(1022)中的每个沟道区域均具有所述第二导电类型，并且其中所述第一沟道区域(1012)的掺杂浓度比所述第二沟道区域(1022)的掺杂浓度小，且倍数因子至少为2。
13.根据权利要求3所述的功率半导体器件，其中使所述第一控制电极(131)与所述第一沟道区域(1012)绝缘的所述绝缘结构(133)的有效厚度(DX12、DX14)比使所述第二控制电极(132)与所述第二沟道区域(1022)绝缘的所述绝缘结构(133)的有效厚度(DX22、DX24)小，且倍数因子至少为20％。
14.根据权利要求1至10中任一项所述的功率半导体器件(1)，其中所述反型沟道的截止电压小于0.8V，并且其中所述累积沟道的截止电压大于1.0V。
15.根据权利要求1至10中任一项所述的功率半导体器件(1)，其中所述半导体本体(10)还包括平坦区域(1023)，所述平坦区域具有所述第二导电类型，并且布置在所述第二沟道区域(1022)和所述半导体漂移区域(100)之间，并且比所述第二台面(102)更深地延伸进入所述半导体本体(10)中，其中在深于所述第二台面(102)布置的部分中，所述平坦区域(1023)从所述第二台面(102)朝向所述第一台面(101)横向延伸，该部分在该方向X上的横向延伸至少为所述第一台面和所述第二台面之间的距离(DX30)的50％。
16.根据权利要求15所述的功率半导体器件(1)，其中所述平坦区域被配置为在所述第二沟道区域(1022)内引导出累积沟道时电耦合至所述第二端口区域(1021)。
17.根据权利要求15所述的功率半导体器件(1)，其中所述平坦区域(1023)的朝向所述第一台面(101)横向地延伸的至少一部分被布置为沿着所述延伸方向(Z)与所述绝缘结构(133)在空间上偏移。
18.根据权利要求2所述的功率半导体器件(1)，其中使所述第一控制电极(131)与所述第一沟道区域(1012)绝缘的所述绝缘结构(133)沿着所述方向X的有效厚度小于使所述第一控制电极(131)与所述半导体本体(10)绝缘的所述绝缘结构(133)沿着所述负载电流的方向(Z)的有效厚度(DZ17)。
19.根据权利要求1至10中任一项所述的功率半导体器件(1)，其中所述第一沟道区域(1012)和所述第二沟道区域(1022)中的一个沟道区域的至少一部分可被完全耗尽。
20.一种操作功率半导体器件(1)的方法(2)，其中所述功率半导体器件(1)包括：
-半导体本体(10)，耦合至第一负载端子结构(11)和第二负载端子结构(12)，并且被配置为传导负载电流(15)；
-第一单元(141)和第二单元(142)，每个单元均被配置用于控制所述负载电流(15)，并且每个单元均在一侧电连接至所述第一负载端子结构(11)且在另一侧电连接至所述半导体本体(10)的漂移区域(100)，所述漂移区域(100)具有第一导电类型；
-第一台面(101)，被包括在所述第一单元(141)中，所述第一台面(101)包括：第一端口区域(1011)，具有所述第一导电类型且电连接至所述第一负载端子结构(11)；和第一沟道区域(1012)，耦合至所述漂移区域(100)；
-第二台面(102)，被包括在所述第二单元(142)中，所述第二台面(102)包括：第二端口区域(1021)，具有第二导电类型且电连接至所述第一负载端子结构(11)；和第二沟道区域(1022)，耦合至所述漂移区域(100)；
-所述第一台面(101)和所述第二台面(102)中的每个台面均在与相应台面(101、102)内的所述负载电流(15)的方向(Z)垂直的方向X上通过绝缘结构(133)而在空间上进行限定，并且在所述方向X上表现出小于100nm的总延伸(DX13；DX23)；
-至少一个控制电极(131、132)，用于分别在所述第一沟道区域(1012)内引导出反型沟道以及在所述第二沟道区域(1022)内引导出累积沟道，其中所述方法(2)包括：
-通过向所述至少一个控制电极(131、132)提供具有第一范围(R1)内的电压的控制信号来在传导状态中操作所述功率半导体器件(1)；
-通过提供具有不同于所述第一范围(R1)的第二范围(R2)内的电压的控制信号来在阻挡状态中操作所述功率半导体器件(1)；以及
-通过将所述控制信号的电压从所述第一范围(R1)改变为所述第二范围(R2)来将所述功率半导体器件(1)从所述传导状态切换为所述阻挡状态，所述改变包括：在保持时间周期(Δt)内保持电压处于第三范围(R3)内的中间电平，以便同时在所述第一沟道区域(1012)内提供反型沟道以及在所述第二沟道区域(1022)内提供累积沟道。
21.根据权利要求20所述的方法(2)，其中所述累积沟道的截止电压(Vth,a)大于所述反型沟道的截止电压(Vth,i)。
22.根据权利要求20所述的方法(2)，其中所述第三范围(R3)的上限是所述累积沟道的截止电压(Vth,a)，并且其中所述第三范围(R3)的下限是所述反型沟道的截止电压(Vth,i)。
23.根据权利要求20至22中任一项所述的方法(2)，其中所述保持时间周期(Δt)持续至少0.5μs。
24.根据权利要求20至22中任一项所述的方法(2)，其中在所述功率半导体器件(1)的操作期间，预先限定和固定所述中间电平和所述保持时间周期(Δt)中的至少一个。
CN201710525065.1A 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件 Active CN107564957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011399400.6A CN112531024B (zh) 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016112017.0A DE102016112017B4 (de) 2016-06-30 2016-06-30 Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112017.0 2016-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011399400.6A Division CN112531024B (zh) 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件

Publications (2)

Publication Number Publication Date
CN107564957A CN107564957A (zh) 2018-01-09
CN107564957B true CN107564957B (zh) 2020-12-29

Family

ID=60662686

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011399400.6A Active CN112531024B (zh) 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件
CN201710525065.1A Active CN107564957B (zh) 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202011399400.6A Active CN112531024B (zh) 2016-06-30 2017-06-30 具有完全耗尽沟道区域的功率半导体器件

Country Status (3)

Country Link
US (3) US10083960B2 (zh)
CN (2) CN112531024B (zh)
DE (1) DE102016112017B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
DE102019116218A1 (de) * 2019-06-14 2020-12-17 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996715A (zh) * 2014-05-29 2014-08-20 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管
CN104752506A (zh) * 2013-12-27 2015-07-01 现代自动车株式会社 半导体器件以及制造该半导体器件的方法
CN105097923A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 双埋层soi高压器件
CN105702731A (zh) * 2014-12-12 2016-06-22 现代自动车株式会社 半导体器件及制造半导体器件的方法
CN105702676A (zh) * 2014-12-10 2016-06-22 万国半导体股份有限公司 与mosfet集成的增强型耗尽积累/反转通道器件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US6063043A (en) 1998-11-05 2000-05-16 Old Dominion University Research Foundation Acoustic vesicoureteral reflux diagnostic system
US6392273B1 (en) 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
GB0225812D0 (en) * 2002-11-06 2002-12-11 Koninkl Philips Electronics Nv Semiconductor devices and methods of manufacturing thereof
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP2007043123A (ja) 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
US7554153B2 (en) 2006-03-07 2009-06-30 International Rectifier Corporation Power semiconductor device
US7674678B2 (en) 2008-05-05 2010-03-09 Infineon Technologies Austria Ag Method for producing a transistor component having a field plate
US20090309647A1 (en) 2008-06-16 2009-12-17 Integrated Device Technology, Inc. High voltage tolerant pass-gate assembly for an integrated circuit
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US20120168819A1 (en) 2011-01-03 2012-07-05 Fabio Alessio Marino Semiconductor pillar power MOS
JP5395309B2 (ja) 2011-03-23 2014-01-22 パナソニック株式会社 半導体装置およびその製造方法
US8698229B2 (en) 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
JP5802636B2 (ja) 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
US9006864B2 (en) * 2012-11-06 2015-04-14 Texas Instruments Incorporated Radiation induced diode structure
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US8907380B1 (en) * 2013-06-28 2014-12-09 Korea Advanced Institute Of Science Radiation tolerant dummy gate-assisted n-MOSFET, and method and apparatus for modeling channel of semiconductor device
US9768160B2 (en) * 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
CN104995738B (zh) 2013-08-15 2018-01-23 富士电机株式会社 半导体装置
US9123802B2 (en) 2013-10-03 2015-09-01 Texas Instruments Incorporated Vertical trench MOSFET device in integrated power technologies
US9653598B2 (en) 2013-11-15 2017-05-16 Infineon Technologies Austria Ag Transistor component
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
DE102014108913B4 (de) * 2014-06-25 2021-09-30 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9818827B2 (en) * 2015-04-08 2017-11-14 Infineon Technologies Austria Ag Field plate trench semiconductor device with planar gate
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112019B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752506A (zh) * 2013-12-27 2015-07-01 现代自动车株式会社 半导体器件以及制造该半导体器件的方法
CN105097923A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 双埋层soi高压器件
CN103996715A (zh) * 2014-05-29 2014-08-20 西安电子科技大学 一种横向双扩散金属氧化物半导体场效应管
CN105702676A (zh) * 2014-12-10 2016-06-22 万国半导体股份有限公司 与mosfet集成的增强型耗尽积累/反转通道器件
CN105702731A (zh) * 2014-12-12 2016-06-22 现代自动车株式会社 半导体器件及制造半导体器件的方法

Also Published As

Publication number Publication date
US20190371794A1 (en) 2019-12-05
US10083960B2 (en) 2018-09-25
CN112531024A (zh) 2021-03-19
US10396074B2 (en) 2019-08-27
US20180006029A1 (en) 2018-01-04
US10672767B2 (en) 2020-06-02
CN112531024B (zh) 2024-03-12
US20180366464A1 (en) 2018-12-20
CN107564957A (zh) 2018-01-09
DE102016112017A1 (de) 2018-01-04
DE102016112017B4 (de) 2020-03-12

Similar Documents

Publication Publication Date Title
CN107564955B (zh) 具有完全耗尽的沟道区的功率半导体器件及其操作方法
CN107564957B (zh) 具有完全耗尽沟道区域的功率半导体器件
US10665706B2 (en) Power semiconductor transistor
US11171202B2 (en) Power semiconductor device having fully depleted channel regions
CN107564956B (zh) 具有完全耗尽的沟道区域的功率半导体器件
JP2020021941A (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
CN107564951B (zh) 具有完全耗尽的沟道区的功率半导体器件
US9412827B2 (en) Vertical semiconductor device having semiconductor mesas with side walls and a PN-junction extending between the side walls
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US11848354B2 (en) Diode structure of a power semiconductor device
US9923064B2 (en) Vertical semiconductor device
JP7349781B2 (ja) 完全に空乏化可能なｎチャネル領域およびｐチャネル領域を有するＩＧＢＴ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant