DE102019116218A1 - Leistungshalbleitervorrichtung und Verfahren - Google Patents

Leistungshalbleitervorrichtung und Verfahren Download PDF

Info

Publication number
DE102019116218A1
DE102019116218A1 DE102019116218.1A DE102019116218A DE102019116218A1 DE 102019116218 A1 DE102019116218 A1 DE 102019116218A1 DE 102019116218 A DE102019116218 A DE 102019116218A DE 102019116218 A1 DE102019116218 A1 DE 102019116218A1
Authority
DE
Germany
Prior art keywords
mesa
semiconductor device
power semiconductor
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019116218.1A
Other languages
English (en)
Inventor
Stefan Loesch
Marc Probst
Tom Richter
Olaf Storbeck
Hans-Juergen Thees
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102019116218.1A priority Critical patent/DE102019116218A1/de
Priority to CN202010534307.5A priority patent/CN112086512A/zh
Priority to US16/900,882 priority patent/US11322587B2/en
Publication of DE102019116218A1 publication Critical patent/DE102019116218A1/de
Priority to US17/716,555 priority patent/US12087816B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst eine Steuerzelle (141, 142) zum Steuern eines Laststroms, wobei die Steuerzelle (141, 142) auf der einen Seite mit einer ersten Lastanschlussstruktur (11) der Leistungshalbleitervorrichtung (1) elektrisch verbunden ist und auf der anderen Seite mit einem Driftgebiet (100) der Leistungshalbleitervorrichtung (1) elektrisch verbunden ist, wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst. Die Steuerzelle (141, 142) umfasst Folgendes:- eine Mesa (101, 102), die sich entlang einer vertikalen Richtung (Z) erstreckt und Folgendes beinhaltet: ein Kontaktgebiet (1011, 1021) mit Dotierstoffen vom ersten Leitfähigkeitstyp oder von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, und das mit der ersten Lastanschlussstruktur (11) elektrisch verbunden ist, und ein Kanalgebiet (1012, 1022), das mit dem Driftgebiet (100) gekoppelt ist;- eine Steuerelektrode (131), die dazu konfiguriert ist, einen Leitungskanal in dem Kanalgebiet (1012, 1022) zu erzeugen; und- einen Kontaktstopfen (107), der ein dotiertes halbleitendes Material umfasst, wobei der Kontaktstopfen (107) in Kontakt mit dem Kontaktgebiet (1011, 1021) angeordnet ist, wobei mittels des Kontaktstopfens (107) eine elektrische Verbindung zwischen dem Kontaktgebiet (1011, 1021) und der ersten Lastanschlussstruktur (11) hergestellt wird, und wobei ein Teil des Kontaktstopfens (107) über seitliche Grenzen (101-1, 102-1) der Mesa (101, 102) vorragt.

Description

  • TECHNISCHES GEBIET
  • Diese Patentschrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Verarbeitung einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Patentschrift auf Aspekte einer Leistungshalbleitervorrichtung, die eine Steuerzelle beinhaltet, welche dazu konfiguriert ist, einen Leitungskanal in einer Halbleitermesa zu erzeugen.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleitervorrichtungen angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst in der Regel einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Im Falle einer steuerbaren Leistungshalbleitervorrichtung, wie zum Beispiel eines Transistors, kann der Laststrompfad ferner mittels einer isolierten Steuerelektrode, die gemeinhin als Gate-Elektrode bezeichnet wird, gesteuert werden.
  • Bei Empfang eines entsprechenden Steuersignals, zum Beispiel von einer Treibereinheit, kann zum Beispiel die Steuerelektrode die Leistungshalbleitervorrichtung in einen Vorwärtsleitungszustand oder einen Vorwärtssperrzustand versetzen, indem sie einen Leitungskanal in einem Kanalgebiet einer Halbleitermesa erzeugt oder unterbricht. Die Mesa kann zum Beispiel mittels eines dotierten Kontaktgebiets der Mesa mit einer metallischen Lastanschlussstruktur der Leistungshalbleitervorrichtung elektrisch verbunden sein.
  • Es ist allgemein wünschenswert, eine zuverlässige Vorrichtung mit geringen Leistungsverlusten bereitzustellen. Dazu kann es wünschenswert sein, einen zuverlässigen und niederohmigen elektrischen Kontakt zwischen einer Lastanschlussstruktur und einer Halbleitermesa der Vorrichtung bereitzustellen.
  • Ferner kann es wünschenswert sein, ein zuverlässiges und kosteneffizientes Verarbeitungsverfahren für solch eine Leistungshalbleitervorrichtung bereitzustellen.
  • KURZDARSTELLUNG
  • Hier beschriebenen Aspekte betreffen einen Halbleiterkontaktstopfen, der zumindest teilweise zwischen einer Lastanschlussstruktur und einer Halbleitermesa angeordnet ist. Solch ein Kontaktstopfen kann mittels eines selbstjustierten Prozesses geschaffen werden.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung eine Steuerzelle zum Steuern eines Laststroms, wobei die Steuerzelle auf der einen Seite mit einer ersten Lastanschlussstruktur der Leistungshalbleitervorrichtung elektrisch verbunden ist und auf der anderen Seite mit einem Driftgebiet der Leistungshalbleitervorrichtung elektrisch verbunden ist, wobei das Driftgebiet Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst. Die Steuerzelle umfasst Folgendes:
    • - eine Mesa, die sich entlang einer vertikalen Richtung erstreckt und Folgendes beinhaltet: ein Kontaktgebiet mit Dotierstoffen vom ersten Leitfähigkeitstyp oder von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, und das mit der ersten Lastanschlussstruktur elektrisch verbunden ist, und ein Kanalgebiet, das mit dem Driftgebiet gekoppelt ist;
    • - eine Steuerelektrode, die dazu konfiguriert ist, einen Leitungskanal in dem Kanalgebiet zu erzeugen; und
    • - einen Kontaktstopfen, der ein dotiertes halbleitendes Material umfasst, wobei der Kontaktstopfen in Kontakt mit dem Kontaktgebiet angeordnet ist,
    wobei mittels des Kontaktstopfens eine elektrische Verbindung zwischen dem Kontaktgebiet und der ersten Lastanschlussstruktur hergestellt wird. Zum Beispiel kann ein Teil des Kontaktstopfens über seitliche Grenzen der Mesa vorragen. Der Kontaktstopfen kann zumindest teilweise zwischen dem Kontaktgebiet und der ersten Lastanschlussstruktur angeordnet sein. Bei Betrachtung in einem vertikalen Querschnitt kann der Kontaktstopfen ferner zum Beispiel die Mesa auf mehr als einer Fläche, wie zum Beispiel auf der Oberseite der Mesa und auf beiden (oberen Teilen der) Seitenwände(n) der Mesa kontaktieren.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Verarbeitung einer Leistungshalbleitervorrichtung Folgendes:
    • - Bereitstellen eines Halbleiterkörpers;
    • - Aussparen von Teilen des Halbleiterkörpers, um mehrere Mesas zu schaffen, die von einem verbleibenden Bulk-Teil des Halbleiterkörpers vorragen;
    • - Bilden einer ersten Isolierschicht auf dem Bulk-Teil zwischen den Mesas;
    • - Bilden einer Gate-Oxidschicht auf den Mesas;
    • - Abscheiden einer Gate-Elektrodenschicht auf der ersten Isolierschicht und auf der Gate-Oxidschicht;
    • - Bilden einer zweiten Isolierschicht, die einen Raum zwischen benachbarten Mesas füllt, wobei die zweite Isolierschicht so gebildet ist, dass Teile der Gate-Elektrodenschicht auf einer Höhe über den Mesas freiliegen; und
    • - Aussparen der freiliegenden Teile der Gate-Elektrodenschicht bis zu einer definierten Aussparungstiefe, um Aussparungen neben jeweiligen oberen Teilen der Mesas zu schaffen.
  • Für den Fachmann werden bei Lektüre der folgenden detaillierten Beschreibung und bei Betrachtung der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf veranschaulichende Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1A-C jeweils schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2A-B jeweils schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 3A-3H schematisch und beispielhaft eine Reihe von Verarbeitungsschritten eines Verfahrens gemäß einer oder mehreren Ausführungsformen;
    • 4A-C schematisch und beispielhaft weitere Verarbeitungsschritte eines Verfahrens gemäß einer oder mehreren Ausführungsformen;
    • 5A-B jeweils schematisch und beispielhaft einen Abschnitt eines horizontalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 6A-D jeweils schematisch und beispielhaft eine Draufsicht einer relativen Anordnung einer Mesa und eines oder mehrerer Kontaktstopfen gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vorne“, „hinten“, „rück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Vielzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die nachstehende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Patentschrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die nachstehend erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können. Ferner kann die nachfolgend erwähnte radiale Richtung R eine laterale, das heißt horizontale, Richtung sein, die zum Beispiel durch eine willkürliche, zum Beispiel lineare, Kombination der ersten lateralen Richtung X und der zweiten lateralen Richtung Y gebildet wird.
  • Der Begriff „vertikal“, wie er in dieser Patentschrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, das heißt, parallel zu der normalen Richtung der Fläche des Halbleiterwafers/Chips/Dies, angeordnet ist. Zum Beispiel kann die nachstehend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird auch als „vertikale Richtung Z“ bezeichnet.
  • In dieser Patentschrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Patentschrift sollen die Begriffe „im ohmschen Kontakt“, „im elektrischen Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Bereichen, Zonen, Abschnitten oder Teilen eines Halbleiterbauelements oder zwischen verschiedenen Anschlüssen eines oder mehrerer Bauelemente oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil eines Halbleiterbauelements besteht. Ferner soll im Rahmen der vorliegenden Beschreibung der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen des entsprechenden Halbleiterbauelements besteht; zum Beispiel umfasst ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Darüber hinaus wird im Rahmen der vorliegenden Patentschrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander angeordnet sind und dass keine ohmsche Verbindung besteht, die jene Komponenten verbindet. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitativ gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzugeben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • Konkrete in dieser Patentschrift beschriebene Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, die eine Einzelzellen-, eine Streifenzellen-, eine zellulare (auch als „Nadel-“ oder „Säulen-“)Zellen- oder eine andere Zellenkonfiguration aufweist, wie zum Beispiel eine Leistungshalbleitervorrichtung, die innerhalb eines Stromrichters oder eines Netzteils verwendet werden kann, sind jedoch nicht darauf beschränkt. Daher kann bei einer Ausführungsform solch eine hier beschriebene Leistungshalbleitervorrichtung derart konfiguriert sein, dass sie einen Laststrom führt, der einer Last zugeführt werden soll und/oder der durch eine Energiequelle bereitgestellt wird.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Halbleiterzellen beinhalten, wie zum Beispiel eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (zum Beispiel eine monolithisch integrierte Zelle aus zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, zum Beispiel eine monolithisch integrierte IGBT-Zelle, eine monolithisch integrierte RC-IGBT-Zelle, eine monolithisch integrierte MOSFET-Zelle, eine monolithisch integrierte Thyristorzelle, eine monolithisch integrierte Gate-Turn-Off-Thyristor(GTO)-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher gleich konfigurierten Zellen können ein Zellenfeld darstellen, das mit einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Patentschrift verwendet wird, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Möglichkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten kann die hier beschriebene Leistungshalbleitervorrichtung eine Einzelchipleistungshalbleitervorrichtung sein und kann für starke Ströme gedacht sein, typischerweise im Ampere-Bereich, zum Beispiel von bis zu mehreren Dutzend oder Hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, typischer 100 V und höher, zum Beispiel mindestens bis zu 400 V, oder sogar noch höher, zum Beispiel bis zu mindestens 3 kV oder sogar 10 kV oder höher.
  • Zum Beispiel kann die hier beschriebene Leistungshalbleitervorrichtung ein einziger Leistungshalbleiterchip sein, der eine Einzelzellenkonfiguration, eine Streifenzellenkonfiguration oder eine zellulare Zellenkonfiguration aufweist und dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Patentschrift verwendet wird, nicht direkt auf logische Halbleiterbauelemente, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1A veranschaulicht schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Zum Beispiel kann die Leistungshalbleitervorrichtung 1 eine vertikale Konfiguration aufweisen und kann dazu konfiguriert sein, einen Laststrom zwischen einer ersten Lastanschlussstruktur 11, die an einer Vorderseite (der in 1 gezeigte obere Teil) und einer zweiten Lastanschlussstruktur (nicht veranschaulicht), die an einer Rückseite angeordnet ist, zu führen. Zum Beispiel können sich die Rückseite und die zweite Lastanschlussstruktur unterhalb des in 1A gezeigten Abschnitts befinden. Somit kann die Leistungshalbleitervorrichtung 1 so konfiguriert sein, dass (in einem Einschaltzustand der Leistungshalbleitervorrichtung 1) der Laststrom in erster Linie entlang der vertikalen Richtung Z strömt.
  • Es sei in diesem Zusammenhang darauf hingewiesen, dass der in 1A gezeigte Abschnitt der Leistungshalbleitervorrichtung nur einen kleinen Teil der ersten Lastanschlussstruktur 11 beinhaltet, nämlich einen Teil, der innerhalb eines Kontaktlochs CH angeordnet ist. Zum Beispiel kann das Kontaktloch CH mit einem Metall gefüllt sein, das Teil der ersten Lastanschlussstruktur 11 bildet. Zum Beispiel kann die erste Lastanschlussstruktur 11 ferner eine Vorderseitenmetallisierungsschicht umfassen. Solch eine Vorderseitenmetallisierungsschicht kann wiederum mit einem ersten externen Lastanschluss, wie zum Beispiel einem Emitter-Anschluss oder einem Source-Anschluss der Leistungshalbleitervorrichtung 1 (nicht veranschaulicht), elektrisch verbunden sein.
  • Ebenso kann die zweite Lastanschlussstruktur, die an der Rückseite angeordnet sein kann, zum Beispiel eine Rückseitenmetallisierung umfassen, die mit einem zweiten externen Lastanschluss, wie zum Beispiel einem Kollektoranschluss oder einem Drain-Anschluss der Leistungshalbleitervorrichtung 1 (nicht veranschaulicht), elektrisch verbunden ist.
  • Der in 1A gezeigte Abschnitt des vertikalen Querschnitts der Leistungshalbleitervorrichtung 1 beinhaltet eine Steuerzelle 141, die zum Steuern des Laststroms 15 konfiguriert ist. Zum Beispiel können mehrere solcher Steuerzellen 141 in einem aktiven Gebiet der Leistungshalbleitervorrichtung 1 vorgesehen sein.
  • Die Steuerzelle 141 ist auf der einen Seite (nämlich der Oberseite) mit der ersten Lastanschlussstruktur 11 elektrisch verbunden. Ferner ist die Steuerzelle 141 auf der anderen (unteren) Seite mit einem Halbleiter-Drift-Gebiet 100 der Leistungshalbleitervorrichtung 1 elektrisch verbunden. Das Drift-Gebiet 100 bildet einen Teil eines Halbleiterkörpers 10 und umfasst Dotierstoffe von einem ersten Leitfähigkeitstyp, zum Beispiel dem n-Typ.
  • Die Steuerzelle 141 umfasst eine Halbleitermesa 101, die einen Teil des Halbleiterkörpers 10 bildet. Die Mesa 101 erstreckt sich von einem Bulk-Teil des Halbleiterkörpers 10 (der das Drift-Gebiet 100 beinhaltet) parallel zu der vertikalen Richtung Z. Mit anderen Worten kann in einem vertikalen Querschnitt entlang der vertikalen Richtung Z, wie in 1A gezeigt ist, eine Haupterstreckungsrichtung der Mesa 101 parallel zu der vertikalen Richtung Z verlaufen.
  • In 1A verläuft der Querschnitt sowohl entlang der vertikalen Richtung Z als auch der ersten lateralen Richtung X. Bei Betrachtung einer Form der Mesa bezüglich der zweiten lateralen Richtung Y (das heißt senkrecht zu dem Querschnitt) sollte beachtet werden, dass die Mesa 101 zum Beispiel eine Finnenform mit einer wesentlichen Erstreckung entlang dieser Richtung Y haben kann. Die Mesa 101 kann sich zum Beispiel durch ein gesamtes aktives Gebiet (oder durch einen wesentlichen Teil des aktiven Gebiets) der Leistungshalbleitervorrichtung 1 entlang der zweiten lateralen Richtung Y erstrecken.
  • Alternativ kann die laterale Erstreckung der Mesa 101 entlang der zweiten lateralen Richtung Y zum Beispiel gleich oder ähnlich einer lateralen Erstreckung W1 der Mesa 101 (auch als eine horizontale Mesabreite W1 bezeichnet) entlang der ersten lateralen Richtung X sein, wie in 1A veranschaulicht ist. Im letzteren Fall kann die Mesa 101 tatsächlich die Form einer Säule haben, die zum Beispiel eine quadratische oder kreisförmige Gestalt in einem lateralen Querschnitt entlang der ersten und der zweiten lateralen Richtung X, Y aufweist. Dies wird nachfolgend unter Bezugnahme auf 5B weiter erläutert.
  • Bei einer Ausführungsform kann die horizontale Mesabreite W1 weniger als 100 nm, wie zum Beispiel in einem Bereich von 20 nm bis 60 nm, sein. Wie in 1A schematisch veranschaulicht ist, kann die Mesa 101 zum Beispiel in der ersten lateralen Richtung X (das heißt senkrecht zu der Stromflussrichtung Z des Laststroms in der Mesa 101) durch eine Isolationsstruktur 1331, 1332, die ein oder mehrere Oxide umfasst, räumlich begrenzt sein. Die Mesa 101 kann eine Gesamterstreckung W1 in der Richtung X von weniger als 100 nm, wie zum Beispiel im Bereich von 20 nm bis 60 nm, aufweisen.
  • Hinsichtlich vertikaler Abmessungen kann die Mesa 101 zum Beispiel eine Gesamtmesahöhe H von mindestens 50 nm, wie zum Beispiel im Bereich von 50 nm bis 600 nm, haben.
  • Die Mesa 101 beinhaltet an einem oberen Ende ein Kontaktgebiet 1011, das Dotierstoffe vom ersten Leitfähigkeitstyp (zum Beispiel n-Typ) oder von einem zweiten Leitfähigkeitstyp (zum Beispiel p-Typ), der komplementär zu dem im ersten Leitfähigkeitstyp ist, aufweist. Ferner weist die Mesa 101 ein Kanalgebiet 1012 auf, das sich vertikal von dem Kontaktgebiet 1011 zu einem unteren Ende der Mesa 101 erstreckt und an dem unteren Ende der Mesa 101 mit dem Drift-Gebiet 100 gekoppelt ist. Zum Beispiel kann die vorstehend und im Folgenden erwähnte horizontale Mesabreite W1 eine ehemalige horizontale Erstreckung des Kanalgebiets 1011 sein.
  • Eine Steuerelektrode 131 ist in der Nähe des Kanalgebiets 1012 vorgesehen. Die Steuerelektrode 131, die auch als Gate-Elektrode bezeichnet werden kann, ist zum Erzeugen eines Leitungskanals in dem Kanalgebiet 1012, zum Beispiel in Abhängigkeit von einem über einen externen Steueranschluss (oder Gate-Anschluss), mit dem sie elektrisch verbunden ist (nicht dargestellt), bereitgestelltes Steuersignal, konfiguriert.
  • Die Steuerelektrode 131 wird durch eine leitende Schicht gebildet, die zum Beispiel Polysilicium oder ein Metall umfassen (oder daraus bestehen) kann. Die leitende Schicht 131 kann zum Beispiel eine flache Schicht sein, die sich in erster Linie entlang der ersten und der zweiten horizontalen Richtung X, Y erstreckt. Mit anderen Worten kann die leitende Schicht 131 in der horizontalen Richtung X, Y eine größere Erstreckung als in der vertikalen Richtung Z haben. Wie in 1A veranschaulicht ist, weist die leitende Schicht 131 eine vertikale Schichtdicke T1 auf. Zum Beispiel kann die vertikale Schichtdicke T1 eine minimale vertikale Schichtdicke T1 sein. Zum Beispiel kann die vertikale Schichtdicke T1 eine Schichtdicke der leitenden Schicht 131, wie in der Mitte zwischen zwei benachbarten Mesas gemessen, sein.
  • Bei einer Ausführungsform ist die vertikale Schichtdicke T1 kleiner gleich der Hälfte der Mesahöhe H, wie zum Beispiel kleiner gleich einem Drittel der Mesahöhe H. Falls die Mesahöhe im Bereich von 50 nm bis 600 nm liegt, kann die vertikale Schichtdicke T1 zum Beispiel im Bereich von 15 nm bis 300 nm liegen.
  • Zusätzlich oder alternativ kann die vertikale Schichtdicke T1 größer gleich der horizontalen Mesabreite W1, wie zum Beispiel größer als das Doppelte oder sogar das Dreifache der horizontalen Mesabreite W1, sein.
  • Gemäß der Ausführungsform von 1A kann eine vertikale Seitenwand der leitenden Schicht 131 mittels einer Gate-Isolationsstruktur, wie zum Beispiel eines Gate-Oxids 1334, von dem Kanalgebiet 1012 der Mesa 101 getrennt sein. Manchmal wird solch eine Anordnung als eine „Seitenwand-Gate“-Konfiguration bezeichnet.
  • Zum Beispiel kann eine Gate-Oxidschichtdicke T3 des Gate-Oxids 1334 zwischen der leitenden Schicht 131 und dem Kanalgebiet 1012 im Bereich von 5 nm bis 50 nm, wie zum Beispiel im Bereich von 5 nm bis 20 nm, liegen.
  • Die vertikale Erstreckung des Leitungskanals in dem Kanalgebiet 1012 wird in erster Linie durch die vertikale Erstreckung H2 eines Teils des Gate-Oxids 1334, der die leitende Schicht 131 von der Mesa 101 trennt, definiert. Zum Beispiel ist die vertikale Erstreckung H2 des Teils des Gate-Oxids 1334, der die leitende Schicht 131 von der Mesa 101 trennt, kleiner gleich der Hälfte der Mesahöhe H, wie zum Beispiel kleiner gleich einem Drittel der Mesahöhe H. In dem vorliegenden Ausführungsbeispiel kann die vertikale Erstreckung H2 gleich der minimalen vertikalen Schichtdicke T1 sein. Bei anderen Ausführungsformen muss dies jedoch nicht der Fall sein, das heißt, es ist im Allgemeinen möglich, dass die vertikale Erstreckung H2 des Teils des Gate-Oxids 1334, der die leitende Schicht 131 von der Mesa 101 trennt, größer oder kleiner als die minimale vertikale Schichtdicke T1 ist. Dies wird nachfolgend zum Beispiel unter Bezugnahme auf die 3E(a) und 3E(b) weiter erläutert.
  • Gemäß der in 1A veranschaulichten Ausführungsform ist ferner der Teil des Gate-Oxids 1334, der die leitende Schicht 131 von der Mesa 101, 102 trennt, größer gleich dem Doppelten einer horizontalen Breite W1 der Mesa 101, 102, wie zum Beispiel größer gleich dem Dreifachen der horizontalen Breite W1 der Mesa 101, 102.
  • Wie veranschaulicht ist, kann ferner ein Bodenoxid 1331 unter der leitenden Schicht 131, das heißt zwischen der leitenden Schicht 131 und einem Bulk des Halbleiterkörpers 10, angeordnet sein. Zum Beispiel kann das Bodenoxid 1331 eine vertikale Erstreckung H1 aufweisen, die kleiner gleich einem Drittel der Mesahöhe H ist. Zusätzlich oder alternativ kann die vertikale Erstreckung H1 des Bodenoxids 1331 größer gleich der horizontalen Breite W1 der Mesa 101 sein.
  • Die Leistungshalbleitervorrichtung 1 gemäß der Ausführungsform von 1A umfasst ferner eine obere Isolationsstruktur 1332. Die obere Isolationsstruktur 1332 ist über der leitenden Schicht 131, das heißt weiter entfernt von dem Bulk des Halbleiterkörpers 10 als die leitende Schicht 131, angeordnet.
  • Die obere Isolationsstruktur 1332, das Gate-Oxid 1334 und der Boden 1331 können zusammen die vorstehend erwähnte Isolationsstruktur 1331, 1332, 1334 bilden.
  • Das Kontaktgebiet 1100 ist mittels eines Kontaktstopfens 107 mit der ersten Lastanschlussstruktur 11 elektrisch verbunden. Der Kontaktstopfen 107 ist in Kontakt mit dem Kontaktgebiet 1011 und zumindest teilweise zwischen dem Kontaktgebiet 1011 der Mesa 101 und der ersten Lastanschlussstruktur 11 angeordnet, so dass er das Kontaktgebiet 1011 von der ersten Lastanschlussstruktur 11 trennt. Es wird somit mittels des Kontaktstopfens 107 eine elektrische Verbindung zwischen dem Kontaktgebiet 1011 und der ersten Lastanschlussstruktur 11 hergestellt.
  • Zum Beispiel umfasst der Kontaktstopfen 107 ein oder besteht aus einem dotierten halbleitenden Material, wie zum Beispiel mindestens eines der folgenden Materialien: Polysilicium, einkristallines oder amorphes Silicium, epitaktisch gewachsenes Silicium, Siliciumcarbid oder Silicium-Germanium. Bei einer anderen Ausführungsform kann der Kontaktstopfen 107 ein Metall umfassen (oder aus diesem bestehen.
  • Bei einer Ausführungsform gemäß 1A ragt ein Teil des Kontaktstopfens 107 horizontal über laterale Grenzen 101-1 der Mesa 101 hinweg. Das heißt, in einer Querschnittsansicht wie die in 1A gezeigte ragt ein Teil des Kontaktstopfens 101 horizontal (auf jeder Seite) weiter als die Mesa 101 vor, nämlich zum Beispiel weiter als eine jeweilige vertikale Seitenwand der Mesa 101. Bei anderen Ausführungsformen ist dies möglicherweise nicht der Fall (vgl. 6D und die entsprechende nachfolgende Beschreibung).
  • Weiter gemäß 1A beläuft sich eine horizontale Breite W2 des Kontaktstopfens 107 (zum Beispiel auf Höhe eines oberen Endes der Mesa 101) mindestens auf die Summe einer horizontalen Mesabreite W1 und des Doppelten der vertikalen Schichtdicke T1 der leitenden Schicht, die die Steuerelektrode 101 bildet. In einem vertikalen Querschnitt, wie in 1A gezeigt, und auf Höhe eines oberen Endes der Mesa 101 kann der Kontaktstopfen 107 zum Beispiel auf jeder Seite um eine Strecke W3, die größer gleich der vertikalen Dicke T1 der leitenden Schicht 131 ist, über eine jeweilige laterale Grenze 101-1 der Mesa 101 hinwegragen. Bei einer Ausführungsform ragt der Boden des Kontaktstopfens 107 um eine Strecke, die einer Summe der vertikalen Dicke T1 der leitenden Schicht 131 und der Gate-Oxidschichtdicke T3 entspricht, auf jeder Seite über die jeweilige laterale Grenze 101-1 der Mesa 101 hinweg.
  • Bei einer Ausführungsform gemäß 1A weist die obere Isolationsstruktur 1332 eine vertikale Erstreckung H3 zwischen dem Kontaktstopfen 107 und einem oberen Ende der Steuerelektrode 131 auf, wobei die vertikale Erstreckung H3 kleiner gleich einem Drittel der Mesahöhe H ist. Zusätzlich oder alternativ kann die vertikale Erstreckung H3 größer gleich der horizontalen Breite W1 der Mesa 101, wie zum Beispiel größer gleich dem Doppelten der horizontalen Mesabreite W1, sein. Die vertikale Erstreckung H3 kann zum Beispiel zwischen einem Boden des Kontaktstopfens 107 und dem oberen Ende der Steuerelektrode 131 gemessen werden, wie in 1A schematisch gezeigt ist.
  • Wie in 1A veranschaulicht ist, kann sich zum Beispiel ein Teil des Kontaktstopfens 107 lateral neben der Mesa 101 erstrecken, um einen lateralen Kontakt C zwischen dem Kontaktstopfen 107 und einer Seitenwand der Mesa 101 zu bilden. Dementsprechend kann das Kontaktgebiet 1011 der Mesa 101 eine vertikale Überlappung H4 (die eine vertikale Erstreckung des lateralen Kontakts C definiert) mit dem Kontaktstopfen 107 aufweisen. Bei einer Ausführungsform kann sich die vertikale Überlappung H4 zum Beispiel auf mindestens der horizontalen Mesabreite W1 belaufen.
  • In dem in 1A gezeigten Ausführungsbeispiel ist solch ein lateraler Kontakt C auf jeder Seite der Mesa 101 gebildet, so dass der Kontaktstopfen 107 in einer als „Sattelkonfiguration“ bezeichneten Konfiguration auf der Mesahöhe 101 angeordnet (und auf der Mesa 101 zentriert) ist. Es sei darauf hingewiesen, dass bei anderen Ausführungsformen der Kontaktstopfen 107 jedoch nicht zwangsweise solch einen lateralen Kontakt C mit einer Seitenwand der Mesa 101 bildet. Mit anderen Worten kann bei diesen anderen Ausführungsformen die vorstehend erwähnte vertikale Überlappung H4 null betragen. Dies wird nachfolgend unter Bezugnahme auf 1C weiter erläutert.
  • 1B zeigt ein anderes Ausführungsbeispiel einer Leistungshalbleitervorrichtung 1, die sich von der Leistungshalbleitervorrichtung 1 von 1A insofern unterscheidet, als der Kontaktstopfen 107 einen silizierten Kontaktteil 1071 umfasst, der in Kontakt mit der ersten Lastanschlussstruktur angeordnet ist. Zum Beispiel kann somit ein elektrischer Kontakt zwischen der ersten Lastanschlussstruktur 11 und dem Kontaktstopfen 107 verbessert werden. Das Kontaktgebiet 1011 der Mesa 101 kann in Kontakt mit dem silizierten Kontaktteil angeordnet sein, wie in 1B veranschaulicht ist. Dies muss jedoch bei anderen Ausführungsformen nicht der Fall sein.
  • 1C zeigt noch eine andere Ausführungsformvariante einer Leistungshalbleitervorrichtung 1, die sich insofern von der Leistungshalbleitervorrichtung 1 von 1A unterscheidet, als der Kontaktstopfen 107 keinen lateralen Kontakt C mit einer Seitenwand der Mesa 101 bildet. Stattdessen ist der Kontaktstopfen 107 nur oben auf der Mesa 101 angeordnet. Mit anderen Worten weist der Kontaktstopfen 107 bei der Variante gemäß 1C keine vorstehend in Verbindung mit 1A erwähnte „Sattelkonfiguration“ auf.
  • Bei einer Ausführungsform gemäß 2A umfasst die Leistungshalbleitervorrichtung 1 zwei oder mehr Steuerzellen 141, 142, die in jedem Fall wie vorstehend unter Bezugnahme auf die 1A-C beschrieben konfiguriert sind. Zum Beispiel können mehrere solcher Steuerzellen 141, 142 vorgesehen sein, von denen jede mit einer gemeinsamen (das heißt einer gleichen) ersten Lastanschlussstruktur 11 elektrisch verbunden ist (nicht veranschaulicht).
  • Ferner kann bei einer Ausführungsform ein (gemeinsamer) Steueranschluss vorgesehen sein, der mit jeder der Steuerelektroden 131 der mehreren Steuerzellen 141, 142 elektrisch verbunden sein kann (nicht veranschaulicht). Das heißt, dass jeder Steuerelektrode 131 ein gleiches externes Steuersignal zugeführt werden kann, das von dem gemeinsamen Steueranschluss empfangen wird.
  • Bei einer Ausführungsform können eine erste Steuerzelle 141 und eine zweite Steuerzelle 142 vorgesehen sein, wobei die vorstehende Beschreibung der ersten Steuerzelle 141 der Leistungshalbleitervorrichtungen 1 der 1A-B allgemein auch für jede von einer ersten Steuerzelle 141 und einer zweiten Steuerzelle 142 der in 2A gezeigten Ausführungsform gilt. Das im Folgenden unter Bezugnahme auf die 2A-B Beschriebene kann analog für die Ausführungsform der 1A-C gelten.
  • Die erste Steuerzelle 141 der in 2A gezeigten Leistungshalbleitervorrichtung 1 umfasst demgemäß eine erste Mesa 101, die ein erstes Kontaktgebiet 1011 und ein erstes Kanalgebiet 1012 beinhaltet. Die zweite Steuerzelle 142 umfasst eine zweite Mesa 102, die ein zweites Kontaktgebiet 1021 und ein zweites Kanalgebiet 1022 beinhaltet.
  • Hinsichtlich Abmessungen kann das vorstehend unter Bezugnahme auf die 1A-B Gesagte auch für die Ausführungsform von 2A gelten. Somit kann zum Beispiel eine jeweilige horizontalen Mesabreite W1 der ersten und der zweiten Mesa 101 102 kleiner als 100 nm, wie zum Beispiel in einem Bereich von 20 nm bis 60 nm, sein. Zum Beispiel können die Mesas 101, 102 in der Richtung X (das heißt senkrecht zu der Stromflussrichtung Z des Laststroms in der Mesa 101, 102) durch eine Isolationsstruktur 1331, 1332, 1334, die ein oder mehrere Oxide umfasst, räumlich begrenzt sein. Die Mesas 101, 102 können eine Gesamterstreckung von weniger als 100 nm, wie zum Beispiel im Bereich von 20 nm bis 60 nm, in der Richtung X aufweisen.
  • Bei einer Ausführungsform gemäß 2A kann das erste Kontaktgebiet 1011 der ersten Mesa 101 Dotierstoffe vom ersten Leitfähigkeitstyp (zum Beispiel n-Typ) aufweisen, während das zweite Kontaktgebiet 1021 der zweiten Mesa 102 Dotierstoffe von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist (zum Beispiel p-Typ), aufweisen kann.
  • Ferner kann der Halbleiterkörper 10 an einer Rückseite der Leistungshalbleitervorrichtung 1 ein Rückseitenemittergebiet 103 umfassen, das Dotierstoffe mit einer im Vergleich zu dem Drift-Gebiet 100höheren Dotierstoffkonzentration aufweisen kann. Zum Beispiel kann das Rückseitenemittergebiet 103 Dotierstoffe vom zweiten Leitfähigkeitstyp (zum Beispiel p-Typ) aufweisen. In diesem Fall kann die Leistungshalbleitervorrichtung 1 eine IGBT-Konfiguration aufweisen.
  • Das Rückseitenemittergebiet 103 kann in Kontakt mit einer zweiten Lastanschlussstruktur 12 (zum Beispiel in Form einer Rückseitenmetallisierung, die auf der Rückseite des Leistungshalbleiterkörpers 10 angeordnet ist, angeordnet sein.
  • Darüber hinaus kann das Drift-Gebiet 101 Puffergebiet (zum Beispiel auch als Feldstoppgebiet bezeichnet; nicht veranschaulicht) von Dotierstoffen vom ersten Leitfähigkeitstyp umfassen, wobei das Puffergebiet Dotierstoffe vom ersten Leitfähigkeitstyp mit einer höheren Dotierstoffkonzentration als die verbleibenden Teile des Drift-Gebiets 100 umfasst. Ausführungsweisen solch eines Puffergebiets sind dem Fachmann wohlbekannt und werden daher hier nicht ausführlich erläutert.
  • Gemäß einer oder mehreren Ausführungsformen kann die Leistungshalbleitervorrichtung 1 als eine Leistungshalbleitervorrichtung 1 (wie zum Beispiel ein IGBT) mit völlig verarmbaren Kanalgebieten 1012, 1022 konfiguriert sein. Demgemäß kann jedes von dem ersten Kanalgebiet 1012 und dem zweiten Kanalgebiet 1022 völlig verarmbar an Ladungsträgern von mindestens einer Ladungsträgerart in Abhängigkeit von einem Steuersignal (das heißt einer Gate-Spannung), das an die Steuerelektrode(n) 131 gegeben wird, sein.
  • Zum Beispiel soll unter „völlig verarmbar“ verstanden werden, dass die Abmessungen und die Dotierung der Kanalgebiete 1012, 1022 (sowie die Abmessungen der Gate-Oxidschicht 1334) so sind, dass in Abhängigkeit von einer Gate-Spannung, die an die Steuerelektrode(n) 131 angelegt ist, ein Raumladungsgebiet in einem jeweiligen Kanalgebiet 1012, 1022 von jeder Seite erzeugt werden kann, das sich weiter als die Hälfte der Mesabreite W1 erstreckt. Somit kann mindestens ein Teil des Kanalgebiets 1012, 1022, der sich in der Nähe der Steuerelektrode(n) 131 erstreckt, über seine gesamte horizontale Erstreckung W1 an Ladungsträgern verarmt sein.
  • Zum Beispiel können die Kanalgebiete 1012, 1022 mit Dotierstoffen vom zweiten Leitfähigkeitstyp dotiert (zum Beispiel p-dotiert) sein. Bei einer anderen Ausführungsform können die Kanalgebiete 1012, 1022 Dotierstoffe vom ersten Leitfähigkeitstyp (zum Beispiel n-Typ) aufweisen bei einer anderen Ausführungsform kann das zweite Kanalgebiet 1022 Dotierstoffe von einem von dem ersten Kanalgebiet 1012 verschiedenen Leitfähigkeitstyp umfassen.
  • Zum Beispiel kann mindestens ein zentraler Teil (bezüglich der vertikalen Erstreckung) jedes der Kanalgebiete 1012, 1022 im Wesentlichen die gleiche Dotierstoffkonzentration von Dotierstoffen vom ersten Leitfähigkeitstyp wie das Drift-Gebiet 100, zum Beispiel eine grundlegende Dotierung eines Halbleitersubstrats, aufweisen. Außerhalb des zentralen Teils kann sich die Dotierung zum Beispiel infolge von Diffusion von Dotierstoffen von den Halbleitergebieten, die über und unter dem Kanalgebiet 1012, 1022 angeordnet sind, von der des Drift-Gebiets 100 unterscheiden. Zum Beispiel kann bei dieser Ausführungsform die Steuerelektrode 131 ein Halbleitermaterial (zum Beispiel Polysilicium) mit Dotierstoffen vom zweiten Leitfähigkeitstyp (zum Beispiel p-Typ) umfassen.
  • Bei einer Ausführungsform kann (können) das (die) erste(n) Kontaktgebiet(e) 1011 Dotierstoffe vom ersten Leitfähigkeitstyp aufweisen, während das (die) zweite(n) Kontaktgebiet(e) 2012 Dotierstoffe vom zweiten Leitfähigkeitstyp aufweisen kann (können).
  • Die erste Steuerzelle(n) 141 kann (können) somit zum Steuern eines Stroms von Ladungsträgern vom ersten Leitfähigkeitstyp (zum Beispiel eines Elektronenstroms) konfiguriert sein. Die erste(n) Steuerzelle(n) 141 kann (können) dazu konfiguriert sein, einen Fluss von Ladungsträgern vom zweiten Leitfähigkeitstyp (zum Beispiel einen Lochstrom) durch das völlig verarmte erste Kanalgebiet 1012 in einem Einschaltzustand der Leistungshalbleitervorrichtung nahezu vollständig zu unterdrücken. Die erste(n) Steuerzelle(n) 141 kann (können) so konfiguriert sein, dass der Strom durch die erste(n) Mesa(s) 101, der durch Ladungsträger vom ersten Leitfähigkeitstyp verursacht wird, um mindestens das 10-Fache größer ist als der Strom durch die erste(n) Mesa(s) 101, der durch Ladungsträger vom zweiten Leitfähigkeitstyp in einem Einschaltzustand (oder Vorwärtsleitungszustand) der Leistungshalbleitervorrichtung 1 verursacht wird. Die zweite(n) Steuerzelle(n) 142 können dazu konfiguriert sein, einen Fluss von Ladungsträgern vom ersten und zweiten Leitfähigkeitstyp (zum Beispiel einen Lochstrom) durch das völlig verarmte zweite Kanalgebiet 1022 in einem Einschaltzustand (oder Vorwärtsleitungszustand) der Leistungshalbleitervorrichtung zu unterdrücken, aber während des Ausschaltens oder in dem Vorwärtssperrzustand der Vorrichtung 1 ein Abfließen von Ladungsträgern vom zweiten Leitfähigkeitstyp zu ermöglichen - und somit ein schnelles Entfernen eines Elektronenlochplasmas aus dem Drift-Gebiet 100 zu unterstützen. Dazu können die erste und die zweite Steuerzelle 141, 142 verschiedene Schwellenspannungen (zum Beispiel Gate-Emitterschwellenspannungen) für den Beginn einer Kanalbildung für Elektronen/Löcher in dem ersten und zweiten Kanalgebiet 1012, 1022 aufweisen.
  • Wie in 2A schematisch veranschaulicht ist, kann der Halbleiterkörper 10 ferner ein erstes Plateaugebiet 1013 und ein zweites Plateaugebiet 1023 umfassen. Das erste Plateaugebiet 1013 kann mit dem ersten Kanalgebiet 1012 in Kontakt sein und kann Dotierstoffe vom ersten Leitfähigkeitstyp aufweisen. Das zweite Plateaugebiet 1023 kann Dotierstoffe vom zweiten Leitfähigkeitstyp aufweisen und kann mit dem zweiten Kanalgebiet 1022 gekoppelt sein, so dass das zweite Plateaugebiet 1023 mit dem zweiten Kontaktgebiet 1021 elektrisch gekoppelt ist, falls sich das zweite Kanalgebiet 1022 in einem Leitungsmodus für Träger vom zweiten Leitungstyp befindet. Bei einer Ausführungsform kann das zweite Plateaugebiet 1023 in Kontakt mit dem zweiten Kanalgebiet 1022 sein.
  • Für weitere Erläuterungen und funktionale und strukturelle Merkmale von Leistungshalbleitervorrichtungen, die ein völlig verarmtes Kanalgebiet aufweisen, wird zum Beispiel auf die veröffentlichten deutschen Patentanmeldungen DE 10 2014 108 913 A1 , DE 10 2016 112 017 A1 und DE 10 2016 112 016 A1 verwiesen. Die Leistungshalbleitervorrichtung 1 der vorliegenden Erfindung kann allgemein wie hier beschrieben konfiguriert sein, wobei ein oder mehrere Kontaktstopfen 107, wie in der vorliegenden Patentschrift beschrieben, zusätzlich vorgesehen sein können. Ferner können die Leistungshalbleitervorrichtungen, wie in den oben erwähnten Patentanmeldungen beschrieben, unter Verwendung eines oder mehrerer Prozessschritte gemäß der vorliegenden Patentschrift hergestellt werden.
  • 2B zeigt ein anderes Ausführungsbeispiel einer Leistungshalbleitervorrichtung 1, die sich von der Leistungshalbleitervorrichtung 1 von 2A insofern unterscheidet, als die Steuerelektroden 131, die in dem vorliegenden Beispiel durch Polysiliciumschichten gebildet sind, einen silizierten Steuerelektrodenteil 1311 umfassen. Der silizierten Steuerelektrodenteil 131 ist in Kontakt mit der oberen Isolationsstruktur 1332 angeordnet. Zum Beispiel kann ein Gate-Widerstand der Leistungshalbleitervorrichtung 1 aufgrund des silizierten Steuerelektrodenteils 1311 reduziert sein.
  • Im Folgenden werden Verarbeitungsschritte eines Verfahrens zur Verarbeitung einer Leistungshalbleitervorrichtung 1 unter Bezugnahme auf die 3A-H erläutert. Zum Beispiel kann eine Leistungshalbleitervorrichtung 1, wie vorstehend unter Bezugnahme auf die 1A-2B in verschiedenen Ausführungsformen beschrieben, mittels solcher Verarbeitungsschritte hergestellt werden. Somit kann das vorstehend hinsichtlich Merkmalen der Leistungshalbleitervorrichtung 1 der vorliegenden Erfindung Erläuterte analog auf das nachfolgend dargebotene Verarbeitungsverfahren angewandt werden, und umgekehrt.
  • Beginnend mit 3A kann in einem ersten Schritt ein Leistungshalbleiterkörper 10 bereitgestellt werden. Zum Beispiel kann der Leistungshalbleiterkörper 10 in Form eines Wafers aus beispielsweise Silicium oder Siliciumcarbid bereitgestellt werden.
  • Unter Bezugnahme auf 3A können ferner Teile des Halbleiterkörpers 10 ausgespart werden, um mehrere Mesas 101, 102 zu schaffen, die von einem verbleibenden Bulk-Teil 10-3 des Halbleiterkörpers 10 vorragen. Zum Beispiel kann dies mittels einer Lithographie-/Ätzfolge oder mittels eines so genannten Doppelstrukturierungsprozesses erreicht werden, wie im Prinzip in der Technik wohlbekannt ist. Des Weiteren kann ein Schritt des isotropen Ätzens zum weiteren Dünnen der Mesas 101, 102 nach der anfänglichen Mesabildung enthalten sein. Es sei allgemein darauf hingewiesen, dass eine horizontale Mesabreite W1 der Mesas 101, 102 durch einen oder mehrere optionale Prozessschritte nach der anfänglichen Bildung der Mesas weiter reduziert werden kann. Die nachfolgend erwähnten beispielhaften Abmessungen und Abmessungsverhältnisse können für die Mesabreite W1 nach der anfänglichen Schaffung der Mesas 101, 102 (in dem Aussparungsschritt) und/oder für eine kleinere Mesabreite W1, die sich aus einem oder mehreren solcher weiteren Mesadünnungsschritte ergeben kann, gelten.
  • Hinsichtlich Abmessungen kann vorgesehen werden, dass die Mesas 101, 102 eine horizontale Breite W1 aufweisen, die zum Beispiel im Bereich von 20 nm bis 100 nm liegen kann. Eine Mesahöhe H (wie zwischen oberen Enden der Mesas 101, 102 und einer Oberseite des ausgesparten Bulk-Teils 10-3 des Halbleiterkörpers 10 gemessen) kann zum Beispiel im Bereich von 50 nm bis 600 nm liegen. Ferner kann ein Abstand P zwischen benachbarten Mesas 101, 102 zum Beispiel im Bereich von 50 nm bis 10 µm liegen.
  • Ein Teil des Bulk-Teils 10-3 des Halbleiterkörpers 10 kann das vorstehend erwähnte Drift-Gebiet 100 der Halbleitervorrichtung1 bilden.
  • Nunmehr auf 3B Bezug nehmend, kann in einem weiteren Schritt eine erste Isolierschicht 1331 zwischen den Mesas 101, 102 auf dem Bulk-Teil 10-3 gebildet werden. Die erste Isolierschicht 1331 kann das vorstehend erwähnte Bodenoxid 1331 der Leistungshalbleitervorrichtung 1 bilden. Demgemäß kann bei einer Ausführungsform die erste Isolierschicht 1331 eine vertikale Erstreckung H1 aufweisen, die kleiner gleich einem Drittel der Mesahöhe H ist. Zusätzlich oder alternativ kann die vertikale Erstreckung H1 des Bodenoxids 1331 größer gleich der horizontalen Mesabreite W1 sein.
  • Zum Beispiel kann die Bildung der ersten Isolierschicht 1331 eine Oxidabscheidung, wahlweise in Kombination mit einem Rückätzprozess und weiter wahlweise in Kombination mit einem CMP-Planarisierungsschritt, umfassen. Zum Beispiel kann eine resultierende Oxidschichtdicke H1 im Bereich von 10 nm bis 150 nm liegen.
  • Wie in 3B weiter veranschaulicht ist, kann auf den Mesas 101, 102 eine Gate-Oxidschicht 1334 gebildet werden. Zum Beispiel kann eine Dicke der Gate-Oxidschicht 1334 im Bereich von 5 nm bis 50 nm liegen.
  • Gemäß 3C kann das Verarbeitungsverfahren ferner einen Schritt des Abscheidens einer Gate-Elektrodenschicht 131 auf der ersten Isolierschicht 1331 und auf der Gate-Oxidschicht 1334 umfassen. Zum Beispiel kann mindestens ein Teil der Gate-Elektrodenschicht 131 mindestens einen Teil der vorstehend erwähnten Steuerelektrode(n) 131 der Leistungshalbleitervorrichtung 1 bilden. Zum Beispiel kann die Gate-Elektrodenschicht 131 ein dotiertes Polysilicium oder amorphes Silicium umfassen oder daraus bestehen. Bei einer alternativen Ausführungsform kann die Gate-Elektrodenschicht 131 eine Metallschicht sein.
  • Zum Beispiel kann eine Schichtdicke T1 der abgeschiedenen Gate-Elektrodenschicht 131 im Bereich von 50 nm bis 500 nm liegen. Bei einer Ausführungsform ist die Schichtdicke T1 der abgeschiedenen Gate-Elektrodenschicht 131 kleiner gleich einem Drittel der Mesahöhe H. Bei einer Ausführungsform ist die Schichtdicke T1 der abgeschiedenen Gate-Elektrodenschicht 131 kleiner gleich einem Drittel des Abstands zwischen zwei Mesas, um den Raum nicht vollständig zu füllen. Zum Beispiel kann die Schichtdicke T1 eine vertikale Schichtdicke der Gate-Elektrodenschicht 131, wie in der Mitte zwischen zwei benachbarten Mesas 101, 102 gemessen, sein.
  • Als Nächstes auf 3D Bezug nehmend, kann das Verfahren einen Schritt des Bildens einer zweiten Isolierschicht 1332-1, die den Raum zwischen benachbarten Mesas 101, 102 füllt, umfassen. Die zweite Isolierschicht 1332-1 kann so gebildet werden, dass Teile der Gate-Elektrodenschicht 131 auf einer Höhe über den Mesas 101, 102 freiliegen, wie in 3D veranschaulicht ist. Dies kann zum Beispiel mittels einer Oxidabscheidung erreicht werden, die mit einem CMP-Schritt zur Planarisierung und/oder einem Rückätzprozess kombiniert werden kann, um die Teile der Gate-Elektrodenschicht 131 freizulegen. Zum Beispiel kann mindestens ein Teil der zweiten Isolierschicht 1332-1 mindestens einen Teil der vorstehend erwähnten oberen Isolationsstruktur 1332 der Leistungshalbleitervorrichtung 1 bilden.
  • Wie in den 3E, 3E(a) und 3E(b) schematisch veranschaulicht ist, können die freiliegenden Teile der Gate-Elektrodenschicht 131 dann bis zu einer definierten Aussparungstiefe D1 ausgespart werden, um Aussparungen R1, R2 neben jeweiligen oberen Teilen der Mesas 101, 102 (und um die jeweilige Mesa 101, 102 zentriert) zu schaffen. Diese Aussparungsschritt kann mittels eines Ätzprozesses durchgeführt werden.
  • Zum Beispiel kann solch ein Ätzprozess zum Ätzen von Silicium (im Falle einer Polysilicium-Gate-Elektrodenschicht 131) konfiguriert sein, während er selektiv für das Isolationsmaterial der zweiten Isolierschicht 1332-1 und der Gate-Oxidschicht 1334 ist, so dass diese Schichten 1332-1, 1334 durch den Aussparungsschritt möglicherweise nicht beeinträchtigt werden.
  • Es sei darauf hingewiesen, dass die Aussparungen R1, R2 somit selbstjustierend bezüglich der Mesas 101, 102, zum Beispiel in Form von Seitengräben R1, R2 auf jeder Seite der Mesas 101, 102, geschaffen werden.
  • Die Aussparungstiefe D1 definiert eine vertikale Gate-Länge der Gate-Elektrode 131 der herzustellenden Leistungshalbleitervorrichtung 1. Zum Beispiel kann die vertikale Gate-Länge so eingestellt werden, dass sie sich, wie erforderlich, von der Gate-Elektrodenschichtdicke T1 unterscheidet.
  • Bei einer Ausführungsformvariante gemäß 3E befindet sich die Aussparungstiefe D1 auf der gleichen Höhe wie der obere Rand der Gate-Elektrodenschicht 131 innerhalb einer Variation von höchstens 10% einer Dicke T1 der Gate-Oxidschicht 1334.
  • Bei einer anderen Ausführungsformvariante, die in 3E(a) schematisch veranschaulicht ist, befindet sich die Aussparungstiefe D1 auf einer größeren Höhe als der obere Rand der Gate-Elektrodenschicht 131 in der Mitte zwischen zwei benachbarten Mesas 101, 102. Somit kann die vertikale Gate-Länge bei dieser Variante die Gate-Elektrodenschichtdicke T1 übertreffen.
  • Bei noch einer anderen Variante, die in 3E(b) schematisch veranschaulicht ist, befindet sich die Aussparungstiefe D1 tiefer als der obere Rand der Gate-Elektrodenschicht 131 in der Mitte zwischen zwei benachbarten Mesas 101, 102. Somit kann die vertikale Gate-Länge bei dieser Variante kleiner sein als die Gate-Elektrodenschichtdicke T1. Mit anderen Worten kann die Aussparung R1, R2 in diesem Fall die minimale vertikale Erstreckung der Gate-Elektrodenschicht 131 definieren.
  • 3F veranschaulicht schematisch einen weiteren Verarbeitungsschritt der in der Bildung einer dritten Isolierschicht 1333 oben auf der Gate-Elektrodenschicht 131 innerhalb der Aussparungen R1, R2 besteht. Die dritte Isolierschicht 1333 kann auch als ein Zwischenoxid bezeichnet werden.
  • Gemäß einer Ausführungsform kann die dritte Isolierschicht 1333 mittels einer Oxidabscheidung sowohl mit Sputter- als auch Abscheidungskomponenten, wie zum Beispiel mittels eines so genannten Plasmaabscheidungsprozesses hoher Dichte (HPD-Prozess, HPD, high density plasma), gebildet werden. An die Oxidabscheidung kann sich ein definierter Rückätzprozess anschließen. Infolgedessen können zum Beispiel geneigte Seitenwände S der Aussparungen R1, R2 gebildet werden, wie in 3F veranschaulicht ist.
  • Alternativ können die Aussparungen R1, R2 zunächst vollständig mit einem Oxid oder einer anderen Isolierschicht gefüllt werden, gefolgt von einer CMP-Planarisierung und dem Aufbringen einer lithographischen Maske. Dann kann ein Kontaktätzprozess, zum Beispiel in Form eines reaktiven Ionenätzprozesses (RIE-Prozess, RIE, reaction ion etching), durchgeführt werden, um ein Kontaktloch und die dritte Isolierschicht 1333 zu definieren.
  • Zum Beispiel kann während eines Ätzprozesses, wie in den vorhergehenden Absätzen erwähnt, oder mittels eines weiteren (getrennten) Ätzprozesses (siehe 3G) auch die Gate-Oxidschicht 1334 von oberen Enden einer der Mesas 101, 102 entfernt werden.
  • Wie in 3G weiter veranschaulicht ist, können dann die Aussparungen R1, R2 mit einem halbleitenden Material gefüllt werden, um einen Kontaktstopfen 107 zu bilden. Zum Beispiel kann dieser Schritt Abscheiden von Polysilicium, wahlweise gefolgt von einem CMP-Planarisierungsschritt, umfassen. Alternativ kann zum Beispiel selektive Epitaxie von Silicium durchgeführt werden, woran sich ein Rückätzprozess anschließen kann.
  • Nach dem Füllschritt kann das halbleitende Material beispielsweise mittels einer Implantation von Dotierstoffen vom ersten Leitfähigkeits- oder vom zweiten Leitfähigkeitstyp, wie erforderlich, dotiert werden.
  • Bei einer anderen Ausführungsform können die Aussparungen R1, R2 statt mit einem halbleitenden Material mit einem Metall gefüllt werden.
  • Ferner kann das Verfahren Silizieren eines Oberflächenteils jedes der Kontaktstopfen 107 umfassen, um silizierte Kontaktteile 1071 (siehe 3H) zu bilden. Zum Beispiel können die silizierte Kontaktteile 1071 mindestens eines von Titandisilicid (TiSi2), Cobaltdisilicid (CoSi2) und Nickeldisilicid (NiSi2) umfassen. Die Silicidbildung kann zum Beispiel einen Prozessablauf umfassen, der ein Abscheiden eines geeigneten Metalls, eine schnelle thermische Ausheilung (RTA, rapid thermal anneal), Nassätzen und eine weitere RTA beinhaltet.
  • Zur Beendigung der Verarbeitung der Leistungshalbleitervorrichtung 1 können weitere Schritte, wie zum Beispiel eine weitere Oxidabscheidung, eine Kontaktbildung, Strukturierung einer Vorderseitenmetallisierung, eine Abscheidung eines Polyimids usw. durchgeführt werden. Solche Schritte sind somit in der Technik wohlbekannt und werden hier deshalb nicht ausführlich veranschaulicht oder erläutert.
  • Die Bildung der dotierten Kontaktgebiete 1011, 1021 der Mesas 101, 102 (vgl. 1A-2B) ist in den 3A-H auch nicht explizit veranschaulicht. Die Kontaktgebiete 1011, 1021 können durch Verfahren gebildet werden, die an sich wohlbekannt sind, zum Beispiel mittels Ionenimplantation, Plasmadotierung oder Ausdiffusion der festen Phase unter Verwendung von Lithographiemasken.
  • Die 4A-D veranschaulichen schematisch Schritte einer Prozessvariante, die das Schaffen von silizierten Steuerelektrodenteilen 1311 jener Art, die vorstehend unter Bezugnahme auf 2B beschrieben worden sind, gestattet. In diesem Fall ist die Gate-Elektrodenschicht 131 eine Polysiliciumschicht.
  • Nach dem Prozessschritt des Bildens der Kontaktstopfen 107, der vorstehend unter Bezugnahme auf 3G erläutert wurde, können Teile der zweiten Isolierschicht 1332-1 entfernt werden, um Teile der Polysiliciumschicht 131 freizulegen (siehe 4A). Dieser Schritt kann einen Ätzprozess umfassen, in dem die Kontaktstopfen 107 (die zum Beispiel aus Polysilicium bestehen können) als eine Hartmaske verwendet werden. Zum Beispiel können verbleibende Teile der zweiten Isolierschicht 1332-1 infolge des Ätzprozesses Oxidspacer auf jeder Seite des Kontaktstopfens 107 bilden, wobei der Ätzprozess somit auch als „Spacer-Ätzprozess“ bezeichnet werden kann.
  • Die freiliegenden Teile der Polysiliciumschicht 131 können dann siliziert werden. Dies kann auf ähnliche Weise wie oben in Verbindung mit 3H und den Polysiliciumkontaktstopfen 107 beschrieben bewerkstelligt werden. Demgemäß kann die Silicidbildung zum Beispiel einen Prozessablauf umfassen, der ein Abscheiden eines geeigneten Metalls 4 (siehe 4B), eine schnelle thermische Ausheilung (RTA, rapid thermal anneal), Nassätzen und eine weitere RTA beinhaltet.
  • Wie in den 4B-4 schematisch veranschaulicht ist, kann das Silizieren der Oberflächenteilen der Kontaktstopfen 107 und der freiliegenden Teile der Polysiliciumschicht 131 somit in einem oder mehreren geteilten Verarbeitungsschritten (wie zum Beispiel dem Abscheiden der Metallschicht 4) durchgeführt werden. Es sei darauf hingewiesen, dass das Silizid auf freiliegenden Polysiliciumflächen, aber nicht auf Oxiden, wie zum Beispiel den Oxidspacern 1332, gebildet werden kann.
  • Wie bereits in Verbindung mit 3H erwähnt wurde, können die sich ergebende silizierten Teile 1071 der Kontaktstopfen 107 und die silizierten Steuerelektrodenteile 1311 zum Beispiel mindestens eines von Titandisilicid (TiSi2), Cobaltdisilicid (CoSi2) und Nickeldisilicid (NiSi2) umfassen.
  • Die 5A-B veranschaulichen jeweils schematisch und beispielhaft einen Abschnitt eines horizontalen Querschnitts einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen, wie zum Beispiel den vorstehend unter Bezugnahme auf die 1A-2B beschriebenen Ausführungsformen. Zum Beispiel können die 5A-B horizontale Querschnitte durch zwei verschiedene Ausführungsformvarianten der Leistungshalbleitervorrichtung 1 gemäß den 2A-B zeigen, wobei sich der Querschnitt in jedem Fall auf einer (vertikalen) Höhe der Steuerelektrode 131 befindet.
  • Bei der in 5A veranschaulichten Ausführungsformvariante sind die Mesas 101, 102 als längliche finden gebildet, die ihre horizontale Haupterstreckung in der zweiten lateralen Richtung Y haben. Zum Beispiel können die Mesas eine Länge L in der Richtung aufweisen, wobei die Länge L im Bereich von 1 µm bis 100 µm liegen kann. Die Mesabreite W1 kann viel kleiner sein, wie zum Beispiel im Bereich von 20 nm bis 60 nm liegen, wie zuvor erwähnt wurde.
  • Bei der in 5B veranschaulichten Ausführungsformvariante sind die Mesas 101, 102 als Säulen mit einem quadratischen Querschnitt gebildet. Bei anderen Ausführungsformen, die nicht veranschaulicht sind, können solche Säulen stattdessen einen runden Querschnitt, wie zum Beispiel einen kreisrunden Querschnitt, aufweisen.
  • Bei beiden Ausführungsformvarianten gemäß den 5A und 5B sind die Mesas 101, 102 lateral von den Gate-Oxidschichten 1334 und den Gate-Elektroden 131 von jeder Seite umgeben. Mit anderen Worten sind die Mesas 101, 102 in der jeweiligen Gate-Elektrode 131 eingebettet, während sie mittels der Gate-Oxidschichten 1334 von der Gate-Elektrode 131 getrennt sind.
  • Unter Bezugnahme auf die räumliche Anordnungen der ersten Mesas 101 und der zweiten Mesas 102 sei darauf hingewiesen, dass die 5A-B lediglich Beispiele sind. Es sind verschiedene relative Anordnungen der ersten Mesas 101 und der zweiten Mesas 102 möglich.
  • Die 6A-D veranschaulichen jeweils schematisch und beispielhaft eine Draufsicht einer relativen Anordnung einer beispielhaften Mesa 101 und eines Kontaktstopfens 107 gemäß einer oder mehreren Ausführungsformen. In jedem Fall weist die Mesa 101 eine längliche Finnenkonfiguration auf und ist/sind der/die Kontaktstopfen 107 mittels eines oder mehrerer gestrichelter Rechtecke gezeigt.
  • Gemäß 6A kann sich der Kontaktstopfen 107 zum Beispiel an allen 4 Seiten mit der Mesa 101 überlappen (vgl. 1A und die entsprechende Beschreibung, die sich zum Beispiel auf den lateralen Kontakt C und die vertikale Überlappung H4 bezieht). Hier bildete nur ein großer Kontaktstopfen 107 einen einzigen großen Kontakt mit der Mesa 101. Bei solch einem Layout kann zum Beispiel ein relativ kleiner Kontaktwiderstand erreicht werden.
  • Der Kontaktstopfen 107 kann zum Beispiel bezüglich der ersten horizontalen Richtung X genau auf der Mesa 101 zentriert sein. Diese zentrierte Anordnung kann sich zum Beispiel automatisch aus einem selbstjustierten Verarbeitungsverfahren, wie oben unter Bezugnahme auf die 3A-4D beschrieben, ergeben.
  • 6B zeigt eine Variante, bei der wieder ein großer Kontaktstopfen 107 einen einzigen großen Kontakt mit der Mesa 101 bildet. Im Gegensatz zu 6A überlappt der Kontaktstopfen 107 die Mesa 101 jedoch nur auf zwei Seiten.
  • Bei der Ausführungsformvariante, die in 6C veranschaulicht ist, sind mehrere kleinere Kontaktstopfen 107 bereitgestellt, wobei jeder Kontaktstopfen 107 die Mesa 101 auf zwei Seiten überlappt.
  • In dem in 6D veranschaulichten Ausführungsbeispiel gibt es schließlich überhaupt keine vertikale Überlappung des Kontaktstopfens 107 und der Mesa 101.
  • Vorstehend wurden Ausführungsformen, die sich auf Leistungshalbleitervorrichtungen und entsprechende Verarbeitungsverfahren beziehen, erläutert.
  • Diese Halbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Dementsprechend kann ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht, zum Beispiel der Halbleiterkörper 10 und seine Gebiete/Zonen, zum Beispiel Gebiete usw., ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silizium eingesetzt werden.
  • Es sollte jedoch auf der Hand liegen, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus irgendeinem Halbleitermaterial hergestellt sein können, das zum Fertigen eines Halbleiterbauelements geeignet ist. Beispiele für solche Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien, wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Kadmiumtellurid (CdTe) und Quecksilberkadmiumtellurid (HgCdTe), um nur einige zu nennen. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiterschalteranwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Sich auf Raum beziehende Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“, und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschieden sind, verschiedene Ausrichtungen des jeweiligen Bauelements mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „aufweisen“, „enthalten“, „beinhalten“, „umfassen“, „zeigen“ und dergleichen offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • In Anbetracht der obigen Vielfalt an Variationen und Anwendungen sollte auf der Hand liegen, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung eingeschränkt wird, noch durch die beigefügten Zeichnungen eingeschränkt wird. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente eingeschränkt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102014108913 A1 [0073]
    • DE 102016112017 A1 [0073]
    • DE 102016112016 A1 [0073]

Claims (30)

  1. Leistungshalbleitervorrichtung (1), die eine Steuerzelle (141, 142) zum Steuern eines Laststroms umfasst, wobei die Steuerzelle (141, 142) auf der einen Seite mit einer ersten Lastanschlussstruktur (11) der Leistungshalbleitervorrichtung (1) elektrisch verbunden ist und auf der anderen Seite mit einem Driftgebiet (100) der Leistungshalbleitervorrichtung (1) elektrisch verbunden ist, wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst, wobei die Steuerzelle (141, 142) Folgendes umfasst: - eine Mesa (101, 102), die sich entlang einer vertikalen Richtung (Z) erstreckt und Folgendes beinhaltet: ein Kontaktgebiet (1011, 1021) mit Dotierstoffen vom ersten Leitfähigkeitstyp oder von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, und das mit der ersten Lastanschlussstruktur (11) elektrisch verbunden ist, und ein Kanalgebiet (1012, 1022), das mit dem Driftgebiet (100) gekoppelt ist; - eine Steuerelektrode (131), die dazu konfiguriert ist, einen Leitungskanal in dem Kanalgebiet (1012, 1022) zu erzeugen; und - einen Kontaktstopfen (107), der ein dotiertes halbleitendes Material umfasst, wobei der Kontaktstopfen (107) in Kontakt mit dem Kontaktgebiet (1011, 1021) angeordnet ist, wobei mittels des Kontaktstopfens (107) eine elektrische Verbindung zwischen dem Kontaktgebiet (1011, 1021) und der ersten Lastanschlussstruktur (11) hergestellt wird, und wobei ein Teil des Kontaktstopfens (107) über seitliche Grenzen (101-1, 102-1) der Mesa (101, 102) vorragt.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei die Steuerelektrode (131) durch eine leitende Schicht mit einer vertikalen Schichtdicke (T1) gebildet wird.
  3. Leistungshalbleitervorrichtung (1) nach Anspruch 2, wobei sich eine horizontale Breite (W2) des Kontaktstopfens (107) auf mindestens die Summe der horizontalen Breite (W1) der Mesa (101, 102) und des Doppelten der vertikalen Schichtdicke (T1) beläuft.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 2 oder 3, wobei die vertikale Schichtdicke (T1) kleiner gleich einem Drittel einer Mesahöhe (H) der Mesa (101, 102) ist und/oder wobei die vertikale Schichtdicke (T1) größer gleich einer horizontalen Breite (W1) der Mesa (101, 102) ist.
  5. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 2 bis 4, wobei eine vertikale Seitenwand der leitenden Schicht (131) mittels eines Gate-Oxids (1334) von der Mesa (101, 102) getrennt ist.
  6. Leistungshalbleitervorrichtung (1) nach Anspruch 5, wobei eine vertikale Erstreckung (H2) eines Teils des Gate-Oxids (1334), der die leitende Schicht (131) von der Mesa (101, 102) trennt, kleiner gleich der Hälfte einer Mesahöhe (H) der Mesa (101, 102) ist, und/oder wobei eine vertikale Erstreckung (H2) des Teils des Gate-Oxids (1334), der die leitende Schicht (131) von der Mesa (101, 102) trennt, größer gleich dem Doppelten einer horizontalen Breite (W1) der Mesa (101, 102) ist.
  7. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 2 bis 6, die ein Bodenoxid (1331) umfasst, das unter der leitenden Schicht (131) angeordnet ist, wobei das Bodenoxid (1331) eine vertikale Erstreckung (H1) aufweist, die kleiner gleich einem Drittel einer Mesahöhe (H) der Mesa (101, 102) und/oder größer gleich einer horizontalen Breite (W1) der Mesa (101, 102) ist.
  8. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 2 bis 7, die eine obere Isolationsstruktur (1332) umfasst, die über der leitenden Schicht (131) angeordnet ist, wobei die obere Isolationsstruktur (1332) zwischen dem Kontaktstopfen (107) und einem oberen Ende der Steuerelektrode (131) eine vertikale Erstreckung (H3) aufweist, die kleiner gleich einem Drittel einer Mesahöhe (H) der Mesa (101, 102) und/oder größer gleich einer horizontalen Breite (W1) der Mesa (101, 102) ist.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Kontaktstopfen (107) einen silizierten Kontaktteil (1071) umfasst, der in Kontakt mit der ersten Lastanschlussstruktur (11) angeordnet ist.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich ein Teil des Kontaktstopfens (107) lateral neben der Mesa (101, 102) erstreckt, um einen lateralen Kontakt (C) zwischen dem Kontaktstopfen und der Mesa (101, 102) zu bilden.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Steuerelektrode (131) Polysilicium umfasst, und wobei die Steuerelektrode (131) einen silizierten Steuerelektrodenteil (1311) umfasst.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Mesa (101, 102) in einer Richtung (X) senkrecht zu einer Stromflussrichtung (Z) des Laststroms in der Mesa (101, 102) durch eine Isolationsstruktur (1331, 1332, 1334) räumlich eingeschränkt ist und eine Gesamterstreckung (DX13; DX23) von weniger als 100 nm in der Richtung (X) aufweist.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die mindestens zwei solche Steuerzellen (141, 142), nämlich eine erste Steuerzelle (141) und eine zweite Steuerzelle (142) umfasst, wobei die erste Steuerzelle (141) eine erste Mesa (101) umfasst, die ein erstes Kontaktgebiet (1011) mit Dotierstoffen vom ersten Leitfähigkeitstyp beinhaltet, und wobei die zweite Steuerzelle (142) eine zweite Mesa (102) umfasst, die ein zweites Kontaktgebiet (1021) mit Dotierstoffen vom zweiten Leitfähigkeitstyp beinhaltet.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die mehrere solcher Steuerzellen (141, 142) und einen Steueranschluss, der mit jeder der Steuerelektroden (131) der mehreren Steuerzellen (141, 142) elektrisch verbunden ist, umfasst.
  15. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die mehrere solcher Steuerzellen (141, 142), von der jede mit einer gemeinsamen ersten Lastanschlussstruktur (11) elektrisch verbunden ist, umfasst.
  16. Verfahren zur Verarbeitung einer Leistungshalbleitervorrichtung (1), umfassend: - Bereitstellen eines Halbleiterkörpers (10); - Aussparen von Teilen des Halbleiterkörpers (10), um mehrere Mesas (101, 102) zu schaffen, die von einem verbleibenden Bulk-Teil (10-3) des Halbleiterkörpers (10) vorragen; - Bilden einer ersten Isolierschicht (1331) auf dem Bulk-Teil (10-3) zwischen den Mesas (101, 102); - Bilden einer Gate-Oxidschicht (1334) auf den Mesas (101, 102); - Abscheiden einer Gate-Elektrodenschicht (131) auf der ersten Isolierschicht (1331) und auf der Gate-Oxidschicht (1334); - Bilden einer zweiten Isolierschicht (1332), die einen Raum zwischen benachbarten Mesas (101, 102) füllt, wobei die zweite Isolierschicht (1332) so gebildet ist, dass Teile der Gate-Elektrodenschicht (131) auf einer Höhe über den Mesas (101, 102) freiliegen; und - Aussparen der freiliegenden Teile der Gate-Elektrodenschicht (131) bis zu einer definierten Aussparungstiefe (D1), um Aussparungen (R1, R2) neben jeweiligen oberen Teilen der Mesas (101, 102) zu schaffen.
  17. Verfahren nach Anspruch 16, wobei sich die Aussparungstiefe (D1) tiefer als ein oberer Rand der Gate-Elektrodenschicht (131) befindet.
  18. Verfahren nach Anspruch 16, wobei sich die Aussparungstiefe (D1) auf der gleichen Höhe wie ein oberer Rand der Gate-Elektrodenschicht (131) innerhalb einer Variation von höchstens 10% einer Dicke (T1) der Gate-Oxidschicht (1334) befindet.
  19. Verfahren nach Anspruch 16, wobei sich die Aussparungstiefe (D1) auf einer größeren Höhe als ein oberer Rand der Gate-Elektrodenschicht (131) in der Mitte zwischen zwei benachbarten Mesas befindet.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei eine Schichtdicke (T1) der abgeschiedenen Gate-Elektrodenschicht (131) kleiner gleich einem Drittel einer Mesahöhe (H) der Mesas (101, 102) ist.
  21. Verfahren nach einem der Ansprüche 16 bis 20, ferner umfassend: - Bilden einer dritten Isolierschicht (1333) oben auf der Gate-Elektrodenschicht (131) innerhalb der Aussparungen (R1, R2).
  22. Verfahren nach Anspruch 21, wobei die dritte Isolierschicht (1333) mittels einer Oxidabscheidung mit Sputter- und Abscheidungskomponenten gebildet wird.
  23. Verfahren nach Anspruch 22, wobei geneigte Seitenwände (S) der Aussparungen (R1, R2) infolge der Oxidabscheidung gebildet werden.
  24. Verfahren nach einem der Ansprüche 16 bis 23, ferner umfassend: - Entfernen der Gate-Oxidschicht (1334) von oberen Enden einer der Mesas (101, 102) durch einen Ätzprozess.
  25. Verfahren nach einem der Ansprüche 12 bis 16, ferner umfassend Füllen der Aussparungen (R1, R2) mit einem Metall.
  26. Verfahren nach einem der Ansprüche 12 bis 16, ferner umfassend: - Füllen der Aussparungen (R1, R2) mit einem halbleitenden Material, um einen Kontaktstopfen (107) zu bilden.
  27. Verfahren nach Anspruch 26, ferner umfassend: - Silizieren eines Oberflächenteils jedes der Kontaktstopfen (107), um silizierte Kontaktteile (1071) zu bilden.
  28. Verfahren nach einem von Anspruch 26 oder 27, wobei die Gate-Elektrodenschicht (131) eine Polysiliciumschicht ist, und wobei das Verfahren ferner Folgendes umfasst: - Entfernen eines Teils der zweiten Isolierschicht (1332), um Teile der Polysiliciumschicht (131) freizulegen; und - Silizieren der freigelegten Teile der Polysiliciumschicht (131).
  29. Verfahren nach Anspruch 28, wobei der Schritt des Entfernens eines Teils der zweiten Isolierschicht (1332) einen Ätzprozess umfasst, in dem die Kontaktstopfen (107) als eine Hartmaske verwendet werden.
  30. Verfahren nach den Ansprüchen 28 und 29, wobei das Silizieren der Oberflächenteile der Kontaktstopfen (107) und der freiliegenden Teile der Polysiliciumschicht (131) in einem oder mehreren geteilten Verarbeitungsschritten durchgeführt wird.
DE102019116218.1A 2019-06-14 2019-06-14 Leistungshalbleitervorrichtung und Verfahren Pending DE102019116218A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019116218.1A DE102019116218A1 (de) 2019-06-14 2019-06-14 Leistungshalbleitervorrichtung und Verfahren
CN202010534307.5A CN112086512A (zh) 2019-06-14 2020-06-12 功率半导体器件和方法
US16/900,882 US11322587B2 (en) 2019-06-14 2020-06-13 Method of processing a power semiconductor device
US17/716,555 US12087816B2 (en) 2019-06-14 2022-04-08 Power semiconductor device having a control cell for controlling a load current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019116218.1A DE102019116218A1 (de) 2019-06-14 2019-06-14 Leistungshalbleitervorrichtung und Verfahren

Publications (1)

Publication Number Publication Date
DE102019116218A1 true DE102019116218A1 (de) 2020-12-17

Family

ID=73547195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019116218.1A Pending DE102019116218A1 (de) 2019-06-14 2019-06-14 Leistungshalbleitervorrichtung und Verfahren

Country Status (3)

Country Link
US (2) US11322587B2 (de)
CN (1) CN112086512A (de)
DE (1) DE102019116218A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014108913A1 (de) * 2014-06-25 2015-12-31 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate, Halbleitervorrichtung und Verfahren zum Bilden der Vorrichtungen
DE102016112017A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017130092A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8664063B2 (en) * 2011-12-13 2014-03-04 Unisantis Electronics Singapore Pte. Ltd. Method of producing a semiconductor device and semiconductor device
US10249721B2 (en) * 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP6295797B2 (ja) * 2014-04-10 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE102014116706B4 (de) * 2014-11-14 2018-04-19 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US9508858B2 (en) * 2014-11-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
US9245885B1 (en) * 2014-12-05 2016-01-26 Globalfoundries Inc. Methods of forming lateral and vertical FinFET devices and the resulting product
US9385195B1 (en) * 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
US9312383B1 (en) * 2015-08-12 2016-04-12 International Business Machines Corporation Self-aligned contacts for vertical field effect transistors
DE102015116473A1 (de) * 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Halbleiterbauelement und verfahren
US10014255B2 (en) * 2016-03-14 2018-07-03 International Business Machines Corporation Contacts having a geometry to reduce resistance
US10381349B2 (en) * 2017-08-29 2019-08-13 International Business Machines Corporation Stacked complementary junction FETs for analog electronic circuits
KR102337408B1 (ko) * 2017-09-13 2021-12-10 삼성전자주식회사 수직 채널을 가지는 반도체 소자 및 그 제조 방법
US10879311B2 (en) * 2019-02-08 2020-12-29 International Business Machines Corporation Vertical transport Fin field effect transistors combined with resistive memory structures
US10892339B2 (en) * 2019-03-13 2021-01-12 International Business Machines Corporation Gate first technique in vertical transport FET using doped silicon gates with silicide

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014108913A1 (de) * 2014-06-25 2015-12-31 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate, Halbleitervorrichtung und Verfahren zum Bilden der Vorrichtungen
DE102016112017A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017130092A1 (de) * 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten

Also Published As

Publication number Publication date
US12087816B2 (en) 2024-09-10
CN112086512A (zh) 2020-12-15
US11322587B2 (en) 2022-05-03
US20220231125A1 (en) 2022-07-21
US20200395443A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102014109208A1 (de) Ladungskompensationsvorrichtung und ihre herstellung
DE102021114434B4 (de) RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs
DE102019111786A1 (de) Leistungshalbleitervorrichtung und Verfahren
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102019116218A1 (de) Leistungshalbleitervorrichtung und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication