CN106847908B - 具有完全耗尽的沟道区的功率半导体晶体管 - Google Patents

具有完全耗尽的沟道区的功率半导体晶体管 Download PDF

Info

Publication number
CN106847908B
CN106847908B CN201610918118.1A CN201610918118A CN106847908B CN 106847908 B CN106847908 B CN 106847908B CN 201610918118 A CN201610918118 A CN 201610918118A CN 106847908 B CN106847908 B CN 106847908B
Authority
CN
China
Prior art keywords
trench
region
section
semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610918118.1A
Other languages
English (en)
Other versions
CN106847908A (zh
Inventor
A.毛德
F-J.尼德诺施泰德
C.P.桑多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN202110052644.5A priority Critical patent/CN112614885B/zh
Publication of CN106847908A publication Critical patent/CN106847908A/zh
Application granted granted Critical
Publication of CN106847908B publication Critical patent/CN106847908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有完全耗尽的沟道区的功率半导体晶体管。一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中；第一沟槽，沿垂直方向延伸到半导体主体中；第一源区；第一半导体沟道区；第二沟槽，沿所述垂直方向延伸到所述半导体主体中；引导区域，电连接到所述第一负载端子。

Description

具有完全耗尽的沟道区的功率半导体晶体管
技术领域
本说明书涉及一种功率半导体晶体管的实施例以及涉及一种加工功率半导体晶体管的方法的实施例。特别地，本说明书涉及一种具有完全耗尽的沟道区的功率半导体晶体管（例如，IGBT）的实施例以及涉及对应的加工方法。
背景技术
汽车、消费者和工业应用中的现代器件的许多功能（诸如，转换电能和驱动电动机或电机）依赖于半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个例子）已经被用于各种应用，这些应用包括但不限于电源和功率转换器中的开关。
例如，这样的功率半导体晶体管包括多个MOS控制头，其中每一个控制头可以具有至少一个沟槽栅电极以及与所述至少一个沟槽栅电极邻近布置的源区和沟道区。为了将晶体管设定到导通状态（在该导通状态期间，可以传导正向方向上的负载电流）中，可以给栅电极提供具有处于第一范围内的电压的控制信号，以在沟道区内引起反型沟道。为了将晶体管设定到阻塞状态（在该阻塞状态期间，可以阻塞正向电压并且避免正向方向上的负载电流的流动）中，可以给栅电极提供具有处于与第一范围不同的第二范围内的电压的控制信号，以在由晶体管的沟道区和漂移区之间的过渡形成的pn结处引起耗尽区，其中耗尽区也被称为“空间电荷区”且可以主要扩展到晶体管的漂移区中。在该上下文中沟道区常常也被称作“体区”，在所述体区中所述反型沟道可以由控制信号引起以将晶体管设定在导通状态中。在没有反型沟道的情况下，沟道区与漂移区形成阻塞pn结。
在当被提供给栅电极的控制信号具有处于第二范围内的电压时的时间期间，晶体管通常不应转到导通状态。不受控的状态改变可能导致晶体管的故障或者甚至破坏。
发明内容
根据实施例，一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；第一沟槽，沿垂直方向延伸到所述半导体主体中，所述第一沟槽包括通过第一绝缘体与所述半导体主体电绝缘的第一控制电极，其中所述第一沟槽受两个第一沟槽侧壁横向限制且受第一沟槽底部垂直限制；第一源区，与所述第一沟槽侧壁中的一个邻近地横向布置且电连接到所述第一负载端子；第一半导体沟道区，被包括在所述半导体主体中且同所述第一源区与相同的第一沟槽侧壁邻近地横向布置，所述第一半导体沟道区具有第二导电类型的掺杂剂且将所述第一源区与所述漂移区隔离；第二沟槽，沿所述垂直方向延伸到所述半导体主体中，其中所述第二沟槽受两个第二沟槽侧壁横向限制且受第二沟槽底部垂直限制；引导区域，电连接到所述第一负载端子且比所述第一沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述第一半导体沟道区分离地且与所述两个第一沟槽侧壁中的另一个和所述第二沟槽侧壁中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部更深地布置的区段中，所述引导区域向着所述第一半导体沟道区横向延伸。所述第一沟槽侧壁与所述第二沟槽侧壁之间沿第一横向方向的距离总计小于100nm。
根据进一步的实施例，一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；一对沟槽，沿垂直方向延伸到所述半导体主体中，每一个沟槽包括通过绝缘体与所述半导体主体电绝缘的控制电极，并且每一个沟槽受两个沟槽侧壁横向限制且受沟槽底部垂直限制；源区，与所述一对沟槽的沟槽侧壁中的相应外边的一个沟槽侧壁邻近地横向布置且电连接到所述第一负载端子；半导体沟道区，被包括在所述半导体主体中且同所述源区与相同的相应外边的沟槽侧壁邻近地横向布置，所述半导体沟道区具有第二导电类型的掺杂剂且将所述源区与所述漂移区隔离；以及引导区域，电连接到所述第一负载端子且比所述沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述半导体沟道区分离地且与所述一对沟槽的沟槽侧壁中的每一个里边的沟槽侧壁邻近地布置，其中在比所述沟槽底部更深地布置的区段中，所述引导区域向着所述半导体沟道区中的每一个横向延伸。
根据另一实施例，一种制作功率半导体晶体管的方法包括提供耦合到第一负载端子的半导体主体，其中所述方法进一步包括形成以下部件：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；第一沟槽，沿垂直方向延伸到所述半导体主体中，所述第一沟槽包括通过第一绝缘体与所述半导体主体电绝缘的第一控制电极，其中所述第一沟槽受两个第一沟槽侧壁横向限制且受第一沟槽底部垂直限制；第一源区，与所述第一沟槽侧壁中的一个邻近地横向布置且电连接到所述第一负载端子；第一半导体沟道区，被包括在所述半导体主体中且同所述第一源区与相同的第一沟槽侧壁邻近地横向布置，所述第一半导体沟道区具有第二导电类型的掺杂剂且将所述第一源区与所述漂移区隔离；第二沟槽，沿所述垂直方向延伸到所述半导体主体中，其中所述第二沟槽受两个第二沟槽侧壁横向限制且受第二沟槽底部垂直限制；引导区域，电连接到所述第一负载端子且比所述第一沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述第一半导体沟道区分离地且与所述两个第一沟槽侧壁中的另一个和所述第二沟槽侧壁中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部更深地布置的区段中，所述引导区域向着所述第一半导体沟道区横向延伸。所述第一沟槽侧壁与所述第二沟槽侧壁之间沿第一横向方向的距离总计小于100nm。
本领域技术人员在阅读以下详细描述时且在查看附图时将认识到附加的特征和优势。
附图说明
各图中的部分不必按比例绘制，而是重点被放在图示本发明的原理上。此外，在各图中，相似的附图标记指明对应的部分。在附图中：
图1示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；
图2示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；
图3示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；
图4示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；
图5A-B示意性地图示了根据若干实施例的功率半导体晶体管的两个水平横截面的区段；以及
图6示意性地图示了根据一个或多个实施例的与掺杂剂浓度分布图的示例一起的功率半导体晶体管的引导区域的垂直横截面的区段。
具体实施方式
在以下详细描述中，参考附图，这些附图形成以下详细描述的一部分，并且在这些附图中，通过图示的方式示出了其中可实践本发明的具体实施例。
在这点上，可以参考正在描述的各图的取向来使用诸如“顶”、“底”、“下”、“前”、“后”、“背”、“首”、“尾”、“在……下面”、“在……上面”等之类的方向术语。因为可以以多个不同取向来定位实施例的部分，所以方向术语用于图示的目的而决不进行限制。应当理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑改变。因此，以下详细描述不应在限制意义上理解，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，这些实施例的一个或多个示例在各图中图示。每一个示例是通过解释的方式提供的，而不意在作为本发明的限制。例如，作为一个实施例的一部分而图示或描述的各图可以在其他实施例上使用或结合其他实施例使用，以产生又一个进一步的实施例。意图在于，本发明包括这样的修改和变形。使用不应被解释为限制所附权利要求的范围的具体语言来描述示例。附图不是按比例绘制的而是仅用于图示目的。为了清楚，已在不同附图中由相同附图标记指明相同元件或制造步骤，如果未以其他方式声明的话。
如本说明书中使用的术语“水平的”意图描述与半导体衬底的或半导体区（诸如，下面提及的半导体主体）的水平表面基本上平行的取向。这可以是例如半导体晶片或管芯的表面。例如，下面提及的第一横向方向X和第二横向方向Y两者可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此正交。
如本说明书中使用的术语“垂直的”意图描述基本上与水平表面垂直（即，与半导体晶片的表面的法线方向平行）布置的取向。例如，下面提及的延伸方向Z可以是与第一横向方向X和第二横向方向Y两者正交的垂直方向。
在本说明书中，n掺杂被称作“第一导电类型”，而p掺杂被称作“第二导电类型”。可替换地，相反掺杂关系可以被采用，使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。
另外，在本说明书内，术语“掺杂剂浓度”可以指代具体半导体区或半导体区域的平均掺杂剂浓度，或者相应地指代所述具体半导体区或半导体区域的均值掺杂剂浓度或者指代所述具体半导体区或半导体区域的面电荷载流子浓度。因此，例如，表达出具体半导体区展现与另一半导体区的掺杂剂浓度相比更高或更低的某个掺杂剂浓度的声明可以指示：半导体区的相应均值掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“进行欧姆接触”、“进行电接触”、“进行欧姆连接”和“电连接”意图描述：在半导体器件的两个区、区段、区域、部或部分之间、或者在一个或多个器件的不同端子之间、或者在端子或金属化部或电极与半导体器件的部或部分之间，存在低欧姆电连接或低欧姆电流路径。另外，在本说明书的上下文中，术语“进行接触”意图描述：在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此进行接触的两个元件之间的过渡可以不包括另外的中间元件等等。
本说明书中描述的具体实施例涉及可在功率转换器或电源内使用的功率半导体晶体管（以下也被简称作“晶体管”），而不限于此。例如，晶体管可以包括一个或多个功率半导体单元，诸如单片集成的晶体管单元、和/或单片集成的IGBT单元、和/或单片集成的MOS门控二极管（MGD）单元、和/或单片集成的MOSFET单元、和/或其衍生物。这样的二极管单元和这样的晶体管单元可以被集成在功率半导体模块中。
如本说明书中使用的术语“功率半导体晶体管”意图描述在单个芯片上的具有高电压阻塞和/或高电流承载能力的半导体晶体管。换言之，这样的功率半导体晶体管意图用于：高电流，典型地处于安培范围内，例如，高达数十或数百安培；和/或高电压，典型地在5V以上或在15V以上，或者更典型地，400V及以上，例如，高达约1000伏特。
图1至4和6中的每一个示意性地图示了根据一个或多个实施例的功率半导体晶体管1（以下也被称作“晶体管”）的垂直横截面的区段。图1至4和6的所图示的垂直横截面可以与由垂直方向Z和与垂直方向Z正交的第一横向方向X限定的平面平行。图5A-B示意性地图示了根据若干实施例的晶体管1的两个水平横截面的区段，其中水平横截面可以与由第一横向方向X以及与第一横向方向X和垂直方向Z中的每一个正交的第二横向方向Y限定的平面平行。
以下，将更详细地解释根据图1至6的实施例的特征。
晶体管1包括耦合到第一负载端子11的半导体主体10。半导体主体10可以进一步耦合到第二负载端子12。第一沟槽13-1和第二沟槽13-2沿垂直方向Z延伸到半导体主体10中，其中第一沟槽13-1沿第一横向方向X受两个第一沟槽侧壁133-1横向限制，且受第一沟槽底部134-1垂直限制。相似地，第二沟槽13-2沿第一横向方向X受两个第二沟槽侧壁133-2横向限制，且受第二沟槽底部134-2垂直限制。
第一沟槽13-1和第二沟槽13-2可以形成一对邻近沟槽，其中相应两个沟槽侧壁133-1、133-2中的一个形成外边的沟槽侧壁（例如，在图1中，第一两个沟槽侧壁133-1中左边的一个以及第二两个沟槽侧壁133-2中右边的一个），并且其中相应两个沟槽侧壁133-1、133-2中的另一个形成里边的沟槽侧壁（例如，在图1中，两个第一沟槽侧壁133-1中右边的一个以及两个第二沟槽侧壁133-2中左边的一个）。
第一沟槽13-1可以包括第一控制电极131-1和第一绝缘体132-1，第一绝缘体132-1将第一控制电极131-1与半导体主体10电绝缘。相似地，第二沟槽13-2可以包括第二控制电极131-2和第二绝缘体132-2，第二绝缘体132-2将第二控制电极131-2与半导体主体10电绝缘。
第一控制电极131-1和第二控制电极131-2可以彼此电连接。另外，第一控制电极131-1和第二控制电极131-2中的每一个可以电连接到用于接收控制信号的控制端子（未图示）。例如，这样的控制信号可以通过下述操作来生成：在第一负载端子11与电连接到控制电极131-1和131-2中的每一个的所述控制端子之间施加电压。
晶体管1可以进一步包括：半导体漂移区100，被包括在半导体主体10中；第一源区101-1，与第一沟槽侧壁133-1中的一个邻近地横向布置；以及第一半导体沟道区102-1，也被包括在半导体主体10中且同第一源区101-1与相同的第一沟槽侧壁133-1邻近地横向布置。第一沟槽侧壁133-1中的所述一个可以是该对沟槽13-1、13-2的外边的第一沟槽侧壁。
半导体漂移区100（以下也被称作“漂移区”）具有第一导电类型的掺杂剂。例如，半导体漂移区100是弱掺杂的n区（n-区）。例如，半导体漂移区100的掺杂剂浓度处于1010cm-3到1017cm-3的范围内或处于1012cm-3到5*1014cm-3的范围内。
第一源区101-1还可以是包括第一导电类型的掺杂剂的半导体区。例如，第一源区101-1是高度掺杂的n区（n+区）。第一源区101-1的掺杂剂浓度可以处于1019cm-3到1021cm-3的范围内。第一源区101-1电连接到第一负载端子11。根据另一实施例，第一源区101-1是金属源区。
第一半导体沟道区102-1（以下也被称作“第一沟道区”）具有与第一导电类型互补的第二导电类型的掺杂剂，并将第一源区101-1与漂移区100隔离。例如，第一半导体沟道区102-1是p掺杂区。例如，第一半导体沟道区102-1的掺杂剂浓度处于1011cm-3到1018cm-3的范围内。
如图1至5中的每一个中示意性地图示的那样，晶体管1还可以包括第二源区101-2和第二半导体沟道区102-2，第二半导体沟道区102-2与两个第二沟槽侧壁133-2中外边的一个邻近布置。上面已经关于第一源区101-1和第一半导体沟道区102-1的掺杂剂类型和掺杂剂浓度所陈述的内容可以等同地适用于第二源区101-2和第二半导体沟道区102-2。
被包括在第一沟槽13-1内的第一控制电极131-1可以沿垂直方向Z延伸得比第一半导体沟道区102-1更远。例如，第一半导体沟道区102-1和第一控制电极131-1展现了沿垂直方向Z的公共垂直延伸范围，该公共垂直延伸范围总计达第一半导体沟道区102-1的总垂直延伸范围的100%。另外，第一源区101-1和第一控制电极131-1展现了沿垂直方向Z的公共垂直延伸范围，该公共垂直延伸范围总计达第一源区101-1的总垂直延伸范围的至少25%。所述比例可以等同地适用于第二控制电极131-2、第二源区101-2和第二半导体沟道区102-2。
根据另一示例，第一源区101-1和第一控制电极131-1展现了沿垂直方向Z的公共垂直延伸范围，该公共垂直延伸范围总计多于0nm且例如小于1μm。
例如，第一负载端子11被布置在半导体主体10的前侧上，并包括第一金属化层。第二负载端子12可以被布置在半导体主体10的背侧上，并可以包括第二金属化层。半导体主体10可以被布置在第一负载端子11与第二负载端子12之间。
半导体主体10可以被配置成在所述负载端子11和12之间在正向方向上（例如，在垂直方向Z上）传导负载电流。为此，第一控制电极131-1可以被配置成响应于接收到控制信号而在第一半导体沟道区102-1内引起用于传导负载电流的至少一部分的反型沟道。响应于接收到这样的控制信号，可以将晶体管1配置成关于第二导电类型的移动电荷载流子同时完全耗尽第一半导体沟道区102-1。
根据实施例，第一负载端子11是源极端子（也被称作“发射极端子”），并且第二负载端子12是漏极端子（也被称作“集电极端子”），并且电连接到第一控制电极131-1的控制端子（未图示）是栅极端子。
漂移区域100、第一源区101-1、第一半导体沟道区102-1和第一控制电极131-1可以被配置成形成晶体管1的MOS控制头，例如，沟槽栅MOS功率控制头。
例如，为了将晶体管1设定到导通状态（在该导通状态中，可以在正向方向上（例如，在垂直方向Z上）传导负载端子11、12之间的负载电流）中，可以给第一控制电极131-1提供具有处于第一范围内的电压的控制信号，以在第一半导体沟道区102-1内引起所述反型沟道。例如，在第一负载端子11与第一控制电极131-1之间施加电压。在实施例中，如果所施加的电压处于第一范围内，则第一控制电极131-1的电势大于第一负载端子11的电势。
为了将晶体管1设定到阻塞状态（在该阻塞状态中，可以阻塞在与正向方向相同的方向上在第二负载端子12与第一负载端子11之间施加的电压，并阻止在正向方向上负载电流的流动）中，可以给第一控制电极131-1提供具有处于与第一范围不同的第二范围内的电压的控制信号，以在由晶体管1的第一半导体沟道区102-1和半导体漂移区100之间的过渡形成的pn结处引起耗尽区。例如，在第一负载端子11与第一控制电极131-1之间施加电压。在实施例中，如果所施加的电压处于第二范围内，则第一控制电极131-1的电势等于或低于第一负载端子11的电势。
例如，如图1至6中的每一个中示意性地图示的结构可以被采用以形成IGBT、RC-IGBT、MOSFET等等的一个或多个晶体管单元。在实施例中，晶体管1是IGBT、RC-IGBT或MOSFET之一。
再一次，上面已经关于第一控制电极131-1、第一半导体沟道区102-1和第一源区101-1所陈述的内容可以等同地适用于第二半导体沟道区102-2、第二源区101-2和第二控制电极131-2。
应当理解，半导体主体10可以包括另外的半导体区例如漂移区和/或场停止区以及在功率半导体晶体管结构内普通采用的另外的区。例如，半导体主体10可以经由第一和/或第二导电类型的一个或多个掺杂区耦合到第二负载端子12。然而，在本说明书中，重点被放在接近上面已经描述的第一负载端子11布置的部件上。
应当进一步理解，第一沟槽13-1和第二沟槽13-2可以展现彼此基本上相同的横向和垂直尺寸。因此，第一沟槽13-1和第二沟槽13-2可以等同地沿垂直方向Z且等同地沿第一横向方向X延伸。这同样适用于第一控制电极131-1和第二控制电极131-2以及适用于第一和第二绝缘体132-1、132-2。
晶体管1可以进一步包括电连接到第一负载端子11的引导区域103。例如，引导区域103与第一半导体沟道区102-1分离地、且与第二半导体沟道区102-2分离地、且与两个第一沟槽侧壁133-1中的另一个和两个第二沟槽侧壁133-2中的另一个中的每一个邻近地布置。例如，引导区域103可以与第一沟槽13-1和第二沟槽13-2的沟槽侧壁133-1和133-2中里边的沟槽侧壁中的每一个邻近地布置。
在实施例中，引导区域103是连续的半导体区域。例如，引导区域103包括与半导体沟道区102-1和102-2相同类型的掺杂剂。因此，引导区域103可以包括第二导电类型的掺杂剂。例如，引导区域103可以是p掺杂区，其中p掺杂区的掺杂剂浓度可以沿垂直方向Z而变化，这将在下文中更详细解释。
例如，引导区域103形成沟槽侧壁133-1和133-2中里边的沟槽侧壁之间的过渡。换言之，图1至4中的每一个中示意性地图示的垂直横截面中的引导区域103可以覆盖或相应地填充受该对沟槽13-1、13-2的第一两个沟槽侧壁133-1中里边的一个和第二沟槽侧壁133-2中里边的一个横向限制的区。
根据实施例，半导体沟道区102-1和102-2是完全耗尽的区域。例如，半导体沟道区102-1和102-2是通过下述操作来完全耗尽的：将控制电极131-2和131-2设定到相对于例如第一负载端子11的电压的适当电压。偶尔，这样的完全耗尽的区域也被称作“可完全耗尽区域”。例如，如果例如通过在控制电极131-1和131-2与第一负载端子11之间施加正电压（例如，控制电极131-1和131-2的电势大于第一负载端子11的电势），晶体管1被设定到导通状态中，则沟道区102-1和102-2变为完全耗尽，并且在沟道区102-1和102-2内存在第二导电类型的显著更少的移动电荷载流子（例如，空穴）。例如，在本说明书中，表述“第二导电类型的显著更少的移动电荷载流子”意图描述：第二导电类型的移动电荷载流子的量小于第一导电类型的移动电荷载流子的10%。
根据实施例，晶体管1被配置成：如果在控制电极131-1、131-2与第一负载端子11之间施加的电压处于所述第一范围内（例如，处于-3V到+3V的范围内），则完全耗尽沟道区102-1和102-2。根据另一实施例，晶体管1被配置成：如果在控制电极131-1、131-2与第一负载端子11之间施加的电场处于第一范围内（例如，处于-10MV/cm到+10MV/cm的范围内或者处于-6MV/cm到+6MV/cm的范围内），则完全耗尽沟道区102-1和102-2。
引导区域103可以包括：接触区段1031，电连接到第一负载端子；以及条区段1032，被布置在接触区段1031下面。条区段1032可以展现处于1015cm-3到1019cm-3的范围内的掺杂剂浓度。
另外，沟槽侧壁133-1和133-2中里边的沟槽侧壁之间沿第一横向方向X的均值距离可以处于3nm到80nm的范围内。
以下，将呈现引导区域103的示例性实施例的特征。
根据实施例，引导区域103沿垂直方向Z比第一沟槽底部134-1更深地延伸到半导体主体10中。
另外，在比第一沟槽底部134-1更深地布置的区段中，引导区域103向着第一半导体沟道区102-1横向延伸。另外，引导区域103可以包括比第二沟槽底部134-2更深地布置且可向着第二半导体沟道区102-2横向延伸的区段。以下，比第一沟槽底部134-1和第二沟槽底部134-2中的至少一个更深地布置且向着第一半导体沟道区102-1和第二半导体沟道区102-2中的至少一个横向延伸的引导区域103的区段被称作平稳区段1033。
例如，引导区域103被配置成将第一负载端子11的电势引导到引导区域103的横向末端1033-1和引导区域103的垂直末端1033-2。从而，可以接近第一半导体沟道区102-1的底部和/或第二半导体沟道区102-2的底部引导第一负载端子11的电势。当然，由于引导区域103的电导率是有限的，因此电势在被引导到末端1033-1、1033-2时可以在值上稍微改变。在实施例中，沿引导区域103的平稳区段1033的垂直方向Z的积分掺杂剂浓度例如处于1012cm-2到1015cm-2的范围内，例如开始于第一和第二沟槽底部134-1、134-2之一的深度水平处。将关于图6阐明引导区域103的示例性掺杂剂分布图的另外的可选方面。
第一沟槽13-1和平稳区段1033可以展现公共横向延伸范围，该公共横向延伸范围总计达第一沟槽底部134-1沿第一横向方向X的总延伸的至少75%。
相似地，平稳区段1033和第二沟槽13-2可以展现公共横向延伸范围，该公共横向延伸范围总计达第二沟槽底部134-2沿第一横向方向X的总延伸的至少75%。如将关于图5A-B更详细解释的那样，公共横向延伸范围可以甚至大于75%。例如，平稳区段1033可以横向延伸甚至超出沟槽侧壁133-1和133-2中外边的沟槽侧壁。
如图1中示意性地图示的那样，在晶体管1的垂直横截面中，引导区域103可以覆盖第一两个沟槽侧壁133-1中里边的一个与第二两个沟槽侧壁133-2中里边的一个之间的整个区域。例如，引导区域103的受沟槽侧壁133-1、133-2中里边的沟槽侧壁横向限制的部分可以由接触区段1031和条区段1032构成，其中条区段1032和接触区段1031可以在晶体管1的垂直横截面中覆盖第一沟槽13-1与第二沟槽13-2之间的整个区域。
例如，沟槽侧壁131-1和133-2中里边的沟槽侧壁之间沿第一横向方向X的距离总计小于100nm、小于70nm、小于50nm或者甚至小于40nm。所述距离还可以被称作沿第一横向方向X的“台面宽度”。该台面宽度可以总计小于第一沟槽13-1沿第一横向方向X的总延伸（即，沟槽宽度）的50%、小于40%、小于30%或者甚至小于25%。
另外，引导区域103可以凭借半导体漂移区100而与第一半导体沟道区102-1和第二半导体沟道区102-2中的每一个分离。因此，根据实施例，半导体沟道区102-1和102-2不与引导区域103接触。
例如，平稳区段1033沿垂直方向Z的厚度总计小于1000nm、小于500nm、或小于100nm、小于50nm、或者甚至小于40nm。可以依赖于平稳区段1033中的均值掺杂剂浓度来选择平稳区段1033的厚度，以便达到沿垂直方向Z的具体积分掺杂剂浓度。例如，相对高的掺杂剂浓度可以允许相对纤薄的平稳区段1033。相对低的掺杂剂浓度可以产生相对厚的平稳区段1033。
例如，接触区段1031与第一负载端子接触，并展现总垂直延伸，该总垂直延伸总计小于第一沟槽13-1沿垂直方向Z的总延伸的25%。例如，接触区段1031沿垂直方向Z延伸至少与源区101-1、101-2一样深。条区段1032可以被布置在接触区段1031下面，并将接触区段1031耦合到平稳区段1033。例如，接触区段1031和/或第一和第二源区段101-1和101-2可以沿与垂直方向Z平行的方向延伸到第一负载端子11的材料中，达多于0nm或者达多于沟槽侧壁133-1和133-2中里边的沟槽侧壁之间沿第一横向方向X的均值距离。
现在更详细地关于图2中示意性地图示的实施例，晶体管1可以包括沿第一横向方向X彼此邻近地横向布置的多对沟槽13-1、13-2。每个沟槽对的里边的沟槽侧壁可以凭借相应的引导区域103（例如，凭借相应的接触区段1031和相应的条区段1032）横向彼此耦合。
接触区段1031可以电连接到第一负载端子11，如上所指示，第一负载端子11可以包括前侧金属化层。
与每个沟槽对13-1、13-2的外边的沟槽侧壁邻近，可以布置第一和第二源区101-1和101-2以及第一和第二半导体沟道区102-1和102-2。如图2中所图示，邻近的沟道对可以共享第一源区101-1或相应地共享第二源区101-2，以及共享第一半导体沟道区102-1或相应地共享第二半导体沟道区102-2。所有沟槽对的沟槽13-1和13-2可以展现基本上相同的配置，例如相同的沟槽深度、相同的沟槽宽度以及关于控制电极131-1、131-2和绝缘体132-1、132-2的基本上相同的空间尺寸。
例如，如图2中所图示，条区段1032可以沿垂直方向Z延伸得如沟槽13-1和13-2那样远。平稳区段1033可以与相应的绝缘体132-1和132-2接触，并可以沿第一横向方向X从相应沟槽对13-1、13-2的外边的沟槽侧壁中的一个延伸到外边的沟槽侧壁中的另一个。
例如，邻近的平稳区段1033可以凭借漂移区100而彼此隔离，使得沿垂直方向Z从第一半导体沟道区102-1或相应地从第二半导体沟道区102-2开始的路径不穿过引导区域103。
如图2中进一步图示，控制电极131-1和131-2可以展现沿垂直方向Z的总延伸，沿垂直方向Z的总延伸大于沿第一横向方向X的总延伸。但是，在其他实例中，控制电极131-1和131-2的宽度可以增大。
例如，根据图3中示意性地图示的实施例，控制电极131-1、131-2的宽度（即，沿第一横向方向X的总延伸）可以大于沿垂直方向Z的总延伸。在实施例中，控制电极131-1、131-2的宽度例如处于从50nm到5000nm的范围内。例如，控制电极131-1和131-2的这种增大的宽度可以产生控制电极131-1和131-2的较低欧姆电阻。即使控制电极131-1和131-2的宽度增大，引导区域103的平稳区段1033的横向末端与半导体沟道区102-1、102-2之间的距离也可以保持为低，例如，与图2中示意性地图示的实施例（所述实施例可以具有展现例如50nm到250nm的相对小宽度的控制电极131-1和131-2）相比，距离没有更大。
根据图4中示意性地图示的实施例，条区段1032可以沿垂直方向Z延伸得比邻近的沟槽底部134-1、134-2更远，并且因此，平稳区段1033可以在空间上与相应沟槽对13-1、13-2的第一沟槽底部134-1和第二沟槽底部134-2中的每一个有位移地布置。例如，每个沟槽对的沟槽13-1和13-2凭借漂移区100而与其关联平稳区段1033隔离。例如，沟槽底部134-1和134-2与平稳区段1033之间沿垂直方向Z的距离总计小于500nm、小于200nm、小于100nm或者甚至小于50nm。
图5A-B示意性地图示了根据若干实施例的晶体管1的两个水平横截面的区段。图5A示意性地图示了处于源区101-1、101-2、引导区域103的接触区段1033、控制电极131-1、131-2以及绝缘体132-1、132-2中的每一个共同具有的范围内的深度Z1（参见图2-4）处的区段。
如所图示的那样，可以以不同方式实现晶体管1的所述部件沿第一横向方向X的周期性。然而，应当理解，在晶体管1的示例性实施例中，可以选择仅一种类型的周期性；即，所述部件的横向布置的周期性不必必然改变，而是可以针对所述实施例保持恒定。然而，为了简明图示起见，图5A在公共图中示出了不同的可能性。
例如，根据如图5A的左部分中所示的第一实施例，具有第一控制电极131-1和第一绝缘体132-1的第一沟槽13-1可以在一侧与所述第一源区101-1横向相邻，且在另一侧与引导区域103的所述接触区段1031横向相邻。
然而，根据如图5A的右部分中所示的第二实施例，包括通过绝缘体针对半导体主体10电绝缘的控制电极的沟槽也可以在每一侧与相应源区横向相邻。在本说明书内，这样的沟槽中所包括的控制电极被称作第三控制电极131-3，并且与这样的沟槽邻近的源区被称作第三源区101-3，并且对应的绝缘体被称作第三绝缘体132-3。应当理解，第三源区101-3、第三绝缘体132-3、第三控制电极131-3可以以其他方式展现与如上所述的第一和第二源区101-1和101-2相同的特征，例如，关于空间尺寸、掺杂剂浓度、掺杂剂类型和与第一负载端子11的电连接的特征。因此，第三控制电极131-3可以电连接到另外的控制电极。另外，在第三源区101-3下面，可以布置对应的第三半导体沟道区（未图示）。
根据如图5A的右部分中所示的第三实施例，具有通过绝缘体与半导体主体10电绝缘的控制电极的沟槽也可以与引导区域103的两个接触区段1031横向相邻。在本说明书内，这样的控制电极被称作第四电极131-4，并且这样的绝缘体被称作第四绝缘体132-4。应当理解，已经关于第一、第二和第三控制电极131-1至131-3以及关于第一、第二和第三绝缘体132-1至132-3所陈述的内容可以等同地适用于第四控制电极131-4和第四绝缘体132-4。
根据进一步的实施例，源区、控制电极和接触区段的横向相邻关系可以不同于图5A中图示的示例性可能性。给出仅两个示例，彼此邻近地横向布置的若干控制电极沟槽的组可以与两个源区横向侧面相接（flank），其中在彼此相邻的沟槽的组中的每两个沟槽之间可以提供引导区域的接触区段。或者，彼此邻近地横向布置的若干控制电极沟槽的组可以与引导区域的两个接触区段横向侧面相接，其中在彼此相邻的沟槽的组中的每两个沟槽之间可以提供源区。沟槽的下述横向布置的周期性的另外其他变形是可能的：该横向布置包括相应控制电极、源区以及引导区域的接触区段。
现在更详细地关于图5B，现将呈现引导区域103的平稳区段1033的示例性配置（A）至（D），其中图5B示意性地图示了更深水平Z2（参见图2-4）处的晶体管1的若干实施例的水平横截面的区段。应当理解，在晶体管1的一个示例性实施例内，可以选择下面描述的变体（A）至（D）之一；即，所述实施例内的所有平稳区段1033或所有平稳区段1033中的大多数的配置可以彼此基本上相同。另外，应当理解，下面描述的变体（A）至（D）不必与已经关于图5A解释的源区、接触区段和控制电极的横向布置的不同类型的周期性相联系；相反，平稳区段1033的示例性配置（A）至（D）可以与所选择的周期性无关。然而，在公共图的图5B中描绘了平稳区段1033的示例性配置（A）至（D），图5B与图5A对准以更清楚地图示平稳区段1033相对于其上面布置的源区中的一个或多个的示例性横向延伸。
每一个平稳区段1033可以凭借所述条区段1032耦合到关联的接触区段1031。
根据变体（A），平稳区段1033可以包括处于源区（101-1、101-2和/或101-3）下面的一个或多个开口1033a。例如，这样的开口1033a可以在水平横截面中展现矩形形状或相应地展现圆形形状。所述开口1033a还可以展现与图5B中图示的形状不同的形状，诸如具有圆角的矩形形状，或者多边形形状，仅举几个例子。如所图示的那样，平稳区段1033的一个或多个开口1033a可以在空间上彼此有位移，使得在源区（101-1、101-2和/或101-3）下面存在被平稳区段1033覆盖的区。例如，根据变体（A），除开口1033a外，掺杂剂浓度沿第一横向方向X和第二横向方向Y中的每一个而基本上恒定，所述开口1033a可以被漂移区100填充。
根据变体（B），平稳区段1033可以在源区（101-1、101-2和/或101-3）下面被完全中断。平稳区段1033的该中断部1033b可以例如被漂移区100填充。
根据变体（C），在源区（101-1、101-2和/或101-3）下面的区中，平稳区段1033可以包括：一个或多个开口1033a，其可以被漂移区100覆盖；以及一个或多个区1033c，与平稳区段1033的剩余部分相比具有局部降低的掺杂剂浓度。例如，一个或多个区1033c的掺杂剂浓度例如总计小于平稳区段1033的剩余部分的掺杂剂浓度的50%、25%或者甚至小于10%。
根据变体（D），在源区（101-1、101-2和/或101-3）下面，平稳区段1033不展现任何开口而是展现区1033c，区1033c具有与平稳区段1033的剩余部分相比较低的局部降低的掺杂剂浓度。因此，邻近的沟槽对13-1、13-2可以具有公共平稳区段1033。
根据图5B中未图示的又一个进一步的变体，平稳区段1033的掺杂剂浓度可以沿第一横向方向X而基本上恒定，即使当侵入两个或更多个邻近的沟槽对13-1、13-2时亦如此。因此，两个或更多个沟槽对13-1、13-2的引导区域103可以具有公共平稳区段1033，其中当侵入处于源区（101-1、101-2和/或101-3）下面的区时，该公共平稳区段1033未被中断或相应地未展现掺杂剂浓度沿第一横向方向X的改变。这样的公共平稳区段可以形成平稳层。
例如，与图2至4中的垂直横截面的示意性图示形成对照，引导区域103的平稳区段1033还可以由在源区（101-1、101-2和/或101-3）下面未被漂移区100中断的连续的平稳层形成。例如，所述平稳层的掺杂剂浓度在第一横向方向X和第二横向方向Y中的每一个上基本上恒定。
例如，开口1033a可以与其上面布置的源区（101-1、101-2和/或101-3）横向对准。因此，开口1033a中的一个或多个在第一和/或第二横向方向X、Y上的宽度可以与其上面布置的源区之一在第一和/或第二横向方向X、Y上的宽度相同。根据另一示例，开口1033a中的一个或多个在第一和/或第二横向方向X、Y上的宽度可以小于和/或大于其上面布置的源区在第一和/或第二横向方向X、Y上的宽度。
另外，关于变体（B），中断部1033b在第一横向方向X上的宽度可以超过其上面布置的源区在第一横向方向X上的宽度，例如超过多于20nm、50nm、100nm、200nm。应当注意，开口1033a与其上面布置的源区的垂直对准可以例如由于加工中的对准误差而展现第一和/或第二横向方向X、Y上的横向移位。
图6示意性地图示了引导区域103的示例性实施例。如上面已经解释的那样，引导区域103可以包括接触区段1031、条区段1032和平稳区段1033。如已经关于图5B进一步解释的那样，平稳区段1033可能不必在第一源区101-1、101-2和/或101-3下面被中断，这意味着：邻近的引导区域103可以具有公共平稳区段1033，例如所述平稳层。
接触区段1031可以电连接到第一负载端子11，并可以沿垂直方向Z延伸直到深度Za，深度Za可以总计例如小于相邻沟槽13-1（或沟槽13-2）的总延伸的20%。例如，相邻沟槽13-1、13-2（图6中未图示）可以沿垂直方向Z延伸直到深度Zt。
条区段1032将接触区段1031耦合到平稳区段1033。如已经关于图3和图4解释的那样，条区段1032延伸得至少如相邻沟槽13-1和/或13-2那样远或者甚至比相邻沟槽13-1和/或13-2更远。因此，条区段1032向下延伸到的深度（该深度在图6中被标示为Zb）可以等于或大于深度水平Zt。
平稳区段1033可以沿垂直方向1033向下延伸到深度水平Zc。如上面已经解释的那样，平稳区段1033的厚度（即，Zc与Zb之间的差值）可以小于1000nm。
以下，将关于图6中图示的变体（1）至（4）呈现引导区域103的掺杂剂浓度CC沿垂直方向Z的示例性分布图。
例如，根据所有变体（1）至（4），接触区段1031的掺杂剂浓度可以沿着接触区段1031沿垂直方向Z的总延伸的至少80%而基本上恒定，并可以总计达CC1，其中CC1可以高于1016cm-3，例如处于1018cm-3到1021cm-3的范围内。在沿垂直方向Z从接触区段1031到条区段1032的过渡处，掺杂剂浓度CC可以下降到水平CC2，水平CC2可以例如处于1011cm-3到1019cm-3的范围内，其中CC1可以比CC2大至少一个量级。例如，条区段1032的掺杂剂浓度沿着条区段1032沿垂直方向Z的总延伸的至少20%而基本上恒定保持在水平CC2，例如直到达到相邻沟槽13-1和/或13-2的沟槽底部134-1和/或134-2。
根据变体（1）至（3），条区段1032的掺杂剂浓度保持基本上恒定，直到达到与平稳区段1033的过渡，如上面已经解释的那样，这可以甚至在沟槽底部134-1、134-2下面。
例如，根据变体（1），与平稳区段1033的过渡处的掺杂剂浓度提高直至水平CC3，CC3可以处于1016cm-3到1019cm-3的范围内。例如，平稳区段1033的掺杂剂浓度沿着平稳区段沿垂直方向Z的总延伸的至少50%而基本上恒定。根据另一示例，平稳区段1033的掺杂剂浓度可以具有沿垂直方向Z变化的浓度，例如，向着漂移区100和/或条区段1032的基本上高斯特性或者恒定掺杂和基本上高斯特性。例如，平稳区段（1033）具有沿垂直方向（Z）变化至少十倍的掺杂剂浓度。
关于变体（2），从与平稳区段1033的过渡处的值CC2开始，平稳区段1033的掺杂剂浓度可以沿着平稳区段1033沿垂直方向Z的总延伸的至少80%而逐渐提高，例如直至值CC3。
根据变体（3），引导区域的掺杂剂浓度可以在条区段1032与平稳区段1033之间的过渡处提高到水平CC3，且然后沿垂直方向Z逐渐降低。
根据变体（4），条区段1032沿垂直方向Z延伸得比相邻沟槽13-1和/或13-2更远。例如，在条区段1032的比相邻沟槽13-1和/或13-2更深地布置的区中，条区段1032的掺杂剂浓度展现高斯过程，如图6中示意性地图示。另外，平稳区段1033的掺杂剂浓度也可以展现沿垂直方向Z的高斯过程。
根据所有变体，除了上面关于图5B提及的可选地包括的开口1033a、具有局部降低的掺杂剂浓度的区1033c、和/或中断部1033b之外，平稳区段1033的掺杂剂浓度可以沿着第一横向方向X（例如，沿着平稳区段1033沿第一横向方向X的总延伸的至少80%）而基本上恒定。
图1至图6中示意性地图示且上面描述的实施例包括下述认识：在具有完全耗尽的沟道区的晶体管的阻塞状态期间，凭借平稳区段，可以将第一负载端子的电势引导到向着邻近的沟道区的底部的方向中，使得引导区域与沟道区之间沿横向方向的电压差可以降低。从而，根据一个或多个实施例，可以降低闭锁的风险。例如，在从导通状态到阻塞状态的过渡（这可以由控制电极与第一负载端子之间的电压的对应改变引起）期间，可以有效地扣除去往第一负载端子的电荷载流子，即使例如在关断过程的开始期间控制电极可以仍然处于稍稍为正的电势上。例如，上面提及的平稳区段可以允许引导区域与源区之间沿第一横向方向的距离的变化，这是由于：与所述距离无关，沟道区的底部与平稳区段之间的距离可以保持为低。
在从属权利要求中限定进一步实施例的特征。可以将进一步实施例的特征和上述实施例的特征彼此组合以形成附加实施例，只要这些特征未被明确地描述为对彼此而言二中择一即可。
以上，解释了关于功率半导体晶体管和加工功率半导体晶体管的方法的实施例。例如，这些实施例基于硅（Si）。因此，单晶半导体区或层（例如，示例性实施例的半导体区10、100、101-1、101-2、101-3、102-1、102-2、103、1031、1032、1033）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应当理解，半导体区10、100、101-1、101-2、101-3、102-1、102-2、103、1031、1032、1033可以由适于制造半导体器件的任何半导体材料制成。这样的材料的示例包括元素半导体材料（诸如硅（Si）或锗（Ge））、第IV族化合物半导体材料（诸如碳化硅（SiC）或锗化硅（SiGe））、二元、三元或四元第III-V族半导体材料（诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaP）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP））以及二元或三元第II-VI族半导体材料（诸如碲化镉（CdTe）和碲化镉汞（HgCdTe））而不限于此，仅举几个例子。前述半导体材料也被称作“同质结半导体材料”。当组合两种不同半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料，而不限于此。对于功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
为了易于描述，使用诸如“在……下方”、“在……下面”、“下”、“在……上方”、“上”等等之类的空间相对术语，来解释一个元件相对于第二个元件的定位。除与各图中描绘的那些取向不同的取向外，这些术语还意图涵盖相应器件的不同取向。另外，诸如“第一”、“第二”等等之类的术语也被用来描述各种元件、区、区段等，且也不意图进行限制。遍及该描述，相似的术语指代相似的元件。
如本文所使用的那样，术语“具有”、“含有”、“包含”、“包括”、“展现”等等是开放式术语，其指示存在所声明的元件或特征但不排除附加元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文以其他方式清楚指示。
考虑到变形和应用的以上范围，应当理解，本发明不受以上描述限制，也不受附图限制。取而代之，本发明仅受所附权利要求及其合法等同物限制。

Claims (16)

1.一种功率半导体晶体管（1），包括耦合到第一负载端子（11）的半导体主体（10），该晶体管（1）进一步具有：
- 半导体漂移区（100），被包括在所述半导体主体（10）中且具有第一导电类型的掺杂剂；
- 第一沟槽（13-1），沿垂直方向（Z）延伸到所述半导体主体（10）中，所述第一沟槽（13-1）包括通过第一绝缘体（132-1）与所述半导体主体（10）电绝缘的第一控制电极（131-1），其中所述第一沟槽（13-1）受两个第一沟槽侧壁（133-1）横向限制且受第一沟槽底部（134-1）垂直限制；
- 第一源区（101-1），与所述第一沟槽侧壁（133-1）中的一个邻近地横向布置且电连接到所述第一负载端子（11）；
- 第一半导体沟道区（102-1），被包括在所述半导体主体（10）中且同所述第一源区（101-1）与相同的第一沟槽侧壁（133-1）邻近地横向布置，所述第一半导体沟道区（102-1）具有第二导电类型的掺杂剂且将所述第一源区（101-1）与所述漂移区（100）隔离；
- 第二沟槽（13-2），沿所述垂直方向（Z）延伸到所述半导体主体（10）中，其中所述第二沟槽（13-2）受两个第二沟槽侧壁（133-2）横向限制且受第二沟槽底部（134-2）垂直限制；以及
- 引导区域（103），电连接到所述第一负载端子（11）且比所述第一沟槽底部（134-1）更深地延伸到所述半导体主体（10）中，所述引导区域（103）与所述第一半导体沟道区（102-1）分离地且与所述两个第一沟槽侧壁（133-1）中的另一个和所述第二沟槽侧壁（133-2）中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）向着所述第一半导体沟道区（102-1）横向延伸，
其中所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间沿第一横向方向（X）的距离总计小于100nm，
其中所述引导区域（103）是连续的半导体区并包括第二导电类型的掺杂剂；并且
其中所述引导区域（103）包括接触区段（1031）、条区段（1032）和平稳区段（1033），并且其中：
- 所述接触区段（1031）与所述第一负载端子（11）接触；
- 所述条区段（1032）和所述接触区段（1031）在所述晶体管（1）的垂直横截面中覆盖所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间的整个区域，所述条区段（1032）将所述接触区段（1031）耦合到所述平稳区段（1033）；以及
- 所述平稳区段（1033）被布置在所述第一沟槽底部（134-1）和所述第二沟槽底部（134-2）中的每一个下面，并向着所述第一半导体沟道区（102-1）横向延伸，其中所述第一沟槽（13-1）和所述平稳区段（1033）展现公共横向延伸范围，该公共横向延伸范围总计达所述第一沟槽（13-1）沿所述第一横向方向（X）的总延伸的至少75%。
2.如权利要求1所述的晶体管（1），其中所述引导区域（103）被配置成将所述第一负载端子（11）的电势引导到所述引导区域（103）的横向末端（1033-1）和所述引导区域（103）的垂直末端（1033-2）。
3.如权利要求1或2所述的晶体管（1），其中在所述第一沟槽底部（134-1）下面，所述第一沟槽（13-1）和所述引导区域（103）展现公共横向延伸范围，该公共横向延伸范围总计达所述第一沟槽底部（134-1）沿第一横向方向（X）的总延伸的至少75%。
4.如前述权利要求1-2之一所述的晶体管（1），其中在所述晶体管（1）的垂直横截面中，所述引导区域（103）覆盖所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间的整个区域。
5.如前述权利要求1-2之一所述的晶体管（1），其中所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间沿第一横向方向（X）的距离总计小于所述第一沟槽（13-1）沿所述第一横向方向（X）的总延伸的50%。
6.如前述权利要求1-2之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）与所述第一沟槽（13-1）接触地布置。
7.如前述权利要求1-2之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）沿所述垂直方向（Z）在空间上与所述第一沟槽底部（134-1）有位移地布置。
8.如权利要求7所述的晶体管（1），其中所述引导区域（103）凭借所述漂移区（100）而与所述第一沟槽底部（134-1）分离，并且其中所述第一沟槽底部（134-1）与所述引导区域（103）之间沿所述垂直方向（Z）的距离总计小于500nm。
9.如前述权利要求1-2之一所述的晶体管（1），其中所述漂移区（100）将所述引导区域（103）与第一沟道区（102-1）分离。
10.如前述权利要求1-2之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）的厚度沿所述垂直方向（Z）总计小于1000nm。
11.如权利要求1所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）具有至少1012cm-2的沿所述垂直方向（Z）的积分掺杂剂浓度。
12.如权利要求1所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域的掺杂剂浓度沿所述垂直方向（Z）变化至少十倍。
13.如权利要求1所述的晶体管（1），其中所述接触区段（1031）具有比所述条区段（1032）的掺杂剂浓度（CC2）大至少一个量级的掺杂剂浓度（CC1）。
14.如前述权利要求1-2之一所述的晶体管（1），进一步包括耦合到所述半导体主体（10）的第二负载端子（12），其中：
- 所述晶体管（1）被配置成通过如下操作而设定在导通状态中以在负载端子（11、12）之间在正向方向上传导负载电流：在所述第一负载端子（11）与所述第一控制电极（131-1）之间施加第一范围内的电压，以便在所述第一半导体沟道区（102-1）内引起反型沟道；并且
- 所述晶体管（1）被配置成通过如下操作而设定在阻塞状态中以在负载端子（11、12）之间在所述正向方向上阻塞电压：在所述第一负载端子（11）与所述第一控制电极（131-1）之间施加在与所述第一范围不同的第二范围内的电压，以便在由所述第一半导体沟道区（102-1）与半导体漂移区（100）之间的过渡形成的pn结处引起耗尽区。
15.一种功率半导体晶体管（1），包括耦合到第一负载端子（11）的半导体主体（10），该晶体管（1）进一步具有：
- 半导体漂移区（100），被包括在所述半导体主体（10）中且具有第一导电类型的掺杂剂；
- 一对沟槽（13-1、13-2），沿垂直方向（Z）延伸到所述半导体主体（10）中，每一个沟槽（13-1、13-2）包括通过绝缘体（132-1、132-2）与所述半导体主体（10）电绝缘的控制电极（131-1、131-2），并且每一个沟槽（13-1、13-2）受两个沟槽侧壁（133-1、133-2）横向限制且受沟槽底部（134-1、134-2）垂直限制；
- 源区（101-1、101-2），与所述一对沟槽（13-1、13-2）的沟槽侧壁（133-1、133-2）中相应外边的一个沟槽侧壁邻近地横向布置且电连接到所述第一负载端子（11）；
- 半导体沟道区（102-1、102-2），被包括在所述半导体主体（10）中且同所述源区（101-1、101-2）与相同的相应外边的沟槽侧壁（133-1、133-2）邻近地横向布置，所述半导体沟道区（102-1、102-2）具有第二导电类型的掺杂剂且将所述源区（101-1、101-2）与所述漂移区（100）隔离；以及
- 引导区域（103），电连接到所述第一负载端子（11）且比所述沟槽底部（134-1、134-2）更深地延伸到所述半导体主体（10）中，所述引导区域（103）与所述半导体沟道区（102-1、102-2）分离地且与所述一对沟槽（13-1、13-2）的沟槽侧壁（133-1、133-2）中每一个里边的沟槽侧壁邻近地布置，其中在比所述沟槽底部（134-1、134-2）更深地布置的区段中，所述引导区域（103）向着所述半导体沟道区（102-1、102-2）中的每一个横向延伸，
其中所述引导区域（103）是连续的半导体区并包括第二导电类型的掺杂剂；并且
其中所述引导区域（103）包括接触区段（1031）、条区段（1032）和平稳区段（1033），并且其中：
- 所述接触区段（1031）与所述第一负载端子（11）接触；
- 所述条区段（1032）和所述接触区段（1031）在所述晶体管（1）的垂直横截面中覆盖所述一对沟槽（13-1、13-2）的沟槽侧壁（133-1、133-2）中里边的沟槽侧壁之间的整个区域，所述条区段（1032）将所述接触区段（1031）耦合到所述平稳区段（1033）；以及
- 所述平稳区段（1033）被布置在所述沟槽底部（134-1、134-2）下面，并向着所述半导体沟道区（102-1、102-2）横向延伸，其中所述一对沟槽（13-1、13-2）中的一个和所述平稳区段（1033）展现公共横向延伸范围，该公共横向延伸范围总计达所述一对沟槽（13-1、13-2）中的所述一个沿第一横向方向（X）的总延伸的至少75%。
16.一种制作功率半导体晶体管（1）的方法，所述方法包括提供耦合到第一负载端子（11）的半导体主体（10），其中所述方法进一步包括形成以下部件：
- 半导体漂移区（100），被包括在所述半导体主体（10）中且具有第一导电类型的掺杂剂；
- 第一沟槽（13-1），沿垂直方向（Z）延伸到所述半导体主体（10）中，所述第一沟槽（13-1）包括通过第一绝缘体（132-1）与所述半导体主体（10）电绝缘的第一控制电极（131-1），其中所述第一沟槽（13-1）受两个第一沟槽侧壁（133-1）横向限制且受第一沟槽底部（134-1）垂直限制；
- 第一源区（101-1），与所述第一沟槽侧壁（133-1）中的一个邻近地横向布置且电连接到所述第一负载端子（11）；
- 第一半导体沟道区（102-1），被包括在所述半导体主体（10）中且同所述第一源区（101-1）与相同的第一沟槽侧壁（133-1）邻近地横向布置，所述第一半导体沟道区（102-1）具有第二导电类型的掺杂剂且将所述第一源区（101-1）与所述漂移区（100）隔离；
- 第二沟槽（13-2），沿所述垂直方向（Z）延伸到所述半导体主体（10）中，其中所述第二沟槽（13-2）受两个第二沟槽侧壁（133-2）横向限制且受第二沟槽底部（134-2）垂直限制，其中所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间沿第一横向方向（X）的距离总计小于100nm；以及
- 引导区域（103），电连接到所述第一负载端子（11）且比所述第一沟槽底部（134-1）更深地延伸到所述半导体主体（10）中，所述引导区域（103）与所述第一半导体沟道区（102-1）分离地且与所述两个第一沟槽侧壁（133-1）中的另一个和所述第二沟槽侧壁（133-2）中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部（134-1）更深地布置的区段中，所述引导区域（103）向着所述第一半导体沟道区（102-1）横向延伸，
其中所述引导区域（103）是连续的半导体区并包括第二导电类型的掺杂剂；并且
其中所述引导区域（103）包括接触区段（1031）、条区段（1032）和平稳区段（1033），并且其中：
- 所述接触区段（1031）与所述第一负载端子（11）接触；
- 所述条区段（1032）和所述接触区段（1031）在所述晶体管（1）的垂直横截面中覆盖所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间的整个区域，所述条区段（1032）将所述接触区段（1031）耦合到所述平稳区段（1033）；以及
- 所述平稳区段（1033）被布置在所述第一沟槽底部（134-1）和所述第二沟槽底部（134-2）中的每一个下面，并向着所述第一半导体沟道区（102-1）横向延伸，其中所述第一沟槽（13-1）和所述平稳区段（1033）展现公共横向延伸范围，该公共横向延伸范围总计达所述第一沟槽（13-1）沿所述第一横向方向（X）的总延伸的至少75%。
CN201610918118.1A 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管 Active CN106847908B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110052644.5A CN112614885B (zh) 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015117994.6 2015-10-22
DE102015117994.6A DE102015117994B8 (de) 2015-10-22 2015-10-22 Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110052644.5A Division CN112614885B (zh) 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管

Publications (2)

Publication Number Publication Date
CN106847908A CN106847908A (zh) 2017-06-13
CN106847908B true CN106847908B (zh) 2021-02-09

Family

ID=58489945

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110052644.5A Active CN112614885B (zh) 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管
CN201610918118.1A Active CN106847908B (zh) 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110052644.5A Active CN112614885B (zh) 2015-10-22 2016-10-21 具有完全耗尽的沟道区的功率半导体晶体管

Country Status (3)

Country Link
US (4) US9859408B2 (zh)
CN (2) CN112614885B (zh)
DE (1) DE102015117994B8 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017124872B4 (de) * 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN109755298B (zh) * 2017-11-01 2020-10-16 苏州东微半导体有限公司 一种沟槽型igbt功率器件
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
DE102018124737A1 (de) * 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
KR20220032924A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 모스 트랜지스터들을 포함하는 집적 회로 소자
CN117561611A (zh) * 2022-01-20 2024-02-13 富士电机株式会社 半导体装置
CN114420745B (zh) * 2022-03-30 2022-06-28 深圳芯能半导体技术有限公司 一种碳化硅mosfet及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294885B2 (en) * 2004-03-31 2007-11-13 Infineon Technologies Ag Reverse blocking semiconductor component with charge compensation
CN102810552A (zh) * 2011-05-31 2012-12-05 英飞凌科技股份有限公司 具有可控补偿区的晶体管

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69617098T2 (de) * 1995-06-02 2002-04-18 Siliconix Inc Grabengate-Leistungs-MOSFET mit Schutzdioden in periodischer Anordnung
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6002153A (en) 1995-12-07 1999-12-14 Kabushiki Kaisha Toshiba MOS type semiconductor device with a current detecting function
JP3209091B2 (ja) 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
US6913977B2 (en) * 2003-09-08 2005-07-05 Siliconix Incorporated Triple-diffused trench MOSFET and method of fabricating the same
TWI256676B (en) * 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP4979309B2 (ja) 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
DE102007003812B4 (de) 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US7936014B2 (en) 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US8525254B2 (en) * 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US8441046B2 (en) 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JP5568036B2 (ja) 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US9166028B2 (en) 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
US9245985B2 (en) * 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9209109B2 (en) 2013-07-15 2015-12-08 Infineon Technologies Ag IGBT with emitter electrode electrically connected with an impurity zone
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
EP2942816B1 (en) * 2013-08-15 2020-10-28 Fuji Electric Co., Ltd. Semiconductor device
US9147727B2 (en) 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9240450B2 (en) 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
US10608104B2 (en) 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US9666665B2 (en) 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
DE102014109147A1 (de) 2014-06-30 2015-12-31 Infineon Technologies Ag Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9641168B2 (en) 2015-05-29 2017-05-02 Infineon Technologies Ag Controlling reverse conducting IGBT
JP6472714B2 (ja) 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015111371B4 (de) 2015-07-14 2017-07-20 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102015111347B4 (de) 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
DE102015117994B8 (de) * 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294885B2 (en) * 2004-03-31 2007-11-13 Infineon Technologies Ag Reverse blocking semiconductor component with charge compensation
CN102810552A (zh) * 2011-05-31 2012-12-05 英飞凌科技股份有限公司 具有可控补偿区的晶体管

Also Published As

Publication number Publication date
CN112614885B (zh) 2024-04-12
US20190296135A1 (en) 2019-09-26
DE102015117994A1 (de) 2017-04-27
DE102015117994B4 (de) 2018-07-12
US20170117397A1 (en) 2017-04-27
US9859408B2 (en) 2018-01-02
US11276772B2 (en) 2022-03-15
US10665706B2 (en) 2020-05-26
US20200259007A1 (en) 2020-08-13
US20180138301A1 (en) 2018-05-17
US10326009B2 (en) 2019-06-18
DE102015117994B8 (de) 2018-08-23
CN112614885A (zh) 2021-04-06
CN106847908A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847908B (zh) 具有完全耗尽的沟道区的功率半导体晶体管
US20210043759A1 (en) IGBT with dV/dt Controllability
US10930772B2 (en) IGBT having a barrier region
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US11171202B2 (en) Power semiconductor device having fully depleted channel regions
CN107978639B (zh) 功率半导体器件的高电压终止结构
US10453918B2 (en) Power semiconductor device having cells with channel regions of different conductivity types
US11114528B2 (en) Power transistor with dV/dt controllability and tapered mesas
US10644141B2 (en) Power semiconductor device with dV/dt controllability
US11133380B2 (en) Diode structure of a power semiconductor device
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
CN114975618A (zh) Mos控制的功率半导体器件的台面接触和制造功率半导体器件的方法
US11011629B2 (en) Power semiconductor switch with improved controllability
CN107039528B (zh) 具有深扩散区的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant