CN117310454A - 芯片测试方法及相关装置 - Google Patents
芯片测试方法及相关装置 Download PDFInfo
- Publication number
- CN117310454A CN117310454A CN202311620409.9A CN202311620409A CN117310454A CN 117310454 A CN117310454 A CN 117310454A CN 202311620409 A CN202311620409 A CN 202311620409A CN 117310454 A CN117310454 A CN 117310454A
- Authority
- CN
- China
- Prior art keywords
- chip
- working
- target
- output voltage
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 384
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000009434 installation Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims description 26
- 238000004590 computer program Methods 0.000 claims description 14
- 238000012216 screening Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000012797 qualification Methods 0.000 abstract description 4
- 238000007726 management method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种芯片测试方法及相关装置，应用于芯片测试设备，芯片测试设备连接测试板卡，待测芯片通过芯片测试座安装在测试板卡的安装槽位上，方法包括：将测试板卡的工况调整为目标工况，目标工况是指待测芯片在芯片测试座上的接口工作速率为目标工作速率、电源管理芯片的输出电压为目标电压值、待测芯片在芯片测试座上的工作频率为目标工作频率；若待测芯片能够在目标工况下正常工作，则确定待测芯片为合格芯片。如此，采用检测通过芯片测试座安装在目标工况下的测试板卡上的待测芯片能否正常工作的方式，判断该待测芯片直接焊接在PCB板卡上时能否正常工作，在贴片前完成了合格性的测试，提高最终制造出的PCB板卡的良品率。
Description
技术领域
本申请属于家电电气产业的电数字数据处理技术领域，具体涉及一种芯片测试方法及相关装置。
背景技术
多项目晶圆（Multi Project Wafer，MPW）代工服务是常用的一种芯片代工技术，是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，每个设计可以得到数十片芯片样品。但是，经过测试发现，有些通过MPW代工出的大功耗芯片在焊接到PCB（PrintedCircuit Board，印刷电路板）板卡上后无法正常工作。因此，亟需一种能够在将芯片焊接到PCB板卡上之前测试出芯片能否在PCB板卡上正常工作的方法，以提高最终制造出的PCB板卡的良品率。
发明内容
本申请实施例提供了一种芯片测试方法及相关装置，以期在将芯片焊接到PCB板卡上之前测试出芯片能否在PCB板卡上正常工作，提高最终制造出的PCB板卡的良品率。
第一方面，本申请实施例提供了一种芯片测试方法，应用于芯片测试设备，所述芯片测试设备连接测试板卡，所述测试板卡上设置有安装槽位、电源管理芯片和存储芯片，所述安装槽位用于安装待测芯片，所述待测芯片以第一安装方式安装在所述安装槽位上，所述第一安装方式是指通过芯片测试座安装在所述安装槽位上的安装方式，所述方法包括：
将所述测试板卡的工况调整为目标工况，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率；所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度；
若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
第二方面，本申请实施例提供了一种芯片测试装置，应用于芯片测试设备，所述芯片测试设备连接测试板卡，所述测试板卡上设置有安装槽位、电源管理芯片和存储芯片，所述安装槽位用于安装待测芯片，所述待测芯片以第一安装方式安装在所述安装槽位上，所述第一安装方式是指通过芯片测试座安装在所述安装槽位上的安装方式，所述装置包括：
调整单元，用于将所述测试板卡的工况调整为目标工况，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率；所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度；
确定单元，用于若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
第三方面，本申请实施例提供了一种芯片测试设备，包括处理器、存储器以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行本申请实施例第一方面中的步骤的指令。
第四方面，本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序/指令，所述计算机程序/指令被处理器执行时实现本申请实施例第一方面中的步骤。
第五方面，本申请实施例提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。
可以看出，本申请实施例中，待测芯片通过芯片测试座安装在测试板卡的安装槽位上，芯片测试设备将测试板卡的工况调整为目标工况，该目标工况是指待测芯片在芯片测试座上的接口工作速率为目标工作速率、电源管理芯片的输出电压为目标电压值、待测芯片在芯片测试座上的工作频率为目标工作频率；若芯片测试设备检测到待测芯片能够在目标工况下正常工作，则确定该待测芯片也能在PCB板卡上正常工作，即确定该待测芯片为合格芯片。如此，采用检测通过芯片测试座安装在目标工况下的测试板卡上的待测芯片能否正常工作的方式，判断出该待测芯片直接焊接在PCB板卡上时能否正常工作，在贴片前完成了对芯片合格性的测试，提高了最终制造出的PCB板卡的良品率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种芯片测试系统的结构框图；
图2是本申请实施例提供的一种芯片测试方法的流程示意图；
图3是本申请实施例提供的一种数据对比表的示例图；
图4是本申请实施例提供的一种输出电压为810mV下的数据对比图；
图5是本申请实施例提供的一种输出电压为820mV下的数据对比图；
图6是本申请实施例提供的一种芯片测试装置的功能单元组成框图；
图7是本申请实施例提供的另一种芯片测试装置的功能单元组成框图；
图8是本申请实施例提供的一种芯片测试设备的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，图1是本申请实施例提供的一种芯片测试系统的结构框图。如图1所示，所述芯片测试系统包括芯片测试设备10和测试板卡11。其中，所述测试板卡11上设置有安装槽位12、电源管理芯片13和存储芯片14，所述安装槽位12用于安装待测芯片。所述芯片测试设备10具体可以是测试人员专用于进行芯片测试的上位测试机，所述测试板卡11具体可以是PCB板卡的产品形态，所述待测芯片为通过MPW代工出的大功耗芯片，具体可以是可重构并行处理器（Reconfigurable Parallel Processor，RPP）芯片，所述电源管理芯片13用于输出可调节的电压，为测试板卡11上的各个元件供电，所述存储芯片14具体可以是DDR（Double Data Rate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器）。
下面介绍本申请实施例提供的一种芯片测试方法。
请参阅图2，图2是本申请实施例提供的一种芯片测试方法的流程示意图，所述芯片测试方法应用于如图1所示的芯片测试设备10中，如图2所示，所述芯片测试方法包括：
S201，将所述测试板卡的工况调整为目标工况。
在本申请实施例中，待测芯片以第一安装方式，即通过芯片测试座（socket）安装在所述安装槽位上以连接测试板卡，所述芯片测试座用于可拆卸式地安装待测芯片。其中，由于socket的针脚存在较大的IO（输入输出）电阻，若不作任何工况调整，测试得到的芯片通过socket安装在PCB板卡上的工作频率和芯片直接焊接在PCB板卡上的工作频率会存在较大差异，无法准确映射芯片焊接在PCB板卡上的测试结果。因此，需要找到socket上最合适的工况，以实现通过测试芯片通过socket安装在PCB板卡上的工作情况来确定芯片焊接在PCB板卡上的工作情况，其中，上述最合适的工况即本实施例涉及的目标工况。
其中，经过测试发现，影响映射准确性的工况主要包括三个参数：芯片在socket上的接口工作速率、电源管理芯片的输出电压和芯片在socket上的工作频率。其中，所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度，示例性地，可以特指DDR工作速率，由于socket针脚存在较大的IO电阻，导致芯片在socket上的接口工作速率无法达到DDR的额定工作速率，若不作调整，则会出现读写错误的情况。同样的，由于socket针脚的原因，导致待测芯片在socket上能接收到的电压低于电源管理芯片实际输出的电压，因此需要增大电源管理芯片的输出电压，以使得芯片在socket上的工作电压与芯片焊接在PCB板卡上的工作电压相近。在实际测试中发现，由于待测芯片为大功耗芯片，即使增大了电源管理芯片的输出电压，也不能完全将芯片的工作频率补偿到额定的工作频率，因此需要确定芯片在socket上能够正常执行业务程序的合适的工作频率，尽可能接近地模拟芯片在PCB板卡上的工作场景。
其中，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率。其中，所述目标工作速率、所述目标电压值和所述目标工作频率均是由所述芯片测试设备预先经过一系列测试验证过程得到并存储的数据，在本示例中的测试筛选阶段可以直接调用，提高处理速度。
S202，若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
其中，芯片调试设备所预先执行的一系列测试实验过程的目的是为了得到目标工况，从而能够通过测试在目标工况下的待测芯片通过socket安装在PCB板卡上的工作情况来判断该待测芯片焊接在PCB板卡上的工作情况。因此，当待测芯片能够在目标工况下的socket上正常工作时，表明该待测芯片直接焊接在PCB板卡上时也能够正常工作，属于合格芯片，可以用于贴片制板，以得到合格的PCB板卡产品。
可以看出，本申请实施例中，待测芯片通过芯片测试座安装在测试板卡的安装槽位上，芯片测试设备将测试板卡的工况调整为目标工况，该目标工况是指待测芯片在芯片测试座上的接口工作速率为目标工作速率、电源管理芯片的输出电压为目标电压值、待测芯片在芯片测试座上的工作频率为目标工作频率；若芯片测试设备检测到待测芯片能够在目标工况下正常工作，则确定该待测芯片也能在PCB板卡上正常工作，即确定该待测芯片为合格芯片。如此，采用检测通过芯片测试座安装在目标工况下的测试板卡上的待测芯片能否正常工作的方式，判断出该待测芯片直接焊接在PCB板卡上时能否正常工作，在贴片前完成了对芯片合格性的测试，提高了最终制造出的PCB板卡的良品率。
在一个可能的示例中，在所述将所述测试板卡的工况调整为目标工况之前，所述方法还包括：测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据；测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据，所述第二安装方式是指直接焊接在所述安装槽位上的安装方式；根据所述多组测试数据和所述多组标准数据确定出所述目标工况。
其中，本申请实施例中涉及的待测芯片、样本芯片等均属于同一种具有大功耗特点的芯片，例如RPP芯片。芯片调试设备在测试验证阶段，分别测试多个样本芯片通过socket连接测试板卡的多组测试数据，再将上述多个样本芯片直接焊接在测试板卡上，再次测试出对应的多组标准数据，基于测试数据和标准数据分析出两种安装方式在数据面的关系，从而确定出准确、合适的目标工况。
可见，本示例中，芯片调试设备在将测试板卡的工况调整为目标工况之前，会先后测试多个样本芯片以第一安装方式和第二安装方式安装在安装槽位上对应的多组测试数据和多组标准数据，从而根据多组测试数据和多组标准数据分析出两种安装方式在数据面的关系，以确定出适合此种大功耗芯片的目标工况，为测试筛选阶段的直接调用建立数据基础。
在一个可能的示例中，所述测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据，包括：针对以所述第一安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：确定多个输出电压测试点；根据所述多个输出电压测试点调整所述电源管理芯片的输出电压；分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率；分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率，所述第一工作频率是指所述当前处理的样本芯片在所述芯片测试座上的最高工作频率；根据所述多个输出电压测试点、所述多个最佳工作速率和所述多个第一工作频率确定所述当前处理的样本芯片对应的测试数据；重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组测试数据。
其中，具体可以是以实际使用需求中的标准工作电压为基准值，按照预设步进值进行取样得到多个输出电压测试点，例如，标准工作电压为800mV（毫伏），预设步进值为10mV，则所述多个输出电压测试点可以是800mV、810mV、820mV、830mV、840mV和850mV。可以理解的是，所述预设步进值可根据需求自由设定，设定得越小则积累的数据库样本就越多，测试精度更高但数据处理效率会变低，设定得越大则积累的数据库样本就越少，数据处理效率更高但测试精度会变低。在确定出多个输出电压测试点后，芯片测试设备逐一测试每个样本芯片在每个输出电压测试点下的最佳工作速率和第一工作频率，得到每个样本芯片对应的样本芯片—输出电压测试点—最佳工作速率的第一对应关系表，以及样本芯片—输出电压测试点—第一工作频率的第二对应关系表。具体地，芯片测试设备测试得到的某样本芯片的第一对应关系表和第二对应关系表即为该样本芯片对应的测试数据。
可见，本示例中，芯片测试设备先根据实际使用需求确定多个输出电压测试点，再分别测试每个样本芯片在每个输出电压测试点下的最佳工作速率和第一工作频率，进而确定出多个样本芯片对应的多组测试数据，为后续芯片测试设备分析两种安装方式对应的数据面的关系进而确定出目标工况建立数据基础。
在一个可能的示例中，所述分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率，包括：针对所述多个输出电压测试点执行如下操作：在当前处理的输出电压测试点下，调整所述当前处理的样本芯片的接口工作速率，并驱动所述当前处理的样本芯片向所述存储芯片执行读写测试；确定出所述当前处理的样本芯片对应的多个参考工作速率，所述参考工作速率是指能够使所述当前处理的样本芯片在向所述存储芯片执行读写操作时不发生数据错误的接口工作速率；确定所述多个参考工作速率中数值最大的参考工作速率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的最佳工作速率；重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率。
其中，上述读写测试的具体过程可以是：芯片测试设备控制电源管理芯片将输出电压调整至当前处理的输出电压测试点对应的电压值，然后调整接口工作速率，驱动样本芯片以调整后的接口工作速率向存储芯片写入一个预设值，再驱动样本芯片从存储芯片中读取到一个目标值，如果目标值与预设值相同，则表明样本芯片在向存储芯片执行读写操作时未发生数据错误，该调整后的接口工作速率为所述参考工作速率。最终得到多个参考工作速率，确定其中数值最大的参考工作速率为该样本芯片在当前处理的输出电压测试点下的最佳工作速率，以维持数据测试过程中最优的数据传输效率。此时经过测试可以得到每个样本芯片对应的样本芯片—输出电压测试点—最佳工作速率的第一对应关系表。
需要说明的是，以存储芯片是DDR为例，由于样本芯片在向DDR执行读写测试时的功耗远低于样本芯片执行业务程序时的功耗，因此在读写测试时，样本芯片接收到的电压与电源管理芯片当前输出的电压基本一致，即只有在大功耗场景下才会因IO电阻造成电源管理芯片的输出电压与芯片实际接收到的工作电压不符合。
可见，本示例中，芯片测试设备在每个输出电压测试点下通过调整接口工作速率和驱动样本芯片执行读写测试的方式测试出每个样本芯片在每个输出电压测试点下对应的最佳工作速率，为后续芯片测试设备分析两种安装方式对应的数据面的关系进而确定出目标工况建立数据基础。
在一个可能的示例中，所述分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率，包括：针对所述多个输出电压测试点执行如下操作：在所述当前处理的输出电压测试点下，控制所述当前处理的样本芯片的接口工作速率为所述当前处理的输出电压测试点下对应的最佳工作速率；按照预设步进值增大所述当前处理的样本芯片的工作频率，并在每个工作频率下分别驱动所述当前处理的样本芯片执行业务程序；确定出所述当前处理的样本芯片对应的至少一个参考工作频率，所述参考工作频率是指所述当前处理的样本芯片在所述当前处理的输出电压测试点下能够正常执行业务程序的工作频率；确定所述至少一个参考工作频率中数值最大的参考工作频率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的第一工作频率；重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率。
其中，所述业务程序用于指示所述样本芯片的用途，例如，部分用户会使用该芯片做推理应用，那么业务程序可以是指推理计算程序，部分用户会使用该芯片做图像处理应用，那么业务程序可以是指图像处理程序。
其中，判断样本芯片能否在当前的工作频率下正常执行业务程序的标准是，检测该样本芯片在当前的工作频率下是否能够计算正确，如果该样本芯片计算出错或者无法计算出结果，则确定该样本芯片无法在当前的工作频率下计算正确。例如，样本芯片在820mV的输出电压下测试第一工作频率，所述预设步进值例如为10兆赫兹，多个工作频率测试点可以是100兆赫兹、110兆赫兹、120兆赫兹和130兆赫兹。此时，若样本芯片在100兆赫兹、110兆赫兹和120兆赫兹的条件下均能够计算正确，但在130兆赫兹的条件下计算出错或无法计算出结果，则确定100兆赫兹、110兆赫兹和120兆赫兹为所述参考工作频率，其中，120兆赫兹为数值最大的第一工作频率，即该样本芯片在820mV下的第一工作频率为120兆赫兹。
特别地，所述芯片测试设备还可以按照采样后即测试的处理流程对样本芯片进行测试，所述采样后即测试是指，若在当前采样的测试点下测试成功，则按照预设步进值采样下一个测试点，若仍测试成功，则继续采样下一个测试点，若测试失败，则记上一个测试点对应的结果为目标结果。例如，在110兆赫兹的条件下发现芯片可以计算正确，则调整工作频率到120兆赫兹，发现芯片依旧可以计算正确，则继续调整工作频率到130兆赫兹，此时发现芯片计算出错或者无法计算出结果，则确定第一工作频率为130兆赫兹测试点的上一个测试点对应的结果，即120兆赫兹。此种方式可以避免芯片测试设备进行额外的冗余处理，例如当测试点中还包括140兆赫兹的测试点时，由于芯片在130兆赫兹的条件下已经计算出错了，此时就无需进行140兆赫兹的测试了，节约算力，提高处理效率。在本示例中，经过上述测试过程，可以得到每个样本芯片对应的样本芯片—输出电压测试点—第一工作频率的第二对应关系表。
可见，本示例中，芯片测试设备在每个输出电压测试点下通过调整芯片工作频率和驱动样本芯片执行业务程序测试的方式测试出每个样本芯片在每个输出电压测试点下对应的第一工作频率，为后续芯片测试设备分析两种安装方式对应的数据面的关系进而确定出目标工况建立数据基础。
在一个可能的示例中，所述测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据，包括：针对以所述第二安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：将所述电源管理芯片的输出电压调整为标准工作电压；测试得到当前处理的样本芯片在所述标准工作电压下的第二工作频率，所述第二工作频率是指所述当前处理的样本芯片在所述测试板卡上的最高工作频率；根据所述标准工作电压和所述第二工作频率确定所述当前处理的样本芯片对应的标准数据；重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组标准数据。
其中，在测试完以第一安装方式安装在PCB板卡上的多个样本芯片对应的多组测试数据后，可以人工将各个样本芯片从socket上取下，并焊接在PCB板卡上，以实现同一批样本芯片由第一安装方式到第二安装方式的转变。其中，以测试目标为待测芯片能否在输出电压为800mV的PCB板卡上正常工作为例，即所述标准工作电压为800mV，所述芯片测试设备控制电源管理芯片将输出电压调整为800mV，测试出每个样本芯片在800mV下的最高工作频率，即第二工作频率。其中，第二工作频率的确定方法与第一工作频率的确定方法相同，即控制输出电压为800mV，在各个工作频率测试点下驱动样本芯片执行业务程序，确定出能够使样本芯片正常执行业务程序的多个工作频率，确定其中数值最大的为所述第二工作频率。此时，经过上述测试过程，可以得到每个样本芯片对应的样本芯片—第二工作频率的第三对应关系表。具体地，芯片测试设备测试得到的某样本芯片的第三对应关系表即为该样本芯片对应的标准数据。
可见，本示例中，芯片测试设备将电源管理芯片的输出电压调整为标准工作电压，测试出以第二安装方式安装在PCB板卡上的多个样本芯片在标准工作电压下的第二工作频率，为后续芯片测试设备分析两种安装方式对应的数据面的关系进而确定出目标工况建立数据基础。
在一个可能的示例中，所述根据所述多组测试数据和所述多组标准数据确定出所述目标工况，包括：针对所述多个输出电压测试点执行如下操作：根据所述多组测试数据和所述多组标准数据构建当前处理的输出电压测试点对应的多组数据对比表，其中，所述数据对比表包括样本芯片、所述样本芯片在所述当前处理的输出电压测试点下的第一工作频率和所述样本芯片对应的第二工作频率；根据所述多组数据对比表计算出所述当前处理的输出电压测试点对应的工作频率匹配指数；重复上述操作，直至所述多个输出电压测试点全部处理完成，得到与所述多个输出电压测试点对应的多个工作频率匹配指数；确定所述多个工作频率匹配指数中数值最大的工作频率匹配指数对应的输出电压测试点为目标输出电压测试点，以及确定所述目标输出电压测试点的电压值为所述目标电压值；从所述多个样本芯片中筛选出目标样本芯片，所述目标样本芯片对应的第二工作频率与所述目标样本芯片的额定工作频率之间的差值小于或者等于预设值；以所述目标样本芯片和目标输出电压测试点为查询标识，查询所述多组测试数据，得到所述目标样本芯片对应的第一工作频率和最佳接口工作速率；根据所述目标样本芯片在所述目标电压值下的第一工作频率确定所述目标工作频率；根据所述目标样本芯片在所述目标电压值下的最佳接口工作速率确定所述目标工作速率；根据所述目标电压值、所述目标工作频率和所述目标工作速率确定所述目标工况。
其中，如图3所示，810mV的输出电压测试点对应的数据对比表包括：样品芯片A在810mV的socket上的第一工作频率X1—样品芯片A在800mV的PCB板卡上的第二工作频率Y1、样品芯片B在810mV的socket上的第一工作频率X2—样品芯片B在800mV的PCB板卡上的第二工作频率Y2、样品芯片C在810mV的socket上的第一工作频率X3—样品芯片C在800mV的PCB板卡上的第二工作频率Y3。820mV的输出电压测试点对应的数据对比表包括：样品芯片A在820mV的socket上的第一工作频率X4—样品芯片A在800mV的PCB板卡上的第二工作频率Y1、样品芯片B在820mV的socket上的第一工作频率X5—样品芯片B在800mV的PCB板卡上的第二工作频率Y2、样品芯片C在820mV的socket上的第一工作频率X6—样品芯片C在800mV的PCB板卡上的第二工作频率Y3。可以理解的是，图3中仅示出一部分数据对比表的示例图用于辅助理解本申请实施例，不作唯一限定。
其中，所述根据所述多组数据对比表计算出所述当前处理的输出电压测试点对应的工作频率匹配指数具体可以是：根据多组数据对比表绘制当前处理的输出电压测试点对应的数据对比图，根据数据对比图确定工作频率匹配指数。
示例性地，请参阅图4，图4是本申请实施例提供的一种输出电压为810mV下的数据对比图，如图4所示，所述810mV下的数据对比图的横轴为样本芯片，纵轴为工作频率（单位：兆赫兹）。将各个样本芯片在810mV的socket上的第一工作频率按照从小到大的顺序依次描点连线，例如，在810mV下，X1为90兆赫兹，X2为110兆赫兹，X3为97兆赫兹，则横轴上样本芯片的排序为A、C、B，然后依次连线得到曲线②，即曲线②用于表征810mV的socket上样本芯片的工作频率变化趋势。其中，每个样本芯片还对应有在800mV的PCB板卡上的第二工作频率，例如，Y1为120兆赫兹，Y2为140兆赫兹，Y3为125兆赫兹，则按照横轴上的样本芯片排序依次描点连线得到曲线①，即曲线①用于表征800mV的PCB板卡上样本芯片的工作频率变化趋势。如此，根据曲线①和曲线②所表征的变化趋势可计算出810mV对应的工作频率匹配指数，其中，曲线①与曲线②的变化趋势越接近，则810mV对应的工作频率匹配指数越大。
同理，示例性地，请参阅图5，图5是本申请实施例提供的一种输出电压为820mV下的数据对比图，如图5所示，所述820mV下的数据对比图的横轴为样本芯片，纵轴为工作频率（单位：兆赫兹）。将各个样本芯片在820mV的socket上的第一工作频率按照从小到大的顺序依次描点连线，例如，在820mV下，X4为96兆赫兹，X6为112兆赫兹，X5为100兆赫兹，则横轴上样本芯片的排序依旧为A、C、B，然后依次连线得到曲线③，即曲线③用于表征820mV的socket上样本芯片的工作频率变化趋势，而曲线①依旧是上述用于表征800mV的PCB板卡上样本芯片的工作频率变化趋势的曲线。如此，根据曲线①和曲线③所表征的变化趋势可计算出820mV对应的工作频率匹配指数。
比较图4和图5的数据对比图可知，曲线①和曲线③的变化趋势比曲线①和曲线②的变化趋势更加接近，则可以确定820mV对应的工作频率匹配指数比810mV对应的工作频率匹配指数更大。特别地，图5中所示的曲线①和曲线③的变化趋势是相同的，即属于理想状态下的测试结果：在某输出电压测试点下，每个样本芯片的第一工作频率和第二工作频率均呈现相同的数据关系，此时可以确定该输出电压测试点下的工作频率匹配指数是最大的。例如，本示例中，820mV下每个样本芯片的第一工作频率和第二工作频率均呈现0.8倍的数据关系，此时，可以确定820mV为目标电压值。
在确定出目标电压值之后，从所述多个样本芯片中筛选出目标样本芯片，目标样本芯片满足以下条件：目标样本芯片直接焊接在PCB板卡上的第二工作频率与目标样本芯片自身标定的额定工作频率之间的差值小于或者等于预设值，即第二工作频率在额定工作频率附近。此时，可以根据目标样本芯片在820mV下的数据确定出目标工况，即根据目标样本芯片在820mV下的最佳接口工作速率确定目标工作速率；以及，根据目标样本芯片在820mV下的第一工作频率确定目标工作频率。具体地，芯片测试设备可以确定所述目标样本芯片对应的目标工作速率即为820mV下的最佳接口工作速率，所述目标样本芯片对应的目标工作频率即为820mV下的第一工作频率。进一步地，芯片测试设备可以基于具体数据，确定出目标工作速率与额定工作速率之间的关系，以及目标工作频率与额定工作频率之间的关系，例如，目标样本芯片对应的目标工作频率等于0.8倍的目标样本芯片的额定工作频率，目标样本芯片对应的目标工作速率等于0.5倍的目标样本芯片的额定工作速率。此时，可以确定出适合测试此种类芯片的目标工况，例如可以是：电源管理芯片输出的目标电压值为820mV，目标工作速率为0.5倍额定速率，目标工作频率为0.8倍额定工作频率。
可见，本示例中，芯片测试设备基于得到的多组测试数据和多组标准数据构建出了多组数据对比表，进而确定出每个输出电压测试点对应的工作频率匹配指数，以确定出目标电压值；然后筛选出第二工作频率在额定工作频率附近的目标样本芯片，基于目标样本芯片的测试数据确定出目标工作速率和目标工作频率，以得到目标工况。如此，芯片测试设备能够测试验证阶段得到了适合此种类芯片的目标工况，在测试筛选阶段可以直接调用该目标工况进行调整，以完成对待测芯片合格性的测试，提高了最终制造出的PCB板卡的良品率。
与上述所示的实施例一致的，请参阅图6，图6是本申请实施例提供的一种芯片测试装置的功能单元组成框图，如图6所示，所述芯片测试装置60包括：调整单元601，用于将所述测试板卡的工况调整为目标工况，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率；所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度；确定单元602，用于若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
在一个可能的示例中，在所述将所述测试板卡的工况调整为目标工况之前，所述芯片测试装置60还用于：测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据；测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据，所述第二安装方式是指直接焊接在所述安装槽位上的安装方式；根据所述多组测试数据和所述多组标准数据确定出所述目标工况。
在一个可能的示例中，在所述测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据方面，所述芯片测试装置60具体用于：针对以所述第一安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：确定多个输出电压测试点；根据所述多个输出电压测试点调整所述电源管理芯片的输出电压；分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率；分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率，所述第一工作频率是指所述当前处理的样本芯片在所述芯片测试座上的最高工作频率；根据所述多个输出电压测试点、所述多个最佳工作速率和所述多个第一工作频率确定所述当前处理的样本芯片对应的测试数据；重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组测试数据。
在一个可能的示例中，在所述分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率方面，所述芯片测试装置60具体用于：针对所述多个输出电压测试点执行如下操作：在当前处理的输出电压测试点下，调整所述当前处理的样本芯片的接口工作速率，并驱动所述当前处理的样本芯片向所述存储芯片执行读写测试；确定出所述当前处理的样本芯片对应的多个参考工作速率，所述参考工作速率是指能够使所述当前处理的样本芯片在向所述存储芯片执行读写操作时不发生数据错误的接口工作速率；确定所述多个参考工作速率中数值最大的参考工作速率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的最佳工作速率；重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率。
在一个可能的示例中，在所述分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率方面，所述芯片测试装置60具体用于：针对所述多个输出电压测试点执行如下操作：在所述当前处理的输出电压测试点下，控制所述当前处理的样本芯片的接口工作速率为所述当前处理的输出电压测试点下对应的最佳工作速率；按照预设步进值增大所述当前处理的样本芯片的工作频率，并在每个工作频率下分别驱动所述当前处理的样本芯片执行业务程序；确定出所述当前处理的样本芯片对应的至少一个参考工作频率，所述参考工作频率是指所述当前处理的样本芯片在所述当前处理的输出电压测试点下能够正常执行业务程序的工作频率；确定所述至少一个参考工作频率中数值最大的参考工作频率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的第一工作频率；重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率。
在一个可能的示例中，在所述测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据方面，所述芯片测试装置60具体用于：针对以所述第二安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：将所述电源管理芯片的输出电压调整为标准工作电压；测试得到当前处理的样本芯片在所述标准工作电压下的第二工作频率，所述第二工作频率是指所述当前处理的样本芯片在所述测试板卡上的最高工作频率；根据所述标准工作电压和所述第二工作频率确定所述当前处理的样本芯片对应的标准数据；重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组标准数据。
在一个可能的示例中，在所述根据所述多组测试数据和所述多组标准数据确定出所述目标工况方面，所述芯片测试装置60具体用于：针对所述多个输出电压测试点执行如下操作：
根据所述多组测试数据和所述多组标准数据构建当前处理的输出电压测试点对应的多组数据对比表，其中，所述数据对比表包括样本芯片、所述样本芯片在所述当前处理的输出电压测试点下的第一工作频率和所述样本芯片对应的第二工作频率；根据所述多组数据对比表计算出所述当前处理的输出电压测试点对应的工作频率匹配指数；重复上述操作，直至所述多个输出电压测试点全部处理完成，得到与所述多个输出电压测试点对应的多个工作频率匹配指数；确定所述多个工作频率匹配指数中数值最大的工作频率匹配指数对应的输出电压测试点为目标输出电压测试点，以及确定所述目标输出电压测试点的电压值为所述目标电压值；从所述多个样本芯片中筛选出目标样本芯片，所述目标样本芯片对应的第二工作频率与所述目标样本芯片的额定工作频率之间的差值小于或者等于预设值；以所述目标样本芯片和目标输出电压测试点为查询标识，查询所述多组测试数据，得到所述目标样本芯片对应的第一工作频率和最佳接口工作速率；根据所述目标样本芯片在所述目标电压值下的第一工作频率确定所述目标工作频率；根据所述目标样本芯片在所述目标电压值下的最佳接口工作速率确定所述目标工作速率；根据所述目标电压值、所述目标工作频率和所述目标工作速率确定所述目标工况。
可以理解的是，由于方法实施例与装置实施例为相同技术构思的不同呈现形式，因此，本申请中方法实施例部分的内容应同步适配于装置实施例部分，此处不再赘述。
在采用集成的单元的情况下，如图7所示，图7是本申请实施例提供的另一种芯片测试装置的功能单元组成框图。在图7中，所述芯片测试装置包括：处理模块72和通信模块71。处理模块72用于对芯片测试装置的动作进行控制管理，例如，执行调整单元601和确定单元602的步骤，和/或用于执行本文所描述的技术的其它过程。通信模块71用于支持芯片测试装置与其他设备之间的交互。如图7所示，芯片测试装置还可以包括存储模块73，存储模块73用于存储芯片测试装置的程序代码和数据。
其中，处理模块72可以是处理器或控制器，例如可以是中央处理器(CentralProcessing Unit，CPU)，通用处理器，数字信号处理器(Digital Signal Processor，DSP)，ASIC，FPGA或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块71可以是收发器、RF电路或通信接口等。存储模块73可以是存储器。
其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。上述芯片测试装置均可执行上述图2所示的芯片测试方法。
上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质（例如，软盘、硬盘、磁带）、光介质（例如，DVD）、或者半导体介质。半导体介质可以是固态硬盘。
请参阅图8，图8是本申请实施例提供的一种芯片测试设备的结构框图。如图8所示，芯片测试设备可以包括一个或多个如下部件：处理器801、与处理器801耦合的存储器802，其中存储器802可存储有一个或多个计算机程序，一个或多个计算机程序可以被配置为由一个或多个处理器801执行时实现下述实施例描述的方法。
处理器801可以包括一个或者多个处理核。处理器801利用各种接口和线路连接整个电子设备内的各个部分，通过运行或执行存储在存储器802内的指令、程序、代码集或指令集，以及调用存储在存储器802内的数据，执行芯片测试设备的各种功能和处理数据。
存储器802可用于存储指令、程序、代码、代码集或指令集。存储器802可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于实现至少一个功能的指令、用于实现上述各个方法实施例的指令等。存储数据区还可以存储芯片测试设备在使用中所创建的数据等。
可以理解的是，芯片测试设备可包括比上述结构框图中更多或更少的结构元件，在此不进行限定。
本申请实施例还提供一种计算机存储介质，其中，其上存储有计算机程序/指令，所述计算机程序/指令被处理器执行时实现如上述方法实施例中记载的任一方法的部分或全部步骤。
本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。所述计算机程序产品可以是上述实施例涉及到的应用程序。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、磁碟、光盘、易失性存储器或非易失性存储器。其中，非易失性存储器可以是只读存储器（read-only memory，ROM）、可编程只读存储器（programmable ROM，PROM）、可擦除可编程只读存储器（erasable PROM，EPROM）、电可擦除可编程只读存储器（electrically EPROM，EEPROM）或闪存。易失性存储器可以是随机存取存储器（random access memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器（randomaccess memory，RAM）可用，例如静态随机存取存储器（static RAM，SRAM）、动态随机存取存储器（DRAM）、同步动态随机存取存储器（synchronous DRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（double data rate SDRAM，DDR SDRAM）、增强型同步动态随机存取存储器（enhanced SDRAM，ESDRAM）、同步连接动态随机存取存储器（synchlink DRAM，SLDRAM）和直接内存总线随机存取存储器（direct rambus RAM，DR RAM）等各种可以存储程序代码的介质。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，可轻易想到变化或替换，均可作各种更动与修改，包含上述不同功能、实施步骤的组合，包含软件和硬件的实施方式，均在本发明的保护范围。
Claims (10)
1.一种芯片测试方法，其特征在于，应用于芯片测试设备，所述芯片测试设备连接测试板卡，所述测试板卡上设置有安装槽位、电源管理芯片和存储芯片，所述安装槽位用于安装待测芯片，所述待测芯片以第一安装方式安装在所述安装槽位上，所述第一安装方式是指通过芯片测试座安装在所述安装槽位上的安装方式，所述方法包括：
将所述测试板卡的工况调整为目标工况，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率；所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度；
若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
2.根据权利要求1所述方法，其特征在于，在所述将所述测试板卡的工况调整为目标工况之前，所述方法还包括：
测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据；
测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据，所述第二安装方式是指直接焊接在所述安装槽位上的安装方式；
根据所述多组测试数据和所述多组标准数据确定出所述目标工况。
3.根据权利要求2所述方法，其特征在于，所述测试得到以所述第一安装方式安装在所述安装槽位上的多个样本芯片对应的多组测试数据，包括：
针对以所述第一安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：
确定多个输出电压测试点；
根据所述多个输出电压测试点调整所述电源管理芯片的输出电压；
分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率；
分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率，所述第一工作频率是指所述当前处理的样本芯片在所述芯片测试座上的最高工作频率；
根据所述多个输出电压测试点、所述多个最佳工作速率和所述多个第一工作频率确定所述当前处理的样本芯片对应的测试数据；
重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组测试数据。
4.根据权利要求3所述方法，其特征在于，所述分别测试得到当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率，包括：
针对所述多个输出电压测试点执行如下操作：
在当前处理的输出电压测试点下，调整所述当前处理的样本芯片的接口工作速率，并驱动所述当前处理的样本芯片向所述存储芯片执行读写测试；
确定出所述当前处理的样本芯片对应的多个参考工作速率，所述参考工作速率是指能够使所述当前处理的样本芯片在向所述存储芯片执行读写操作时不发生数据错误的接口工作速率；
确定所述多个参考工作速率中数值最大的参考工作速率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的最佳工作速率；
重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个最佳工作速率。
5.根据权利要求4所述方法，其特征在于，所述分别测试得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率，包括：
针对所述多个输出电压测试点执行如下操作：
在所述当前处理的输出电压测试点下，控制所述当前处理的样本芯片的接口工作速率为所述当前处理的输出电压测试点下对应的最佳工作速率；
按照预设步进值增大所述当前处理的样本芯片的工作频率，并在每个工作频率下分别驱动所述当前处理的样本芯片执行业务程序；
确定出所述当前处理的样本芯片对应的至少一个参考工作频率，所述参考工作频率是指所述当前处理的样本芯片在所述当前处理的输出电压测试点下能够正常执行业务程序的工作频率；
确定所述至少一个参考工作频率中数值最大的参考工作频率为所述当前处理的样本芯片在所述当前处理的输出电压测试点下的第一工作频率；
重复上述操作，直至所述多个输出电压测试点全部测试完成，得到所述当前处理的样本芯片在所述多个输出电压测试点下的多个第一工作频率。
6.根据权利要求3-5任一项所述方法，其特征在于，所述测试得到以第二安装方式安装在所述安装槽位上的所述多个样本芯片对应的多组标准数据，包括：
针对以所述第二安装方式安装在所述安装槽位上的多个样本芯片执行如下操作：
将所述电源管理芯片的输出电压调整为标准工作电压；
测试得到当前处理的样本芯片在所述标准工作电压下的第二工作频率，所述第二工作频率是指所述当前处理的样本芯片在所述测试板卡上的最高工作频率；
根据所述标准工作电压和所述第二工作频率确定所述当前处理的样本芯片对应的标准数据；
重复上述操作，直至所述多个样本芯片全部测试完成，得到与所述多个样本芯片对应的所述多组标准数据。
7.根据权利要求6所述方法，其特征在于，所述根据所述多组测试数据和所述多组标准数据确定出所述目标工况，包括：
针对所述多个输出电压测试点执行如下操作：
根据所述多组测试数据和所述多组标准数据构建当前处理的输出电压测试点对应的多组数据对比表，其中，所述数据对比表包括样本芯片、所述样本芯片在所述当前处理的输出电压测试点下的第一工作频率和所述样本芯片对应的第二工作频率；
根据所述多组数据对比表计算出所述当前处理的输出电压测试点对应的工作频率匹配指数；
重复上述操作，直至所述多个输出电压测试点全部处理完成，得到与所述多个输出电压测试点对应的多个工作频率匹配指数；
确定所述多个工作频率匹配指数中数值最大的工作频率匹配指数对应的输出电压测试点为目标输出电压测试点，以及确定所述目标输出电压测试点的电压值为所述目标电压值；
从所述多个样本芯片中筛选出目标样本芯片，所述目标样本芯片对应的第二工作频率与所述目标样本芯片的额定工作频率之间的差值小于或者等于预设值；
以所述目标样本芯片和目标输出电压测试点为查询标识，查询所述多组测试数据，得到所述目标样本芯片对应的第一工作频率和最佳接口工作速率；
根据所述目标样本芯片在所述目标电压值下的第一工作频率确定所述目标工作频率；
根据所述目标样本芯片在所述目标电压值下的最佳接口工作速率确定所述目标工作速率；
根据所述目标电压值、所述目标工作频率和所述目标工作速率确定所述目标工况。
8.一种芯片测试装置，其特征在于，应用于芯片测试设备，所述芯片测试设备连接测试板卡，所述测试板卡上设置有安装槽位、电源管理芯片和存储芯片，所述安装槽位用于安装待测芯片，所述待测芯片以第一安装方式安装在所述安装槽位上，所述第一安装方式是指通过芯片测试座安装在所述安装槽位上的安装方式，所述装置包括：
调整单元，用于将所述测试板卡的工况调整为目标工况，所述目标工况是指所述待测芯片在所述芯片测试座上的接口工作速率为目标工作速率、所述电源管理芯片的输出电压为目标电压值、所述待测芯片在所述芯片测试座上的工作频率为目标工作频率；所述接口工作速率用于指示所述待测芯片与所述存储芯片之间的数据传输速度；
确定单元，用于若所述待测芯片能够在所述目标工况下正常工作，则确定所述待测芯片为合格芯片。
9.一种芯片测试设备，其特征在于，包括处理器、存储器以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-7任一项所述方法中的步骤的指令。
10.一种计算机可读存储介质，其上存储有计算机程序/指令，其特征在于，所述计算机程序/指令被并行处理器执行时实现权利要求1-7任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620409.9A CN117310454B (zh) | 2023-11-30 | 2023-11-30 | 芯片测试方法及相关装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311620409.9A CN117310454B (zh) | 2023-11-30 | 2023-11-30 | 芯片测试方法及相关装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117310454A true CN117310454A (zh) | 2023-12-29 |
| CN117310454B CN117310454B (zh) | 2024-03-15 |
Family
ID=89288807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311620409.9A Active CN117310454B (zh) | 2023-11-30 | 2023-11-30 | 芯片测试方法及相关装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117310454B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150100298A1 (en) * | 2013-10-07 | 2015-04-09 | American Megatrends, Inc. | Techniques for validating functionality of backplane controller chips |
| CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
| WO2017185247A1 (zh) * | 2016-04-27 | 2017-11-02 | 深圳市汇顶科技股份有限公司 | 芯片测试方法及装置 |
| CN107918075A (zh) * | 2017-11-20 | 2018-04-17 | 中国电子科技集团公司第四十研究所 | 一种适用于电子设备的嵌入式测试单元装置及方法 |
| CN111289873A (zh) * | 2019-05-10 | 2020-06-16 | 展讯通信（上海）有限公司 | 芯片测试方法、芯片参数设置方法及芯片 |
| CN111830390A (zh) * | 2019-04-18 | 2020-10-27 | 中科寒武纪科技股份有限公司 | 一种测试方法及相关产品 |
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
| CN113312879A (zh) * | 2021-07-28 | 2021-08-27 | 北京燧原智能科技有限公司 | 芯片电路功能验证系统、方法、设备及存储介质 |
| CN113791365A (zh) * | 2021-09-18 | 2021-12-14 | 诚瑞光学(南宁)有限公司 | 一种测试方法以及相关测试装置 |
| US20220139830A1 (en) * | 2020-10-29 | 2022-05-05 | Changxin Memory Technologies, Inc. | Adjustment method and device for chip output characteristics |
| CN217587511U (zh) * | 2022-06-15 | 2022-10-14 | 郑州大学 | 手执式芯片测试装置 |
| US20230176113A1 (en) * | 2021-12-06 | 2023-06-08 | Changxin Memory Technologies, Inc. | Chip testing method and apparatus |
| US20230204664A1 (en) * | 2021-12-29 | 2023-06-29 | Saimeite Technology Co., Ltd. | Wafer chip testing method and apparatus, electronic device and storage medium |
| CN219590419U (zh) * | 2023-03-13 | 2023-08-25 | 联芸科技(杭州)股份有限公司 | 用于测试的电子装置 |
-
2023
- 2023-11-30 CN CN202311620409.9A patent/CN117310454B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150100298A1 (en) * | 2013-10-07 | 2015-04-09 | American Megatrends, Inc. | Techniques for validating functionality of backplane controller chips |
| WO2017185247A1 (zh) * | 2016-04-27 | 2017-11-02 | 深圳市汇顶科技股份有限公司 | 芯片测试方法及装置 |
| CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
| CN107918075A (zh) * | 2017-11-20 | 2018-04-17 | 中国电子科技集团公司第四十研究所 | 一种适用于电子设备的嵌入式测试单元装置及方法 |
| CN111830390A (zh) * | 2019-04-18 | 2020-10-27 | 中科寒武纪科技股份有限公司 | 一种测试方法及相关产品 |
| CN111289873A (zh) * | 2019-05-10 | 2020-06-16 | 展讯通信（上海）有限公司 | 芯片测试方法、芯片参数设置方法及芯片 |
| US20220139830A1 (en) * | 2020-10-29 | 2022-05-05 | Changxin Memory Technologies, Inc. | Adjustment method and device for chip output characteristics |
| CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
| CN113312879A (zh) * | 2021-07-28 | 2021-08-27 | 北京燧原智能科技有限公司 | 芯片电路功能验证系统、方法、设备及存储介质 |
| CN113791365A (zh) * | 2021-09-18 | 2021-12-14 | 诚瑞光学(南宁)有限公司 | 一种测试方法以及相关测试装置 |
| US20230176113A1 (en) * | 2021-12-06 | 2023-06-08 | Changxin Memory Technologies, Inc. | Chip testing method and apparatus |
| US20230204664A1 (en) * | 2021-12-29 | 2023-06-29 | Saimeite Technology Co., Ltd. | Wafer chip testing method and apparatus, electronic device and storage medium |
| CN217587511U (zh) * | 2022-06-15 | 2022-10-14 | 郑州大学 | 手执式芯片测试装置 |
| CN219590419U (zh) * | 2023-03-13 | 2023-08-25 | 联芸科技(杭州)股份有限公司 | 用于测试的电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117310454B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107238788B (zh) | 基于矩阵电容板的触控芯片测试系统及其测试方法 | |
| US9229030B2 (en) | Testing apparatus and method using same | |
| CN112649719B (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| CN111239637B (zh) | 一种服务器电源均流检测装置及方法 | |
| CN112782606A (zh) | 一种服务器中电源模块的电流精度测试方法和系统 | |
| CN104122494A (zh) | 自动产生测试脚本的测试系统及其方法 | |
| US20100325499A1 (en) | Cpu voltage testing system and method thereof | |
| CN117310454B (zh) | 芯片测试方法及相关装置 | |
| CN111209654B (zh) | 一种电源传输网络pdn频率阻抗测试系统及方法 | |
| CN113406477A (zh) | Pcba的测试方法、系统、计算机设备及存储介质 | |
| CN107483122B (zh) | 功率测试系统、功率补偿方法及装置 | |
| CN114113974B (zh) | 芯片系统级测试方法及装置 | |
| CN115856750A (zh) | 一种soc测试系统快速校准装置及方法 | |
| CN103033767A (zh) | 中央处理器参数的测试方法及其测试设备 | |
| CN113012410B (zh) | 一种晶圆测试预警方法 | |
| CN113326168B (zh) | 用于芯片测试的引脚映射方法 | |
| CN110781043B (zh) | 存储产品的品质检测方法、装置、存储介质及设备 | |
| CN110967588A (zh) | 卡件测试系统及方法 | |
| CN116306473B (zh) | 一种pcba动态功能检测方法和装置 | |
| CN217689268U (zh) | 芯片检测电路、测试系统 | |
| CN112446181B (zh) | 一种检测单板元器件失效率的方法、系统及测试板 | |
| CN117538672B (zh) | 一种针对目标电容屏的测试方法、装置以及电子设备 | |
| CN109491845B (zh) | 一种存储产品控制器的测试方法及系统 | |
| CN115327200A (zh) | 一种示波器的探头及示波器探头识别方法 | |
| CN117368682A (zh) | 器件测试系统的数据处理方法、存储介质和器件测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |