CN107918075A - 一种适用于电子设备的嵌入式测试单元装置及方法 - Google Patents
一种适用于电子设备的嵌入式测试单元装置及方法 Download PDFInfo
- Publication number
- CN107918075A CN107918075A CN201711156966.4A CN201711156966A CN107918075A CN 107918075 A CN107918075 A CN 107918075A CN 201711156966 A CN201711156966 A CN 201711156966A CN 107918075 A CN107918075 A CN 107918075A
- Authority
- CN
- China
- Prior art keywords
- bit
- standard
- chips
- signal
- bit chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种适用于电子设备的嵌入式测试单元装置及方法,包括标准数字BIT芯片、标准模拟BIT芯片及射频微波标准BIT芯片;标准模拟BIT芯片和所述射频微波标准BIT芯片采集的信号都传送到所述标准数字BIT芯片,所述标准数字BIT芯片通过各种接口与上位机通信实现功能控制和信息的采集。本发明标准BIT芯片设计满足嵌入式测试单元的硬件需求,组合式设计和测试性匹配优化算法通过软件实现满足嵌入式测试性单元设计的软件需求。通过硬软件的结合辅助设计人员实现电子设备功能与BIT的一体化设计,满足各类测试性要求。
Description
技术领域
本发明涉及嵌入式传感器技术领域,特别是涉及一种适用于电子设备的嵌入式测试单元装置及方法。
背景技术
嵌入式测试(BIT)又称内置自测试,是指系统或设备内部提供的检测和隔离故障的自动测试能力,换句话来说是系统或设备内部提供测试激励,同时观察和估计测试响应,是电子设备可测性设计的主要技术手段和方法。
为了满足电子设备的测试性需求,通过在电子设备中进行嵌入式测试单元的设计来实现。对于电子设备的嵌入式测试单元设计简称BIT设计,需要从设计之初就开始对整个电子设备进行测试性的分析,根据测试性分析的结果,分析电子设备测试性在设计要求的故障覆盖率基础上需要什么测试向量与测点,并通过电路设计实现监测信号的引出,然后根据采集的监测信号进行电子设备的状态监测等功能。
随着国家对于电子设备测试性要求的提高,现今新型的电子设备嵌入式测试单元设计,增加了可测性分析等环节,在装备设计之初就通过例如TEAMS等测试性分析软件对电子装备进行测试性分析,然后通过测试性分析的结果,采用分离式器件搭建的形式,设计相应的嵌入式测试功能电路。但是由于嵌入式测试单元设计不标准,同时缺乏能实现测试性要求满足和测试性优化分析设计的嵌入式测试单元设计工具,因此嵌入式测试性单元的设计水平往往不能满足测试性需求。再加上分离式的电路设计,使得嵌入式测试单元设计缺乏规范性,无法满足功能、结构、体积等相关设计的管控要求。
对于大量已有的电子设备的嵌入式测试单元设计,采用的技术多是在电子设备功能设计已经完成后,在电子设备现有的可用测点基础上,采用分离式器件搭建,设计相应的嵌入式测试功能电路,从而实现嵌入式测试单元的设计,在监测过程中多采用阈值判断的方式实现电子设备工作状态的判定。由于嵌入式测试单元设计与电子设备的功能设计脱节,BIT设计时电子设备已经成型,无法对电子装备功能、结构、体积等相关设计进行更改,因此嵌入式测试单元设计往往缩水,能力无法保障。
综上所述,现有技术中对于上述技术问题,尚缺乏有效的解决方案。
发明内容
为了解决现有技术的不足,本发明提供了一种适用于电子设备的嵌入式测试单元装置,本发明目的在于通过标准化的嵌入式测试单元设计解决嵌入式测试单元设计不规范、嵌入式测试单元测试消耗不可控的问题。
一种适用于电子设备的嵌入式测试单元装置,包括标准数字BIT芯片、标准模拟BIT芯片及射频微波标准BIT芯片;
所述标准模拟BIT芯片和所述射频微波标准BIT芯片采集的信号都传送到所述标准数字BIT芯片,所述标准数字BIT芯片通过各种接口与上位机通信实现功能控制和信息的采集;
其中,模拟被测功能电路中的模拟节点信号通过信号检测通道直接与标准模拟BIT芯片连接,用于电压、频率、波形参数测试并以串行数据形式输出;信号在标准数字BIT芯片里可以获得处理最终转换为数字信号,从而实现标准数字BIT芯片与标准模拟BIT芯片的组合;对于射频微波被测电路,通过将射频微波探测点引入射频微波标准BIT芯片,由射频微波标准BIT芯片获取测试信息并将测试信息转化为模拟信号,实现射频微波标准BIT芯片与标准模拟BIT芯片的组合;射频微波标准BIT芯片中的模拟信号通过ADC(数模转化单元)后转化为数字信号,实现射频微波标准BIT芯片与标准数字BIT芯片的组合。
进一步的,上述适用于电子设备的嵌入式测试单元装置中的三种芯片从BIT芯片本身的组合可实现外部组合,将不同的系列BIT芯片,按照被测电路板中不同电路种类的需求进行连接。
进一步的,上述适用于电子设备的嵌入式测试单元装置中的三种芯片从BIT芯片内部结构组合可实现内部组合。
进一步的,所述标准数字BIT芯片包括智能处理器及与之通讯的协议转换单元、测试与维修接口单元、模拟/射频微波电路控制与处理单元、存储单元、边界扫描主控单元。
协议转换单元的功能是实现测试到的信号与上位机通信时的协议转化,测试与维修接口单元主要功能是实现MTM标准的通信接口,模拟/射频微波电路控制与处理单元的主要功能是实现对于射频/模拟芯片的工作与信号处理,存储单元实现数据的存储,边界扫描单元实现符合IEEE1149.1边扫单元的连接与控制。
信号传输流程包括标准数字BIT芯片通过模拟/射频微波电路控制与处理单元发送控制信号控制标准模拟BIT芯片和射频微波标准BIT芯片,并接收来自标准模拟BIT芯片和射频微波标准BIT芯片传输的信号;标准数字BIT芯片通过边界扫描主控接口控制被测数字电路进行边界扫描并接收边界扫描结果;标准数字BIT芯片通过测试与维修接口单元可以实现符合MTM标准的测试与维修信息的外传;标准数字BIT芯片通过IP核设计可以通过协议转换单元定义的总线协议形式将测试信号上传与上位机。
进一步的,所述标准模拟BIT芯片包括触发单元及之相连的控制接口、直流电压单元、数字化仪单元、数字多用表单元、限值检测器单元、定时器计数器单元,所述直流电压单元通过源连接至控制接口、所述控制接口还分别连接至信号调理单元及多路选择开关,所述多路选择开关依次与信号调理单元、测量单元相连。
其中,触发单元实现直流电压单元、数字化仪单元、数字多用表单元、限值检测器单元、定时器计数器单元等测试功能单元的工作触发,控制接口单元接收数字BIT芯片的通信,直流电压单元、数字化仪单元、数字多用表单元、限值检测器单元、定时器计数器单元实现电压、波形、频率等参数的采集。
信号传输流程是标准模拟BIT芯片接收被测模拟信号经多路选择开关传递给所需的测试单元(直流电压单元、数字化仪单元、数字多用表单元、限值检测器单元、定时器计数器单元),再通过控制接口转化为串行数据传递给标准数字BIT芯片,并最终转化为数字信号。
进一步的,所述射频微波标准BIT芯片,采用腔体设计,对于射频微波电路通过射频微波探测点引入测试信号进入射频微波测试芯片,包括依次连接的射频开关、指数探测单元、ADC。
射频开关实现测试通道的开关功能,指数探测单元实现测试信号的指数转化与下变频、ADC实现测试信号的模数转化。
信号流程为射频微波标准BIT芯片接收被测射频微波信号经射频通道传递后通过指数探测单元实现测试信号的转化与下变频,再通过ADC转化为数字信号传递给标准数字BIT芯片。
一种适用于电子设备的嵌入式测试单元的实现方法,包括外部组合策略和内部组合策略;
所述外部组合策略包括:采用将不同的系列BIT芯片,按照被测电路板中不同电路种类的需求进行连接,然后通过集中式的BIT策略组合实现;
所述内部组合策略包括:对电子设备进行测试性分析;在兼容性设计的基础上,进行测试性参数录入;通过BIT内部组合策略实现BIT的优化设计;若满足测试性要求则进入下一步骤,不满足则回到进行测试性参数录入步骤;提供BIT设计报告,报告包括芯片封装相关信息、芯片组合连接示意图,BIT参数预估;通过BIT参数预估,判断是否满足设备的BIT参数要求,若不满足,跳回进行测试性参数录入步骤重新进行BIT设计,若满足则进入电路改进。
与现有技术相比,本发明的有益效果是:
1、本发明标准的BIT芯片设计实现标准的嵌入式测试单元规范,实现测试资源的可控。
2、本发明系列化的BIT芯片设计满足各类电子设备的嵌入式测试功能,实现测试资源的可选。
3、本发明组合式设计实现嵌入式测试单元的优化,在满足测试性要求的前提下最大限度的优化嵌入式测试单元设计,减少测试消耗。
4、本发明标准BIT芯片设计满足嵌入式测试单元的硬件需求,组合式设计和测试性匹配优化算法通过软件实现满足嵌入式测试性单元设计的软件需求。通过硬软件的结合辅助设计人员实现电子设备功能与BIT的一体化设计,满足各类测试性要求。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1为数字BIT芯片结构图;
图2为模拟BIT芯片结构图;
图3射频微波BIT芯片结构图;
图4优化匹配算法流程图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的,为了满足电子设备的测试性需求,通过在电子设备中进行嵌入式测试单元的设计来实现。由于电子设备结构复杂,嵌入式单元设计多采用分离式电路设计,且滞后于设备功能设计,从而导致电子设备中的嵌入式测试单元存在测试性需求不满足、设计不规范、嵌入式测试功能缺失、测试消耗不可控等问题。
现今电子设备嵌入式测试单元设计多采用分离式电路设计,嵌入式测试单元设计滞后于电子设备设计,缺乏嵌入式测试单元的设计标准与软件工具。因此,嵌入式测试单元设计中存在着设备功能与嵌入式测试单元设计脱节、嵌入式测试单元设计不规范且功能不足、嵌入式测试单元测试消耗不可控等问题,无法满足电子设备测试性需求。现有技术中存在上述技术上的不足,为了解决上述嵌入式单元设计问题,实现电子设备功能与嵌入式测试单元一体化设计,本申请提出了一种适用于电子设备的嵌入式测试单元装置。通过一种适用于电子设备的嵌入式测试单元辅助设计技术,实现嵌入式测试单元的标准化芯片设计与系列化设计,并通过组合式芯片技术与相应的匹配优化算法,最终实现电子设备的嵌入式单元设计与电子设备的测试性需求的匹配与优化。该技术对于电子设备的板级、模块级和系统级的嵌入式测试单元设计均适用。
本申请的一种典型的实施方式中,如图1所示,提供了一种适用于电子设备的嵌入式测试单元装置,该一种适用于电子设备的嵌入式测试单元装置包括标准数字BIT芯片、标准模拟BIT芯片及射频微波标准BIT芯片;
为了满足电子设备的嵌入式测试需求,按信号种类将嵌入式测试单元进行了数字、模拟、射频微波分类,按照各种类别实现了基于标准化芯片设计的嵌入式测试单元设计。原理结构请见图1、图2、图3。三种芯片通过统一的串行总线和控制总线相连。图1为标准数字BIT芯片,其内部主要包括嵌入式CPU、符合1149.1标准的主控器单元、协议转换单元、维护测试接口(MTP)单元和模拟电路控制与处理单元。图2为标准模拟BIT芯片,其内部主要包括触发子系统、多路选择开关、信号调理单元、测量仪表单元、源仪表单元等。图3为射频微波标准BIT芯片,采用腔体设计,对于射频微波电路通过射频微波探测点引入测试信号进入射频微波测试芯片。
可见,本发明提出的一种标准BIT芯片设计技术实现电子设备中BIT的基本功能,从而达到BIT测试消耗的缩减与可控的目的。
另外,本发明通过基于标准化BIT芯片技术的嵌入式测试单元设计技术,实现BIT的能力集成,首先射频微波BIT可以采集射频微波的各类信号特征、包括幅度、频率等,并通过ADC转化为数字信号传递给数字电路,模拟BIT可以采集模拟信号的各类信号特征包括交直流电压电流等并转化为数字信号传递给数字电路。数字电路通过电路控制与处理单元实现对于任意两种芯片的连接实现通信与控制,并通过本身的功能单元将接收到的信号进行各种接口的调用、上传以及控制从而实现了BIT功能集成。具体包括:支持多种特征采集与多路信号采集;各类总线的IP核设计;符合IEEE1149.1标准的接口;上电功能、周期、启动BIT功能、标准规范的尺寸与封装设计、测试与维修接口规范设计,以及芯片间与芯片到上位机的标准信息传输规范等。
本申请的另一种实施例中,为了在实现BIT基本功能的同时,降低了测试消耗,实现了BIT测试消耗的可控,本发明采用一种系列化BIT芯片设计技术,实现电子设备BIT设计中总线、测试特征、测试功能等测试性需求的满足。系列化的设计包括而不限于:分时多路的系列化(4路、8路至32路);多维特征向量的系列化(电压、波形、频率、功率等);信号频率的系列化(500k、10M、20G等);诊断方式的系列化(阈值判断、上位机智能诊断等);总线传输的系列化;功能模块的系列化(是否支持MTP、是否支持阈值判断等)。当被测对象需要测试数字信号、模拟信号和射频微波信号时,将从系列化的芯片中按照被测信号的种类选出满足需求的数字、模拟和射频微波BIT芯片,然后从中选择符合对应的测试通道数量的需求各类BIT芯片,与此同时按照功能的需求选择内部的功能单元符合需求的对应的系列化芯片,然后按照信号频率的需求选择信号频率符合对应需求的系列化芯片,以此类推,逐渐缩小选择范围直到选出最少数量的芯片并满足频率、功能等测试最基本需求。在选择完成后,按照一片或多片数字芯片配合一片或多片模拟芯片、一片或多片数字芯片配合一片或多片射频微波芯片,或者三种芯片互相配合的方式实现组合。
本发明提出了一种系列化BIT设计技术满足电子设备各种测试性需求,从而为BIT设计选型提供技术基础。
本申请的又一种实施例中,通过一种组合式芯片技术与相应的匹配优化算法技术,实现嵌入式测试单元设计与电子设备测试性需求的匹配与优化。
基于BIT芯片的组合式策略,是一种从BIT芯片本身的组合和BIT芯片内部结构两个方面来实现BIT的设计优化技术,分为外部组合策略和内部组合策略。
外部组合策略是采用将不同的系列BIT芯片,按照被测电路板中不同电路种类的需求进行连接,然后通过集中式的BIT策略组合实现,集中式的组合策略即将三种BIT芯片在位置上放在一起。模拟被测功能电路中的模拟节点信号通过信号检测通道直接与标准或系列化模拟BIT芯片连接,用于电压、频率、波形参数测试并以串行数据形式输出。模拟BIT芯片上传的信号在标准或系列化数字BIT芯片里可以获得处理最终转换为数字信号,从而实现数字与模拟BIT的组合。对于射频微波被测电路,通过将射频微波探测点引入标准或系列化射频微波测试芯片,由射频微波测试芯片获取测试信息并将测试信息转化为模拟信号,实现射频微波BIT与模拟BIT的组合,射频微波标准BIT芯片中的模拟信号中通过内部的ADC(数模转化单元)转化为数字信号,实现射频微波标准BIT芯片与标准数字BIT芯片的组合。三类芯片中模拟芯片和射频微波芯片采集的信号都传送到数字测试芯片,数字测试芯片通过各种接口与上位机通信实现功能控制和信息的采集,完成整个组合策略。
内部组合策略是基于测试性分析的BIT优化技术。包括:支持多种类型信号状态监测的优化;支持多路的信号选择;支持多种总线传输控制;支持BIT内部功能单元的简化来实现等。
基于BIT芯片的匹配优化算法是通过这些内部结构的优化策略从而实现BIT芯片的内部组合策略,从BIT内部设计上减少BIT测试消耗。如图4所示,其流程如下:步骤一,对电子设备进行测试性分析;步骤二,在兼容性设计的基础上,进行测试性参数录入;步骤三,通过BIT内部组合策略实现BIT的优化设计;步骤四,若满足测试性要求则进入下一步骤,不满足则回到步骤三;步骤五,提供BIT设计报告,报告包括芯片封装相关信息、芯片组合连接示意图,BIT参数预估;步骤六,通过BIT参数预估,判断是否满足设备的BIT参数要求,若不满足,跳回步骤三重新进行BIT设计,若满足则进入电路改进设计。
可见,本发明提出的一种基于标准BIT芯片技术和BIT芯片系列化设计技术的组合式BIT设计技术与优化匹配算法,并可以通过软件实现BIT设计与电子设备测试性需求的匹配与优化。
总之,本发明旨在通过标准化的嵌入式测试单元设计解决嵌入式测试单元设计不规范、嵌入式测试单元测试消耗不可控的问题,通过系列化的嵌入式测试单元设计解决嵌入式测试单元功能不足的问题,通过组合式芯片技术与相应的匹配优化算法解决电子设备功能与嵌入式测试单元设计脱节的问题,最终实现电子装备功能与嵌入式测试单元的一体化设计。
该发明通过上述几点创新解决电子设备中嵌入式测试单元设计难题,实现电子设备测试性、嵌入式测试功能与测试消耗的可控与优化。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种适用于电子设备的嵌入式测试单元装置,其特征是,包括标准数字BIT芯片、标准模拟BIT芯片及射频微波标准BIT芯片;
所述标准模拟BIT芯片和所述射频微波标准BIT芯片采集的信号都传送到所述标准数字BIT芯片,所述标准数字BIT芯片通过各种接口与上位机通信实现功能控制和信息的采集;
其中,模拟被测功能电路中的模拟节点信号通过信号检测通道直接与标准模拟BIT芯片连接,用于电压、频率、波形参数测试并以串行数据形式输出;信号在标准数字BIT芯片里可以获得处理最终转换为数字信号,从而实现标准数字BIT芯片与标准模拟BIT芯片的组合;对于射频微波被测电路,通过将射频微波探测点引入射频微波标准BIT芯片,由射频微波标准BIT芯片获取测试信息并将测试信息转化为模拟信号,实现射频微波标准BIT芯片与标准模拟BIT芯片的组合;射频微波标准BIT芯片中的模拟信号中通过内部的ADC转化为数字信号,实现射频微波标准BIT芯片与标准数字BIT芯片的组合。
2.如权利要求1所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,上述适用于电子设备的嵌入式测试单元装置中的三种芯片从BIT芯片本身的组合可实现外部组合,将不同的系列BIT芯片,按照被测电路板中不同电路种类的需求进行连接。
3.如权利要求1所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,上述适用于电子设备的嵌入式测试单元装置中的三种芯片从BIT芯片内部结构组合可实现内部组合。
4.如权利要求1所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,所述标准数字BIT芯片包括智能处理器及与之通讯的协议转换单元、测试与维修接口单元、存储单元、边界扫面主控单元、模拟/射频微波电路控制与处理单元。
5.如权利要求4所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,标准数字BIT芯片通过模拟/射频微波电路控制与处理单元发送控制信号控制标准模拟BIT芯片和射频微波标准BIT芯片,并接收来自标准模拟BIT芯片和射频微波标准BIT芯片传输的信号;标准数字BIT芯片通过边界扫描主控接口控制被测数字电路进行边界扫描并接收边界扫描结果;标准数字BIT芯片通过测试与维修接口单元可以实现符合MTM标准的测试与维修信息的外传;标准数字BIT芯片通过IP核设计可以通过协议转换单元定义的总线协议形式将测试信号上传与上位机。
6.如权利要求1所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,所述标准模拟BIT芯片包括触发单元及之相连的控制接口、直流电压单元、数字化仪单元、数字多用表单元、限值检测器单元、定时器计数器单元,所述直流电压单元通过源连接至控制接口、所述控制接口还分别连接至信号调理单元及多路选择开关,所述多路选择开关依次与信号调理单元、测量单元相连。
7.如权利要求6所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,标准模拟BIT芯片接收被测模拟信号经多路选择开关传递给所需的测试单元,再通过控制接口转化为串行数据传递给标准数字BIT芯片,并最终转化为数字信号。
8.如权利要求1所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,所述射频微波标准BIT芯片,采用腔体设计,对于射频微波电路通过射频微波探测点引入测试信号进入射频微波测试芯片,包括依次连接的射频开关、指数探测单元、ADC。
9.如权利要求8所述的一种适用于电子设备的嵌入式测试单元装置,其特征是,射频微波标准BIT芯片接收被测射频微波信号经射频通道传递后通过指数探测单元实现测试信号的转化与下变频,再通过ADC转化为数字信号传递给标准数字BIT芯片。
10.如权利要求1-9任一所述的一种适用于电子设备的嵌入式测试单元装置的实现方法,其特征是,包括外部组合策略和内部组合策略;
所述外部组合策略包括:采用将不同的系列BIT芯片,按照被测电路板中不同电路种类的需求进行连接,然后通过集中式的BIT策略组合实现;
所述内部组合策略包括:对电子设备进行测试性分析;在兼容性设计的基础上,进行测试性参数录入;通过BIT内部组合策略实现BIT的优化设计;若满足测试性要求则进入下一步骤,不满足则回到进行测试性参数录入步骤;提供BIT设计报告,报告包括芯片封装相关信息、芯片组合连接示意图,BIT参数预估;通过BIT参数预估,判断是否满足设备的BIT参数要求,若不满足,跳回进行测试性参数录入步骤重新进行BIT设计,若满足则进入电路改进。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711156966.4A CN107918075A (zh) | 2017-11-20 | 2017-11-20 | 一种适用于电子设备的嵌入式测试单元装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711156966.4A CN107918075A (zh) | 2017-11-20 | 2017-11-20 | 一种适用于电子设备的嵌入式测试单元装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107918075A true CN107918075A (zh) | 2018-04-17 |
Family
ID=61896640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711156966.4A Pending CN107918075A (zh) | 2017-11-20 | 2017-11-20 | 一种适用于电子设备的嵌入式测试单元装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107918075A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109274610A (zh) * | 2018-08-13 | 2019-01-25 | 中国航空无线电电子研究所 | 具有端口bit测试功能的arinc664网络交换机 |
CN109557458A (zh) * | 2018-12-26 | 2019-04-02 | 中国电子科技集团公司第四十研究所 | 一种适用于电子设备数模电路嵌入式测试系统 |
CN117310454A (zh) * | 2023-11-30 | 2023-12-29 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104515951A (zh) * | 2014-11-27 | 2015-04-15 | 北京航天测控技术有限公司 | 一种板级嵌入式测试控制器及测试方法 |
CN104937428A (zh) * | 2013-01-22 | 2015-09-23 | 泰拉丁公司 | 嵌入式测试器 |
-
2017
- 2017-11-20 CN CN201711156966.4A patent/CN107918075A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104937428A (zh) * | 2013-01-22 | 2015-09-23 | 泰拉丁公司 | 嵌入式测试器 |
CN104515951A (zh) * | 2014-11-27 | 2015-04-15 | 北京航天测控技术有限公司 | 一种板级嵌入式测试控制器及测试方法 |
Non-Patent Citations (1)
Title |
---|
李智等: "基于专用芯片的电路模块嵌入式测试信息获取技术", 《电子世界》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109274610A (zh) * | 2018-08-13 | 2019-01-25 | 中国航空无线电电子研究所 | 具有端口bit测试功能的arinc664网络交换机 |
CN109557458A (zh) * | 2018-12-26 | 2019-04-02 | 中国电子科技集团公司第四十研究所 | 一种适用于电子设备数模电路嵌入式测试系统 |
CN117310454A (zh) * | 2023-11-30 | 2023-12-29 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
CN117310454B (zh) * | 2023-11-30 | 2024-03-15 | 珠海市芯动力科技有限公司 | 芯片测试方法及相关装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105785199B (zh) | 多功能配电终端综合测试系统及其工作方法 | |
US9615270B2 (en) | Intelligent power utilization communication product detecting system | |
CN105116317B (zh) | 集成电路测试系统与方法 | |
CN107918075A (zh) | 一种适用于电子设备的嵌入式测试单元装置及方法 | |
CN103901388B (zh) | 并行检测终端装置及检测方法 | |
CN103471473B (zh) | 一种便携式导弹综合测试车自动计量检定装置及检定方法 | |
CN106597207B (zh) | 一种综合电子设备电缆插接状态无源检测系统和检测方法 | |
CN104144236B (zh) | 一种手机天线使用状态检测电路 | |
CN202735479U (zh) | 一种可扩展型边界扫描测试系统 | |
CN104391244A (zh) | 继电保护设备闭环检验方法和系统 | |
CN110514929A (zh) | 一种射频组件通用自动化测试系统 | |
CN108508396A (zh) | 多表合一采集设备检测系统和方法 | |
CN107333288A (zh) | 一种用电信息采集系统现场设备通信故障检测方法及装置 | |
CN103616560A (zh) | 一种用于航电设备的功耗参数的自动测试装置及测试方法 | |
CN208013366U (zh) | 一种射频集成电路自动测试装置 | |
CN205881158U (zh) | 一种用电现场使用的终端测试设备 | |
CN103353717B (zh) | 网络化综合智能插座及其实现方法 | |
CN102288849B (zh) | 一种hart回路故障诊断仪及诊断方法 | |
CN103513223A (zh) | 一种电能表通信接口带载能力测试系统 | |
CN109257120A (zh) | 预测射频电路故障表征参数的优选方法 | |
CN102841305A (zh) | 一种对fpga实时调试的系统和方法 | |
CN105738857A (zh) | 电能表及采集终端一体化校验装置 | |
CN106603338A (zh) | 智能终端响应时间测试方法、装置和系统 | |
CN201780364U (zh) | 电能表数据采集装置仿真检测系统 | |
CN105606984B (zh) | 一种半导体晶圆测试的多参数并行测试系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |
|
RJ01 | Rejection of invention patent application after publication |