CN109557458A - 一种适用于电子设备数模电路嵌入式测试系统 - Google Patents

一种适用于电子设备数模电路嵌入式测试系统 Download PDF

Info

Publication number
CN109557458A
CN109557458A CN201811602391.9A CN201811602391A CN109557458A CN 109557458 A CN109557458 A CN 109557458A CN 201811602391 A CN201811602391 A CN 201811602391A CN 109557458 A CN109557458 A CN 109557458A
Authority
CN
China
Prior art keywords
digital
analog
circuit
electronic equipment
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811602391.9A
Other languages
English (en)
Inventor
靳为东
周靖宇
唐建立
陈长乐
董琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201811602391.9A priority Critical patent/CN109557458A/zh
Publication of CN109557458A publication Critical patent/CN109557458A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种适用于电子设备数模电路嵌入式测试系统，包括：模拟功能电路单元和数字功能电路单元；所述模拟功能电路单元对电子设备预留测试点进行模拟电路的模拟信号采集，数字功能电路单元通过激励测试向量完成对带边界扫描模块的数字电路的边界扫描测试，最终采用基于标准芯片封装技术对上述的适用于电子设备数模电路嵌入式测试系统进行芯片封装而成。本发明有益效果：采用标准的数模电路BIT设计和标准芯片封装技术代替传统的使用分离元器件搭建BIT功能电路进行电子设备数模电路的嵌入式测试的方式，可以较好地实现测试资源的易于隔离和可控性。

Description

一种适用于电子设备数模电路嵌入式测试系统
技术领域
本发明涉及嵌入式传感器技术领域，尤其涉及一种适用于电子设备数模电路嵌入式测试系统。
背景技术
嵌入式测试(BIT)是应用于复杂电子系统中非常重要的一种自测试手段，是测试性设计实现的重要保证。嵌入式测试(BIT)能力的好坏直接关系到系统或设备内部检测和隔离故障的能力优劣。在实际工程应用中，为了达到电子设备数模电路期望的测试性要求，在电子设备的设计之初往往需要进行多信号建模来完成测试性分析，根据期望的测试性能指标来选择并预留合适的测试点，最终通过设计BIT功能电路实现测试数据的采集，并通过阈值诊断等方式实现被测对象的状态监测。
目前在工程应用中，针对电子设备数模电路的嵌入式测试设计，多采用分散式电路结合分离式元件来搭建BIT功能电路完成对电子设备预留测试点的数据采集。但是多采用分散式电路结合分离式元件存在着模块间相互关联和耦合影响，这种方式存在如下缺点：第一、使用分离器件搭建嵌入式测试功能电路设计规范性不足、设计资源间的隔离性不强、体积不可控；第二、采用分散式功能电路设计，增加了电路的复杂程度，增大了故障隔离的难度，并且一定程度地增加了设备功能实现人员对于嵌入式测试功能电路设计与实现的难度。可见，采用分散式电路结合分离式元件来搭建BIT功能电路影响了电子设备数模电路的测试性能力，满足不了目前对高集成度和高复杂化的电子设备数模电路的精确数据采集、综合状态监测、综合诊断等多方面功能需求。
发明内容
为了解决上述问题，本发明提出了一种适用于电子设备数模电路嵌入式测试系统，在功能上实现对电子设备的数字和模拟电路的多种嵌入式测试需求，从结构和工艺上保证了设计的规范性和可靠性，通过与实现设计好的测试点相连实现数据采集和上传，最终完成状态监测和综合诊断的功能。
为了实现上述目的，本发明采用如下技术方案：
在一个或多个实施方式中公开的一种适用于电子设备数模电路嵌入式测试系统，包括：模拟功能电路单元和数字功能电路单元；所述模拟功能电路单元对电子设备预留测试点进行模拟电路的模拟信号采集，数字功能电路单元通过激励测试向量完成对带边界扫描模块的数字电路的边界扫描测试。
进一步地，所述模拟功能电路单元和数字功能电路单元均通过测试总线实现数据的上传。
进一步地，所述模拟功能电路单元包括：单片机、模拟电路控制与处理单元、多路选择开关、信号调理单元和模/数转换单元；
所述单片机通过模拟电路控制和处理单元与多路选择开关连接，所述多路选择开关依次串联信号调理单元、测量单元和数字电压表单元后与模/数转换单元连接，所述模/数转换单元与模拟电路控制和处理单元连接。
进一步地，所述单片机包括：模拟通用IO接口，所述模拟通用IO接口通过模拟电路控制和处理单元来控制多路选择开关，利用多路选择开关选择电子设备预留测试点的测试通道，进行模拟电路的模拟信号采集。
进一步地，所述单片机还包括：协议转换IO接口，采集的模拟信号通过信号调理单元进行调理，通过测量单元和数字电压表单元进行测量后，通过模/数转换单元进行模/数转换，在模拟通用IO接口采集转换后的信号，通过协议转换IO接口将转换后的信号送入协议转换单元进行协议转换，利用通用总线完成数据上传。
进一步地，所述单片机包括：JTAG通用IO接口，所述数字功能电路单元通过单片机的JTAG通用IO接口模拟JTAG时序完成对带边界扫描模块的数字电路边界扫描测试。
进一步地，通过单片机的JTAG通用IO接口模拟出符合国际标准的JTAG时序信号TCK、TMS、TDI、TDO、TRST；将单片机的JTAG通用IO接口与带边界扫描模块的数字电路进行连接；利用JTAG通用IO接口输入串行的测试激励向量进行对被测对象扫描链路的完整性测试和测试芯片的互连测试，完成响应测试向量的回读和上传。
在一个或多个实施方式中公开的一种BIT数模一体化芯片，包括：采用基于标准芯片封装技术对上述的适用于电子设备数模电路嵌入式测试系统进行芯片封装而成。
与现有技术相比，本发明的有益效果是：
采用标准的数模电路BIT设计代替传统的使用分离元器件搭建BIT功能电路进行电子设备数模电路的嵌入式测试的方式，可以较好地实现测试资源的易于隔离和可控性；
采用基于标准芯片封装技术设计出BIT数模一体化芯片，保证了嵌入式测试电路自身的标准化与可靠性，并且具有各种数模电路的嵌入式测试功能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1是适用于电子设备数模电路嵌入式测试系统结构示意图。
具体实施方式
应该指出，以下详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本发明使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
在一个或多个实施方式中公开的一种适用于电子设备数模电路嵌入式测试系统，采用标准的数模电路BIT设计代替传统的使用分离元器件搭建BIT功能电路，可以较好地实现测试资源的易于隔离和可控性，适用于电子设备数模电路嵌入式测试系统结构如图1所示，主要由智能处理器单片机、协议转换单元、模拟电路控制与处理单元、MTP接口单元等组成。
首先在电子设备数模电路设计之初进行测试性分析，根据期望的测试性能指标来选择并预留合适的测试点；然后模拟功能电路单元对电子设备预留测试点进行模拟电路的模拟信号采集，数字功能电路单元通过激励测试向量完成对带边界扫描模块的数字电路的边界扫描测试；最终利用系统内的测试总线实现数据上传，并配合上位机实现综合诊断的功能。
模拟电路功能单元主要由模拟电路控制与处理单元、多路选择开关、信号调理单元、模/数转换单元组成。控制信号流向：单片机的模拟通用IO接口通过模拟电路控制和处理单元来控制多路选择开关，然后利用多路选择开关选择电子设备预留测试点的测试通道。数据信号流向：首先通过信号调理单元对测试通道的模拟信号进行调理，通过测量单元和数字电压表单元完成模拟信号的测量；然后对电子设备预留测试点处测量的模拟信号进行模/数转换，在模拟通用IO接口采集转换后的模/数信号；最终通过单片机协议转换IO接口进行协议转换，利用通用总线完成数据上传。
数字电路功能单元主要通过单片机的JTAG通用IO接口模拟JTAG时序完成对带边界扫描模块的数字电路边界扫描测试。首先通过单片机的JTAG通用IO接口模拟出符合国际标准的JTAG时序信号TCK、TMS、TDI、TDO、TRST；然后把单片机的JTAG通用IO接口作为系统的JTAG接口与带边界扫描模块的数字电路进行连接；最终利用JTAG通用IO接口输入串行的测试激励向量进行对被测对象扫描链路的完整性测试和测试芯片的互连测试，完成响应测试向量的回读和上传。
采用基于标准芯片封装技术设计出BIT数模一体化芯片。采用标准芯片封装技术对图1中各功能电路模块进行芯片封装，封装后的BIT数模一体化芯片具备各种数模电路的嵌入式测试功能，可以保证嵌入式测试设计的标准化和可靠性，可以实现对电子设备的数字和模拟电路的多种嵌入式测试需求，实现基于芯片封装技术的BIT芯片设计、BIT数模一体化芯片测试资源的可控与优化。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (8)

1.一种适用于电子设备数模电路嵌入式测试系统，其特征在于，包括：模拟功能电路单元和数字功能电路单元；所述模拟功能电路单元对电子设备预留测试点进行模拟电路的模拟信号采集，数字功能电路单元通过激励测试向量完成对带边界扫描模块的数字电路的边界扫描测试。
2.如权利要求1所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，所述模拟功能电路单元和数字功能电路单元均通过测试总线实现数据的上传。
3.如权利要求1所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，所述模拟功能电路单元包括：单片机、模拟电路控制与处理单元、多路选择开关、信号调理单元和模/数转换单元；
所述单片机通过模拟电路控制和处理单元与多路选择开关连接，所述多路选择开关依次串联信号调理单元、测量单元和数字电压表单元后与模/数转换单元连接，所述模/数转换单元与模拟电路控制和处理单元连接。
4.如权利要求3所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，所述单片机包括：模拟通用IO接口，所述模拟通用IO接口通过模拟电路控制和处理单元来控制多路选择开关，利用多路选择开关选择电子设备预留测试点的测试通道，进行模拟电路的模拟信号采集。
5.如权利要求4所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，所述单片机还包括：协议转换IO接口，采集的模拟信号通过信号调理单元进行调理，通过测量单元和数字电压表单元进行测量后，通过模/数转换单元进行模/数转换，在模拟通用IO接口采集转换后的信号，通过协议转换IO接口将转换后的信号送入协议转换单元进行协议转换，利用通用总线完成数据上传。
6.如权利要求3所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，所述单片机包括：JTAG通用IO接口，所述数字功能电路单元通过单片机的JTAG通用IO接口模拟JTAG时序完成对带边界扫描模块的数字电路边界扫描测试。
7.如权利要求6所述的一种适用于电子设备数模电路嵌入式测试系统，其特征在于，通过单片机的JTAG通用IO接口模拟出符合国际标准的JTAG时序信号TCK、TMS、TDI、TDO、TRST；将单片机的JTAG通用IO接口与带边界扫描模块的数字电路进行连接；利用JTAG通用IO接口输入串行的测试激励向量进行对被测对象扫描链路的完整性测试和测试芯片的互连测试，完成响应测试向量的回读和上传。
8.一种BIT数模一体化芯片，其特征在于，包括：采用基于标准芯片封装技术对权利要求1-7任一项所述的适用于电子设备数模电路嵌入式测试系统进行芯片封装而成。
CN201811602391.9A 2018-12-26 2018-12-26 一种适用于电子设备数模电路嵌入式测试系统 Pending CN109557458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811602391.9A CN109557458A (zh) 2018-12-26 2018-12-26 一种适用于电子设备数模电路嵌入式测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811602391.9A CN109557458A (zh) 2018-12-26 2018-12-26 一种适用于电子设备数模电路嵌入式测试系统

Publications (1)

Publication Number Publication Date
CN109557458A true CN109557458A (zh) 2019-04-02

Family

ID=65871398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811602391.9A Pending CN109557458A (zh) 2018-12-26 2018-12-26 一种适用于电子设备数模电路嵌入式测试系统

Country Status (1)

Country Link
CN (1) CN109557458A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999562A (zh) * 2022-08-01 2022-09-02 深圳英集芯科技股份有限公司 扫描链测试数字逻辑芯片方法、系统及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06235753A (ja) * 1992-10-16 1994-08-23 Texas Instr Inc <Ti> アナログ回路のための走査に基づく試験
CN102590733A (zh) * 2012-03-20 2012-07-18 中国人民解放军国防科学技术大学 一种基于边界扫描机制的电路系统机内测试装置
CN102818986A (zh) * 2012-08-20 2012-12-12 桂林电子科技大学 混合信号电路边界扫描测试系统及测试方法
CN202735479U (zh) * 2012-09-11 2013-02-13 中国电子科技集团公司第三十八研究所 一种可扩展型边界扫描测试系统
CN103558544A (zh) * 2013-10-25 2014-02-05 中国航空综合技术研究所 一种基于边界扫描的数模混合电路机内测试装置
CN104515951A (zh) * 2014-11-27 2015-04-15 北京航天测控技术有限公司 一种板级嵌入式测试控制器及测试方法
CN107918075A (zh) * 2017-11-20 2018-04-17 中国电子科技集团公司第四十研究所 一种适用于电子设备的嵌入式测试单元装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06235753A (ja) * 1992-10-16 1994-08-23 Texas Instr Inc <Ti> アナログ回路のための走査に基づく試験
CN102590733A (zh) * 2012-03-20 2012-07-18 中国人民解放军国防科学技术大学 一种基于边界扫描机制的电路系统机内测试装置
CN102818986A (zh) * 2012-08-20 2012-12-12 桂林电子科技大学 混合信号电路边界扫描测试系统及测试方法
CN202735479U (zh) * 2012-09-11 2013-02-13 中国电子科技集团公司第三十八研究所 一种可扩展型边界扫描测试系统
CN103558544A (zh) * 2013-10-25 2014-02-05 中国航空综合技术研究所 一种基于边界扫描的数模混合电路机内测试装置
CN104515951A (zh) * 2014-11-27 2015-04-15 北京航天测控技术有限公司 一种板级嵌入式测试控制器及测试方法
CN107918075A (zh) * 2017-11-20 2018-04-17 中国电子科技集团公司第四十研究所 一种适用于电子设备的嵌入式测试单元装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999562A (zh) * 2022-08-01 2022-09-02 深圳英集芯科技股份有限公司 扫描链测试数字逻辑芯片方法、系统及电子设备

Similar Documents

Publication Publication Date Title
US11782091B2 (en) Wafer scale testing using a 2 signal JTAG interface
CN105116317B (zh) 集成电路测试系统与方法
CN103033736B (zh) 测试多集成电路器件的方法及装置
CN107390109A (zh) 高速adc芯片的自动测试平台及其软件架构设计方法
WO2024027110A1 (zh) 一种2.5d chiplet绑定后测试电路及测试方法
CN107290646A (zh) 高速adc芯片的自动测试平台及测试方法
CN202735479U (zh) 一种可扩展型边界扫描测试系统
CN104133171A (zh) 一种基于单片机的简易边界扫描测试系统及测试方法
CN101950011A (zh) 电力互感器检定接线模拟系统及其接线判断方法
CN103344906A (zh) 1553总线通信控制器收发器芯片kgd板级测试装置
CN110161331A (zh) 一种用于一二次融合成套设备的检测平台及控制方法
CN205540263U (zh) 一种新能源汽车对标分析与评价系统
CN109557458A (zh) 一种适用于电子设备数模电路嵌入式测试系统
CN107064772A (zh) 基于ip核资源复用的多核soc测试封装结构及测试方法
CN105334451A (zh) 边界扫描测试系统
CN107918075A (zh) 一种适用于电子设备的嵌入式测试单元装置及方法
CN103926846B (zh) 航空弹药模拟与故障生成的系统
CN105353242A (zh) 用于导弹自动测试的差分测试信号监测模块及监测方法
CN108051767A (zh) 一种用于集成电路测试仪的自动诊断系统
CN115453324A (zh) 一种基于ate的sip芯片内部互连测试方法
CN104331065A (zh) 一种集成于发控设备的板卡功能组合检测电路
CN110780183B (zh) 一种用于jtag边界扫描测试的接口电路
CN211318672U (zh) 一种用于多端口网络非线性模拟电路的故障诊断系统
CN105487035B (zh) Fpga边界扫描系统的验证方法及装置
CN204215261U (zh) 一种集成于发控设备的板卡功能组合检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402