CN117293123A - 高压隔离器件及其制作方法 - Google Patents

高压隔离器件及其制作方法 Download PDF

Info

Publication number
CN117293123A
CN117293123A CN202210699713.6A CN202210699713A CN117293123A CN 117293123 A CN117293123 A CN 117293123A CN 202210699713 A CN202210699713 A CN 202210699713A CN 117293123 A CN117293123 A CN 117293123A
Authority
CN
China
Prior art keywords
metal layer
layer
trench
conductive
voltage isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210699713.6A
Other languages
English (en)
Inventor
王永
吴建刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yishi Semiconductor Shanghai Co ltd
Original Assignee
Yishi Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yishi Semiconductor Shanghai Co ltd filed Critical Yishi Semiconductor Shanghai Co ltd
Priority to CN202210699713.6A priority Critical patent/CN117293123A/zh
Priority to PCT/CN2023/090679 priority patent/WO2023246289A1/zh
Publication of CN117293123A publication Critical patent/CN117293123A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的实施例涉及高压隔离器件及其制作方法。例如，一种高压隔离器件，包括：第一金属层，具有彼此绝缘的第一部分和第二部分；第二金属层，位于第一金属层之上，并且具有彼此绝缘的第三部分和第四部分，第三部分与第一部分相对应，第四部分与第二部分相对应；电介质层，位于第一金属层与第二金属层之间，并且具有连通第一部分与第三部分的沟槽，其中在沟槽内布置有用于电连接第一部分与第三部分的导电材料，并且在布置有导电材料的沟槽中还填充有绝缘材料；以及阻挡层，位于第一金属层下方，其中阻挡层被布置为位于半导体衬底中的半导体器件及其布线上。本公开的实施例能够简化高压隔离器件的制作工艺，改善器件内部的应力环境。

Description

高压隔离器件及其制作方法
技术领域
本公开的实施例主要涉及半导体领域，并且更具体地，涉及高压隔离器件及其制作方法。
背景技术
高压隔离在汽车系统以及其他工业领域中十分常见，其通过隔离防护的方式可以消除高电压与接地电压之间的电位差对半导体元器件的不利影响。近年来，采用电容式或电感式的高压隔离器件变得越来越普遍。然而，传统的高压隔离器件的结构比较复杂，制作工艺中包含多次掩膜(mask)操作，因此增加了工艺难度和成本。此外，传统的高压隔离器件存在成品率低、导电性能受限以及内部应力不稳定等问题。如何提供一种具有简化结构并且便于制作的高压隔离器件是当前亟待解决的问题。
发明内容
根据本公开的示例实施例，提供了一种新的高压隔离器件制作方案。
在本公开的第一方面中，提供了一种高压隔离器件，包括：第一金属层，具有彼此绝缘的第一部分和第二部分；第二金属层，位于所述第一金属层之上，并且具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应；电介质层，位于所述第一金属层与所述第二金属层之间，并且具有连通所述第一部分与所述第三部分的沟槽，其中在所述沟槽内布置有用于电连接所述第一部分与所述第三部分的导电材料，并且在布置有所述导电材料的所述沟槽中还填充有绝缘材料；以及阻挡层，位于所述第一金属层下方，其中所述阻挡层被布置为位于半导体衬底中的半导体器件及其布线上，并且所述第一金属层的所述第一部分与所述半导体器件电连接。
在某些实施例中，所述第一部分被纵向开槽。
在某些实施例中，所述第一部分是铜层。
在某些实施例中，所述沟槽是通过蚀刻所述电介质层而形成的，并且所述阻挡层被布置为在所述电介质层被蚀刻期间保护所述半导体衬底中的半导体器件及其布线不受破坏。
在某些实施例中，所述沟槽被布置为将所述半导体器件及其布线电连接至焊盘，所述焊盘是所述第二金属层中裸露于其上表面的钝化层的部分。
在某些实施例中，所述第一金属层的所述第二部分与所述第二金属层的所述第四部分被布置为形成高压隔离电容和高压隔离电感中的一个。
在某些实施例中，所述沟槽的与所述第三部分相连的开口的第二宽度大于或等于0.25um。优选地，该第二宽度大于或等于0.5um。优选地，该第二宽度大于或等于1um。优选地，该第二宽度大于或等于2um。优选地，该第二宽度大于或等于5um。优选地，该第二宽度大于或等于10um。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述高压隔离器件的耐压值相关联。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述沟槽的与所述第三部分相连的开口的第二宽度的比值小于3:1。
在某些实施例中，所述电介质层包括多层电介质。
在本公开的第二方面中，提供了一种电子器件，包括：如本公开的第一方面所述的高压隔离器件；以及附加高压隔离器件，其中所述附加高压隔离器件至少包括：第三金属层，与所述第二金属层的所述第四部分电连接；第四金属层，位于与所述半导体器件不同的附加半导体器件及其布线上并且与所述附加半导体器件电连接；以及附加电介质层，位于所述第三金属层与所述第四金属层之间。
在本公开的第三方面中，提供了一种制作高压隔离器件的方法，包括：在包含半导体器件及其布线的半导体衬底上蚀刻阻挡层；通过沉积和蚀刻在所述阻挡层上形成第一金属层，所述第一金属层具有彼此绝缘的第一部分和第二部分，并且所述第一金属层的所述第一部分与所述半导体器件电连接；在所述第一金属层上沉积电介质层；蚀刻所述电介质层，直至露出所述阻挡层，以形成沟槽；至少沿所述沟槽的侧壁和底部布置导电材料；在所述沟槽中的由所述导电材料形成的腔体内至少填充绝缘材料；以及通过沉积和蚀刻形成第二金属层，所述第二金属层具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应，其中所述导电材料用于电连接所述第一部分与所述第三部分。
在某些实施例中，所述第一部分是纵向开槽的铜层。
在某些实施例中，布置所述导电材料包括：在形成所述沟槽的所述电介质层的露出表面上布置所述导电材料，其中所述导电材料是堆叠层，所述堆叠层包括：第一阻挡层，与所述沟槽侧壁和底部接触；第二阻挡层，与所述绝缘材料接触；以及导电金属层，位于所述第一阻挡层与所述第二阻挡层之间。
在某些实施例中，至少填充所述绝缘材料包括：在所述导电材料的露出表面上沉积所述绝缘材料。
在某些实施例中，形成所述第二金属层包括：通过平坦化工艺移除所述导电材料和所述绝缘材料的位于所述电介质层上方的部分，以露出所述电介质层；以及在所述电介质层上通过沉积和蚀刻形成所述第二金属层，所述第二金属层与所述导电材料电连接。
在某些实施例中，蚀刻所述电介质层包括：在所述电介质层上沉积硬掩膜层；在所述硬掩膜层上沉积光刻胶层，所述光刻胶层被显影，以定义用于形成所述沟槽的蚀刻位置；移除所述光刻胶层；在所述蚀刻位置处蚀刻所述硬掩膜层；以及通过蚀刻被经蚀刻的所述硬掩膜层覆盖的所述电介质层，形成所述沟槽。
在某些实施例中，形成所述第二金属层包括：通过平坦化工艺移除所述导电材料和所述绝缘材料的位于所述硬掩膜层上方的部分；移除所述硬掩膜层；以及在所述电介质层上通过沉积和蚀刻形成所述第二金属层，所述第二金属层与所述导电材料电连接。
在某些实施例中，形成所述第一金属层包括：在所述半导体衬底上形成金属层；在所述金属层上沉积阻挡层；通过蚀刻工艺移除所述阻挡层的一部分，以剩余所述阻挡层的在用于形成所述沟槽的蚀刻位置附近的另一部分；以及通过蚀刻工艺将所述金属层形成为所述第一金属层的所述第一部分和所述第二部分，所述阻挡层的所述另一部分位于所述第一部分上。
在某些实施例中，所述沟槽的与所述第一部分相连的开口的第一宽度小于或等于所述沟槽的与所述第三部分相连的开口的第二宽度。
在某些实施例中，所述沟槽的与所述第三部分相连的开口的第二宽度大于或等于0.25um。优选地，该第二宽度大于或等于0.5um。优选地，该第二宽度大于或等于1um。优选地，该第二宽度大于或等于2um。优选地，该第二宽度大于或等于5um。优选地，该第二宽度大于或等于10um。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述高压隔离器件的耐压值相关联。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述沟槽的与所述第三部分相连的开口的第二宽度的比值小于3:1。
在某些实施例中，所述电介质层的厚度大于6um，且所述沟槽的与所述第三部分相连的开口的第二宽度大于3um。
在某些实施例中，所述电介质层包括经平坦化的多层电介质。
在本公开的第四方面中，提供了一种高压隔离器件，包括：第一金属层，具有彼此绝缘的第一部分和第二部分；第二金属层，位于所述第一金属层之上，并且具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应；以及电介质层，位于所述第一金属层与所述第二金属层之间，并且具有连通所述第一部分与所述第三部分的沟槽，其中在所述沟槽内布置有用于电连接所述第一部分与所述第三部分的导电材料，并且其中所述导电材料至少包括：第一导电部，沿所述沟槽的侧壁和底部形成；以及第二导电部，沿所述第一导电部的侧壁和底部形成，所述第二导电部与第一导电部的材料不同。
在某些实施例中，第一导电部的材料包括钨且第二导电部的材料包括铜或铝铜。
在某些实施例中，所述第二导电部中形成有气隙。
在某些实施例中，在布置有所述导电材料的所述沟槽中还填充有绝缘材料，所述绝缘材料位于所述第二导电部限定的内部区域中。
在某些实施例中，所述绝缘材料包括沿所述第二导电部的梭形腔体布置的绝缘部以及在布置所述绝缘部时形成的气隙。
在某些实施例中，所述绝缘材料包括沿所述第一导电部布置的、位于所述第一导电部与所述第二导电部之间的绝缘部以及在布置所述第二导电部时形成的气隙。
在某些实施例中，第二导电部通过利用物理气相沉积工艺或化学气相沉积工艺形成。
在某些实施例中，所述第一金属层被布置为位于半导体衬底中的半导体器件及其布线上并且所述第一金属层的所述第一部分与所述半导体器件电连接。
在某些实施例中，所述沟槽被布置为将所述半导体器件及其布线电连接至焊盘，所述焊盘是所述第二金属层中裸露于其上表面的钝化层的部分。
在某些实施例中，所述第一金属层的所述第二部分与所述第二金属层的所述第四部分被布置为形成高压隔离电容和高压隔离电感中的一个。
在某些实施例中，所述沟槽的与所述第三部分相连的开口的第二宽度大于或等于0.25um。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述高压隔离器件的耐压值相关联。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述沟槽的与所述第三部分相连的开口的第二宽度的比值小于3:1。
在本公开的第五方面中，提供了一种制作高压隔离器件的方法，包括：在包含半导体器件及其布线的半导体衬底上通过沉积和蚀刻形成第一金属层，所述第一金属层具有彼此绝缘的第一部分和第二部分；在所述第一金属层上沉积电介质层；蚀刻所述电介质层，直至露出所述第一部分，以形成沟槽；至少沿所述沟槽的侧壁和底部沉积导电材料的第一导电部；沿所述第一导电部的侧壁和底部形成所述导电材料的第二导电部，所述第二导电部与第一导电部的材料不同；以及通过沉积和蚀刻形成第二金属层，所述第二金属层具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应，其中所述导电材料用于电连接所述第一部分与所述第三部分。
在某些实施例中，第一导电部的材料包括钨且第二导电部的材料包括铜或铝铜。
在某些实施例中，所述第二导电部中形成有气隙。
在某些实施例中，在形成所述第二导电部之后，还包括：沿所述第二导电部的梭形腔体沉积绝缘材料，以使所述绝缘材料内形成气隙。
在某些实施例中，形成所述第二导电部包括：通过利用物理气相沉积工艺或化学气相沉积工艺沿所述第一导电部的侧壁和底部形成所述第二导电部，气隙在形成所述第二导电部的过程中被形成。
在某些实施例中，形成所述第二导电部包括：至少沿所述第一导电部的侧壁沉积形成绝缘材料；以及通过利用物理气相沉积工艺或化学气相沉积工艺沿所述绝缘材料的侧壁和底部形成所述第二导电部，气隙在形成所述第二导电部的过程中被形成。
在某些实施例中，形成所述第二金属层包括：通过平坦化工艺移除所述导电材料和所述绝缘材料的位于所述电介质层上方的部分，以露出所述电介质层；以及在所述电介质层上通过沉积和蚀刻形成所述第二金属层，所述第二金属层与所述导电材料电连接。
在某些实施例中，蚀刻所述电介质层包括：在所述电介质层上沉积硬掩膜层；在所述硬掩膜层上沉积光刻胶层，所述光刻胶层被显影，以定义用于形成所述沟槽的蚀刻位置；移除所述光刻胶层；在所述蚀刻位置处蚀刻所述硬掩膜层；以及通过蚀刻被经蚀刻的所述硬掩膜层覆盖的所述电介质层，形成所述沟槽。
在某些实施例中，形成所述第二金属层包括：通过平坦化工艺移除所述导电材料和所述绝缘材料的位于所述硬掩膜层上方的部分；移除所述硬掩膜层；以及在所述电介质层上通过沉积和蚀刻形成所述第二金属层，所述第二金属层与所述导电材料电连接。
在某些实施例中，形成所述第一金属层包括：在所述半导体衬底上形成金属层；在所述金属层上沉积附加阻挡层；通过蚀刻工艺移除所述附加阻挡层的一部分，以剩余所述附加阻挡层的在用于形成所述沟槽的蚀刻位置附近的另一部分；以及通过蚀刻工艺将所述金属层形成为所述第一金属层的所述第一部分和所述第二部分，所述附加阻挡层的所述另一部分位于所述第一部分上。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度与所述沟槽的与所述第三部分相连的开口的第二宽度的比值小于3:1。
在某些实施例中，所述电介质层的厚度大于6um，且所述沟槽的与所述第三部分相连的开口的第二宽度大于3um。
提供发明内容部分是为了以简化的形式来介绍一系列概念，它们在下文的具体实施方式中将被进一步描述。发明内容部分不旨在标识本公开的关键特征或必要特征，也不旨在限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素，其中：
图1A至图1B示出了传统的高压隔离器件的示意图；
图2示出了根据本公开的实施例的高压隔离器件的示意图；
图3示出了根据本公开的实施例的制作高压隔离器件的过程的流程图；
图4A至图4F示出了根据本公开的实施例的制作高压隔离器件的各个阶段的示意图；
图5A至图5E示出了根据本公开的另一实施例的制作高压隔离器件的部分阶段的示意图；
图6A至图6D示出了根据本公开的又一实施例的制作高压隔离器件的部分阶段的示意图；
图7A至图7B示出了根据本公开的再一实施例的制作高压隔离器件的部分阶段的示意图；
图8示出了根据本公开的实施例的制作高压隔离器件的另一过程的流程图；
图9A至图9E示出了根据本公开的附加实施例的制作高压隔离器件的部分阶段的示意图；以及
图10示出了包含根据本公开的实施例的高压隔离器件的电子器件的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
在本公开的实施例的描述中，术语“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
方向术语(诸如“顶部”、“底部”、“上方”、“下方”、“前方”、“后方”、“头部”、“尾部”、“之上”、“之下”等)可参考所描述的附图和/或元件的方向使用。因为实施例可以多种不同的方向定位，所以方向术语用于说明的目的而不用于限制。在一些实例中，只要保持元件之间的一般方向关系及其一般目的，就可以基于实施例的定向来用等效的方向术语交换方向术语。
在本公开中，包括序号的表述(诸如“第一”、“第二”等)可修改各种元件。然而，这些元件不限于上述表述。例如，上述表述不限制元件的顺序和/或重要性。上述表述仅用于区分一个元件与其他元件。
应理解，当一个元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当一个元件被称为与另一元件“直接连接”或“直接耦合”时，不存在中间元件。用于描述元件之间关系的其他词语应以类似方式解释(例如，“之间”与“直接之间”、“相邻”与“直接相邻”等)。
在本文描述或附图所示的实施例中，任何直接电气连接或耦合(即，没有额外中间元件的任何连接或耦合)也可通过间接连接或耦合(即，与一个或多个额外中间元件的连接或耦合)实施，反之亦然，只要基本上保持连接或耦合的一般目的即可。
如上文所描述的，随着半导体技术的不断发展，采用电容式或电感式的高压隔离器件变得越来越普遍。应理解，高压隔离器件通常利用厚度较大的电介质层使两个金属层形成隔离电容，从而获得耐压的特性。另一方面，设计人员还通过多次掩膜蚀刻工艺在电介质层中形成用于导电的通孔，从而使电介质层两侧电互连，通孔的直径为0.1至0.4um。因此，可以在低压域的电子器件电互连并且高压域的电子器件电互连的同时，实现高压域与低压域的电隔离。
然而，传统的高压隔离器件存在结构复杂、工艺繁琐的问题。
图1A示出了传统的基于八次掩膜工艺实现电连接的高压隔离器件100A的示意图。如图1A所示，高压隔离器件100A的金属层MT1包含两个部分101和102，并且金属层MT4包含两个部分105和106。如上所述，金属层MT1的部分102与金属层MT2的部分106以及其间填充的电介质层(或称为“金属间电介质”)IMD1、IMD2和IMD3用于形成隔离电容。相应地，设计人员通过在金属层MT1的部分101与金属层MT2的部分105之间布置多个通孔以及多个金属层来实现金属层MT1的部分101与金属层MT2的部分105的电连接。
具体地，在形成金属层MT1之后，可以在其上沉积电介质层IMD1，并通过两次掩膜工艺在电介质层IMD1的相应位置处形成通孔V1和通孔V2。应理解，通孔中通常填充有用于实现电连接的导电材料。之后，可以通过一次掩膜工艺在形成有通孔V1和通孔V2的电介质层IMD1上形成金属层MT2的部分103。之后，可以类似地在金属层MT2以及电介质层IMD1上沉积电介质层IMD2，并且继续通过两次掩膜工艺在电介质层IMD2的相应位置处形成图1A中多个通孔。进一步地，可以通过一次掩膜工艺在形成有多个通孔的电介质层IMD2上形成金属层MT3的部分104，并在金属层MT3以及电介质层IMD2上沉积电介质层IMD3。类似地，可以通过两次掩膜工艺在电介质层IMD3的相应位置处形成图1A中多个通孔。通过至少包括上述八次掩膜工艺来实现101和105部分的电连接，可以形成一侧具备电连接功能并且另一侧具备电隔离功能的隔离器件。如上所述，该传统的高压隔离器件结构复杂，并且由于制作工艺繁琐，制作的通孔中可能存在断路，从而影响金属层MT1的部分101与金属层MT2的部分105的电连接。
为了解决上述问题，设计人员对上述传统的隔离器件进行了改进。图1B示出了传统的基于五次掩膜工艺实现电连接的高压隔离器件100B的示意图。与图1A类似地，图1B中的高压隔离器件100B的金属层MT1包含两个部分101和102，并且金属层MT4包含两个部分105和106。图1B与图1A的区别在于，图1B中的金属层MT1与金属层MT2之间、金属层MT2与金属层MT3之间、以及金属层MT3与金属层MT4之间均是采用一次掩膜工艺形成的通孔，例如，通孔V3。然而，图1B的传统的隔离器件仍然需要至少包括五次掩膜(通孔、金属层、通孔、金属层、通孔)工艺来形成。因此，图1B的隔离器件实际上仍然存在图1A中的隔离器件的同样问题。
为了解决上述问题，本公开提供了一种新颖的高压隔离器件。该高压隔离器件的制作工艺仅需一次掩膜即可实现金属层间的电连接。为了详细描述本公开的实施例，现参照图2描述该高压隔离器件的结构。图2示出了根据本公开的实施例的高压隔离器件200的示意图。
如图2所示，高压隔离器件200可以包括第一金属层MT1。在某些实施例中，第一金属层MT1可以至少具有彼此绝缘的第一部分201和第二部分202。在图2中，第一部分201被示出为具有纵向(z向)的开槽(slot)230，以缓解第一部分201在横向(x向或y向)上的应力。作为示例，第一部分201可以是铜层。应理解，被开槽的第一部分201仅是示例性的，第一部分201也可以是未被开槽，如未被开槽的铝层等。
此外，高压隔离器件200还可以包括第二金属层MT2。在某些实施例中，第二金属层MT2可以被布置为位于第一金属层MT1之上，并且可以至少具有彼此绝缘的第三部分203和第四部分204。应理解，第三部分203可以与第一部分201相对应，并且第四部分204可以与第二部分202相对应。在某些实施例中，第三部分203可以位于第一部分201的正上方，并且第四部分204可以位于第二部分202的正上方。备选地或附加地，第三部分203也可以被设置为不位于第一部分201的正上方。
此外，高压隔离器件200还可以包括电介质层IMD，其位于第一金属层MT1与第二金属层MT2之间，并且具有连通第一部分201与第三部分203的沟槽。在某些实施例中，在沟槽内布置有用于电连接第一部分201与第三部分203的导电材料CO1，并且在布置有导电材料CO1的沟槽中还填充有绝缘材料IN1。在某些实施例中，该导电材料CO1可以如图2所示沿该沟槽的侧壁和底部布置。以此方式，第一部分201与第三部分203之间可以获得导电性良好的电连接，并且由于仅需要蚀刻一个沟槽并且金属层MT1与金属层MT2之间没有设置其他金属层，故制作高压隔离器件200的过程仅需要一次掩膜工艺。此外，与传统的较容易产生断路的通孔相比，图2中的导电材料CO1围绕沟槽的侧壁进行布置，这使得第一部分201与第三部分203之间的导电材料CO1横截面面积比传统的通孔横截面面积更大，从而使得导电材料的制作更加容易，导电材料CO1不容易出现残缺，即便导电材料CO1的某处出现残缺，也不影响整体的导电性能。另外，此结构相对于导电材料CO1填满整个沟槽的结构来说，应力更小，成本也更低。
另外，高压隔离器件200还可以包括阻挡层220。如图2所示，阻挡层220可以位于第一金属层MT1下方，并且阻挡层220被布置为位于半导体衬底210中的半导体器件及其布线上，第一金属层MT1的第一部分201与该半导体器件电连接。作为示例，该半导体器件可以是诸如MOS晶体管，故第一金属层MT1可以被布置为位于半导体衬底中的MOS晶体管及其金属布线上。以此方式，第一金属层MT1下方的诸如MOS晶体管的半导体器件可以通过第一金属层MT1的第一部分201以及导电材料CO1电连接至第二金属层MT2的第三部分203。此外，由于在半导体衬底210中的半导体器件及其布线上设置了阻挡层220，故可以防止在蚀刻沟槽期间损坏半导体器件及其布线，从而可以提高成品率。
应理解，在一个实施例中，沟槽被恰好蚀刻到第一部分201；在另一实施例中，沟槽被蚀刻进入第一部分201但为到达阻挡层220；在又一实施例中，沟槽被蚀刻进入阻挡层220。因此，开槽230与沟槽存在如上多种位置关系。作为一种示例，上述多种位置关系的存在可以是由于沟槽的蚀刻工艺存在误差造成的；作为另一种示例，上述多种位置关系的存在也可以是由于不同的蚀刻停止判断方式造成的。例如，在一个实施例中，阻挡层包括氮化物，蚀刻停止是通过检测到氮元素来停止的，在此种情况下，沟槽会被蚀刻进入阻挡层220；而在另一实施例中，蚀刻停止是通过预设蚀刻时间来完成的，此种情况下，沟槽可能被恰好蚀刻到第一部分201或者被蚀刻进入第一部分201但未到达阻挡层220又或者被蚀刻进入阻挡层220。本领域技术人员应当理解，不论是利用何种蚀刻停止判断方式，本申请公开的半导体器件由于存在阻挡层220，均可以更好地保护半导体衬底210中的半导体器件及其布线不受破坏。作为示例，该开槽230可以被布置为至少部分位于沟槽下方。作为另一示例，该开槽230内填充有介质材料。
在某些实施例中，该沟槽可以是通过蚀刻电介质层IMD而形成的。在金属层MT1的第一部分201是包含开槽230的铜层的情况下，蚀刻过程可能会穿过开槽230损坏半导体衬底210中的半导体器件及其布线。另外，在金属层MT1是铝层的情况下，蚀刻过程也可能轻易地穿透铝层损坏半导体衬底210中的半导体器件及其布线。为此，可以在金属层MT1与半导体衬底210之间布置阻挡层220，从而在电介质层IMD被蚀刻期间保护半导体衬底210中的半导体器件及其布线不受破坏。
在某些实施例中，该沟槽可以被布置为将半导体器件及其布线电连接至焊盘，该焊盘是第二金属层MT2中裸露于其上表面的钝化层的部分。
在某些实施例中，第一金属层MT1的第二部分202与第二金属层MT2的第四部分204可以被布置为形成高压隔离电容和/或高压隔离电感。应理解，由于电介质层IMD的存在，第一金属层MT1的第二部分202与第二金属层MT2的第四部分204是相互绝缘的，因此，第二部分202、电介质层IMD、以及第四部分204至少可以形成隔离电容单元。
在某些实施例中，导电材料CO1可以是堆叠层，作为示例，该堆叠层可以包括第一阻挡层，该第一阻挡层与沟槽的侧壁和底部接触。此外，该堆叠层还可以包括第二阻挡层，该第二阻挡层与绝缘材料IN1接触。此外，该堆叠层还可以包括导电金属层，位于所述第一阻挡层与所述第二阻挡层之间。例如，导电材料CO1可以是由TiN/W/TiN构成的堆叠层。优选地，为了减轻金属层的应力，还可以在堆叠层上再布置一层阻挡层，用作后续对绝缘材料IN1的平坦化工艺的阻挡层，以阻止平坦化工艺步骤对堆叠层可能造成的损坏。
在某些实施例中，导电材料CO1可以包括钨、铝、铜等。在又一实施例中，第一阻挡层和第二阻挡层的材料可以是氮化钛。在另一实施例中，堆叠层上还可以额外布置一个阻挡层，该阻挡层可以是SN、SiON或SixO(氮化硅、氮氧化硅、或硅的氧化物)中的一种，其可以被用作后续平坦化操作的保护层，且可以被用作应力缓解层。
应理解，绝缘材料IN1可以是诸如氧化硅的固体材料，也可以是诸如空气的气体材料。优选地，可以填充包含气隙(air gap)的固体绝缘材料，以减轻较厚的电介质层IMD带来的应力。
在某些实施例中，沟槽的与第一部分201相连的开口的第一宽度小于或等于沟槽的与第三部分203相连的开口的第二宽度。
在某些实施例中，沟槽的与第三部分203相连的开口的第二宽度大于或等于0.25um。优选地，该第二宽度大于或等于0.5um。优选地，该第二宽度大于或等于1um。优选地，该第二宽度大于或等于2um。优选地，该第二宽度大于或等于5um。优选地，该第二宽度大于或等于10um。应理解，沟槽的开口宽度可以被设计为使得沟槽的深度/宽度纵横比能够保证传统的干法蚀刻或其他蚀刻工艺能够适用于沟槽的掩膜或蚀刻工艺，例如，沟槽的开口宽度可以被设计为使得沟槽的深度/宽度纵横比小于3:1，这样，一方面，沟槽可以使得第一部分201和第三部分203的电连接性能优异，且同时沟槽所占用的面积较小。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度与高压隔离器件200的耐压值相关联。应理解，该厚度的值越大，高压隔离器件200的耐压值就越高。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度与沟槽的与第三部分203相连的开口的第二宽度的比值小于3:1。
本领域技术人员应当理解，在本公开的某些实施例中，对于电介质层IMD的厚度、沟槽的深度/宽度纵横比的选择，使得选择的沟槽开口宽度可以比相同工艺下的通孔宽度更大。这使得本公开的沟槽结构可以直接实现第一金属层MT1的第一部分201和第二金属层MT2的第三部分203的电连接，而不必像图1A和1B所示的结构，需要在第一部分201和第三部分203之间纵向地形成多个通孔和多层金属层(如MT3和MT4)才能实现第一部分201和第三部分203间的电连接。
在某些实施例中，电介质层IMD包括多层电介质。作为示例，可以通过沉积一层电介质并对该层电介质进行诸如化学机械抛光(Chemical Mechanical Polishing，CMP)的平坦化工艺来形成多层电介质中的一层，并通过循环上述操作形成包含多层电介质的电介质层IMD。
上文描述的技术方案仅用于示例，而非限制本发明。应理解，还可以按照其他方式和连接关系来布置整个高压隔离器件。为了更清楚地解释上述方案的原理，下文将参考图3来更详细描述本公开的上述高压隔离器件的制作过程。此外，下文还将参考图4A至图4F来详细描述制作高压隔离器件的各个阶段。
图3示出了根据本公开的实施例的制作高压隔离器件的过程300的流程图。图4A至图4F示出了根据本公开的实施例的制作高压隔离器件的各个阶段的示意图。为了便于理解，在下文描述中提及的具体实例均是示例性的，并不用于限定本公开的保护范围。
在框301，可以在包含半导体器件及其布线的半导体衬底210上形成阻挡层220。应理解，该阻挡层220用于在后续的电介质层IMD被蚀刻期间保护半导体衬底210中的半导体器件及其布线不受蚀刻过程的破坏。
在框302，如图4A所示，可以通过沉积和蚀刻在阻挡层220上形成第一金属层MT1。第一金属层MT1可以具有彼此绝缘的第一部分201和第二部分202，并且第一金属层MT1的第一部分201与位于半导体衬底210中的半导体器件及其布线电连接。
此外，在框303，可以在第一金属层MT1上沉积电介质层IMD。在某些实施例中，电介质层IMD包括多层电介质。作为示例，可以通过沉积一层电介质并对该层电介质进行诸如CMP的平坦化工艺来形成多层电介质中的一层，并通过循环上述操作形成包含多层电介质的电介质层IMD。
在框304，如图4B所示，可以蚀刻电介质层IMD，直至至少露出第一部分201，以形成沟槽TR1。在一个实施例中，沟槽被恰好蚀刻到露出第一部分201；在另一实施例中，沟槽被蚀刻进入第一部分201但未到达阻挡层220；在又一实施例中沟槽被蚀刻进入阻挡层220。
在框305，如图4C所示，可以至少沿沟槽TR1的侧壁和底部布置导电材料CO1。在某些实施例中，导电材料CO1可以是堆叠层，作为示例，该堆叠层可以包括第一阻挡层，该第一阻挡层与沟槽的侧壁和底部接触。此外，该堆叠层还可以包括第二阻挡层，该第二阻挡层与绝缘材料IN1接触。此外，该堆叠层还可以包括导电金属层，位于所述第一阻挡层与所述第二阻挡层之间。在某些实施例中，导电材料CO1可以包括钨、铝、铜等。
在框306，如图4D所示，可以在沟槽TR1中的由导电材料CO1形成的腔体内至少填充绝缘材料IN1。
在框307，如图4F所示，可以通过沉积和蚀刻形成第二金属层MT2，该第二金属层MT2具有彼此绝缘的第三部分203和第四部分204。应理解，第三部分203可以与第一部分201相对应，并且第四部分204可以与第二部分202相对应。在某些实施例中，第三部分203可以位于第一部分201的正下方，并且第四部分204可以位于第二部分202的正下方。备选地或附加地，第三部分203也可以被设置为不位于第一部分201的正下方。此外，导电材料CO1用于电连接第一部分201和第三部分203。
在某些实施例中，为了形成第一金属层MT1，可以形成第一金属层MT1的第一部分201，并且对第一部分201进行纵向开槽，以形成开槽230。应理解，如图4B所示，沟槽TR1可以被蚀刻为与开槽230连通。如图4C所示，导电材料CO1可以形成在沟槽TR1的侧壁、底面以及开槽230的侧壁、底面。此外，如图4D、图4E所示，绝缘材料IN1可以进一步沉积在导电材料CO1限定的空间中，例如，进一步形成在开槽230内。应理解，导电材料CO1以及绝缘材料IN1也可以如图2所示形成在金属层MT1之上并与其接触，使得开槽230继续起到改善金属层横向应力的作用。在另一实施例中，沟槽被蚀刻进入阻挡层220，这样，导电材料CO1可以形成在沟槽TR1的侧壁和底面、开槽230的侧壁和底面以及阻挡层220中被蚀刻区域的侧壁和底面，而绝缘材料IN1可以进一步沉积在导电材料CO1限定的空间中，例如，进一步形成在开槽230以及阻挡层220的被蚀刻区域中的由导电材料CO1限定的空间中。
通过如上实施例可知，即便沟槽的蚀刻工艺可能穿透开槽的第一部分201，阻挡层220仍然可以保护位于半导体衬底210中的半导体器件及其布线。
在某些实施例中，为了形成第二金属层MT2，如图4E所示，可以通过平坦化工艺移除导电材料CO1和绝缘材料IN1的位于电介质层IMD上方的部分，以露出电介质层IMD，并且在电介质层IMD上通过沉积和蚀刻形成第二金属层MT2，第二金属层MT2与导电材料CO1电连接。优选地，在执行上述平坦化工艺之前，可以增加一张掩膜(该掩膜可以具有线宽大、等级低的特点，以便降低制造成本)来覆盖沟槽区域。由此，其他区域先被刻蚀至上述用于平坦化工艺的阻挡层，然后通过诸如CMP进行磨平，从而提高整个电介质层IMD的平坦度，提高隔离电容的制作精度。
在某些实施例中，为了布置导电材料CO1，可以首先沿沟槽TR1的侧壁和底部沉积第一阻挡层，并且在第一阻挡层的露出表面上沉积导电金属层，进而在导电金属层的露出表面上沉积第二阻挡层。应理解，第一阻挡层和第二阻挡层用于阻止位置其间的导电金属层扩散。
在某些实施例中，为了布置导电材料CO1，可以在形成沟槽TR1的电介质层IMD的露出表面上布置导电材料CO1。
在某些实施例中，为了填充绝缘材料IN1，可以在导电材料CO1的露出表面上沉积绝缘材料IN1。应理解，绝缘材料IN1可以是诸如氧化硅的固体材料，也可以是诸如空气的气体材料。优选地，可以填充包含气隙(air gap)的固体绝缘材料，以减轻较厚的电介质层IMD带来的应力。
在某些实施例中，沟槽TR1的与第一部分201相连的开口的第一宽度小于或等于沟槽TR1的与第三部分203相连的开口的第二宽度。
在某些实施例中，沟槽TR1的与第三部分203相连的开口的第二宽度大于或等于0.25um。优选地，该第二宽度大于或等于0.5um。优选地，该第二宽度大于或等于1um。优选地，该第二宽度大于或等于2um。优选地，该第二宽度大于或等于5um。优选地，该第二宽度大于或等于10um。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度与正在制作的高压隔离器件的耐压值相关联。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度在0.5um到20um的范围内。优选地，该厚度在1um到20um的范围内。优选地，该厚度在3um到20um的范围内。优选地，该厚度在6um到20um的范围内。优选地，该厚度在10um到20um的范围内。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分204之间的部分的厚度与沟槽的与第三部分203相连的开口的第二宽度的比值可以小于3:1。
在某些实施例中，电介质层IMD的厚度可以大于6um，且沟槽的与第三部分203相连的开口的第二宽度可以大于3um。
上文描述了本公开的主要实施例，然而，上述实施例并不用于限制本公开的保护范围。本公开的实施例还可以存在多种变形。
图5A至图5E示出了根据本公开的另一实施例的制作高压隔离器件的部分阶段的示意图。
如图5A所示，在沉积电介质层IMD之后，可以在电介质层IMD上依次沉积硬掩膜层HM和光刻胶层PR。之后，如图5B所示，光刻胶层PR可以被显影，并且可以利用经显影的光刻胶层蚀刻硬掩膜层HM，从而可以露出用于形成沟槽的蚀刻位置EP。
在图5C中，可以移除光刻胶层，并且在蚀刻位置EP处蚀刻硬掩膜层HM，进而通过蚀刻被经蚀刻的硬掩膜层HM覆盖的电介质层IMD，形成沟槽。
之后，如图5D所示，并且与图4C类似地，沉积导电材料CO1，并且进一步在图5E中沉积绝缘材料IN1，进而通过平坦化工艺移除部分导电材料CO1和绝缘材料IN1以及硬掩膜层HM，以露出电介质层IMD。由此可以利用最初布置的硬掩膜层HM保护电介质层IMD，从而降低工艺难度。最终，可以在电介质层IMD上通过沉积和蚀刻形成第二金属层MT1，并且第二金属层MT1与导电材料CO1电连接。
另外，本公开还提供了其他改进的高压隔离器件的实施例。图6A至图6D示出了根据本公开的又一实施例的制作高压隔离器件的部分阶段的示意图，并且其中的图6C和图6D分别示出了改进的高压隔离器件的两个实施例。
如图6C所示，高压隔离器件可以包括第一金属层MT1和第二金属层MT2。在某些实施例中，第一金属层MT1可以至少具有彼此绝缘的第一部分201和第二部分202，第二金属层MT2位于第一金属层MT1之上，并且具有彼此绝缘的第三部分203和第四部分204。应理解，第三部分203与第一部分201相对应，第四部分204与第二部分202相对应。此外，高压隔离器件还可以包括电介质层IMD，其位于第一金属层MT1与第二金属层MT2之间，并且具有连通第一部分201与第三部分203的沟槽。在某些实施例中，在沟槽内至少布置有用于电连接第一部分201与第三部分203的导电材料CO1和导电材料CO2。导电材料CO1沿沟槽的侧壁和底部沉积，其可以是钨或其他金属。导电材料CO2可以沿导电材料CO1的侧壁和底部形成，其可以是与导电材料CO1不同的导电材料，例如铜或铝铜。由于沟槽中存在两种不同的导电材料，故可以改善沟槽内的应力环境，且还能够减小第三部分203与第一部分201之间的导电电阻。
应理解，在某些实施例中，导电材料CO2是通过物理气相沉积工艺或化学气相沉积工艺形成的，例如，可以在导电材料CO1上通过溅射(sputter)工艺形成导电材料CO2。以此方式，可以在沟槽内高效地形成包含不同导电材料的导电路径，且减小了导电材料内的应力。
在某些实施例中，如图6C所示，在布置有导电材料CO1、CO2的沟槽中还填充有绝缘材料IN1，该绝缘材料IN1位于导电材料CO2限定的内部区域中。应理解，由于通过溅射工艺形成了导电材料CO2，其内部通常具有上端和下端较窄、中部较宽的梭形腔体，故可以直接在腔体内沉积诸如二氧化硅的绝缘材料IN1。
在某些实施例中，如图6C所示，位于导电材料CO2内部的绝缘材料可以包括诸如二氧化硅的绝缘材料IN1以及诸如空气的气隙IN2。绝缘材料IN1沿导电材料CO2的梭形腔体布置，气隙IN2可以在沉积绝缘材料IN1时形成。应理解，在通过物理气相沉积工艺或化学气相沉积工艺形成导电材料CO2时，导电材料CO2通常被形成为具有梭形形状的腔体，该梭形形状是指两端较窄、中间较宽的结构。在该结构中进行绝缘材料IN1的沉积，通常会形成气隙IN2。由于沟槽内存在多种材料和气隙，故应力环境得到了改善。
应理解，图6D中所示的高压隔离器件是图6C所示的高压隔离器件的变形。如图6D所示，导电材料CO2中可以直接形成有气隙C。此结构相对于导电材料CO1填满整个沟槽的结构来说，应力更小，成本也更低。
还应理解，除了上述图6C、图6D所示的高压隔离器件外，还可以如图7A、图7B的方式形成高压隔离器件。与图6C、图6D的不同之处在于，图7A或图7B所示的绝缘材料包括沿导电材料CO1布置的、位于导电材料CO1与导电材料CO2之间的绝缘材料IN1以及在布置导电材料CO2时形成的气隙IN2。换言之，导电材料CO1与导电材料CO2之间可以布置有诸如二氧化硅的绝缘材料IN1，从而可以通过交叠地布置导电材料和绝缘材料来在保证导电性的同时，改善沟槽内的结构的应力环境。
在某些实施例中，第一金属层MT1可以被布置为位于半导体衬底中的半导体器件及其布线上并且第一金属层MT1的第一部分201与该半导体器件电连接。
在某些实施例中，沟槽可以被布置为将半导体器件及其布线电连接至焊盘，该焊盘可以是第二金属层中裸露于其上表面的钝化层的部分。
在某些实施例中，第一金属层MT1的第二部分202与第二金属层的第四部分被布置为形成高压隔离电容和高压隔离电感中的一个。
在某些实施例中，沟槽的与第三部分相连的开口的第二宽度大于或等于0.25um。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分之间的部分的厚度与高压隔离器件的耐压值相关联。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分之间的部分的厚度在0.5um到20um的范围内。
在某些实施例中，电介质层IMD的位于第二部分202与第四部分之间的部分的厚度与沟槽的与第三部分相连的开口的第二宽度的比值小于3:1。
以此方式，可以在保证第一部分201与第三部分203的电连接性的同时，改善高压隔离器件内部的应力。
下面，本公开将结合图6A至图6D更新详细地描述图8中所示的制作上述改进的高压隔离器件的过程。为了便于理解，在下文描述中提及的具体实例均是示例性的，并不用于限定本公开的保护范围。
在框801，可以在包含半导体器件及其布线的半导体衬底上通过沉积和蚀刻形成第一金属层MT1，第一金属层MT1具有彼此绝缘的第一部分201和第二部分202。
在框802，可以在第一金属层MT1上沉积电介质层IMD。
在框803，可以蚀刻电介质层IMD，直至露出第一部分201，以形成沟槽。
在框804，可以至少沿沟槽的侧壁和底部沉积导电材料CO1。
在框805，可以沿导电材料CO1的侧壁和底部形成导电材料CO2，导电材料CO1与导电材料CO2不同。在某些实施例中，如图6A所示，可以利用物理气相沉积工艺或化学气相沉积工艺沿导电材料CO1的侧壁和底部形成导电材料CO2。在另一些实施例中，如图7A所示，可以先沿导电材料CO1的侧壁和底部沉积诸如二氧化硅的绝缘材料IN1，再利用物理气相沉积工艺或化学气相沉积工艺沿绝缘材料IN1的侧壁和底部形成导电材料CO2。
应注意，还可以如图6B所示在导电材料CO2内沉积诸如二氧化硅的绝缘材料IN1，并且在沉积绝缘材料IN1时，由于导电材料CO2内部具有梭形腔体，故还可以形成气隙IN2。还应注意，备选地或附加地，可以如图6D所示在在形成导电材料CO2时直接形成气隙C。从而在保证导电性的同时，改善了应力环境。
在框806，可以通过沉积和蚀刻形成第二金属层MT2，第二金属层MT2具有彼此绝缘的第三部分203和第四部分204。第三部分203与第一部分201相对应，第四部分204与第二部分202相对应，并且导电材料CO1、CO2用于电连接第一部分201与第三部分203。
在某些实施例中，导电材料CO1的材料可以包括钨且导电材料CO2的材料可以包括铜或铝铜。
在某些实施例中，如图6D所示，导电材料CO2中可以形成有气隙C。
在某些实施例中，如图6C所示，在形成导电材料CO2之后，还可以包括：沿导电材料CO2的梭形腔体沉积绝缘材料IN1，以使绝缘材料IN1内形成气隙IN2。
在某些实施例中，形成导电材料CO2可以包括：通过利用物理气相沉积工艺或化学气相沉积工艺沿导电材料CO1的侧壁和底部形成导电材料CO2，气隙C在形成导电材料CO2的过程中被形成。
在某些实施例中，如图7A所示，形成导电材料CO2可以包括：至少沿导电材料CO1的侧壁沉积形成绝缘材料IN1；以及通过利用物理气相沉积工艺或化学气相沉积工艺沿绝缘材料IN1的侧壁和底部形成导电材料CO2，气隙IN2在形成导电材料CO2的过程中被形成。
在某些实施例中，形成第二金属层MT2可以包括：通过平坦化工艺移除导电材料和绝缘材料的位于电介质层IMD上方的部分，以露出电介质层IMD；以及在电介质层IMD上通过沉积和蚀刻形成第二金属层MT2，第二金属层MT2与导电材料CO1、CO2电连接。
在某些实施例中，蚀刻电介质层IMD可以包括：在电介质层IMD上沉积硬掩膜层；在硬掩膜层上沉积光刻胶层，光刻胶层被显影，以定义用于形成沟槽的蚀刻位置；移除光刻胶层；在蚀刻位置处蚀刻硬掩膜层；以及通过蚀刻被经蚀刻的硬掩膜层覆盖的电介质层IMD，形成沟槽。
在某些实施例中，形成第二金属层MT2可以包括：通过平坦化工艺移除导电材料和绝缘材料的位于硬掩膜层上方的部分；移除硬掩膜层；以及在电介质层IMD上通过沉积和蚀刻形成第二金属层MT2，第二金属层MT2与导电材料CO1、CO2电连接。
此外，图9A至图9D示出了根据本公开的再一实施例的制作高压隔离器件的部分阶段的示意图。作为示例，在形成第一金属层MT1时，可以通过在其上添加一个阻挡层，从而防止在后续的沟槽蚀刻的过程中损坏下部的金属层，尤其是第一金属层MT1的第一部分201。
如图9A所示，形成第一金属层MT1(例如，在半导体衬底上形成)，并且在其上形成阻挡层902。之后，如图9B所示，通过蚀刻工艺移除阻挡层902的一部分，以剩余阻挡层902的在用于形成沟槽的蚀刻位置附近的另一部分，并且通过蚀刻工艺将第一金属层MT1形成为第一部分201和第二部分202。应理解，剩余的部分阻挡层902位于第一部分201上。之后，形成电介质层IMD。
接下来，执行沟槽蚀刻工艺。如图9C所示，阻挡层902可以放置第一部分201不被蚀刻工艺损坏。剩余的阻挡层902可以通过对应的蚀刻工艺移除。之后，如图9D所示，可以将剩余的阻挡层902去除，以露出第一部分201。
应理解，如图9E所示，与前文类似地，第一部分201可以被示出为具有纵向(z向)的开槽(slot)230，以缓解第一部分201在横向(x向或y向)上的应力。作为示例，第一部分201可以是铜层。应理解，被开槽的第一部分201仅是示例性的，第一部分201也可以是未被开槽，例如图9A至图9D所示出的未被开槽的铝层等。
为了更直观地示出本公开的应用环境，本公开将结合图10详细描述两个高压隔离器件的组合使用。图10示出了包含根据本公开的实施例的高压隔离器件的电子器件1000的示意图。
在图10中，电子器件1000可以包括位于图10左侧的高压隔离器件。如图10所示，该高压隔离器件可以包括第一金属层MT1，并且第一金属层MT1可以至少具有彼此绝缘的第一部分1001和第二部分1002。此外，高压隔离器件还可以包括第二金属层MT2，并且第二金属层MT2可以被布置为位于第一金属层MT1之上，且可以至少具有彼此绝缘的第三部分1003和第四部分1004。
附加地，高压隔离器件还可以包括电介质层IMD，其位于第一金属层MT1与第二金属层MT2之间，并且具有连通第一部分1001与第三部分1003的沟槽。在某些实施例中，沿该沟槽的侧壁和底部布置有用于电连接第一部分1001与第三部分1003的导电材料CO1，并且在布置有导电材料CO1的沟槽中还填充有绝缘材料IN1。在某些实施例中，第一金属层MT1可以被布置为位于半导体衬底中的半导体器件1010及其布线上方并且第一金属层MT1的第一部分1001与该半导体器件1010电连接。
此外，电子器件1000还可以包括位于图10右侧的附加高压隔离器件。该附加高压隔离器件可以至少包括：第三金属层，该第三金属层与第二金属层MT2的第四部分1004电连接；第四金属层，该第四金属层位于与半导体器件1010不同的附加半导体器件1020及其布线上并且与附加半导体器件1020电连接；以及附加电介质层IMD，位于第三金属层与第四金属层之间。应理解，在此布置中，包含第一部分1001、第二部分1002、以及第三部分1003的电压域与包含第四部分1004以及与第四部分1004电连接的第三金属层的电压域不同，且包含第四金属层的部分1007和1008、第三金属层的部分1006的电压域与包含第四部分1004以及与第四部分1004电连接的第三金属层的电压域不同，从而实现了1001/1002/1003所在电压域与1006/1007/1008所在电压域的电隔离。
在某些实施例中，如图10所示，第三金属层可以与第二金属层MT2相同，并且第四金属层可以与第一金属层MT1相同。第三金属层的部分1005与第四金属层的部分1007可以形成隔离电容，并且与左侧的高压隔离器件类似地，第三金属层的部分1006与第四金属层的部分1008通过导电材料CO2电连接，并且导电材料CO2中类似地填充有绝缘材料IN2。应理解，在此布置中，包含第一部分1001以及第三部分1003的电压域与包含部分1008以及部分1006的电压域不同，从而实现了两个电压域的电隔离。
综上所述，本公开通过一次掩膜工艺在绝缘电介质层中创建一个沟槽，从而实现了电介质层上下两侧的电连接。与传统的高压隔离器件相比，本公开的高压隔离器件结构简单，制作工艺也不复杂，显著节省了制造成本，提升了器件的使用寿命和可靠性。
在不损害基本原理的情况下，可以相对于已经仅以示例的方式描述的内容变化细节和实施例，甚至显著地变化细节和实施例，而不脱离保护范围。
权利要求是本文中提供的关于实施例的技术教导的组成部分。
保护范围由所附权利要求确定。

Claims (14)

1.一种高压隔离器件，包括：
第一金属层，具有彼此绝缘的第一部分和第二部分；
第二金属层，位于所述第一金属层之上，并且具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应；
电介质层，位于所述第一金属层与所述第二金属层之间，并且具有连通所述第一部分与所述第三部分的沟槽，其中在所述沟槽内布置有用于电连接所述第一部分与所述第三部分的导电材料，并且在布置有所述导电材料的所述沟槽中还填充有绝缘材料；以及
阻挡层，位于所述第一金属层下方，其中所述阻挡层被布置为位于半导体衬底中的半导体器件及其布线上，并且所述第一金属层的所述第一部分与所述半导体器件电连接。
2.根据权利要求1所述的高压隔离器件，其中所述第一部分被纵向开槽。
3.根据权利要求1所述的高压隔离器件，其中所述沟槽是通过蚀刻所述电介质层而形成的，并且所述阻挡层被布置为在所述电介质层被蚀刻期间保护所述半导体衬底中的半导体器件及其布线不受破坏。
4.一种电子器件，包括：
如权利要求1至3中任一项所述的高压隔离器件；以及
附加高压隔离器件，
其中所述附加高压隔离器件至少包括：
第三金属层，与所述第二金属层的所述第四部分电连接；
第四金属层，位于与所述半导体器件不同的附加半导体器件及其布线上并且与所述附加半导体器件电连接；以及
附加电介质层，位于所述第三金属层与所述第四金属层之间。
5.一种制作高压隔离器件的方法，包括：
在包含半导体器件及其布线的半导体衬底上蚀刻阻挡层；
通过沉积和蚀刻在所述阻挡层上形成第一金属层，所述第一金属层具有彼此绝缘的第一部分和第二部分，并且所述第一金属层的所述第一部分与所述半导体器件电连接；
在所述第一金属层上沉积电介质层；
蚀刻所述电介质层，直至露出所述阻挡层，以形成沟槽；
至少沿所述沟槽的侧壁和底部布置导电材料；
在所述沟槽中的由所述导电材料形成的腔体内至少填充绝缘材料；以及
通过沉积和蚀刻形成第二金属层，所述第二金属层具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应，
其中所述导电材料用于电连接所述第一部分与所述第三部分。
6.根据权利要求5所述的方法，其中所述第一部分是纵向开槽的铜层。
7.根据权利要求5所述的方法，其中形成所述第一金属层包括：
在所述半导体衬底上形成金属层；
在所述金属层上沉积阻挡层；
通过蚀刻工艺移除所述阻挡层的一部分，以剩余所述阻挡层的在用于形成所述沟槽的蚀刻位置附近的另一部分；以及
通过蚀刻工艺将所述金属层形成为所述第一金属层的所述第一部分和所述第二部分，所述阻挡层的所述另一部分位于所述第一部分上。
8.根据权利要求5所述的方法，其中所述电介质层的位于所述第二部分与所述第四部分之间的部分的厚度在0.5um到20um的范围内。
9.一种高压隔离器件，包括：
第一金属层，具有彼此绝缘的第一部分和第二部分；
第二金属层，位于所述第一金属层之上，并且具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应；以及
电介质层，位于所述第一金属层与所述第二金属层之间，并且具有连通所述第一部分与所述第三部分的沟槽，其中在所述沟槽内布置有用于电连接所述第一部分与所述第三部分的导电材料，并且
其中所述导电材料至少包括：
第一导电部，沿所述沟槽的侧壁和底部形成；以及
第二导电部，沿所述第一导电部的侧壁和底部形成，所述第二导电部与第一导电部的材料不同。
10.根据权利要求9所述的高压隔离器件，其中第一导电部的材料包括钨且第二导电部的材料包括铜或铝铜。
11.根据权利要求9所述的高压隔离器件，其中第二导电部通过利用物理气相沉积工艺或化学气相沉积工艺形成。
12.一种制作高压隔离器件的方法，包括：
在包含半导体器件及其布线的半导体衬底上通过沉积和蚀刻形成第一金属层，所述第一金属层具有彼此绝缘的第一部分和第二部分；
在所述第一金属层上沉积电介质层；
蚀刻所述电介质层，直至露出所述第一部分，以形成沟槽；
至少沿所述沟槽的侧壁和底部沉积导电材料的第一导电部；
沿所述第一导电部的侧壁和底部形成所述导电材料的第二导电部，所述第二导电部与第一导电部的材料不同；以及
通过沉积和蚀刻形成第二金属层，所述第二金属层具有彼此绝缘的第三部分和第四部分，所述第三部分与所述第一部分相对应，所述第四部分与所述第二部分相对应，
其中所述导电材料用于电连接所述第一部分与所述第三部分。
13.根据权利要求12所述的高压隔离器件，其中第一导电部的材料包括钨且第二导电部的材料包括铜或铝铜。
14.根据权利要求12所述的方法，其中形成所述第二导电部包括：
通过利用物理气相沉积工艺或化学气相沉积工艺沿所述第一导电部的侧壁和底部形成所述第二导电部，气隙在形成所述第二导电部的过程中被形成。
CN202210699713.6A 2022-06-20 2022-06-20 高压隔离器件及其制作方法 Pending CN117293123A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210699713.6A CN117293123A (zh) 2022-06-20 2022-06-20 高压隔离器件及其制作方法
PCT/CN2023/090679 WO2023246289A1 (zh) 2022-06-20 2023-04-25 高压隔离器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210699713.6A CN117293123A (zh) 2022-06-20 2022-06-20 高压隔离器件及其制作方法

Publications (1)

Publication Number Publication Date
CN117293123A true CN117293123A (zh) 2023-12-26

Family

ID=89237747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210699713.6A Pending CN117293123A (zh) 2022-06-20 2022-06-20 高压隔离器件及其制作方法

Country Status (2)

Country Link
CN (1) CN117293123A (zh)
WO (1) WO2023246289A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164812A (ja) * 1998-11-27 2000-06-16 Sharp Corp 半導体装置及びその製造方法
KR20100033711A (ko) * 2008-09-22 2010-03-31 주식회사 동부하이텍 배선 구조, 이를 갖는 반도체 소자 및 반도체 소자의 제조 방법
CN102437142A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种降低通孔电阻的金属互联结构及其形成方法
US10741417B2 (en) * 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming interconnect structure
CN113889456A (zh) * 2021-08-24 2022-01-04 华为数字能源技术有限公司 一种集成型高压隔离电容及数字电容隔离器

Also Published As

Publication number Publication date
WO2023246289A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102472135B1 (ko) 집적회로 소자 및 그 제조 방법
US7615440B2 (en) Capacitor and method of manufacturing a capacitor
US7582901B2 (en) Semiconductor device comprising metal insulator metal (MIM) capacitor
US6657247B2 (en) Semiconductor device with MIM capacitance element
US7585722B2 (en) Integrated circuit comb capacitor
US8871638B2 (en) Semiconductor device and method for fabricating the same
KR100499175B1 (ko) 반도체 장치 및 이의 제조 방법
CN102569248B (zh) 具有掩埋栅的半导体器件及其制造方法
KR20030086613A (ko) 손실재를 구현한 반도체 구조와, 그 제조 및 구현방법
US20060030091A1 (en) Word line structure with single-sided partially recessed gate structure
KR20020033486A (ko) 보이드 영역내에 형성된 국부 식각 저지층이 구비된 비트라인 스터드상의 비트 라인 랜딩 패드와 비경계 콘택을갖는 반도체 소자 및 그의 제조방법
US20060226472A1 (en) Cell region layout of semiconductor device and method of forming contact pad using the same
US7112866B2 (en) Method to form a cross network of air gaps within IMD layer
KR100491932B1 (ko) 스태틱형 반도체 기억 장치
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
US20040021225A1 (en) Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same
CN117293123A (zh) 高压隔离器件及其制作方法
CN117153813A (zh) 高压隔离器件及其制作方法
US6432771B1 (en) DRAM and MOS transistor manufacturing
CN114725059A (zh) 具有超通孔的半导体结构以及其制作方法
US6855617B1 (en) Method of filling intervals and fabricating shallow trench isolation structures
US6184122B1 (en) Method for preventing crosstalk between conductive layers
KR100367491B1 (ko) 반도체장치의제조방법
KR100973266B1 (ko) 반도체 소자의 제조방법
US6800515B2 (en) DRAM and MOS transistor manufacturing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication