CN117276203A - 半导体封装结构和用于制作半导体封装结构的方法 - Google Patents

半导体封装结构和用于制作半导体封装结构的方法 Download PDF

Info

Publication number
CN117276203A
CN117276203A CN202311348978.2A CN202311348978A CN117276203A CN 117276203 A CN117276203 A CN 117276203A CN 202311348978 A CN202311348978 A CN 202311348978A CN 117276203 A CN117276203 A CN 117276203A
Authority
CN
China
Prior art keywords
package
baffle
connectors
baffle structures
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311348978.2A
Other languages
English (en)
Inventor
丁国强
俞笃豪
叶庭聿
许家豪
陈伟铭
李宛谕
苏于杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117276203A publication Critical patent/CN117276203A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明实施例涉及一种半导体封装结构和用于制作半导体封装结构的方法。所述半导体封装结构包含第一封装、所述第一封装上方的第二封装、所述第一封装与所述第二封装之间的多个连接器和所述第一封装与所述第二封装之间的多个挡板结构。所述第二封装包含接合区域和包围所述接合区域的外围区域。所述连接器安置于所述接合区域中以提供所述第一封装与所述第二封装之间的电连接。所述挡板结构安置于所述外围区域中且彼此间隔。

Description

半导体封装结构和用于制作半导体封装结构的方法
分案申请信息
本申请是申请日为2019年3月22日、申请号为201910220498.5、发明名称为“半导体封装结构和用于制作半导体封装结构的方法”的发明专利申请的分案申请。
技术领域
本发明实施例是有关半导体封装结构和用于制作半导体封装结构的方法。
背景技术
半导体集成电路(IC)产业已经历快速成长。IC材料和设计的技术进步已产生一代又一代IC，其中各代IC包含比前一代IC更小且更复杂的电路。更小且更复杂的电路具二维(2D)性，因为由集成IC组件占用的面积位于半导体晶片的表面上。然而，2DIC形成面临物理限制。这些限制中的一个为容纳集成组件所需的最小面积。另外，当更多装置包含于芯片或裸片中时，需要更复杂设计。
已开发三维集成电路(3DIC)来实现电路密度进一步提高。在典型3DIC形成过程中，将两个芯片接合在一起且使电连接形成于芯片之间。可通过(例如)将芯片附接于另一芯片顶上(称为堆叠的过程)来实现接合两个芯片。接着，将堆叠芯片接合到载体衬底且可形成电耦合堆叠芯片和载体衬底的接线。然而，此方法需要比芯片大的载体衬底用于线接合。因此，新近的尝试聚焦于覆晶互连和使用导电球或凸块来形成芯片与下伏衬底之间的连接，由此允许相对较小封装中的高布线密度。
通常，芯片堆叠使用涉及焊料、助焊剂和底胶的焊料接头。用于这些元件的过程招致与节距、接头高度和助焊剂残留物的限制相关的问题。
发明内容
本发明的实施例揭露一种半导体封装结构，其包括：第一封装；第二封装，其位于所述第一封装上方且包括接合区域和包围所述接合区域的外围区域；多个连接器，这些介于所述第一封装与所述接合区域中的所述第二封装之间，其中所述多个连接器提供所述第一封装与所述第二封装之间的电连接；和多个挡板结构，这些介于所述第一封装与所述第二封装之间，其中所述多个挡板结构与所述第一封装和所述第二封装两者接触，其中所述多个挡板结构安置于所述第二封装的所述外围区域中且彼此间隔。
本发明的实施例揭露一种半导体封装结构，其包括：第一封装；第二封装，其位于所述第一封装上方且包括接合区域和包围所述接合区域的外围区域；多个连接器，这些介于所述第一封装与所述接合区域中的所述第二封装之间，其中所述多个连接器提供所述第一封装与所述第二封装之间的电连接；和多个挡板结构，这些介于所述第一封装与所述第二封装之间，其中所述多个挡板结构与所述第一封装和所述第二封装接触，其中所述多个挡板结构安置于所述接合区域中和至少两个相邻连接器之间，且所述多个挡板结构彼此间隔。
本发明的实施例揭露一种用于制作半导体封装结构的方法，其包括：提供包括第一表面和与所述第一表面对置的第二表面的第一衬底；提供包括第三表面和与所述第三表面对置的第四表面的第二衬底；在所述第一封装与所述第二封装之间提供多个挡板结构；和由安置于所述第一封装与所述第二封装之间的多个连接器将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面，其中在所述接合之后，所述多个挡板结构的高度小于所述多个连接器的高度。
附图说明
从结合附图来阅读的[具体实施方式]最佳理解本揭露的方面。应注意，根据行业标准做法，各种装置未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种装置的尺寸。
图1是表示根据本揭露的方面的用于制作半导体封装结构的方法的流程图。
图2是表示根据本揭露的方面的用于制作半导体封装结构的方法的流程图。
图3是表示根据本揭露的方面的用于制作半导体封装结构的方法的流程图。
图4A到图4C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构的示意图。
图5A到图5C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构的示意图。
图6A到图6C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构的示意图。
图7是绘示根据本揭露的一或多个实施例的方面的半导体封装结构的示意图。
图8是绘示根据本揭露的一或多个实施例的方面的半导体封装结构的示意图。
图9是绘示根据本揭露的一或多个实施例的方面的另一半导体封装结构的示意图。
图10A到图10D是根据本揭露的一或多个实施例的方面的半导体封装结构的俯视图。
具体实施方式
以下揭露提供用于实施所提供标的的不同特征的诸多不同实施例或实例。下文将描述元件和布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一装置形成于第二装置上方或第二装置上可包含其中形成直接接触的所述第一装置和所述第二装置的实施例，且也可包含其中额外装置可形成于所述第一装置与所述第二装置之间使得所述第一装置和所述第二装置可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号和/或字母。这重复是为了简单和清楚且其本身不指示所讨论的各种实施例和/或配置之间的关系。
此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”、“在……上”等等)可在本文中用于描述一个元件或装置与另一(些)元件或装置的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，也希望涵盖装置在使用或操作中的不同定向。可依其它方式定向装备(旋转100度或依其它定向)，且也可因此解译本文中所使用的空间相对描述词。
如本文中所使用，例如“第一”、“第二”和“第三”的术语描述各种元件、组件、区域、层和/或区段，但这些元件、组件、区域、层和/或区段不应受限于这些术语。这些术语可仅用于使元件、组件、区域、层或区段彼此区分。除非内文清楚指示，否则本文中所使用的例如“第一”、“第二”和“第三”的术语不隐含序列或顺序。
如本文中所使用，术语“近似”、“大体上”、“实质”和“约”用于描述和考量小变动。当结合事件或情形使用时，术语可涉及其中精确发生所述事件或情形的实例和其中大致发生所述事件或情形的实例。例如，当结合数值使用时，术语可涉及小于或等于所述数值的±10％的变动范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于所述值的平均数的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，那么可认为所述值“大体上”相同或相等。例如，“大体上”平行可涉及相对于0°的角变动范围，其小于或等于±10°，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。例如，“大体上”垂直可涉及相对于100°的一角变动范围，其小于或等于±10°，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
也可包含其它装置和过程。例如，可包含测试结构来促进3D封装或3DIC装置的验证测试。测试结构可包含(例如)形成于重布层中或衬底上的测试垫，其允许测试3D封装或3DIC、使用探针和/或探针卡等等。可对中间结构和最终结构执行验证测试。另外，本文中所揭露的结构和方法可与并入已知良好裸片的中间验证的测试方法一起使用以提高成品率且降低成本。
在3DIC中，承载集成电路的芯片或封装通常安装于提供从芯片到封装外部的电连接的封装载体(例如衬底或电路板)上。在称为覆晶安装的此封装布置中，半导体芯片可安装到形成于半导体封装衬底上的接触垫的凸块图案。在一些实施例中，操作序列包含：在接合垫上形成焊料凸块或在半导体芯片上形成其它信号连接装置；将助焊剂施加到所述封装衬底和所述半导体芯片中的至少一个；和使所述芯片与所述封装衬底对准。接着，在回焊操作期间结合所述组件。在助焊剂清洁操作之后，将底胶施加或施配于所述芯片与所述封装衬底之间。
为并入更多焊料凸块来满足封装要求，减小相邻焊料凸块之间的距离。在一些实施例中，当焊料凸块之间的节距减小到小于100微米(μm)(其可指称“细间距”)时，会出现问题。例如，彼此相邻的焊料凸块在回焊操作期间意外接触和桥接以导致不想要的短路的风险增大。已开发各种方法来解决此问题。例如，在一些实施例中提供高度显著大于横向宽度的长焊料凸块。然而，此对制作操作的准确度提出了严苛要求，且对应制作操作很复杂。另外，仍存在桥接风险。
此外，温度变化会引起裸片翘曲。在一些实施例中，发生裸片到封装的不当接合。在一些实施例中，翘曲似乎发生于裸片的外围处，尤其是隅角处。接合过程期间的压缩力会沿外围或在裸片的隅角处集中以引起焊接材料从凸块区域挤出而导致外围或隅角区域中的相邻焊料凸块之间桥接。由此，形成不想要的短路。
本揭露提供一种半导体封装结构，其包含充当抵抗由裸片翘曲引起的压缩力的加强件的多个挡板结构。在一些实施例中，所述挡板结构安置于裸片的外围区域或对应于所述裸片的所述外围区域的衬底的区域上方。
图1是表示根据本揭露的方面的用于制作半导体封装结构的方法10的流程图。用于制作半导体封装结构的方法10包含操作102：提供第一封装，其中所述第一封装包含第一表面和与所述第一表面对置的第二表面。方法10进一步包含操作103：在所述第一封装的所述第一表面上提供多个挡板结构。方法10进一步包含操作104：提供包含第三表面和与所述第三表面对置的第四表面的第二封装。方法10进一步包含操作106：通过多个连接器将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面。将根据一或多个实施例来进一步描述方法10。应注意，可在各种方面的范围内重新布置或依其它方式修改方法10的操作。应进一步注意，可在方法10之前、方法10期间和方法10之后提供额外过程且本文中可仅简要描述一些其它过程。因此，其它实施方案可在本文中所描述的各种方面的范围内。
图2是表示根据本揭露的方面的用于制作半导体封装结构的方法12的流程图。用于制作半导体封装结构的方法12包含操作102：提供第一封装，其中所述第一封装包含第一表面和与所述第一表面对置的第二表面。方法12进一步包含操作104：提供包含第三表面和与所述第三表面对置的第四表面的第二封装。方法12进一步包含操作105：在所述第二封装的所述第三表面上提供多个挡板结构。方法12进一步包含操作106：通过多个连接器将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面。将根据一或多个实施例来进一步描述方法12。应注意，可在各种方面的范围内重新布置或依其它方式修改方法12的操作。应进一步注意，可在方法12之前、方法12期间和方法12之后提供额外过程且本文中可仅简要描述一些其它过程。因此，其它实施方案可在本文中所描述的各种方面的范围内。
图3是表示根据本揭露的方面的用于制作半导体封装结构的方法14的流程图。用于制作半导体封装结构的方法14包含操作102：提供第一封装，其中所述第一封装包含第一表面和与所述第一表面对置的第二表面。方法14进一步包含操作103：在所述第一封装的所述第一表面上提供多个第一挡板结构。方法14进一步包含操作104：提供包含第三表面和与所述第三表面对置的第四表面的第二封装。方法14进一步包含操作105：在所述第二封装的所述第三表面上提供多个第二挡板结构。方法14进一步包含操作106：通过多个连接器将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面。在一些实施例中，交替布置所述第一挡板结构和所述第二挡板结构。将根据一或多个实施例来进一步描述方法14。应注意，可在各种方面的范围内重新布置或依其它方式修改方法14的操作。应进一步注意，可在方法14之前、方法14期间和方法14之后提供额外过程且本文中可仅简要描述一些其它过程。因此，其它实施方案可在本文中所描述的各种方面的范围内。
图4A到图4C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构20a的示意图。另外，图4A到图4C也可为沿图10A的线A-A'取得的横截面图。根据操作102来提供第一封装200。在一些实施例中，第一封装200可包含一或多个封装的载体或衬底。第一封装200包含第一表面202a和与第一表面202a对置的第二表面202b。
在一些实施例中，第一封装200可为封装衬底。在一些实施例中，第一封装200可为例如印刷电路板(PCB)的板。多个接触垫(未图示)上的多个预焊料层206和/或导电迹线可形成于第一封装200的第一表面202a上方。预焊料层206可为包含锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、镍(Ni)、铋(Bi)或这些的组合的合金的共晶焊接材料。在一些实施例中，预焊料层206具有高度Ha，如图4A中所展示。在一些实施例中，根据方法10的操作103，将多个挡板结构210a安置于第一封装200的第一表面202a上。在一些实施例中，挡板结构210a如同石笋般施配于第一封装200的第一表面202a上方，但本揭露不受限于此。在一些实施例中，在形成预焊料层206之后形成挡板结构210a。挡板结构210a包含高度Hb1。在一些实施例中，挡板结构210a的高度Hb1大于预焊料层206的高度Ha，但本揭露不受限于此。在一些实施例中，挡板结构210a的高度Hb1介于约70微米(μm)到约125μm之间，但本揭露不受限于此。各挡板结构210a包含安置于第一封装200的第一表面202a上的底部部分，且包含从第一封装200的第一表面202a突出的顶部部分。在一些实施例中，由于挡板结构210a施配于第一表面202a上，所以挡板结构210a的顶部的直径小于挡板结构210a的底部的直径，但本揭露不受限于此。挡板结构210a可包含导电材料(例如Cu)、半导电材料或绝缘材料(例如聚合物)。下文将详细描述用于形成挡板结构210a的材料和挡板结构210a的位置。
仍参考图4A，根据方法10的操作104来提供第二封装220。在一些实施例中，第二封装220可为芯片(其有时指称裸片)。芯片可为集成电路(IC)芯片、单芯片系统(SoC)或这些的一部分，且可包含各种无源和有源微电子装置，例如电阻器、电容器、电感器、二极管、金属氧化物半导体场效晶体管(MOSFET)、互补金属氧化物半导体(CMOS)装置、双极结晶体管(BJT)、侧向扩散MOS(LDMOS)晶体管、高功率MOS晶体管或其它类型的晶体管。芯片可包含微机电系统(MEMS)装置和/或纳米机电系统(NEMS)装置。在一些实施例中，第二封装220包含芯片，且芯片包含晶片(未图示)。晶片可为(例如但不限于)硅(Si)晶片。替代地，晶片可由以下各者制成：某一其它适合元素半导体，例如金刚石或锗(Ge)；适合化合物半导体，例如碳化硅(SiC)、砷化铟(InAs)或磷化铟(InP)；或适合合金半导体，例如SiGeC、磷化镓砷(GaAsP)或GaInP。晶片可包含各种掺杂区域(未图示)、隔离结构(未图示)、其它装置或这些的组合。
在一些实施例中，第二封装220包含第三表面222a和与第三表面222a对置的第四表面222b。第二封装220也可具有形成于第三表面222a上方的互连结构(未图示)。互连结构可包含提供第二封装220的各种装置之间的互连的多个图案化介电层和导电层。第二封装220进一步包含安置于第二封装220的第三表面222a上方的多个接合结构226，且接合结构226可透过互连结构来电连接到第二封装220的各种装置。在一些实施例中，接合结构226包含虚设接合结构。
在一些实施例中，第二封装220包含界定于第三表面222a上方的至少一个接合区域224a和外围区域224b。接合区域224a是经界定和配置以容纳多个接合结构226(其包含虚设接合结构)的区域，且外围区域224b是经配置以未容纳接合结构226的区域。在一些实施例中，外围区域224b包围接合区域224a，但本揭露不受限于此。在一些实施例中，钝化层可形成于互连结构的接合垫(未图示)上且经图案化以部分覆盖接合垫。包含扩散势垒层和晶种层的凸块下金属(UBM)层(未图示)可形成于各接合垫上，且Cu柱可形成于UBM层上。如本揭露中所使用，术语“Cu柱”希望大体上包含柱，其包含纯Cu、难免含杂质的Cu和含少量元素(例如钽(Ta)、铟(In)、锡(Sn)、锌(Zn)、锰(Mn)、钛(Ti)、锗(Ge)、锶(Sr)、铂(Pt)、铝(Al)或锆(Zr))的Cu合金。用于形成Cu柱的方法可包含溅镀、印刷、电镀和常用化学气相沉积(CVD)方法。在一些实施例中，焊料层可形成于各Cu柱上。可通过镀覆方法来施加焊料层。在替代实施例中，可通过丝网印刷或浸镀来施加焊料层。在一些实施例中，焊料层可由无铅(无Pb)材料形成。例如，在实施例中，焊料层可为例如锡-银-铜(SnAgCu或SAC)或其它无Pb材料的无Pb焊接材料，但本揭露不受限于此。在其它实施例中，焊料层可包含例如PbSn的Pb基焊接材料，但本揭露不受限于此。在一些实施例中，帽盖层可形成于Cu柱与焊料层之间以防止Cu扩散到焊料层中。在一些实施例中，各接合结构226可包含Cu柱、帽盖层和焊料层，但本揭露不受限于此。
随后，参考图4B，根据方法10的操作106，通过多个连接器230来接合第一封装200和第二封装220。在一些实施例中，可上下翻转(垂直180°旋转)第二封装220，且将第二封装220的第三表面222a接合到第一封装200的第一表面202a。由于第二封装220的第三表面222a(在一些实施例中为活性表面)接合到第一封装200的第一表面202a，所以可在半导体封装结构20a的俯视图中看见第二封装220的第四表面222b。在一些实施例中，接合结构226与第一封装200上方的预焊料层206对准和接触。接着，通过回焊操作来接合接合结构226和预焊料层206以形成产生第一封装200与第二封装220之间的电耦合的多个连接器230，如图4B中所展示。换句话说，通过多个连接器230将第一封装200的第一表面202a接合到第二封装220的第三表面222a。在一些实施例中，连接器230可包含虚设连接器。
仍参考图4A和图4B，在一些实施例中，会在结合第一封装200和第二封装期间和在形成接合结构226期间诱发第二封装220的翘曲，且因此可弯曲第二封装220的外围区域224b。在一些实施例中，在接合期间，第二封装220的外围区域224b朝向第一封装200弯曲且由此可导致朝向第一封装200的压缩力。施加于外围区域224b中的压缩力会使接合结构226的焊料层过度变形以引起焊料桥接或凸块桥接。值得注意的是，可形成于对应于外围区域224b的区域中的挡板结构210a提供抵抗来自第二封装220的压缩力的强化作用。因此，外围区域224b附近的接合结构226可避免被压缩力挤压，且因此缓解凸块桥接问题。此外，挡板结构210a的机械强度足以抵抗来自第二封装220的压缩力。然而，在接合之后，挡板结构210a的高度Hb1会减小到高度Hb2。在一些实施例中，在接合之后，挡板结构210a的高度Hb2小于第一封装200与第二封装220之间的间隔距离。在一些实施例中，在接合之后，挡板结构210a的高度Hb2小于连接器230的高度Hc。在一些实施例中，挡板结构210a在接合之后包含一致高度Hb2。在一些实施例中，挡板结构210a在接合之后的高度Hb2不一致。例如但不限于，面向连接器230的挡板结构210a的一侧的高度Hb2大于背向连接器230的挡板结构210a的一侧的高度Hb2，如图4B中所展示。
接着，参考图4B和图4C，将底胶240施配或注入到第一封装200、第二封装220、连接器230和挡板结构210a之间的空间232中。注入底胶240以填充空间232来减少在接合之后施加于接合结构上的应力。在一些实施例中，底胶240不仅覆盖第一封装200的第一表面202a和第二封装220的第三表面222a，且也覆盖连接器230的表面和挡板结构210a的表面，如图4C中所展示。在一些实施例中，底胶240可包含聚合物(例如环氧树脂)或其它适合材料。在一些实施例中，底胶240可包含例如二氧化硅的填料来调整底胶240的机械强度。值得注意的是，挡板结构210a彼此间隔，使得底胶240可被顺利注入以填充空间232。在一些实施例中，挡板结构210a的杨氏(Young)模数的值不同于底胶240的杨氏模数的值。例如，挡板结构210a的杨氏模数可为3GPa且底胶240的杨氏模数可为10GPa，但本揭露不受限于此。另外，连接器230(其包含接合结构226和预焊料层206)的杨氏模数大于30GPa，且例如SiO或SiN的介电材料的杨氏模数超过50GPa。在一些实施例中，挡板结构210a可包含具有小于半导体封装结构20a的元件(例如连接器230、底胶240和例如SiO或SiN的介电材料)的杨氏模数的材料。
图5A到图5C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构20b的示意图。另外，图5A到图5C也可为沿图10A的线A-A'取得的横截面图。此外，图4A到图4C和图5A到图5C中的类似元件可包含类似材料；因此，为了简洁起见，省略这些冗余细节且仅提及差异。参考图5A，根据方法12的操作102来提供第一封装200。多个预焊料层206形成于多个接触垫(未图示)上和/或导电迹线可形成于第一封装200的第一表面202a上方。
仍参考图5A，根据方法12的操作104来提供第二封装220。第二封装220包含第三表面222a和与第三表面222a对置的第四表面222b。在一些实施例中，第二封装220可具有形成于第三表面222a上方的互连结构(未图示)。在一些实施例中，第二封装220包含界定于第三表面222a上方的至少一个接合区域224a和外围区域224b。接合区域224a是经界定和配置以容纳多个接合结构226的区域，且外围区域224b是经配置以未容纳接合结构226的区域。在一些实施例中，外围区域224b包围接合区域224a，但本揭露不受限于此。在一些实施例中，各接合结构226包含至少一个Cu柱和焊料层，但本揭露不受限于此。
在一些实施例中，根据方法12的操作105，将多个挡板结构210b安置于第二封装220的外围区域224b中的第三表面222a上。在一些实施例中，挡板结构210b施配于第二封装220的第三表面222a上方，但本揭露不受限于此。在一些实施例中，在形成接合结构226之后形成挡板结构210b。挡板结构210b包含高度Hb1。在一些实施例中，挡板结构210b的高度Hb1大于接合结构226的高度Hd，但本揭露不受限于此。挡板结构210b分别包含安置于第二封装220的第三表面222a上的底部部分和从第二封装220的第三表面222a突出的顶部部分。在一些实施例中，挡板结构210b的顶部的直径小于挡板结构210b的底部的直径，但本揭露不受限于此。挡板结构210b可包导电材料(例如Cu)、半导电材料或绝缘材料(例如聚合物)。下文将详细描述用于形成挡板结构210b的材料和挡板结构210b的位置。
参考图5B，根据方法12的操作106，通过多个连接器230来接合第一封装200和第二封装220。在一些实施例中，可上下翻转(垂直180°旋转)第二封装220，且将第二封装220的第三表面222a接合到第一封装200的第一表面202a。由于第二封装220的第三表面222a(在一些实施例中为活性表面)接合到第一封装200的第一表面202a，所以可在半导体封装结构20b的俯视图中看见第二封装220的第四表面222b。在一些实施例中，接合结构226与第一封装200上方的预焊料层206对准和接触。接着，通过回焊操作来接合接合结构226和预焊料层206以形成产生第一封装200与第二封装220之间的电耦合的多个连接器230，如图5B中所展示。换句话说，通过多个连接器230将第一封装200的第一表面202a接合到第二封装220的第三表面222a。
仍参考图5A和图5B，在一些实施例中，在结合第一封装200和第二封装220期间和在形成接合结构226期间诱发第二封装220的翘曲，且因此可弯曲第二封装220的外围区域224b。在一些实施例中，在接合期间，第二封装220的外围区域224b朝向第一封装200弯曲且由此可导致来自第一封装200的压缩力。施加于外围区域224b中的压缩力会使接合结构226的焊料层过度变形以引起焊料桥接或凸块桥接。值得注意的是，形成于外围区域224b中的挡板结构210b提供抵抗来自第一封装200的压缩力的强化作用。因此，外围区域224b附近的接合结构226可避免被压缩力挤压，且因此缓解凸块桥接问题。在一些实施例中，挡板结构210b的机械强度足以抵抗来自第一封装200的压缩力。然而，在接合之后，挡板结构210b的高度Hb1会减小到高度Hb2。在一些实施例中，在接合之后，挡板结构210b的高度Hb2小于第一封装200与第二封装220之间的间隔距离。在一些实施例中，在接合之后，挡板结构210b的高度Hb2小于连接器230的高度Hc。在一些实施例中，挡板结构210b在接合之后包含一致高度Hb2。在一些实施例中，挡板结构210b在接合之后的高度Hb2不一致。例如但不限于，面向连接器230的挡板结构210b的一侧的高度Hb2大于背向连接器230的挡板结构210b的一侧的高度Hb2，如图5B中所展示。
参考图5C，将底胶240注入或施加到第一封装200、第二封装220、连接器230和挡板结构210b之间的空间232中。注入底胶240以填充空间232来减少在接合之后施加于接合结构上的应力。在一些实施例中，底胶240不仅覆盖第一封装200的第一表面202a和第二封装220的第三表面222a，且也覆盖连接器230的表面和挡板结构210b的表面，如图5C中所展示。值得注意的是，挡板结构210b彼此间隔，使得底胶240可被顺利注入以填充空间232。
图6A到图6C是绘示根据本揭露的一或多个实施例的方面所构建的各种制造阶段中的半导体封装结构20c的示意图。另外，图6A到图6C也可为沿图10A的线C-C'取得的横截面图。此外，图4A到图4C和图6A到图6C中的类似元件可包含类似材料；因此，为了简洁起见，省略这些冗余细节且仅提及差异。参考图6A，根据方法14的操作102来提供第一封装200。多个预焊料层(未图示)形成于多个接触垫(未图示)上和/或导电迹线可形成于第一封装200的第一表面202a上方。应注意，尽管图6A中未展示预焊料层，但所属领域的技术人员将易于根据图4A和图5A来认知预焊料层的位置和形态。
在一些实施例中，根据方法14的操作103，将多个第一挡板结构210c安置于第一封装200的第一表面202a上。第一挡板结构210c包含高度Hb1。在一些实施例中，第一挡板结构210c施配于第一封装200的第一表面202a上方，但本揭露不受限于此。在一些实施例中，在形成接合预焊料层之后形成第一挡板结构210c。如上文所提及，第一挡板结构210c的高度Hb1可大于预焊料层的高度，但本揭露不受限于此。各第一挡板结构210c包含安置于第一封装200的第一表面202a上的底部部分，且包含从第一封装200的第一表面202a突出的顶部部分。在一些实施例中，第一挡板结构210c的顶部的直径小于第一挡板结构210c的底部的直径，但本揭露不受限于此。第一挡板结构210c可包含导电材料(例如Cu)、半导电材料或绝缘材料(例如聚合物)。下文将详细描述第一挡板结构210c的材料和位置。
仍参考图6A，根据方法14的操作104来提供第二封装220。第二封装220包含第三表面222a和与第三表面222a对置的第四表面222b。在一些实施例中，第二封装220可具有形成于第三表面222a上方的互连结构(未图示)。在一些实施例中，第二封装220包含界定于第三表面222a上方的至少一个接合区域224a和外围区域224b。接合区域224a是经界定和配置以容纳多个接合结构(未图示)的区域，且外围区域224b是经配置以未容纳接合结构的区域。在一些实施例中，外围区域224b包围接合区域224a，但本揭露不受限于此。在一些实施例中，各接合结构包含至少一个Cu柱和焊料层，但本揭露不受限于此。应注意，尽管图6A中未展示接合结构，但所属领域的技术人员将易于根据图4A和图5A来认知接合结构的位置和形态。
在一些实施例中，根据方法14的操作105，将多个第二挡板结构210c'安置于第二封装220的外围区域224b中的第三表面222a上。在一些实施例中，第二挡板结构210c'施配于第二封装220的第三表面222a上方，但本揭露不受限于此。在一些实施例中，在形成接合结构之后形成第二挡板结构210c'。第二挡板结构210c'包含高度Hb1'。在一些实施例中，第二挡板结构210c'的高度Hb1'大于接合结构的高度，但本揭露不受限于此。在一些实施例中，第二挡板结构210c'的高度Hb1'等于第一挡板结构210c的高度Hb1，但本揭露不受限于此。第二挡板结构210c'分别包含安置于第二封装220的第三表面222a上的底部部分和从第二封装220的第三表面222a突出的顶部部分。在一些实施例中，第二挡板结构210c'的顶部的直径小于第二挡板结构210c'的底部的直径，但本揭露不受限于此。第二挡板结构210c'可包含导电材料(例如Cu)、半导电材料或绝缘材料(例如聚合物)。下文将详细描述第二挡板结构210c'的材料和位置。应注意，可交替布置各第一挡板结构210c和各第二挡板结构210c'，如图6A中所展示。
参考图6B，根据方法12的操作106，通过多个连接器230来接合第一封装200和第二封装220。在一些实施例中，可上下翻转(垂直180°旋转)第二封装220，且将第二封装220的第三表面222a接合到第一封装200的第一表面202a。由于第二封装220的第三表面222a(在一些实施例中为活性表面)接合到第一封装200的第一表面202a，所以可在半导体封装结构20c的俯视图中看见第二封装220的第四表面222b。在一些实施例中，接合结构与第一封装200上方的预焊料层对准和接触。接着，通过回焊操作来接合接合结构和预焊料层以形成产生第一封装200与第二封装220之间的电耦合的多个连接器，如图6B中所展示。换句话说，通过多个连接器将第一封装200的第一表面202a接合到第二封装220的第三表面222a。
仍参考图6A和图6B，在一些实施例中，在结合第一封装200和第二封装220期间和在形成接合结构226期间诱发第二封装220的翘曲，且因此可弯曲第二封装220的外围区域224b。在一些实施例中，在接合期间，第二封装220的外围区域224b朝向第一封装200弯曲且由此可导致来自第一封装200的压缩力。施加于外围区域224b中的压缩力会使接合结构的焊料层过度变形以引起焊料桥接或凸块桥接。值得注意的是，形成于外围区域224b中的第一挡板结构210c和第二挡板结构210c'提供抵抗来自第一封装200的压缩力的强化作用。因此，外围区域224b附近的接合结构可避免被压缩力挤压且因此缓解凸块桥接问题。
在一些实施例中，第一挡板结构210c和第二挡板结构210c'的机械强度足以抵抗来自第一封装200的压缩力。然而，在接合之后，第一挡板结构210c和第二挡板结构210c'的高度Hb1和Hb1'会减小到高度Hb2和Hb2'。在一些实施例中，在接合之后，第一挡板结构210c和第二挡板结构210c'的高度Hb2和Hb2'小于第一封装200与第二封装220之间的间隔距离。在一些实施例中，在接合之后，第一挡板结构210c和第二挡板结构210c'的高度Hb2和Hb2'小于连接器的高度。在一些实施例中，在接合之后，第一挡板结构210c包含一致高度Hb2且第二挡板结构210c'包含一致高度Hb2'。在一些实施例中，第一挡板结构210c和第二挡板结构210c'在接合之后的高度Hb2和Hb2'不一致。例如但不限于，面向连接器的第一挡板结构210c和第二挡板结构210c'的一侧的高度Hb2和Hb2'大于背向连接器的第一挡板结构210c和第二挡板结构210c'的一侧的高度Hb2和Hb2'，如图6B中所展示。
参考图6C，将底胶240注入或施加到第一封装200、第二封装220、连接器、第一挡板结构210c和第二挡板结构210c'之间的空间232中。注入底胶240以填充空间232来减少在接合之后施加于接合结构上的应力。在一些实施例中，底胶240不仅覆盖第一封装200的第一表面202a和第二封装220的第三表面222a，且也覆盖连接器230的表面和挡板结构210c/210c'的表面，如图6C中所展示。值得注意的是，第一挡板结构210c和第二挡板结构210c'经交替布置且彼此间隔，使得底胶240可被顺利注入以填充空间232。
根据用于制作半导体封装结构的方法10、12和14，挡板结构210a和210b可形成于第一封装200的第一表面202a或第二封装220的第三表面222a上方。挡板结构210a、210b和210c/210c'经形成以经受来自第一封装200或第二封装220的压缩力，且因此可缓解凸块桥接问题。
根据方法10、12或14，在一些实施例中提供半导体封装结构20a、20b或20c，如图4C、图5C、图6C和图10A中所展示，其中图4C、图5C和图6C可为沿图10A的线A-A'取得的横截面图。半导体封装结构20a、20b或20c包含第一封装200、第一封装200上方的第二封装220、第一封装200与第二封装220之间的多个连接器230、多个挡板结构210a、210b或210c/210c'和底胶240。第二封装220包含接合区域224a和外围区域224b。如上文所提及，在一些实施例中，外围区域224b包围接合区域224a，但本揭露不受限于此。连接器230安置于接合区域224a中以提供第一封装200与第二封装220之间的电连接，而挡板结构210a和210b安置于外围区域224b中。此外，在结合第一封装200和第二封装220之前形成挡板结构210a、210b和210c/210c'。如图4C、图5C和图6C中所展示，挡板结构210a、210b和210c/210c'与第一封装200和第二封装220两者接触。在一些实施例中，挡板结构210a、210b和210c/210c'包含绝缘材料。
仍参考图4C、5C和图6C，值得注意的是，通过底胶240来使挡板结构210a、210b和210c/210c'彼此间隔。在一些实施例中，也通过底胶240来使挡板结构210a、210b和210c/210c'与连接器结构230间隔，如图4C和图5C中所展示。换句话说，底胶240介于第一封装200、第二封装220、相邻连接器230和相邻挡板结构210a、210b和210c/210c'之间。在一些实施例中，两个相邻连接器230之间的间隔距离d1大于挡板结构210a与相邻连接器230之间的间隔距离d2。在一些实施例中，两个相邻连接器230之间的间隔距离d1小于100μm，但本揭露不受限于此。
仍参考图4C、图5C和图6C，在一些实施例中，多个挡板结构210a、210b和210c/210c'由导电材料制成。可在形成预焊料层206或接合结构226之前或形成预焊料层206或接合结构226之后但在结合第一封装200和第二封装220之前形成包含导电材料的挡板结构210a、210b和210c/210c'。如图4C、图5C和图6C中所展示，通过底胶240来使挡板结构210a、210b和210c/210c'彼此间隔。此外，挡板结构210a、210b和210c/210c'通过底胶240来与连接器230电隔离，且因此不影响半导体封装结构20a、20b和20c的电气性能。在一些实施例中，两个相邻连接器230之间的间隔距离d1大于挡板结构210d与相邻连接器230之间的间隔距离d2，如图4C、图5C和图6C中所展示。
图7是绘示根据本揭露的一或多个实施例的方面的半导体封装结构20d的示意图。应注意，图4C、图5C、图6C和图7中的类似元件由相同元件符号指示。此外，图4C、图5C、图6C和图7中的类似元件可包含类似材料且可通过类似步骤来形成；因此，为了简洁起见，省略这些冗余细节且仅提及差异。另外，图7可为沿图10B的线B-B'取得的横截面图。在一些实施例中，半导体封装结构20a/20b/20c与半导体封装结构20d之间的差异在于：半导体封装结构20a、20b和20c的挡板结构210a、210b和210c/210c'与连接器230间隔，而半导体封装结构20d包含与连接器230接触的多个挡板结构210d。在一些实施例中，挡板结构210d的至少一个与接合区域224a中的至少一个相邻连接器230接触。在一些实施例中，挡板结构210d包含绝缘材料，且因此不存在由挡板结构210d与连接器230之间的接触引起的效应，如图7中所展示。另外，如图10B中所展示，挡板结构210d彼此间隔，使得底胶240可在制作操作期间被顺利注入。如上文所提及，可通过底胶240来使挡板结构210d彼此间隔。
仍参考图7，在一些实施例中，挡板结构210d可包含导电材料。在所述实施例中，各挡板结构210d与单个连接器230接触。由于挡板结构210d彼此间隔，所以不会因挡板结构210d与单个连接器230之间接触而形成短路。
图8是绘示根据本揭露的一或多个实施例的方面的半导体封装结构22a的示意图。应注意，图4C、图5C、图6C和图8中的类似元件由相同元件符号指示。此外，图4C、图5C、图6C和图8中的类似元件可包含类似材料且可通过类似步骤来形成；因此，为了简洁起见，省略这些冗余细节且仅提及差异。另外，图8可为沿图10C的线D-D'取得的横截面图。在一些实施例中，半导体封装结构20a/20b/20c与半导体封装结构20a之间的差异在于：半导体封装结构20a、20b和20c包含安置于外围区域224b中的多个挡板结构210a、210b和210c/210c'，而半导体封装结构22a包含安置于接合区域224a中的多个挡板结构212a，如图8和图10C中所展示。如图8和图10C中所展示，挡板结构212a彼此间隔。在一些实施例中，通过底胶240来使挡板结构212a彼此间隔。然而，在一些实施例中，挡板结构212a的至少一个与接合区域224a中的至少两个相邻连接器230接触。值得注意的是，由于挡板结构212a安置于两个相邻连接器230之间，所以在回焊操作期间防止凸块材料桥接。此外，挡板结构212a可包含绝缘材料，且因此不存在由挡板结构212a与连接器230之间的接触引起的效应，如图8中所展示。另外，挡板结构212a彼此间隔，使得底胶240可在制作操作期间被顺利注入。
图9是绘示根据本揭露的一或多个实施例的方面的一半导体封装结构22b的示意图。应注意，图8和图9中的类似元件由相同元件符号指示。此外，图8和图9中的类似元件可包含类似材料且可通过类似步骤来形成；因此，为了简洁起见，省略这些冗余细节且仅提及差异。另外，图9可为沿图10D的线E-E'取得的横截面图。在一些实施例中，半导体封装结构22a与半导体封装结构22b之间的差异在于：半导体封装结构22a包含与连接器230接触的多个挡板结构212a，而半导体封装结构22b包含安置于接合区域224a中但与连接器230间隔的多个挡板结构212b，如图9中所展示。换句话说，挡板结构212b不仅彼此间隔，且也与相邻连接器230间隔。在一些实施例中，挡板结构212b通过底胶240来彼此间隔和与相邻连接器230间隔，但本揭露不受限于此。在一些实施例中，两个相邻连接器230之间的间隔距离d1大于挡板结构212b与相邻连接器230之间的距离d2，如图9中所展示。值得注意的是，由于挡板结构212b安置于两个相邻连接器230之间，所以其阻止凸块材料在回焊操作期间桥接。此外，挡板结构212a彼此间隔和与连接器230间隔，使得底胶240可在制作操作期间被顺利注入。在一些实施例中，挡板结构212b可包含绝缘材料。在其它实施例中，挡板结构212b可包含导电材料。
图10A到图10D是根据本揭露的一或多个实施例的方面的半导体封装结构的俯视图。在连接器230与挡板结构210之间的关系的以下描述中，省略例如第一封装200、第二封装220和底胶240的一些元件，但所属领域的技术人员可易于根据图4C、图5C、图6C和图7到图9来理解所述元件的空间布置。如图10A到图10D中所展示，挡板结构210(其包含210a、210b、210c/210c'和210d)和212(其包含212a和212b)的形状可不同于连接器230的形状，但本揭露不受限于此。在一些实施例中，挡板结构210和212的长度大于多个连接器230的直径，但本揭露不受限于此。所属领域的技术人员应易于认知，可采用其它形状、图案和布置来满足不同产品要求。
本揭露提供一种半导体封装结构，其包含第一封装或第二封装或所述第一封装和所述第二封装两者上的多个挡板结构。在接合操作期间，封装上的所述挡板结构提供抵抗来自另一封装的压缩力的强化作用。在一些实施例中，所述接合操作包含回焊。然而，可使用例如热压接合(TCB)的其它操作。因此，缓解凸块桥接问题。所述挡板结构可包含任何可能材料。此外，所述挡板结构彼此间隔，使得底胶可被顺利注入以填充所述第一封装、所述第二封装、连接器和所述挡板结构之间的空间。
在一些实施例中，提供一种半导体封装结构。所述半导体封装结构包含第一封装、所述第一封装上方的第二封装、所述第一封装与所述第二封装之间的多个连接器和所述第一封装与所述第二封装之间的多个挡板结构。所述第二封装包含接合区域和包围所述接合区域的外围区域。所述连接器安置于所述接合区域中以提供所述第一封装与所述第二封装之间的电连接。所述挡板结构安置于所述外围区域中且彼此间隔。
在一些实施例中，提供一种半导体封装结构。所述半导体封装结构包含第一封装、所述第一封装上方的第二封装、所述第一封装与所述第二封装之间的多个连接器和所述第一封装与所述第二封装之间的多个挡板结构。所述第二封装包含接合区域和包围所述接合区域的外围区域，且所述连接器和所述挡板结构安置于所述接合区域中。所述挡板结构安置于两个相邻连接器之间且彼此间隔。
在一些实施例中，提供一种用于制作半导体封装结构的方法。所述方法包含以下操作。提供第一封装。所述第一封装包含第一表面和与所述第一表面对置的第二表面。提供第二封装。所述第二封装包含第三表面和与所述第三表面对置的第四表面。在所述第一封装与所述第二封装之间提供多个挡板结构。接着，通过所述第一封装与所述第二封装之间的多个连接器来将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面。在所述接合操作之后，所述多个挡板结构的高度小于所述多个连接器的高度。
上文已概述若干实施例的特征，使得所属领域的技术人员可更好地理解本揭露的方面。所属领域的技术人员应了解，其可易于将本揭露用作用于设计或修改用于实施相同目的和/或达成本文中所引入的实施例的相同优点的其它过程和结构的基础。所属领域的技术人员也应认知，这些等效构建不应背离本揭露的精神和范围，且其可在不背离本揭露的精神和范围的情况下对本文作出各种改变、替换和更改。
符号说明
10 方法
12 方法
14 方法
20a 半导体封装结构
20b 半导体封装结构
20c 半导体封装结构
20d 半导体封装结构
22a 半导体封装结构
22b 半导体封装结构
102 操作
103 操作
104 操作
105 操作
106 操作
200 第一封装
202a 第一表面
202b 第二表面
206 预焊料层
210 挡板结构
210a 挡板结构
210b 挡板结构
210c 第一挡板结构
210c'第二挡板结构
210d 挡板结构
212 挡板结构
212a 挡板结构
212b 挡板结构
220 第二封装
222a 第三表面
222b 第四表面
224a 接合区域
224b 外围区域
226 接合结构
230 连接器
232 空间
240 底胶
d1 间隔距离
d2 间隔距离
Ha 高度
Hb1 高度
Hb1'高度
Hb2高度
Hb2'高度
Hc 高度
Hd 高度

Claims (10)

1.一种半导体封装结构，其包括：
第一封装；
第二封装，其位于所述第一封装上方且包括接合区域和包围所述接合区域的外围区域，其中所述第二封装朝向所述第一封装弯曲；
多个连接器，其介于所述第一封装与所述接合区域中的所述第二封装之间，其中所述多个连接器提供所述第一封装与所述第二封装之间的电连接；以及
多个挡板结构，其介于所述第一封装与所述第二封装之间，其中所述多个挡板结构与所述第一封装和所述第二封装两者接触，其中
所述多个挡板结构安置于所述第二封装的所述外围区域中且彼此间隔，
所述多个挡板结构包括面向所述多个连接器的第一侧和背向所述多个连接器的第二侧，所述多个挡板结构的所述第一侧的高度大于所述多个挡板结构的所述第二侧的高度，并且
所述多个连接器直接接触所述第一封装和所述第二封装。
2.根据权利要求1所述的半导体封装结构，其中所述多个挡板结构包括绝缘材料。
3.根据权利要求1所述的半导体封装结构，其中所述多个挡板结构包括导电材料。
4.根据权利要求3所述的半导体封装结构，其进一步包括所述第一封装、所述第二封装、所述相邻连接器和所述相邻挡板结构之间的底胶，其中所述多个挡板结构通过所述底胶来与所述多个连接器隔离。
5.一种半导体封装结构，其包括：
第一封装；
第二封装，其位于所述第一封装上方且包括接合区域和包围所述接合区域的外围区域，其中所述第二封装包括面向所述第一封装的第一表面与背对所述第一表面的第二表面，从所述第一封装观看，所述第一表面和所述第二表面是凹面；
多个连接器，其介于所述第一封装与所述接合区域中的所述第二封装之间，其中所述多个连接器提供所述第一封装与所述第二封装之间的电连接；以及
多个挡板结构，其介于所述第一封装与所述第二封装之间，其中所述多个挡板结构与所述第一封装和所述第二封装接触，其中
所述多个挡板结构安置于所述接合区域中和至少两个相邻连接器之间，且所述多个挡板结构彼此间隔，并且
所述多个挡板结构从所述第二封装朝向所述第一封装逐渐变细。
6.根据权利要求5所述的半导体封装结构，其中所述多个挡板结构包括绝缘材料。
7.根据权利要求5所述的半导体封装结构，其中所述多个挡板结构包括导电材料。
8.根据权利要求7所述的半导体封装结构，其进一步包括所述第一封装、所述第二封装、所述多个连接器和所述多个挡板结构之间的底胶，其中所述多个挡板结构通过所述底胶来与所述两个相邻连接器隔离。
9.根据权利要求7所述的半导体封装结构，其中所述两个相邻连接器之间的间隔距离大于所述挡板结构与所述相邻连接器之间的间隔距离。
10.一种用于制作半导体封装结构的方法，其包括：
提供包括第一表面和与所述第一表面对置的第二表面的第一衬底；
提供包括第三表面和与所述第三表面对置的第四表面的第二衬底；
在所述第一封装与所述第二封装之间提供多个挡板结构；以及
由安置于所述第一封装与所述第二封装之间的多个连接器来将所述第一封装的所述第一表面接合到所述第二封装的所述第三表面，其中
所述多个连接器直接接触所述第一封装和所述第二封装，
其中在所述接合之后，所述多个挡板结构的第一高度减少到第二高度，所述多个挡板结构的第二高度小于所述多个连接器的高度，并且
第一封装与第二封装之间的距离沿着第二封装的中心区域向围绕中心区域的周边区域逐渐变小。
CN202311348978.2A 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法 Pending CN117276203A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/046,713 US11139282B2 (en) 2018-07-26 2018-07-26 Semiconductor package structure and method for manufacturing the same
US16/046,713 2018-07-26
CN201910220498.5A CN110767608A (zh) 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910220498.5A Division CN110767608A (zh) 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法

Publications (1)

Publication Number Publication Date
CN117276203A true CN117276203A (zh) 2023-12-22

Family

ID=69178266

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910220498.5A Pending CN110767608A (zh) 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法
CN202311348978.2A Pending CN117276203A (zh) 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910220498.5A Pending CN110767608A (zh) 2018-07-26 2019-03-22 半导体封装结构和用于制作半导体封装结构的方法

Country Status (3)

Country Link
US (1) US11139282B2 (zh)
CN (2) CN110767608A (zh)
TW (1) TWI713170B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
CN114171656B (zh) * 2020-09-11 2024-02-02 成都辰显光电有限公司 接收基板及其制作方法
GB2603216B (en) 2021-01-29 2024-06-05 Cirrus Logic Int Semiconductor Ltd A chip scale package

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
EP0645807B1 (en) 1993-04-08 2003-06-25 Citizen Watch Co. Ltd. Semiconductor device
JP2907168B2 (ja) 1996-12-20 1999-06-21 日本電気株式会社 半導体装置および半導体装置と基板の接合構造
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP4843515B2 (ja) * 2007-02-01 2011-12-21 パナソニック株式会社 半導体チップの積層構造
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
JP2011142185A (ja) 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8803323B2 (en) * 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9293404B2 (en) * 2013-01-23 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-applying supporting materials between bonded package components
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9679868B2 (en) * 2013-06-19 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Ball height control in bonding process
US9237647B2 (en) 2013-09-12 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with through molding via
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
KR102352677B1 (ko) * 2014-08-27 2022-01-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects
JP2017092094A (ja) * 2015-11-04 2017-05-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
US9941248B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
KR20180024099A (ko) 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20200035655A1 (en) 2020-01-30
TWI713170B (zh) 2020-12-11
US11139282B2 (en) 2021-10-05
CN110767608A (zh) 2020-02-07
TW202008532A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
US9837370B2 (en) Bump structures for multi-chip packaging
KR101539491B1 (ko) 삼차원 칩 스택 및 그 형성방법
US20190123017A1 (en) Mechanisms for Forming Hybrid Bonding Structures with Elongated Bumps
US9123626B1 (en) Integrated passive flip chip package
CN110957279B (zh) 半导体器件及其形成方法
CN110610907B (zh) 半导体结构和形成半导体结构的方法
US20060022320A1 (en) Semiconductor device and manufacturing method thereof
KR102650296B1 (ko) 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법
US20090174069A1 (en) I/o pad structure for enhancing solder joint reliability in integrated circuit devices
TWI713170B (zh) 半導體封裝結構及其製作方法
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
KR101982905B1 (ko) 반도체 패키지 및 그 제조 방법
US9564415B2 (en) Semiconductor package device having passive energy components
CN111725166A (zh) 半导体装置及半导体封装
CN109216310B (zh) 半导体封装装置及其制造方法
US11935824B2 (en) Integrated circuit package module including a bonding system
US11810830B2 (en) Chip package structure with cavity in interposer
CN115101481A (zh) 半导体晶粒封装及其形成方法
CN112310026A (zh) 半导体装置封装及其制造方法
TW202407917A (zh) 半導體封裝以及製造其之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination