CN1172343A - 制备多硅化物栅极的方法 - Google Patents

制备多硅化物栅极的方法 Download PDF

Info

Publication number
CN1172343A
CN1172343A CN97111174A CN97111174A CN1172343A CN 1172343 A CN1172343 A CN 1172343A CN 97111174 A CN97111174 A CN 97111174A CN 97111174 A CN97111174 A CN 97111174A CN 1172343 A CN1172343 A CN 1172343A
Authority
CN
China
Prior art keywords
forming
film
gas
etching
silicide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97111174A
Other languages
English (en)
Other versions
CN1128466C (zh
Inventor
辛和叔
池京求
郑灿旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1172343A publication Critical patent/CN1172343A/zh
Application granted granted Critical
Publication of CN1128466C publication Critical patent/CN1128466C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

这里提供一种能使侧壁侵蚀减到最低的制备多硅化物栅极的方法。按此法首先在一个半导体衬底上依先后次序制备一层栅绝缘膜,一层多晶硅膜,和一层硅化物膜。而在硅化物膜上制备一掩模层。随后用一种氯氧混合气蚀刻硅化物膜和多晶硅膜。此处氧气最好包含蚀刻气体总量的10%到30%。

Description

制备多硅化物栅极的方法
本发明涉及一种制备半导体器件的方法,具体的说就是形成由硅化物与多晶硅构成的多硅化物栅极的方法。
随着半导体器件集成度的提高,其栅极宽度要缩窄到0。25微米(μm)的程度,而在许多领域内,由掺杂多晶硅构成的常规栅极都暴露出很多缺点,尤其是由于第一:是栅宽减窄,电阻就增大,使信号传输受延迟。第二:对p-MOS晶体管,由于需要做一埋入沟道以降低阈值电压,这就使短沟道效应突出了。
在试图解决这些问题中,目前半导体工业正在研制一种新途径,以有助于用一种低电阻率和功函数相当于硅的禁带值之半(midgap)的导电材料进行栅极的形成。最近已有关于耐熔金属的硅化物和多晶硅构成的多硅化物结构可用做栅极代替多晶硅的报导。
明确的说,多硅化物结构广泛的采用硅化钨(WSix)或硅化钛(TiSix)以及硅化钴(CoSix)。其中(TiSix)在热稳定和阻挡层性质方面有着优越性,而其电阻率仅为(WSix)的1/4,因此TiSix被认为是GB(千兆位)以上DRAM(动态随机存取存储器)之类器件栅极的最适用材料。其低电阻率和硅禁带之半的功函数使其作为栅极制成的晶体管具有优良的特性。
多硅化物膜使用干蚀法蚀刻。用氟系气体(SF6或CF4),氯系气体(HCl,Cl2或BCL3)与/或溴化氢HBr作蚀刻气体。然而当蚀刻时,硅化物膜和多晶硅膜都易受侧壁侵蚀,这样一种栅极图形的侧壁侵蚀使导电膜之间发生桥接,这是由于一种拉丝现象,其中在进行了下一工序(例如形成电极焊点)之后在侵蚀部位留下导电材料。结果半导体器件可靠性下降并使成品率受影响而减低。
此外,因氟系列气体和BCl3对氧化膜的蚀刻选择性低,在蚀刻多硅化物膜时会损伤栅氧化膜。所以作为蚀刻气体是有缺点的。此外如用HBr作蚀刻气体,它会与TiSix反应,而生成大量聚合物(非挥发物)残留于栅极图案之间,使临界尺寸的调整不易进行。
当采用Cl2作蚀刻气时,如用固体掩模替代光抗蚀剂则会遇到严重的侧壁侵蚀。
图1是一张扫描电镜(SEM)的照片。其中显示出用Cl2气体蚀刻的TiSix膜侧壁出现的严重侵蚀。
还有就是当多硅化物膜受蚀刻时,通常可用低压化学汽相淀积(LP-CVD)于780℃下淀积的氮化硅膜(此后称为LP-CVD氮化物膜)和温度低到400℃下等离子增强CVD(PE-CVD)淀积的氮化硅膜(此后称为PE-CVD氮化物膜)作掩模。
当用LP-CVD氮化物膜作掩模时,与PE-CVD氮化物膜相比,在膜电阻方面有优点。但如图2的SEM照片所示,它在多硅化物蚀刻掉之后,空白区留有残余物。
残余物是硅化物膜在受热时多余的硅分凝而产生的。而用PE-CVD氮化物膜作掩模时,则不产生蚀刻残渣,但在下一个自对准接触窗口制作工步时,会在栅极图案的侧壁上出现大量聚合物,这会造成栅极薄层电阻比LP-CVD氮化物膜用作掩模时要高。
根据上述的情况,本发明目的在于提供一种制备多硅化物栅极的技术,以便能使栅的截面整齐,不留有蚀刻残渣。
为达到此目的,根据本制备多硅化物栅极的方法,第一步在一半导体衬底上按次序先后制作一栅绝缘膜,一多晶硅膜,与一硅化物膜。然后在硅化物膜上制备一掩模层。第二步用Cl2和O2的混合气体作为蚀刻气体蚀刻硅化物膜和多晶硅膜。
O2在混合气中比例以10%到30%为佳。还有就是硅化物层蚀刻时最好在0℃以上的温度下加150W功率的偏置电源。如在0℃或以下时,则要用200W或以上的偏置电源。
为了实现以上目的,根据本发明所提供的形成另一个多硅化物栅极的技术中,在一半导体衬底上先后形成一栅绝缘膜,一多晶硅膜和一硅化物膜。在硅化物膜上再制备一掩模层,然后用Cl2,O2,和含F的混合气体蚀刻硅化物膜和多晶硅膜。
用LP-CVD法于500℃的高温下制备出的氮化硅膜可用来作掩模。蚀刻气体可用含F,氯气,和氧的混合气,或氯气,氧气与氮气中含氟的混合气。氯和氧含量比最好在4比1。
为了实现以上目的,根据本发明所提供的形成另一个多硅化物栅极的技术,在一半导体衬底上先后形成一栅绝缘膜,一多晶硅膜和一硅化物膜。在硅化物膜上再制备一掩模层,然后用含Cl2,O2,和(C-F)系列气体的混合气体蚀刻硅化物膜和多晶硅膜。
最好采用C-F系列气体流率占气体总流率的80%或更低些的CVD法淀积出的硅化物膜。
根据本发明在蚀刻一个多硅化物结构图案时,采用的蚀刻气体应为具有适当含量比的氯氧混合气,衬底的温度和偏置功率也应保持在适当水平。
这样蚀刻的一种副产品就可构成一层保护栅极侧壁的膜而可防止侧壁受蚀刻气体的侵蚀。
此外当一般用LP-CVD氮化物膜或CVD硅化物膜作蚀刻多硅化物栅的掩模时,在空白区不会留残渣。
参照附图对一个优选的实施例作详细描述就更能证明本发明的目的和优点。
图1给出一个按现有技术那样用氯气蚀刻出的多硅化物图案的SEM(扫描电镜)截面照片。
图2给出一个用LP-CVD氮化物膜掩模蚀刻出的多硅化物图案的SEM(扫描电镜)照片。
图3至5为用本发明的技术在不同氧气含量比下蚀刻出的多硅化物栅极的各个SEM(扫描电镜)截面照片。
图6至8为用本发明的技术在不同衬底温度下蚀刻出的多硅化物栅极的各个SEM(扫描电镜)截面照片。
图9是多晶硅和TiSix蚀刻速率与衬底温度关系曲线。
图10是多晶硅和TiSix蚀刻速率与偏置功率关系曲线。
图11至13是用于说明在不同偏置功率下的残渣去除效应的SEM照片。
图14和15是用于比较在不同的衬底温度和偏置功率所得的多硅化物栅极图案的剖面及残留物的SEM照片。
图16是一个用含CF4气体的Cl2/O2混合气蚀刻出的钛多硅化物(多晶硅和硅化钛结构)图案的SEM照片。
图17给出一个用Cl2/O2气体蚀刻出的CVD硅化钛膜图案的SEM照片。
图18至22是用CF4/Cl2/O2气体蚀刻出的钛多硅化物膜的顶视和侧视SEM照片。
本发明能提供以下的适当蚀刻条件以便解决蚀刻多硅化物膜时的图案侧壁受侵蚀和残渣产生的问题。
实例1
根据为研究蚀刻钛多硅化物膜时蚀刻气体对侧壁侵蚀程度影响而进行的试验结果,得知当向氯气掺加适量的氧气时,图案的侧壁侵蚀能大大减少,其他蚀刻条件(除蚀刻气体外)在各实施例中都相同,例如衬底温度都保持在正常水平,反应室内压力都保持在2mTorr。
下面列出用氯氧混合气蚀刻硅化钛膜的化学反应式
 …………(1)
………………(2)
按式(1)与(2)可看出,当采用氯/氧混合气蚀刻TiSix时,有副产品氯化物(TiCl4和SiCl4)和氧化物(TiO和SiO)产生。(1)中的那些氯化物(氯化钛和氯化硅)是挥发性的,在反应过程中跑掉,而式(2)中的那些氧化物是非挥发性的,所以在蚀刻中附在多硅化物图案的侧壁上,而成为保护层,防止了多硅化物图案受蚀刻气体的侵蚀。
图3至5是用氯气中按氧/氯比10%,20%,和30%掺入氧气来蚀
刻TiSix图案的SEM截面照片。
在照片中可看出,与用纯氯时(见图1)相比,加入适当量的氧气可得到没有侧壁侵蚀的图案截面。特别值得注意的是加入量在20%±α时,多硅化物图案截面最佳。另一方面如掺和量在30%以上时就会有过多的聚合氧化物产生,使图案扩充或图案单元内生成残余物,因此掺氧量最好保持在30%以下。
对比实例:衬底温度和偏置功率
还有就是这里提供一些适当条件以便防止在采用氯/氧混合气进行蚀刻时,侧壁侵蚀和空白区底部生成残余物。
图6至8是多硅化物膜用氯/氧混合气蚀刻时,衬底温度在0℃,-30℃,和-50℃,而氧气混合比为20%下所制备的图案截面SEM照片。可看出,随衬底温度的下降,侧壁上的反应活动也受到阻止,因此伴生的副产品氧化物诸如TiO能充分起到保护膜层的作用。从图8SEM照片就可看出,该情形是衬底在-50℃下,侧壁侵蚀不大发生。然而衬底温度再降低,图案的底面上生成残余物。那是因为在多晶硅膜和TiSix膜间的蚀刻选择性随衬底温度下降而减低了。待蚀刻的TiSix膜没有被完全蚀刻而留有残余。
图9是多晶硅和TiSix膜的蚀刻速率与衬底温度的关系曲线,其衬底温度范围是-50℃到50℃。从图中可看出,随衬底温度的增高,对多晶硅膜和TiSix膜的蚀刻选择性也提高了,这对残余物的防止是有利的。
另一方面,施加适当的偏置功率可去除衬底温度低时生成的残余物。
图10是多晶硅和TiSix膜的蚀刻速率与偏置功率的关系曲线,在适当蚀刻气体和适当衬底温度下,偏置功率增大,则蚀刻选择性也增高。
图11至13是一些用来解释残余物去除有效程度的多硅化物图案SEM照片,其各个偏置条件分别为150W,200W,和250W。衬底温度都保持在-50℃,而用的电源功率为600W。可看出就是衬底温度低到-50℃,如施加约250W的偏置功率也几乎不存在残余物问题。
图14和15是用来比较不同衬底温度和偏置功率条件下多硅化物侧壁截面的SEM照片。图14中,衬底温度保持在50℃而偏置功率为150W,图15中则分别为-50℃和200W,可看出如衬底温度保持在50℃,施加150W偏置。则可得到良好侧壁截面而残余物也达到去除。但如果衬底温度保持-50℃,偏置功率为200W,则仍有良好的侧壁截面但空白区底面会留下少量残余物。
如上所述,当蚀刻气体氯/氧混合比适当,衬底温度在0℃以上,偏置功率在150W以上,侧壁截面良好,残余物生成可避免。即使当衬底温度低于0℃,若所加偏置功率约250W,则也能获得良好侧壁截面而残余物可去除。然而高集成度存储器件如1GB DRAM采用多硅化物栅极时,其多晶硅膜与栅氧化膜的厚度要分别减低到500埃和几十埃。这样在蚀刻TiSix膜时若加较大的偏置功率可能在栅氧化膜上生成陷坑,因为随着器件集成度的增加,栅氧化膜和多晶硅膜变得更薄而在栅氧化膜上产生蚀坑,最好采用高衬底温度和能容许较大余量的偏置功率。在此情况下,栅图案上出现的少量侵蚀尚可通过优化其他工艺条件予以补偿。
例2
下面提供采用LP-CVD氮化物膜掩模时防止空白区残余物的蚀刻条件。如上所述LP-CVD或PE-CVD膜都是通常用来蚀刻硅化物膜的掩模。然而当采用LP-CVD氮化物膜(其膜薄层电阻Rs较优)时,在空白区会产生残余物。
图2显示出一张用LP-CVD氮化物膜掩模蚀刻出的钛多硅化物膜的SEM照片。该LP-CVD氮化物膜是在780℃淀积的,蚀刻气体是氯/氧或氯/氧/氮混合气。
如图2所示,多硅化物图案的侧壁无侵蚀,但有残余物附着,
然而采用PE-CVD氮化物膜掩模时,则几乎没有附着。残余物附着只产生于LP-CVD氮化物膜是在500℃或稍高些淀积的情况。残余物生成的原因是由于非挥发副产品如Si-O的生成。而这源于当硅化物受热时分凝的剩余硅与蚀刻气体氯/氧中的氧反应。
据此,为了能采用电阻值比PE-CVD要低的LP-CVD氮化物膜而又须防止残余物产生,其保证的工艺条件如下:在常规工艺的氯/氧或氯/氧/氮混合气中加入四氟化碳来进行蚀刻工艺。例如四氟化碳,六氟化硫等都可作为含氟气体。遇此种情况,氯/氧比最好在4∶1。
因为在掺加氟时,氟能蚀刻硅,它就能有效的把硅化钛膜上的多余硅反应掉。产生挥发性含Si-F或C-O的副产品,在蚀刻完成后不留下残余物。
图16是一张钛多硅化物图案的SEM照片,图案是用氯/氧混合气掺加的四氟化碳气流率为总气流率的20%,从图中可看出侧壁侵蚀和残余物生成几乎都不存在。而在蚀刻工艺完成以后,一层70埃的氧化膜厚度变成平均66.7埃。因此当有防止多硅化物图案侧壁侵蚀作用的氯/氧或氯/氧/氮混合气中掺入氟时,残余物生成和侧壁侵蚀都得到有效制止。栅氧化层的损失就可避免。
实例3
根据本发明的第一实施例,当按现有技术那样硅化物膜采用溅射硅化钛而以氯/氧混合气作蚀刻,则可制备出一垂直的图案截面。然而由于缺乏鉴于残余物去除所需的刻蚀裕度,蚀坑和残余物将同时生成。然而,如第二实施例那样当加入含氟气体,可同时防止蚀坑和残余物产生。这就是说,从残渣生成来看,Si-O等可用掺氟气体来生成挥发性副产品诸如Si-F,C-O等取代而防止。还有就是当氟含量增加时,主蚀刻气体氯就减少,相应的硅化钛的蚀刻率也要减低,因而蚀坑完成后多晶硅膜的表面形貌也会改善。结果扩大了栅氧化膜的蚀刻裕度,蚀坑问题也就解决了。
与溅射硅化钛相比,CVD淀积的硅化钛用氯/氧混合气蚀刻时,如图17所示,图案侧壁的侵蚀非常严重。表明仅用氯/氧混合气不足以保护侧壁。但掺入C-F系列气体,则图案侧壁侵蚀问题就迎刃而解,并且无残渣产生。可以获得没有侧壁侵蚀和残渣的笔直上下的垂直图案截面。这是由于掺入C-F系列气体后,产生的化合物诸如Ti-C,Si-C或TiF附着在图案侧壁上而能起保护层作用。
为了验证蚀刻溅射硅化钛膜时掺C-F系气体的侧壁保护效应,可以根据C-F系气体的气流率变化来观察侧壁侵蚀的程度。这里曾进行过以下蚀刻试验。
1.对溅射硅化钛膜进行主蚀刻过程试验。
此过程在2mTorr压力,和375/300W电功率下,采用四氟化碳和氯/氧混合气和终点检测(EPD)方法,四氟化碳的气流率范围是从气体总流率的20%,30%。50%到80%。而氯/氧比保持在4∶1(四氟化碳在外)。
2.硅化钛膜的过度蚀刻试验。
在与1.相同的蚀刻情况下作了30%的过度蚀刻。
3.多晶硅膜的蚀刻试验。
蚀刻工艺条件为压力3。5mTorr,电功率300/90W,采用21Cl2/9O2蚀刻气与时间蚀刻法。
图18到22中给出一钛多硅化物膜的SEM照片,膜是用四氟化碳/氯/氧混合气蚀刻的,四氟化碳的流率各次分别占气体总流率的20%,30%,40%,50%和80%。
从照片中可看出用氯/氧混合气就可获得垂直的截面,但残渣和蚀坑出现的可能性大。一旦掺入碳氟系气体则又可获得垂直截面而残渣的生成也可避免。
除CF4之外,C2F6,C4F10和CH3F等也属可用的碳氟系气体,如CF系气体占到总流率的80%时,掩模的损失就会出现。因此掺入的CF系气体流率最好低于总流率的80%。
这里虽只描述了TiSix以作为解释本发明的实例,但本发明应用决不仅限于所描述过的。此技术显然还可在其总的技术实质内作各种不同方式的改良。
按本发明形成一多硅化物栅极的技术,采用具有适当氯氧比的混合气体作蚀刻气体,并将衬底保持于适当温度水平则可防止多硅化物图案侧壁侵蚀。残余物可通过施加适当量的偏置电功率来去除。还有在向氯/氧混合气掺加预定数量的氟或碳氟系气体时,图案侧壁侵蚀和残余物问题就可同时解决而栅氧化层的损失也可以避免。

Claims (14)

1.形成一多硅化物栅极的方法,包括以下步骤:
按次序先后在一半导体衬底上形成栅氧化层,多晶硅膜,和硅化物膜;
在所述的硅化物膜上形成掩模层;以及
用氯气和氧气的混合气作蚀刻气体,蚀刻所述的硅化物膜与多晶硅膜。
2.权利要求1中所述多硅化物栅极的形成方法,其中,所述的氧气含量在蚀刻气中占10%到30%。
3.权利要求1中所述多硅化物栅极的形成方法,其中,蚀刻所述硅化物膜的工序是在高于0℃的温度下用150W或更高的偏置功率来完成的。
4.权利要求1中所述多硅化物栅极的形成方法,其中,蚀刻所述硅化物膜是采用在不高于0℃的温度下用200W或更高的偏置功率来完成的。
5.形成一多硅化物栅极的方法,包括以下步骤:
按次序先后在一半导体衬底上形成栅氧化层,多晶硅膜和硅化物膜;
在所述的硅化物膜上形成掩模层;然后用含氟、氯、氧混合气作蚀刻气体,蚀刻所述的硅化物膜与多晶硅膜。
6.权利要求5所述的多硅化物栅极的形成方法,其中,所述的掩模层是由氮化硅膜形成的。
7.权利要求6所述的多硅化物栅极的形成方法,其中,所述的掩模层是由一种LP-CVD(低压化学汽相淀积)方法在高于500℃的温度下形成的。
8.权利要求5所述的多硅化物栅极的形成方法,其中,含氟气体中的氟气体流率占总气体流率的80%或更低。
9.权利要求5所述的多硅化物栅极的形成方法,其中,所述的蚀刻气体是由掺和含氟气体与氯气,氧气和氮气所形成的。
10.权利要求8与9中任何一个的多硅化物栅极的形成方法,其中,含氟气体是从六氟化硫和四氟化碳等构成的氟化物组中任选的一种。
11.权利要求8到10任一个所述的多硅化物栅极的形成方法,其中氯气与氧气之比为4∶1。
12.一种形成多硅化物栅的方法,包括以下步骤:
按先后次序在半导体衬底上形成栅绝缘膜,多晶硅膜和硅化物膜;
在硅化物膜上形成一掩模层;以及
用一种包含氯气,氧气与碳-氟系列的气体作蚀刻气体来蚀刻所述的硅化物膜和所述的多晶硅膜。
13.权利要求12所述的多硅化物栅极的形成方法,其中,所述的硅化物膜是用CVD(化学汽相淀积)方法淀积的。
14.权利要求12所述的多硅化物栅极的形成方法,其中,所述的C-F系列气体是一种选自四氟化碳(CF4),六氟乙烷(C2F6),十氟丁烷(C4F10),和一氟甲烷(CH3F)等氟化物组的物质。
CN97111174A 1996-05-15 1997-05-14 制备多硅化物栅极的方法 Expired - Fee Related CN1128466C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR16264/96 1996-05-15
KR16264/1996 1996-05-15
KR19960016264 1996-05-15

Publications (2)

Publication Number Publication Date
CN1172343A true CN1172343A (zh) 1998-02-04
CN1128466C CN1128466C (zh) 2003-11-19

Family

ID=19458809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111174A Expired - Fee Related CN1128466C (zh) 1996-05-15 1997-05-14 制备多硅化物栅极的方法

Country Status (4)

Country Link
US (1) US6087264A (zh)
JP (1) JP4242463B2 (zh)
KR (1) KR100265756B1 (zh)
CN (1) CN1128466C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312736C (zh) * 2003-08-12 2007-04-25 精工爱普生株式会社 半导体装置的制造方法
CN104630774A (zh) * 2015-02-28 2015-05-20 苏州工业园区纳米产业技术研究院有限公司 刻蚀气体及其应用
CN104658896A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 蚀刻方法、半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231776B1 (en) * 1995-12-04 2001-05-15 Daniel L. Flamm Multi-temperature processing
KR100518520B1 (ko) * 1998-08-11 2005-11-25 삼성전자주식회사 반도체장치의 실리콘막 식각방법
US6656847B1 (en) * 1999-11-01 2003-12-02 Taiwan Semiconductor Manufacturing Company Method for etching silicon nitride selective to titanium silicide
US6486069B1 (en) * 1999-12-03 2002-11-26 Tegal Corporation Cobalt silicide etch process and apparatus
JP3396030B2 (ja) * 2001-04-27 2003-04-14 沖電気工業株式会社 半導体装置の製造方法
KR100859490B1 (ko) * 2007-06-12 2008-09-23 주식회사 동부하이텍 반도체 트랜지스터 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543597A (en) * 1982-06-30 1985-09-24 Tokyo Shibaura Denki Kabushiki Kaisha Dynamic semiconductor memory and manufacturing method thereof
JPS59162276A (ja) * 1983-03-07 1984-09-13 Toshiba Corp 反応性イオンエツチング方法
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
US5219485A (en) * 1985-10-11 1993-06-15 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
JPS63119533A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
US4789426A (en) * 1987-01-06 1988-12-06 Harris Corp. Process for performing variable selectivity polysilicon etch
JPH0284723A (ja) * 1988-06-01 1990-03-26 Mitsubishi Electric Corp ドライエッチング方法
JPH0294520A (ja) * 1988-09-30 1990-04-05 Toshiba Corp ドライエッチング方法
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
JPH0864559A (ja) * 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法
US5705433A (en) * 1995-08-24 1998-01-06 Applied Materials, Inc. Etching silicon-containing materials by use of silicon-containing compounds

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312736C (zh) * 2003-08-12 2007-04-25 精工爱普生株式会社 半导体装置的制造方法
CN104658896A (zh) * 2013-11-19 2015-05-27 中芯国际集成电路制造(上海)有限公司 蚀刻方法、半导体器件
CN104658896B (zh) * 2013-11-19 2017-12-29 中芯国际集成电路制造(上海)有限公司 蚀刻方法、半导体器件
CN104630774A (zh) * 2015-02-28 2015-05-20 苏州工业园区纳米产业技术研究院有限公司 刻蚀气体及其应用

Also Published As

Publication number Publication date
KR100265756B1 (ko) 2000-10-02
JPH1055980A (ja) 1998-02-24
CN1128466C (zh) 2003-11-19
KR970077224A (ko) 1997-12-12
US6087264A (en) 2000-07-11
JP4242463B2 (ja) 2009-03-25

Similar Documents

Publication Publication Date Title
US5468342A (en) Method of etching an oxide layer
US5562801A (en) Method of etching an oxide layer
US6693022B2 (en) CVD method of producing in situ-doped polysilicon layers and polysilicon layered structures
WO2002065539A1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
KR20100098580A (ko) 고종횡비 콘택트를 에칭하는 방법
KR100954107B1 (ko) 반도체 소자의 제조방법
US6423644B1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
CN1128466C (zh) 制备多硅化物栅极的方法
US5863839A (en) Silicon and polycide plasma etch appplications by use of silicon-containing compounds
CN101064250A (zh) 半导体器件中凹陷通道的制造方法
US5674782A (en) Method for efficiently removing by-products produced in dry-etching
US6159811A (en) Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
KR100213207B1 (ko) 폴리사이드 구조의 게이트 형성방법
EP0933805A2 (en) Process for anisotropic etching of nitride layer with selectivity to oxide
US6897153B2 (en) Etching gas composition for silicon oxide and method of etching silicon oxide using the same
CN1163951C (zh) 腐蚀绝缘层和制作半导体器件的工艺
CN1959931A (zh) 干式蚀刻工艺后的清洗工艺
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
CN1941294A (zh) 开口的形成方法以及接触窗的形成方法
JPH07335624A (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
KR20080060361A (ko) Manos 구조의 반도체 소자 제조방법
KR100259072B1 (ko) 금속게이트 형성방법
US20010016422A1 (en) Dry etching method and method of manufacturing semiconductor device
JPS62176134A (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031119

Termination date: 20150514

EXPY Termination of patent right or utility model