CN117199115A - 晶体管及其制作方法、存储器 - Google Patents
晶体管及其制作方法、存储器 Download PDFInfo
- Publication number
- CN117199115A CN117199115A CN202210614642.5A CN202210614642A CN117199115A CN 117199115 A CN117199115 A CN 117199115A CN 202210614642 A CN202210614642 A CN 202210614642A CN 117199115 A CN117199115 A CN 117199115A
- Authority
- CN
- China
- Prior art keywords
- channel
- transistor
- gates
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000004308 accommodation Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 89
- 239000002346 layers by function Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 21
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 3
- -1 IGZO) Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 2
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 2
- 229910001947 lithium oxide Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910020654 PbScTaO Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开提供一种晶体管及其制作方法、存储器，涉及半导体技术领域，用于解决晶体管驱动电流小的技术问题，该晶体管包括：沟道，其内部形成有多个容纳空间；多个栅极，多个栅极的延伸方向相同，且均具有相对的第一端和第二端，每个栅极的第一端位于一个容纳空间内，每个栅极的第二端位于相对应的容纳空间外；介质层，位于栅极和沟道之间，绝缘隔离栅极和沟道；源极，设置于沟道的一端；漏极，设置于沟道的另一端，且漏极与源极之间具有间隔。通过在同一沟道内设置多个栅极，增加了栅极与沟道的接触面积，且沟道内的每一处的电位为多个栅极的各自电位的叠加，从而增大了晶体管的驱动电流，提高了栅极的控制能力，进而提高晶体管的性能。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种晶体管及其制作方法、存储器。
背景技术
随着科技的不断发展，半导体结构，尤其是存储器的应用越来越广。存储器包括多个晶体管，晶体管一般为金属-氧化物-半导体(Metal Oxide Semiconductor，简称MOS)晶体管。MOS晶体管通常包括源极、漏极，位于源极和漏极之间的沟道，与沟道相对的栅极，以及设置在栅极与沟道之间的介质层。MOS晶体管利用栅极所形成的电场，控制沟道内感应电荷的多少，进而改变沟道的状态，从而达到控制漏极电流的效果。然而，上述晶体管的驱动电流较小，影响晶体管的性能。
发明内容
鉴于上述问题，本公开实施例提供一种晶体管及其制作方法、存储器，用于增大晶体管的驱动电流，并提高栅极对沟道的控制能力，提高晶体管的整体性能。
根据一些实施例，本公开的第一方面提供一种晶体管，其包括：沟道，其内部形成有多个容纳空间；多个栅极，所述多个栅极的延伸方向相同，且均具有相对的第一端和第二端，每个所述栅极的第一端位于一个所述容纳空间内，每个所述栅极的第二端位于相对应的所述容纳空间外；介质层，位于所述栅极和所述沟道之间，绝缘隔离所述栅极和所述沟道；源极，设置于所述沟道的一端；漏极，设置于所述沟道的另一端，且所述漏极与所述源极之间具有间隔。
在一些可能的实施例中，每个所述容纳空间的开口设置在所述沟道的一端，每个所述栅极的第二端自其相对应的所述开口暴露在所述容纳空间外。
在一些可能的实施例中，所述源极和所述漏极中的一者覆盖所述沟道的一端，且覆盖靠近该端的部分侧壁；所述源极和所述漏极中的另一者覆盖所述沟道的另一端，且覆盖靠近该端的部分侧壁。
在一些可能的实施例中，所述晶体管还包括设置在多个所述栅极上的导电层，所述导电层与多个所述栅极电连接。
在一些可能的实施例中，以垂直于所述栅极的延伸方向的平面为截面，所述栅极的截面形状包括圆形、椭圆形、正方形、长方形、梯形或者十字形。
在一些可能的实施例中，至少部分所述栅极的截面形状相同。
在一些可能的实施例中，各所述栅极的截面形状相同，多个所述栅极呈三角形排布、五边形排布、六边形排布或者阵列排布。
在一些可能的实施例中，以垂直于所述栅极的延伸方向的平面为截面，所述介质层的截面形状与相对应的所述栅极的截面形状相适配。
在一些可能的实施例中，所述源极与所述沟道形成金属半导体接触，和/或所述漏极与所述沟道形成金属半导体接触。
本公开实施例提供的晶体管至少具有如下优点：
本公开实施例提供的晶体管包括沟道、源极、漏极、多个栅极，以及位于每个栅极和沟道之间的介质层；其中，漏极与源极分别设置在沟道的两端，且沿沟道的长度方向间隔设置，沟道内部形成有多个容纳空间，每个栅极的第一端位于一个容纳空间内，每个栅极的第二端位于容纳空间外。通过在同一沟道内设置多个栅极，增加了栅极与沟道的接触面积，且沟道内的每一处的电位为多个栅极的各自电位的叠加，从而增大了晶体管的驱动电流，提高了栅极的控制能力，进而提高晶体管的性能。
根据一些实施例，本公开第二方面提供一种存储器，其包括如上所述的晶体管。存储器包括上述晶体管，因而至少具有驱动电流大的优点。
根据一些实施例，本公开第三方面提供一种晶体管的制作方法，其包括：
形成叠层结构，所述叠层结构包括依次堆叠设置的第一功能层、绝缘层和第二功能层，所述第一功能层和所述第二功能层中的一者形成源极，另一者形成漏极；
在所述叠层结构中形成第一填充空间，所述第一填充空间贯穿所述第二功能层、所述绝缘层，并暴露所述第一功能层；
在所述第一填充空间内形成沟道，所述沟道具有多个容纳空间；
在每个所述容纳空间的侧壁和底壁形成介质层，位于所述容纳空间内的所述介质层围合成第二填充空间；
在每个所述第二填充空间内形成栅极，所述栅极的第一端位于所述第二填充空间内，所述栅极的第二端位于所述第二填充空间外。
在一些可能的实施例中，所述第一填充空间的底壁位于所述第一功能层中。
在一些可能的实施例中，在所述第一填充空间内形成沟道，所述沟道具有多个容纳空间，包括：
在所述第一填充空间内沉积初始沟道层，所述初始沟道层填充满所述第一填充空间；
刻蚀所述初始沟道层，以在所述初始沟道层中形成多个间隔设置的所述容纳空间，剩余的所述初始沟道层形成所述沟道。
在一些可能的实施例中，在所述每个第二填充空间内形成栅极，所述栅极的第一端位于所述第二填充空间内，所述栅极的第二端位于所述第二填充空间外之后，还包括：
在所述栅极上形成导电层，所述导电层电连接各所述栅极的第二端。
在一些可能的实施例中，以平行于所述第一功能层的平面为截面，至少部分所述栅极的截面形状相同。
本公开实施例提供的晶体管的制作方法至少具有如下优点：
本公开实施例提供的晶体管的制作方法中，通过在叠层结构中形成第一填充空间，并在第一填充空间内形成沟道，沟道具有多个容纳空间；再在每个容纳空间内形成栅极，以及位于栅极与沟道之间的介质层，增加了同一沟道内的栅极的数量，从而增加了栅极与沟道的接触面积，且沟道内的每一处的电位为多个栅极的各自电位的叠加，增大了晶体管的驱动电流，提高了栅极的控制能力，进而提高晶体管的性能。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例中的晶体管的结构示意图；
图2为本公开一实施例中的晶体管的栅极排布的第一种示意图；
图3为本公开一实施例中的晶体管的栅极排布的第二种示意图；
图4为本公开一实施例中的晶体管的栅极排布的第三种示意图；
图5为本公开一实施例中的晶体管的栅极排布的第四种示意图；
图6为本公开一实施例中的晶体管的栅极排布的第五种示意图；
图7为本公开一实施例中的晶体管的栅极排布的第六种示意图；
图8为本公开一实施例中的晶体管的制作方法的流程图；
图9为本公开一实施例中的叠层结构的示意图；
图10为本公开一实施例中的形成第一填充空间后的示意图；
图11为本公开一实施例中的形成初始沟道层后的示意图；
图12为本公开一实施例中的形成容纳空间后的示意图；
图13为本公开一实施例中的形成介质层后的示意图；
图14为本公开一实施例中的形成栅极后的示意图。
具体实施方式
相关技术中存在晶体管的驱动电流较小的问题，经发明人研究发现，其原因在在于，晶体管的场效应由单个栅极所贡献，栅极与沟道之间的接触面积较小，其驱动电流较小。
本公开实施例提供一种晶体管及其制作方法、存储器，通过在同一沟道内设置多个栅极，增加了栅极与沟道的接触面积，且沟道内的每一处的电位为多个栅极的各自电位的叠加，从而增大了晶体管的驱动电流，提高了栅极的控制能力，进而提高晶体管的性能。
为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。
参阅图1，图1为本公开一实施例中的晶体管的结构示意图，该晶体管包括：源极11、漏极12、沟道14、介质层15和栅极13。其中，沟道14内部形成有多个容纳空间，多个容纳空间之间间隔设置，即各容纳空间之间互不连通。
栅极13设置有多个，多个栅极13的延伸方向相同，示例性的，多个栅极13沿第一方向延伸(图1所示的Y方向)。每个栅极13具有相对的第一端16和第二端17，第一端16和第二端17可以沿第一方向相对设置。例如，栅极13的第一端16为栅极13的顶端(图1所示上端)，栅极13的第二端17为栅极13的底端(图1所示下端)。栅极13的材质可以为金属或半导体材料，如掺杂Si、掺杂Ge、氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛(Ti)、钽(Ta)、铜(Cu)、铝(Al)、金(Au)、硅化钨(WSi)、硅化钴(CoSi)、硅化钛(TiSi)或其组合等。
继续参阅图1，沿栅极13的延伸方向，位于一个容纳空间内的栅极13的截面尺寸相同，即各栅极13为等截面设计，以使各栅极13形成上下一致的柱状，便于各栅极13的制作。其中，截面尺寸可以为截面积，也可以为截面直径。
位于不同容纳空间内的栅极13的截面尺寸可以相同，也可以不同。在一些可能的示例中，参阅图2，同一沟道14内设置有两个栅极13，这两个栅极13的截面形状均为圆形，且这两个栅极13的截面尺寸相同。在另一些可能的示例中，参阅图3，同一沟道14内设置有六个栅极13，这六个栅极13的截面形状均为长方形。这六个栅极13可以分为两组，第一组包括位于上方的四个栅极13，这四个栅极13的截面尺寸相同，第二组包括位于下方的两个栅极13，这两个栅极13的截面尺寸相同，且第一组的栅极13与第二组的栅极13的截面尺寸不同。
以垂直于栅极13的延伸方向(图1中所示竖直方向)的平面为截面，栅极13的截面形状包括圆形、椭圆形、正方形、长方形、梯形或者十字形。同一沟道14所对应多个栅极13中，各栅极13的截面形状可以相同，也可以不同。具体的，同一沟道14所对应多个栅极13中，各栅极13的截面形状各不相同；或者，至少部分栅极13的截面形状相同。
其中，“至少部分栅极13的截面形状相同”是指：同一沟道14所对应的多个栅极13中，各栅极13的截面形状均相同；或者，同一沟道14所对应的多个栅极13中，部分栅极13的截面形状相同，且该部分栅极13的截面形状与其他栅极13的截面形状不同。如此设置，可以根据沟道14灵活布置多个栅极13，以充分利用沟道14的空间。
示例性的，同一沟道14对应四个栅极13，也就是说，该沟道14具有四个容纳空间，每个容纳空间内设置有一个栅极13。
在一种可能的实现方式中，参阅图4，这四个栅极13的截面形状相同，例如，这四个栅极13的截面形状均为长方形，长方形的各边之间圆角过渡。
在另一种可能的实现方式中，这四个栅极13中三个栅极13的截面形状相同，且与另一个栅极13的截面形状不同，例如，这四个栅极13中三个栅极13的截面形状为长方形，另一个栅极13的截面形状为圆形。
在又一种可能的实现方式中，这四个栅极13中两个栅极13的截面形状相同，且与另两个栅极13的截面形状不同，另两个栅极13的截面形状可以相同，也可以不同。例如，参阅图5，这四个栅极13中两个栅极13的截面形状为长方形，另两个栅极13的截面形状为圆形；或者，这四个栅极13中两个栅极13的截面形状为长方形，另一个栅极13为十字形，最后一个栅极13为圆形。
在各栅极13的截面形状相同的实施例中，多个栅极13呈三角形排布、五边形排布、六边形排布或者阵列排布。具体的，多个栅极13呈三角形排布是指多个栅极13的中心形成虚拟三角形，各栅极13的中心分别位于虚拟三角形的三个顶点。多个栅极13呈五边形排布、六边形排布的排布方式可以参照多个栅极13呈三角形排布的排布方式，在此不再赘述。
多个栅极13呈阵列排布包括多个栅极13呈行排布、列排布或者矩阵排布。参考图6和图7，两个栅极13呈行排布；参考图4，四个栅极13呈方阵排布。在其他的示例中，各栅极13还可以呈圆形排布、椭圆形排布或者其他不规则排布，本申请对此不是限定的。
示例性的，部分栅极13呈圆形排布，各栅极13的中心形成虚拟圆形，各栅极13的中心在虚拟圆形上呈等间隔分布。另一个栅极13的中心与该虚拟圆形的圆心重合，以提高栅极13的数量。或者，多个栅极13形成至少两个圆形排布，至少两个圆形的圆心重合。例如，部分栅极13的中心形成第一圆形，另一部分栅极13的中心形成第二圆形，第二圆形的半径小于第一圆形的半径，且第一圆形和第二圆形的圆心重合。
本公开实施例对多个栅极13的排布方式，以及各栅极13的截面形状和截面尺寸均不限定的，通过调整栅极13的排布方式、截面形状和截面尺寸中的至少一者，可以优化栅极13的设置，进而充分利用沟道14的空间。
继续参阅图1，多个栅极13与多个容纳空间一一对应，且每个栅极13的第一端16位于其对应的容纳空间内，每个栅极13的第二端17位于其对应的容纳空间外。也就是说，每个栅极13的第一端16插设在沟道14内，每个栅极13的第二端17外露。如此设置，一方面可以增加同一沟道14内的栅极13的数量，从而增加栅极13与沟道14的接触面积，且沟道14内的每一处的电位为多个栅极13的各自电位的叠加，从而增大了晶体管的驱动电流。另一方面，每个栅极13的第二端17外露，通过第二端17可以将每个晶体管连接至外围电路，从而实现对晶体管的驱动和控制。
具体的，每个容纳空间的开口设置在沟道14的一端，每个栅极13的第二端17自其相对应的开口暴露在容纳空间外。如图1所示，沟道14沿第一方向大致呈柱状，沟道14的一端设置有多个开口，多个开口与多个容纳空间一一对应，且相对应的开口和容纳空间相连通，以供栅极13的第二端17自开口伸出，暴露在该容纳空间外。其中，多个开口设置在沟道14的同一端，以实现各栅极13的第二端17共联，从而控制同一沟道14内的多个栅极13同时工作，进而增加栅极13的控制能力，增大驱动电流。
沟道14的材质包括氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)、多晶硅、单晶硅、非晶硅、锗化硅或者碳化硅等半导体材料。在一些实施例中，沟道14的材质为氧化铟镓锌，氧化铟镓锌的电子迁移率较高，可以提高沟道14的饱和电流，进而提高晶体管的性能。
继续参阅图1，介质层15位于栅极13和沟道14之间，用于绝缘隔离栅极13和沟道14。介质层15的材质为绝缘材料，例如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)或者其组合。为了保证栅极13与沟道14之间的绝缘性能，绝缘材料还可以为高介电常数材料，例如，氧化铪(HfO2)、氧化铪硅(HfSiO2)、氧化镧(LaO)、氧化锆(ZrO2)、氧化锆硅(ZrSiO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化钡锶钛(BaSrTiO3)、氧化钡钛(BaTiO3)、氧化锶钛(SrTiO3)、氧化锂(Li2O)、氧化铝(Al2O3)、氧化铅钪钽(PbScTaO)、铌酸铅锌(PbZnNbO3)或者其组合。
在一些可能的示例中，以垂直于栅极13的延伸方向的平面为截面，介质层15的截面形状与相对应的栅极13的截面形状相适配。如此设置，沿栅极13的周向方向上，介质层15的厚度一致，栅极13的侧面与容纳空间的侧壁之间距离一致，以保证其均匀性。如图2所示，栅极13的截面形状为圆形，介质层15的截面形状也为圆形，且栅极13的截面形状的中心与介质层15的截面形状的中心重合。
继续参阅图1，源极11设置于沟道14的一端，漏极12设置于沟道14的另一端，且漏极12与源极11之间具有间隔。即源极11和漏极12分别设置在沟道14的两端，且源极11和漏极12之间间隔设置，避免源极11和漏极12相接触而导通，以保证晶体管可以正常工作。
在一些可能的实施例中，源极11和漏极12中的一者覆盖沟道14的一端，且覆盖靠近该端的部分侧壁；源极11和漏极12中的另一者覆盖沟道14的另一端，且覆盖靠近该端的部分侧壁。示例性的，如图1所示，源极11覆盖沟道14的下端，且覆盖靠近该端的部分侧壁，漏极12覆盖沟道14的上端，且覆盖靠近该端的部分侧壁。如此设置，源极11和沟道14之间，漏极12和沟道14之间的接触面积较大，可以提高晶体管的性能。在上述实施例中，源极11或者漏极12上设置有缺口，该缺口与沟道14的开口相正对，以供栅极13的第二端17伸出。
在另一些可能的实施例中，源极11和漏极12中的一者环绕且覆盖靠近沟道14的一端的侧壁，源极11和漏极12中的另一者环绕且覆盖靠近沟道14的另一端的侧壁。也就是说，源极11和漏极12均与沟道14的侧壁正对。示例性的，源极11环绕且覆盖靠近沟道14下端的侧壁，漏极12环绕且覆盖靠近沟道14的上端的侧壁。
继续参阅图1，源极11和沟道14之间，漏极12和沟道14之间均接触。沟道14的材质为半导体材料，源极11和漏极12的材质可以为金属材料，例如钼，也可以为半导体材料，例如多晶硅。
在一些可能的实施例中，源极11和漏极12中至少一者的材质为金属材料，源极11与沟道14形成金属半导体接触，和/或漏极12与沟道14形成金属半导体接触。具体的，源极11的材质为金属材料，漏极12的材质为半导体材料；或者，源极11的材质为半导体材料，漏极12的材质为金属材料，或者源极11和漏极12的材质均为金属材料。源极11和漏极12的掺杂类型相同，且与沟道14的掺杂类型不同，以形成金属-氧化物-半导体场效应晶体管(Metal Oxide Semi-conductor Field-Effect Transistor，简称MOSFET)。例如，源极11和漏极12进行N型掺杂，沟道14进行P型掺杂。
在另一些可能的实施例中，源极11与沟道14、漏极12与沟道14均形成半导体接触，即源极11和漏极12的材质均为半导体材料。源极11、漏极12和沟道14的掺杂类型相同，以形成无结场效应晶体管(Junction-less Field Effect Transistor,，简称JLT)，例如，源极11、漏极12和沟道14均进行N型掺杂。无结场效应晶体管的尺寸可以进一步降低，便于形成全耗尽沟道14，有效沟道14长度也会更长，可以抑制短沟道效应。
继续参阅图1，本公开实施例中的晶体管还包括导电层20，导电层20设置在多个栅极13上，且与多个栅极13电连接。通过导电层20将多个栅极13连成一体，从而使得多个栅极13同时工作，以增加驱动电流，导电层20的材质可以为金属，以减小与栅极13之间的接触电阻。
综上，本公开实施例提供的晶体管包括沟道14、源极11、漏极12、多个栅极13，以及位于每个栅极13和沟道14之间的介质层15；其中，漏极12与源极11分别设置在沟道14的两端，且沿沟道14的长度方向间隔设置，沟道14内部形成有多个容纳空间，每个栅极13的第一端16位于一个容纳空间内，每个栅极13的第二端17位于容纳空间外。通过在同一沟道14内设置多个栅极13，增加了栅极13与沟道14的接触面积，且沟道14内的每一处的电位为多个栅极13的各自电位的叠加，从而增大了晶体管的驱动电流，提高了栅极13的控制能力，进而提高晶体管的性能。
本公开一实施例还提供一种存储器，存储器可以包括动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、静态随机存取存储器(Static RandomAccess Memory，简称SRAM)、快闪存储器、电可擦可编程只读存储器(ElectricallyErasable Programmable Read-Only Memory，简称EEPROM))、相变随机存取存储器(PhaseChange Random Access Memory，简称PRAM)或者磁阻随机存取存储器(Magneto-resistiveRandom Access Memory，简称MRAM)等。
本公开实施例中的存储器包括上述晶体管，示例性的，存储器为动态随机存取存储器，其包括多个晶体管和多个电容器。多个晶体管与多个电容器一一对应且电性连接，即每个晶体管与一个电容器电性连接，通过晶体管控制电容器开启或者关闭。本公开实施例中的存储器包括上述晶体管，因而至少具有驱动电流大的优点。
本公开一实施例还提供一种晶体管的制作方法，参阅图8，该制作方法包括：
步骤S10：形成叠层结构，叠层结构包括依次堆叠设置的第一功能层、绝缘层和第二功能层，第一功能层和第二功能层中的一者形成源极，另一者形成漏极。
参阅图9，叠层结构30包括第一功能层31、绝缘层32和第二功能层33。第一功能层31、绝缘层32和第二功能层33沿第一方向依次堆叠设置，第一方向为图9所示的竖直方向(Y方向)。第一功能层31和第二功能层33中的一者形成源极11，另一者形成漏极12。例如，第一功能层31形成源极11，第二功能层33形成漏极12。绝缘层32用于隔离源极11和漏极12，以保证晶体管可以正常工作。
第一功能层31、绝缘层32和第二功能层33均可以通过沉积工艺形成，其中，沉积工艺包括化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(PhysicalVapor Deposition，简称PVD)或者原子层沉积(Atomic Layer Deposition，简称ALD)等。
绝缘层32的材质可以为绝缘材料，例如氧化硅、氧化铪、氧化锆、钛酸钙、钛酸钡或者铝酸镧等。第一功能层31的材质可以与第二功能层33的材质相同，也可以不同。
在一些可能的实施例中，第一功能层31的材质可以与第二功能层33的材质均为金属材料，例如钼。第一功能层31和第二功能层33的掺杂类型相同，例如，第一功能层31和第二功能层33进行N型掺杂。
在另一些可能的实施例中，第一功能层31的材质可以与第二功能层33的材质均为半导体材料，例如多晶硅。第一功能层31和第二功能层33的掺杂类型相同，例如，第一功能层31和第二功能层33进行N型掺杂。
步骤S20在叠层结构中形成第一填充空间，第一填充空间贯穿第二功能层、绝缘层，并暴露第一功能层。
参阅图10，刻蚀叠层结构30，以在在叠层结构30中形成第一填充空间34，第一填充空间34贯穿第二功能层33和绝缘层32，并延伸至第一功能层31的内部，以暴露第一功能层31。也就是说，第一填充空间34的底壁位于第一功能层31中，并未贯穿第一功能层31。如此设置，第一功能层31较多的暴露在第一填充空间34内，后续在第一填充空间34内形成沟道14时，沟道14与第一功能层31的接触面积增大，从而增加沟道14与源极11或者漏极12的接触面积。
步骤S30在第一填充空间内形成沟道，沟道具有多个容纳空间。
参阅图11和图12，沟道14位于第一填充空间34内，其与第一功能层31和第二功能层33均接触。沟道14具有多个容纳空间41，多个容纳空间41间隔设置。沟道14的材质为半导体材料，例如，氧化铟镓锌、多晶硅、单晶硅、非晶硅、锗化硅或者碳化硅等。在一些实施例中，沟道14的材质为氧化铟镓锌，以提高沟道14的电子迁移率，从而提高沟道14的饱和电流，进而提高晶体管的性能。
在一些可能的实现方式中，在第一填充空间34内形成沟道14，沟道14具有多个容纳空间41，包括：
在第一填充空间34内沉积初始沟道层40，初始沟道层40填充满第一填充空间34。参阅图11，为了便于初始沟道层40的沉积，初始沟道层40还可以覆盖第二功能层33。具体的，在第一填充空间34内和第二功能层33上沉积初始沟道层40，初始沟道层40填充满第一填充空间34且覆盖第二功能层33背离第一功能层31的表面。
沉积初始沟道层40后，刻蚀初始沟道层40，以在初始沟道层40中形成多个间隔设置的容纳空间41，剩余的初始沟道层40形成沟道14。具体的，参阅图11和图12，初始沟道层40上形成掩膜层，掩膜层暴露部分初始沟道层40；以掩膜层为掩膜，湿法刻蚀或者干法刻蚀去除暴露的初始沟道层40，在初始沟道层40内形成容纳空间41。
步骤S40在每个容纳空间的侧壁和底壁形成介质层，位于容纳空间内的介质层围合成第二填充空间。
参阅图12和图13，介质层15覆盖容纳空间41的侧壁和底壁，位于容纳空间41内的介质层15围合成第二填充空间51，以将后续形成第二填充空间51内的栅极13与沟道14隔离，保证两者之间绝缘设置。
介质层15的材质为绝缘材料，示例性的，介质层15的材质可以为氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化铅钪钽、铌酸铅锌或者其组合。
步骤S50在每个第二填充空间内形成栅极，栅极的第一端位于第二填充空间内，栅极的第二端位于第二填充空间外。
参阅图13和图14，每个栅极13填充在一个第二填充空间51内，且延伸至该第二填充空间51外。示例性的，每个栅极13具有相对设置的第一端16和第二端17，每个栅极13的第一端16位于第二填充空间51内，该栅极13的第二端17位于相对应的第二填充空间51外。栅极13的材质可以为金属或者其合金，例如钛(Ti)、氮化钛(TiN)、钨(W)、铝(Al)等。
沿第一功能层31、绝缘层32和第二功能层33的堆叠方向(第一方向)，位于一个第二容纳空间41内的栅极13的截面尺寸相同，即位于一个第二容纳空间41内的栅极13为等截面设计，以使位于该第二容纳空间41内的栅极13形成上下一致的柱状。其中，截面尺寸可以为截面积，也可以为截面直径。位于不同第二容纳空间41内的栅极13的截面尺寸可以相同，也可以不同，本公开实施例对此不作限定。
以平行于第一功能层31的平面为截面，栅极13的截面形状包括圆形、椭圆形、正方形、长方形、梯形或者十字形。多个栅极13中至少部分栅极13的截面形状相同，其与容纳空间41的截面形状相适配，通过调整容纳空间41的截面形状，可以调整栅极13的截面形状。容纳空间41可以根据沟道14进行设计，以充分利用沟道14的空间。
在各栅极13的截面形状相同的实施例中，多个栅极13呈三角形排布、五边形排布、六边形排布或者阵列排布。具体的，多个栅极13呈三角形排布是指多个栅极13的中心形成虚拟三角形，各栅极13的中心分别位于虚拟三角形的三个顶点。多个栅极13呈五边形排布、六边形排布的排布方式可以参照多个栅极13呈三角形排布的排布方式，在此不再赘述。
多个栅极13呈阵列排布包括多个栅极13呈行排布、列排布或者矩阵排布。在其他的示例中，各栅极13还可以呈圆形排布、椭圆形排布或者其他不规则排布，本申请对此不是限定的。
为了便于栅极13的制作，在一些可能的实现方式中，在第二填充空间51内和介质层15上沉积栅极13，栅极13填充满第二填充空间51，且覆盖介质层15背离第一功能层31的表面。如图14所示，栅极13的第二端形成一体，从而使得栅极13形成一体结构。
在一些可能的实施例中，在每个第二填充空间51内形成栅极13，栅极13的第一端16位于第二填充空间51内，栅极13的第二端位于第二填充空间51外之后，还包括：在栅极13上形成导电层20，导电层20电连接各栅极13的第二端。通过设置导电层20，可以将多个栅极13连成一体，从而使得多个栅极13同时工作，以增加驱动电流，导电层20的材质可以为金属，以减小与栅极13之间的接触电阻。在栅极13的第二端形成一体的实施例中，可以在栅极13的第二端上制作导电层20，也可以将栅极13的第二端作为导电层20。
综上，本公开实施例提供的晶体管的制作方法中，通过在叠层结构30中形成第一填充空间34，并在第一填充空间34内形成沟道14，沟道14具有多个容纳空间41；再在每个容纳空间41内形成栅极13，以及位于栅极13与沟道14之间的介质层15，增加了同一沟道14内的栅极13的数量，从而增加了栅极13与沟道14的接触面积，且沟道14内的每一处的电位为多个栅极13的各自电位的叠加，增大了晶体管的驱动电流，提高了栅极13的控制能力，进而提高晶体管的性能。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (15)
1.一种晶体管，其特征在于，包括：
沟道，其内部形成有多个容纳空间；
多个栅极，所述多个栅极的延伸方向相同，且均具有相对的第一端和第二端，每个所述栅极的第一端位于一个所述容纳空间内，每个所述栅极的第二端位于相对应的所述容纳空间外；
介质层，位于所述栅极和所述沟道之间，绝缘隔离所述栅极和所述沟道；
源极，设置于所述沟道的一端；
漏极，设置于所述沟道的另一端，且所述漏极与所述源极之间具有间隔。
2.根据权利要求1所述的晶体管，其特征在于，每个所述容纳空间的开口设置在所述沟道的一端，每个所述栅极的第二端自其相对应的所述开口暴露在所述容纳空间外。
3.根据权利要求2所述的晶体管，其特征在于，所述源极和所述漏极中的一者覆盖所述沟道的一端，且覆盖靠近该端的部分侧壁；
所述源极和所述漏极中的另一者覆盖所述沟道的另一端，且覆盖靠近该端的部分侧壁。
4.根据权利要求1所述的晶体管，其特征在于，所述晶体管还包括设置在多个所述栅极上的导电层，所述导电层与多个所述栅极电连接。
5.根据权利要求1所述的晶体管，其特征在于，以垂直于所述栅极的延伸方向的平面为截面，所述栅极的截面形状包括圆形、椭圆形、正方形、长方形、梯形或者十字形。
6.根据权利要求5所述的晶体管，其特征在于，至少部分所述栅极的截面形状相同。
7.根据权利要求6所述的晶体管，其特征在于，各所述栅极的截面形状相同，多个所述栅极呈三角形排布、五边形排布、六边形排布或者阵列排布。
8.根据权利要求6所述的晶体管，其特征在于，以垂直于所述栅极的延伸方向的平面为截面，所述介质层的截面形状与相对应的所述栅极的截面形状相适配。
9.根据权利要求1所述的晶体管，其特征在于，所述源极与所述沟道形成金属半导体接触，和/或所述漏极与所述沟道形成金属半导体接触。
10.一种存储器，其特征在于，包括如权利要求1-9任一项所述的晶体管。
11.一种晶体管的制作方法，其特征在于，包括：
形成叠层结构，所述叠层结构包括依次堆叠设置的第一功能层、绝缘层和第二功能层，所述第一功能层和所述第二功能层中的一者形成源极，另一者形成漏极；
在所述叠层结构中形成第一填充空间，所述第一填充空间贯穿所述第二功能层、所述绝缘层，并暴露所述第一功能层；
在所述第一填充空间内形成沟道，所述沟道具有多个容纳空间；
在每个所述容纳空间的侧壁和底壁形成介质层，位于所述容纳空间内的所述介质层围合成第二填充空间；
在每个所述第二填充空间内形成栅极，所述栅极的第一端位于所述第二填充空间内，所述栅极的第二端位于所述第二填充空间外。
12.根据权利要求11所述的制作方法，其特征在于，所述第一填充空间的底壁位于所述第一功能层中。
13.根据权利要求11所述的制作方法，其特征在于，在所述第一填充空间内形成沟道，所述沟道具有多个容纳空间，包括：
在所述第一填充空间内沉积初始沟道层，所述初始沟道层填充满所述第一填充空间；
刻蚀所述初始沟道层，以在所述初始沟道层中形成多个间隔设置的所述容纳空间，剩余的所述初始沟道层形成所述沟道。
14.根据权利要求11-13任一项所述的制作方法，其特征在于，在所述每个第二填充空间内形成栅极，所述栅极的第一端位于所述第二填充空间内，所述栅极的第二端位于所述第二填充空间外之后，还包括：
在所述栅极上形成导电层，所述导电层电连接各所述栅极的第二端。
15.根据权利要求11-13任一项所述的制作方法，其特征在于，以平行于所述第一功能层的平面为截面，至少部分所述栅极的截面形状相同。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210614642.5A CN117199115A (zh) | 2022-05-31 | 2022-05-31 | 晶体管及其制作方法、存储器 |
| PCT/CN2022/098020 WO2023231072A1 (zh) | 2022-05-31 | 2022-06-10 | 晶体管及其制作方法、存储器 |
| US17/816,435 US20230389277A1 (en) | 2022-05-31 | 2022-08-01 | Transistor and manufacturing method thereof, and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210614642.5A CN117199115A (zh) | 2022-05-31 | 2022-05-31 | 晶体管及其制作方法、存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117199115A true CN117199115A (zh) | 2023-12-08 |
Family
ID=88985646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210614642.5A Pending CN117199115A (zh) | 2022-05-31 | 2022-05-31 | 晶体管及其制作方法、存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117199115A (zh) |
| WO (1) | WO2023231072A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580124B1 (en) * | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
| KR100464416B1 (ko) * | 2002-05-14 | 2005-01-03 | 삼성전자주식회사 | 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법 |
| WO2011031749A2 (en) * | 2009-09-08 | 2011-03-17 | The Regents Of The University Of California | Dram cell utilizing a doubly gated vertical channel |
| US8916918B2 (en) * | 2012-04-04 | 2014-12-23 | Ps4 Luxco S.A.R.L. | Semiconductor device having fin-shaped field effect transistor and manufacturing method thereof |
| TWI738202B (zh) * | 2019-06-03 | 2021-09-01 | 旺宏電子股份有限公司 | 三維快閃記憶體及其陣列佈局 |
| TWI791871B (zh) * | 2019-07-19 | 2023-02-11 | 力晶積成電子製造股份有限公司 | 通道全環繞半導體裝置及其製造方法 |
-
2022
- 2022-05-31 CN CN202210614642.5A patent/CN117199115A/zh active Pending
- 2022-06-10 WO PCT/CN2022/098020 patent/WO2023231072A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023231072A1 (zh) | 2023-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10804219B2 (en) | Semiconductor device | |
| KR20200037087A (ko) | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 | |
| KR20160133031A (ko) | 캐패시터를 포함하는 반도체장치 및 그 제조 방법 | |
| KR102646564B1 (ko) | 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법 | |
| TW202230630A (zh) | 半導體記憶體元件 | |
| TWI809605B (zh) | 半導體記憶體元件 | |
| CN114765209A (zh) | 半导体存储器装置及制造其的方法 | |
| TW202339206A (zh) | 半導體裝置 | |
| US20230115307A1 (en) | Buried word line structure and method for manufacturing same, and dynamic random access memory | |
| US20240099017A1 (en) | Semiconductor device | |
| TWI809521B (zh) | 半導體記憶體裝置 | |
| CN117199115A (zh) | 晶体管及其制作方法、存储器 | |
| CN112768463B (zh) | 三维存储器及其制作方法 | |
| US11538826B2 (en) | Semiconductor device with improved word line resistance | |
| US20230389277A1 (en) | Transistor and manufacturing method thereof, and memory | |
| CN219437502U (zh) | 半导体器件 | |
| US20230180456A1 (en) | Semiconductor memory devices | |
| US20220406735A1 (en) | Semiconductor device and method for manufacturing same | |
| US20230284434A1 (en) | Semiconductor device and method for fabricating the same | |
| WO2023155339A1 (zh) | 一种半导体器件的制造方法、半导体器件及堆叠器件 | |
| US20240006238A1 (en) | Semiconductor device and method for fabricating the same | |
| US20230217645A1 (en) | Semiconductor device and method for fabricating the same | |
| US20230389298A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20240015957A1 (en) | Semiconductor structure and manufacturing method thereof | |
| KR20230168112A (ko) | 반도체 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |