CN117176127A - 采样开关电路 - Google Patents

Abstract

本发明提供一种采样开关电路，用于对输入信号进行传输，所述采样开关电路包括依次串联的逻辑控制单元、升压带单元、传输门单元；所述逻辑控制单元接收开关使能信号，产生控制信号输出；所述升压带单元接收所述逻辑控制单元输出的控制信号和所述输入信号，产生驱动信号输出；所述传输门单元在所述驱动信号的驱动下，将输入信号从输入信号端传输到输出信号端；所述采样开关电路还包括衬底切换单元，在所述逻辑控制单元输出的控制信号和所述驱动信号的驱动控制下，产生不同的衬底电压输出给所述传输门单元的衬底端。本发明采样开关电路，电路中所有MOS管均处于标准工作电压下，电路的寿命和可靠性较高。

Description

采样开关电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种采样开关电路。

背景技术

目前的采样开关，要么对于不同共模的信号传输阻抗会有变化，可能导致后续信号处理产生额外的失真，要么可能会出现部分MOS管处于超过标准工作电压的状态，从而导致电路的寿命和可靠性降低。

发明内容

本发明的目的在于提供一种采样开关电路，电路中所有MOS管均处于标准工作电压下，电路的寿命和可靠性较高。

为达上述目的，本发明提供如下技术方案：

本发明提供一种采样开关电路，用于对输入信号进行传输，所述采样开关电路包括依次串联的逻辑控制单元、升压带单元、传输门单元；所述逻辑控制单元接收开关使能信号，产生控制信号输出；所述升压带单元接收所述逻辑控制单元输出的控制信号和所述输入信号，产生驱动信号输出；所述传输门单元具有驱动端、输入信号端、输出信号端和衬底端，所述驱动端接收所述驱动信号，在所述驱动信号的驱动下，将输入信号从输入信号端传输到输出信号端；所述采样开关电路还包括衬底切换单元，所述衬底切换单元与所述逻辑控制单元、所述升压带单元、所述输入信号、所述传输门单元的衬底端连接，在所述逻辑控制单元输出的控制信号和所述驱动信号的驱动控制下，产生不同的衬底电压输出给所述传输门单元的衬底端。

在一实施方式中，所述采样开关电路具有两个工作状态：第一工作状态，开关使能信号为低，驱动信号为低，传输门单元关断，传输门单元不将输入信号从输入信号端传输到输出信号端，衬底切换单元产生的衬底电压为低；第二工作状态，开关使能信号为高，驱动信号为电源电压加输入信号电压，传输门单元导通，传输门单元将输入信号从输入信号端传输到输出信号端，衬底切换单元产生的衬底电压为输入信号电压。

在一实施方式中，所述逻辑控制单元包括依次串联的第一反相器、第二反相器、第三反相器以及与第三反相器并联的第四反相器，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器的电源端和接地端均分别连接电源和连接地，所述第一反相器输出第一控制信号，所述第二反相器输出第二控制信号，所述第三反相器输出第三控制信号，所述第四反相器输出第四控制信号。

在一实施方式中，所述升压带单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、电容，所述第一MOS管为PMOS，所述第一MOS管的源端连接电源，所述第一MOS管的漏端连接所述第二MOS管的源端，所述第二MOS管为PMOS，所述第二MOS管的漏端连接所述电容的上极板，所述电容的下极板连接所述第三MOS管的漏端连接，所述第三MOS管为NMOS，所述第三MOS管的源端连接地，所述电容的上极板还与所述第四MOS管的源端连接，所述第四MOS管为PMOS，所述第四MOS管的漏端与所述第二MOS管的栅端、所述第五MOS管的栅端连接，并输出所述驱动信号，所述第五MOS管为NMOS，所述第五MOS管的源端接收所述输入信号，所述第五MOS管的漏端与所述电容的下极板连接，所述第四MOS管的漏端还与所述第六MOS管的漏端耦接，所述第六MOS管为NMOS，所述第六MOS管的源端连接地，所述第六MOS管的栅端接收所述第一控制信号，所述第一MOS管的栅端接收所述第二控制信号，所述第三MOS管的栅端接收所述第三控制信号。

在一实施方式中，所述传输门单元包括传输MOS管，所述传输MOS管为NMOS，所述传输MOS管的栅端为所述驱动端，接收所述驱动信号，所述传输MOS管的源端为所述输入信号端，接收所述输入信号，所述传输MOS管的漏端为所述输出信号端。

在一实施方式中，所述衬底切换单元包括第七MOS管、第八MOS管，所述第七MOS管为NMOS，所述第七MOS管的源端接收所述输入信号，所述第七MOS管的漏连接所述第八MOS管的漏端，且输出所述衬底电压，所述第八MOS管为NMOS，所述第八MOS管的源端连接地，所述第七MOS管的栅端与所述第四MOS管的漏端连接，接收所述驱动信号，所述第八MOS管的栅端接收所述第三控制信号。

在一实施方式中，所述升压带单元还包括第九MOS管，所述第九MOS管为NMOS，所述第九MOS管的源端与所述第六MOS管的漏端连接，所述第九MOS管的漏端与所述第四MOS管的漏端连接，所述第九MOS管的栅端连接电源。

在一实施方式中，所述第四反相器的接地端与所述电容的下极板连接或与所述衬底切换单元输出的衬底电压连接。

在一实施方式中，所述升压带单元还包括第十MOS管，所述第十MOS管为NMOS，所述第十MOS管的漏端与所述第四MOS管的栅端连接，所述第十MOS管的源端与所述电容的下极板连接，所述第十MOS管的栅端与所述第四MOS管的漏端连接，接收所述驱动信号。

在一实施方式中，所述第五MOS管的衬底端、所述第七MOS管的衬底端与所述第七MOS管的漏端连接；所述第五MOS管的源端与所述第七MOS管的漏端连接。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明所述采样开关电路，衬底切换单元产生不同的衬底电压输出给传输门单元的衬底端，电路中所有MOS管均处于标准工作电压下，电路的寿命和可靠性较高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施方式提供的一种采样开关电路的原理框图；

图2为本发明第一实施方式提供的一种采样开关电路的一具体实施例的结构示意图，其中，虚线框分别框出了逻辑控制单元、传输门单元和衬底切换单元，其余部分为升压带单元。

主要附图标记说明：

逻辑控制单元 10， 升压带单元 20，

传输门单元 30， 衬底切换单元 40，

电容 C0， 传输MOS管 Q0，

第一MOS管 Q1， 第二MOS管 Q2，

第三MOS管 Q3， 第四MOS管 Q4，

第五MOS管 Q5， 第六MOS管 Q6，

第七MOS管 Q7， 第八MOS管 Q8，

第九MOS管 Q9， 第十MOS管 Q10，

第一反相器 INV1， 第二反相器 INV2，

第三反相器 INV3， 第四反相器 INV4，

开关使能信号 EN， 第一控制信号 NA，

第二控制信号 NB， 第三控制信号 NC，

第一控制信号 ND， 驱动信号 bhv，

衬底电压 sbk， 电源 vdda，

地 vssa， 上极板 caup，

下极板 cadn， 输入信号 Vin，

输入信号端 Vout。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。需要说明的是，以下实施例的描述顺序不作为对本发明实施例优选顺序的限定。且在以下实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

请参阅图1所示，本发明第一实施方式提供一种采样开关电路，所述采样开关电路包括依次串联的逻辑控制单元10、升压带单元（boost strap）20、传输门单元30；所述逻辑控制单元10接收开关使能信号EN，产生控制信号输出；所述升压带单元20接收所述逻辑控制单元10输出的控制信号和所述输入信号Vin，产生驱动信号bhv输出；所述传输门单元30具有驱动端、输入信号Vin端、输出信号端Vout和衬底端，所述驱动端接收所述驱动信号bhv，在所述驱动信号bhv的驱动下，将输入信号Vin从输入信号Vin端传输到输出信号端Vout；所述采样开关电路还包括衬底切换单元40，所述衬底切换单元40与所述逻辑控制单元10、所述升压带单元20、所述输入信号Vin、所述传输门单元30的衬底端连接，在所述逻辑控制单元10输出的控制信号和所述驱动信号bhv的驱动控制下，产生不同的衬底电压sbk输出给所述传输门单元30的衬底端。

衬底切换单元40产生不同的衬底电压sbk输出给传输门单元30的衬底端，电路中所有MOS管均处于标准工作电压下，电路的寿命和可靠性较高。在一实施方式中，所述采样开关电路具有两个工作状态：第一工作状态，开关使能信号EN为低，驱动信号bhv为低，传输门单元30关断，传输门单元30不将输入信号Vin从输入信号Vin端传输到输出信号端Vout，衬底切换单元40产生的衬底电压sbk为低；第二工作状态，开关使能信号EN为高，驱动信号bhv为电源vdda电压加输入信号Vin电压，传输门单元30导通，传输门单元30将输入信号Vin从输入信号Vin端传输到输出信号端Vout，衬底切换单元40产生的衬底电压sbk为输入信号Vin电压。不传输输入信号Vin时，驱动信号bhv为低，衬底电压sbk为低，传输门单元30中的MOS管不会处于超过标准工作电压的状态；传输输入信号Vin时，驱动信号bhv为电源vdda电压加输入信号Vin电压，衬底电压sbk为输入信号Vin电压，传输门单元30的驱动端与衬底端两者的压差为电源vdda电压，传输门单元30中的MOS管也不会处于超过标准工作电压的状态（如果此时衬底电压sbk依然为低，传输门单元30的驱动端与衬底端两者的压差为电源vdda电压加输入信号Vin电压，传输门单元30中的MOS管则处于超过标准工作电压的状态）。所以，其中MOS管一直处于标准工作电压下，电路的寿命和可靠性较高。而且，传输输入信号Vin时，驱动信号bhv为电源vdda电压加输入信号Vin电压，传输门单元30的驱动端与输入信号Vin端两者的压差持续为电源vdda电压，而无论输入信号Vin电压的高低，所以传输阻抗恒定（如果驱动信号bhv一直为电源vdda电压，而输入信号Vin的电压会有高低变化，传输阻抗则会有变化）。而且，本发明对输入信号Vin源要求降低，降低了对于被采样信号在关闭时的冲击，从而节约了被采样信号的恢复时间，提高采样速率。

请参阅图2所示，在一实施方式中，所述逻辑控制单元10包括依次串联的第一反相器INV1、第二反相器INV2、第三反相器INV3以及与第三反相器INV3并联的第四反相器INV4，所述第一反相器INV1、所述第二反相器INV2、所述第三反相器INV3、所述第四反相器INV4的电源vdda端和接地vssa端均分别连接电源vdda和连接地vssa，所述第一反相器INV1输出第一控制信号NA，所述第二反相器INV2输出第二控制信号NB，所述第三反相器INV3输出第三控制信号NC，所述第四反相器INV4输出第四控制信号ND。

在一实施方式中，所述升压带单元20包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5、第六MOS管Q6、电容C0，所述第一MOS管Q1为PMOS，所述第一MOS管Q1的源端连接电源vdda，所述第一MOS管Q1的漏端连接所述第二MOS管Q2的源端，所述第二MOS管Q2为PMOS，所述第二MOS管Q2的漏端连接所述电容C0的上极板caup，所述电容C0的下极板cadn连接所述第三MOS管Q3的漏端连接，所述第三MOS管Q3为NMOS，所述第三MOS管Q3的源端连接地vssa，所述电容C0的上极板caup还与所述第四MOS管Q4的源端连接，所述第四MOS管Q4为PMOS，所述第四MOS管Q4的漏端与所述第二MOS管Q2的栅端、所述第五MOS管Q5的栅端连接，并输出所述驱动信号bhv，所述第五MOS管Q5为NMOS，所述第五MOS管Q5的源端接收所述输入信号Vin，所述第五MOS管Q5的漏端与所述电容C0的下极板cadn连接，所述第四MOS管Q4的漏端还与所述第六MOS管Q6的漏端耦接，所述第六MOS管Q6为NMOS，所述第六MOS管Q6的源端连接地vssa，所述第六MOS管Q6的栅端接收所述第一控制信号NA，所述第一MOS管Q1的栅端接收所述第二控制信号NB，所述第三MOS管Q3的栅端接收所述第三控制信号NC。

在一实施方式中，所述传输门单元30包括传输MOS管Q0，所述传输MOS管Q0为NMOS，所述传输MOS管Q0的栅端为所述驱动端，接收所述驱动信号bhv，所述传输MOS管Q0的源端为所述输入信号Vin端，接收所述输入信号Vin，所述传输MOS管Q0的漏端为所述输出信号端Vout。

在一实施方式中，所述衬底切换单元40包括第七MOS管Q7、第八MOS管Q8，所述第七MOS管Q7为NMOS，所述第七MOS管Q7的源端接收所述输入信号Vin，所述第七MOS管Q7的漏连接所述第八MOS管Q8的漏端，且输出所述衬底电压sbk，所述第八MOS管Q8为NMOS，所述第八MOS管Q8的源端连接地vssa，所述第七MOS管Q7的栅端与所述第四MOS管Q4的漏端连接，接收所述驱动信号bhv，所述第八MOS管Q8的栅端接收所述第三控制信号NC。

开关使能信号EN为低时，第一控制信号NA为高，第二控制信号NB为低，第三控制信号NC为高，第四控制信号ND为高；第一MOS管Q1为PMOS，栅端接收的第二控制信号NB为低，第一MOS管Q1导通；第六MOS管Q6为NMOS，栅端接收的第一控制信号NA为高，第六MOS管Q6导通，第六MOS管Q6的源端连接地vssa，进而第二MOS管Q2的栅端为低，第二MOS管Q2导通；第三MOS管Q3为NMOS，栅端接收的第三控制信号NC为高，第三MOS管Q3导通；第四MOS管Q4为PMOS，栅端接收的第四控制信号ND为高，第四MOS管Q4关断，第四MOS管Q4的漏端因与第六MOS管Q6的漏端连接而为低，从而驱动信号bhv为低，传输MOS管Q0关断，传输MOS管Q0不将输入信号Vin从输入信号Vin端传输到输出信号端Vout；第五MOS管Q5为NMOS，栅端与第四MOS管Q4的漏端连接而为低，第五MOS管Q5关断；电容C0的上极板caup为电源vdda电压，电容C0的下极板cadn为地vssa；第七MOS管Q7为NMOS，栅端与第四MOS管Q4的漏端连接而为低，第七MOS管Q7关断，第八MOS管Q8为NMOS，栅端接收的第三控制信号NC为高，第八MOS管Q8导通，第七MOS管Q7的漏端经由第八MOS管Q8连接地vssa而为低，即衬底切换单元40产生的衬底电压sbk为低，提供给传输MOS管Q0的衬底端，即传输MOS管Q0的衬底端为低。

开关使能信号EN为高时，第一控制信号NA为低，第二控制信号NB为高，第三控制信号NC为低，第四控制信号ND为低；第一MOS管Q1为PMOS，栅端接收的第二控制信号NB为高，第一MOS管Q1关断；第六MOS管Q6为NMOS，栅端接收的第一控制信号NA为低，第六MOS管Q6关断；第四MOS管Q4为PMOS，栅端接收的第四控制信号ND为低，第四MOS管Q4导通，第四MOS管Q4的源端因为与电容C0的上极板caup连接，而电容C0的上极板caup先前为电源vdda电压，所以第四MOS管Q4的漏端也为电源vdda电压，即驱动信号bhv为高，传输MOS管Q0导通，传输MOS管Q0将输入信号Vin从输入信号Vin端传输到输出信号端Vout，同时第二MOS管Q2的栅端因与第四MOS管Q4的漏端而为高，第二MOS管Q2为PMOS，第二MOS管Q2关断，第五MOS管Q5的栅端与第四MOS管Q4的漏端连接而为高，第五MOS管Q5为NMOS，第五MOS管Q5导通；第五MOS管Q5的源端接收输入信号Vin，第五MOS管Q5的漏端与电容C0的下极板cadn连接，所以输入信号Vin经由第五MOS管Q5传输给电容C0的下极板cadn，而同时第三MOS管Q3为NMOS，栅端接收的第三控制信号NC为低，第三MOS管Q3关断，所以电容C0的下极板cadn为输入信号Vin电压；因先前电容C0的上极板caup为电源vdda电压，电容C0的下极板cadn为地vssa，所以此时电容C0的上极板caup电压发生跳变，实际为电源vdda电压加输入信号Vin电压，又因第四MOS管Q4导通，所以此时第四MOS管Q4的漏端为电源vdda电压加输入信号Vin电压，即驱动信号bhv为电源vdda电压加输入信号Vin电压；第七MOS管Q7为NMOS，栅端与第四MOS管Q4的漏端连接而为高，第七MOS管Q7导通，第八MOS管Q8为NMOS，栅端接收的第三控制信号NC为低，第八MOS管Q8关断，第七MOS管Q7的漏端为输入信号Vin电压，即衬底切换单元40产生的衬底电压sbk为输入信号Vin电压，提供给传输MOS管Q0的衬底端，即传输MOS管Q0的衬底端为输入信号Vin电压。

如此，则如前所述，在使能信号为低不传输输入信号Vin时，传输MOS管Q0的驱动端接收的驱动信号bhv为低，传输MOS管Q0的衬底端接收的衬底电压sbk为低；在使能信号为高传输输入信号Vin时，传输MOS管Q0的驱动端接收的驱动信号bhv为电源vdda电压加输入信号Vin电压，传输MOS管Q0的衬底端接收的衬底电压sbk为输入信号Vin电压，传输MOS管Q0的驱动端与衬底端两者的压差一直处于超过标准工作电压的状态。举例来说，对于标准工作电压为5V的电路来说，电源vdda电压和输入信号Vin电压的最高值均为5V，如果传输MOS管Q0的衬底端的电压一直为地vssa，那么在传输信号时，传输MOS管Q0的驱动端的电压因为是电源vdda电压加输入信号Vin电压，最高值有可能达到10V，会超过标准工作电压，给电路的寿命和可靠性带来影响甚至安全隐患。而本发明的传输MOS管Q0的衬底端的电压在传输信号时为输入信号Vin电压，此时虽然传输MOS管Q0的衬底端的电压为电源vdda电压加输入信号Vin电压，两者的压差（最高值为5V）依然在标准工作电压下，所以本发明电路的寿命和可靠性较高。而且，本发明电路的导通电路也较低。

在一实施方式中，所述升压带单元20还包括第九MOS管Q9，所述第九MOS管Q9为NMOS，所述第九MOS管Q9的源端与所述第六MOS管Q6的漏端连接，所述第九MOS管Q9的漏端与所述第四MOS管Q4的漏端连接，所述第九MOS管Q9的栅端连接电源vdda。如果没有第九MOS管Q9，在传输输入信号Vin时，第六MOS管Q6的漏端因为与第四MOS管Q4的漏端连接而为电源vdda电压加输入信号Vin电压，而第六MOS管Q6的源端是连接地vssa，第六MOS管Q6的栅端连接第一控制信号NA，第六MOS管Q6则可能处于超过标准工作电压的状态。在第六MOS管Q6的漏端与第四MOS管Q4的漏端之间第九MOS管Q9，第九MOS管Q9为NMOS，栅端连接电源vdda，在开始传输输入信号Vin时为导通状态，随着第四MOS管Q4的漏端上升为电源vdda电压加输入信号Vin电压，而第六MOS管Q6又是关断状态，此时第九MOS管Q9等于是漏端给源端充电，等第九MOS管Q9的源端的电压上升到与栅端电压相差不大的时候，第九MOS管Q9的栅源电压差（Vgs）小于开启阈值（Vth）而关断，如此第六MOS管Q6则没有经受高压的风险，而第九MOS管Q9自身也一直处于标准工作电压下。

在一实施方式中，所述第四反相器INV4的接地vssa端与所述电容C0的下极板cadn连接或与所述衬底切换单元40输出的衬底电压sbk连接。如果第四反相器INV4的接地vssa端连接地vssa，那么在传输输入信号Vin时，因为第四MOS管Q4的源端连接电容C0的下极板cadn而为电源vdda电压加输入信号Vin电压，那么第四MOS管Q4的栅源端电压差将可能超过标准工作电压。而将第四反相器INV4的接地vssa端与所述电容C0的下极板cadn连接或与所述衬底切换单元40输出的衬底电压sbk连接，那么在传输输入信号Vin时，第四MOS管Q4的栅端也为输入信号Vin电压，虽然第四MOS管Q4的源端因为连接电容C0的下极板cadn而为电源vdda电压加输入信号Vin电压，第四MOS管Q4的栅源端电压差也处于标准工作电压下。

在一实施方式中，所述升压带单元20还包括第十MOS管Q10，所述第十MOS管Q10为NMOS，所述第十MOS管Q10的漏端与所述第四MOS管Q4的栅端连接，所述第十MOS管Q10的源端与所述电容C0的下极板cadn连接，所述第十MOS管Q10的栅端与所述第四MOS管Q4的漏端连接，接收所述驱动信号bhv。因为第四反相器INV4的接地vssa端与电容C0的下极板cadn连接或与衬底切换单元40输出的衬底电压sbk连接，在传输输入信号Vin时，第四反相器INV4的接地vssa端实质为输入信号Vin电压，如果输入信号Vin的电压较高，与电源vdda电压相近，那么第四反相器INV4将不能正常工作输出低电平，而是出现高阻状态，如此而不能确保第四MOS管Q4导通。所以，通过第十MOS管Q10，在传输输入信号Vin时，第十MOS管Q10的栅端为驱动信号bhv，即为电源vdda电压加输入信号Vin电压，源端为输入信号Vin电压，第十MOS管Q10为NMOS，第十MOS管Q10导通，从而第十MOS管Q10的漏端也是输入信号Vin电压，进而确保第四MOS管Q4的栅端为输入信号Vin电压，第四MOS管Q4持续导通。

在一实施方式中，所述第五MOS管Q5的衬底端、所述第七MOS管Q7的衬底端与所述第七MOS管Q7的漏端连接；所述第五MOS管Q5的源端与所述第七MOS管Q7的漏端连接。因为在传输输入信号Vin时，第五MOS管Q5的栅端、第七MOS管Q7的栅端均为驱动信号bhv，即电源vdda电压加输入信号Vin电压，将第五MOS管Q5的衬底端、第七MOS管Q7的衬底端与第七MOS管Q7的漏端连接，即第五MOS管Q5的衬底端、第七MOS管Q7的衬底端也为输入信号Vin电压，如此可以让第五MOS管Q5、第七MOS管Q7也一直处于标准工作电压下，原理同前所述。而传输输入信号Vin时，第五MOS管Q5、第七MOS管Q7同时都导通（不传输输入信号Vin时也是同时都关断），所以将第五MOS管Q5的源端与第七MOS管Q7的漏端连接，让第五MOS管Q5的源端经由第七MOS管Q7接收输入信号Vin，可以让电路结构更加简洁。

另外，第十MOS管Q10的衬底端也可以与电容C0的下极板cadn或第七MOS管Q7的漏端连接，原理同前所述。第二MOS管Q2的衬底端与第二MOS管Q2的漏端连接，因为第二MOS管Q2的漏端与电容C0的上极板caup连接，在传输输入信号Vin时，第二MOS管Q2的漏端上的电压也为电源vdda电压加输入信号Vin电压，将第二MOS管Q2的衬底端与第二MOS管Q2的漏端连接，可以防止电容C0的上极板caup向第二MOS管Q2放电。其他的MOS管则可按照一般做法，将各自的衬底端与各自的源端连接即可。

以上，针对本发明一具体实施例进行了描述说明，本领域技术人员在本发明的教导下，可以容易想到采用相反类型的MOS管，并对相应的连接关系进行调整，此也应当包含在本发明的保护范围之内。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明所述采样开关电路，衬底切换单元产生不同的衬底电压输出给传输门单元的衬底端，电路中所有MOS管均处于标准工作电压下，电路的寿命和可靠性较高。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。此外，说明书中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种采样开关电路，用于对输入信号进行传输，其特征在于，所述采样开关电路包括依次串联的逻辑控制单元、升压带单元、传输门单元；所述逻辑控制单元接收开关使能信号，产生控制信号输出；所述升压带单元接收所述逻辑控制单元输出的控制信号和所述输入信号，产生驱动信号输出；所述传输门单元具有驱动端、输入信号端、输出信号端和衬底端，所述驱动端接收所述驱动信号，在所述驱动信号的驱动下，将输入信号从输入信号端传输到输出信号端；所述采样开关电路还包括衬底切换单元，所述衬底切换单元与所述逻辑控制单元、所述升压带单元、所述输入信号、所述传输门单元的衬底端连接，在所述逻辑控制单元输出的控制信号和所述驱动信号的驱动控制下，产生不同的衬底电压输出给所述传输门单元的衬底端。

2.根据权利要求1所述的采样开关电路，其特征在于，所述采样开关电路具有两个工作状态：第一工作状态，开关使能信号为低，驱动信号为低，传输门单元关断，传输门单元不将输入信号从输入信号端传输到输出信号端，衬底切换单元产生的衬底电压为低；第二工作状态，开关使能信号为高，驱动信号为电源电压加输入信号电压，传输门单元导通，传输门单元将输入信号从输入信号端传输到输出信号端，衬底切换单元产生的衬底电压为输入信号电压。

3.根据权利要求1所述的采样开关电路，其特征在于，所述逻辑控制单元包括依次串联的第一反相器、第二反相器、第三反相器以及与第三反相器并联的第四反相器，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器的电源端和接地端均分别连接电源和连接地，所述第一反相器输出第一控制信号，所述第二反相器输出第二控制信号，所述第三反相器输出第三控制信号，所述第四反相器输出第四控制信号。

4.根据权利要求3所述的采样开关电路，其特征在于，所述升压带单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、电容，所述第一MOS管为PMOS，所述第一MOS管的源端连接电源，所述第一MOS管的漏端连接所述第二MOS管的源端，所述第二MOS管为PMOS，所述第二MOS管的漏端连接所述电容的上极板，所述电容的下极板连接所述第三MOS管的漏端连接，所述第三MOS管为NMOS，所述第三MOS管的源端连接地，所述电容的上极板还与所述第四MOS管的源端连接，所述第四MOS管为PMOS，所述第四MOS管的漏端与所述第二MOS管的栅端、所述第五MOS管的栅端连接，并输出所述驱动信号，所述第五MOS管为NMOS，所述第五MOS管的源端接收所述输入信号，所述第五MOS管的漏端与所述电容的下极板连接，所述第四MOS管的漏端还与所述第六MOS管的漏端耦接，所述第六MOS管为NMOS，所述第六MOS管的源端连接地，所述第六MOS管的栅端接收所述第一控制信号，所述第一MOS管的栅端接收所述第二控制信号，所述第三MOS管的栅端接收所述第三控制信号。

5.根据权利要求4所述的采样开关电路，其特征在于，所述传输门单元包括传输MOS管，所述传输MOS管为NMOS，所述传输MOS管的栅端为所述驱动端，接收所述驱动信号，所述传输MOS管的源端为所述输入信号端，接收所述输入信号，所述传输MOS管的漏端为所述输出信号端。

6.根据权利要求5所述的采样开关电路，其特征在于，所述衬底切换单元包括第七MOS管、第八MOS管，所述第七MOS管为NMOS，所述第七MOS管的源端接收所述输入信号，所述第七MOS管的漏连接所述第八MOS管的漏端，且输出所述衬底电压，所述第八MOS管为NMOS，所述第八MOS管的源端连接地，所述第七MOS管的栅端与所述第四MOS管的漏端连接，接收所述驱动信号，所述第八MOS管的栅端接收所述第三控制信号。

7.根据权利要求6所述的采样开关电路，其特征在于，所述升压带单元还包括第九MOS管，所述第九MOS管为NMOS，所述第九MOS管的源端与所述第六MOS管的漏端连接，所述第九MOS管的漏端与所述第四MOS管的漏端连接，所述第九MOS管的栅端连接电源。

8.根据权利要求7所述的采样开关电路，其特征在于，所述第四反相器的接地端与所述电容的下极板连接或与所述衬底切换单元输出的衬底电压连接。

9.根据权利要求8所述的采样开关电路，其特征在于，所述升压带单元还包括第十MOS管，所述第十MOS管为NMOS，所述第十MOS管的漏端与所述第四MOS管的栅端连接，所述第十MOS管的源端与所述电容的下极板连接，所述第十MOS管的栅端与所述第四MOS管的漏端连接，接收所述驱动信号。

10.根据权利要求9所述的采样开关电路，其特征在于，所述第五MOS管的衬底端、所述第七MOS管的衬底端与所述第七MOS管的漏端连接；所述第五MOS管的源端与所述第七MOS管的漏端连接。