CN110855285B - 高频电平转换器 - Google Patents

Abstract

本发明公开了一种高频电平转换器，所述高频电平转换器包括第一PMOS管、第二PMOS管以及高压输入端，所述高压输入端连接所述第一PMOS管的源极和所述第二PMOS管的源极，所述高频电平转换器还包括第三开关和第四开关；所述第三开关设置在所述第一PMOS管所在的通路中，所述第四开关设置在所述第二PMOS管所在的通路中。本发明提供的高频电平转换器，通过在静态电流通路中加入开关，可以阻断静态电流通路，消除静态电流，从而降低高频电平转换器的功耗。

Description

高频电平转换器

技术领域

本发明涉及电平转换技术领域，具体涉及一种高频电平转换器。

背景技术

多电压域设计是降低芯片功耗的一种常用设计手段。不同电压域的电压值不尽相同，因此，信号在不同的电压域之间传递时，需要用到电平转换器来保证信号传递的质量。电平转换器是将信号从一种电压域转换到另一种电压域的转换电路，如图1所示，电平转换器可以将一个信号从较低的电平VL转换到较高的电平VH。

图2是一种被广泛使用的电平转换器，当第一输入端Vinp接收高电平信号、第二输入端Vinn接收低电平信号时，NMOS管N22和PMOS管P21导通，NMOS管N21和PMOS管P22截止，第一输出端Voutp输出高电平信号，第二输出端Voutn输出低电平信号；反之，当第一输入端Vinp接收低电平信号、第二输入端Vinn接收高电平信号时，NMOS管N22和PMOS管P21截止，NMOS管N21和PMOS管P22导通，第一输出端Voutp输出低电平信号，第二输出端Voutn输出高电平信号。由于当第一输入端Vinp接收高电平信号、第二输入端Vinn接收低电平信号时，PMOS管P21需要在NMOS管N22导通之后才能导通，PMOS管P22需要在PMOS管P21导通之后才能截止；当第一输入端Vinp接收低电平信号、第二输入端Vinn接收高电平信号时，PMOS管P22需要在NMOS管N21导通之后才能导通，PMOS管P21需要在PMOS管P22导通之后才能截止，因而图2所示的电平转换器不能对高频信号进行转换。

图3是一种高频电平转换器，当第一输入端Vinp接收高电平信号、第二输入端Vinn接收低电平信号时，NMOS管N32、NMOS管N34、PMOS管P31以及NMOS管N35导通，NMOS管N31、NMOS管N33、PMOS管P32以及NMOS管N36截止，第一输出端Voutp输出高电平信号，第二输出端Voutn输出低电平信号；反之，当第一输入端Vinp接收低电平信号、第二输入端Vinn接收高电平信号时，NMOS管N32、NMOS管N34、PMOS管P31以及NMOS管N35截止，NMOS管N31、NMOS管N33、PMOS管P32以及NMOS管N36导通，第一输出端Voutp输出低电平信号，第二输出端Voutn输出高电平信号。由于当第一输入端Vinp接收高电平信号、第二输入端Vinn接收低电平信号时，NMOS管N34导通，可以使NMOS管N31快速截止，同时，NMOS管N35导通，可以使第一输出端Voutp输出的电压快速升高；当第一输入端Vinp接收低电平信号、第二输入端Vinn接收高电平信号时，NMOS管N33导通，可以使NMOS管N32快速截止，同时，NMOS管N36导通，可以使第二输出端Voutn输出的电压快速升高，因而图3所示的电平转换器可以实现对高频信号进行转换。

然而，图3所示的高频电平转换器存在静态电流通路，即使在信号不进行翻转时仍然需要消耗较大的电流，造成功耗损失。例如，当第一输入端Vinp接收高电平信号、第二输入端Vinn接收低电平信号时，PMOS管P32的栅极电压为第一输入端Vinp接收的电压，PMOS管P32的源极电压为高压输入端HV接收的电压，由于第一输入端Vinp接收的电压为图1所示的较低的电平VL，高压输入端HV接收的电压为图1所示的较高的电平VH，因而PMOS管P32的栅极和源极之间的电压差小于零，会产生静态电流沿着虚线31所示方向流动；同理，当第一输入端Vinp接收低电平信号、第二输入端Vinn接收高电平信号时，会产生静态电流沿着虚线32所示方向流动。

发明内容

本发明所要解决的是现有的高频电平转换器存在静态电流造成功耗损失的问题。

本发明通过下述技术方案实现：

一种高频电平转换器，包括第一PMOS管、第二PMOS管以及高压输入端，所述高压输入端连接所述第一PMOS管的源极和所述第二PMOS管的源极，还包括第三开关和第四开关；

所述第三开关设置在所述第一PMOS管所在的通路中，所述第四开关设置在所述第二PMOS管所在的通路中。

可选的，所述第三开关设置在所述第一PMOS管的源极通路或者所述第一PMOS管的漏极通路中。

可选的，所述第四开关设置在所述第二PMOS管的源极通路或者所述第二PMOS管的漏极通路中。

可选的，所述高频电平转换器，还包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一开关、第二开关、第一输入端、第二输入端、第一输出端、第二输出端以及接地端；

所述第一输入端连接所述第二PMOS管的栅极和所述第三NMOS管的漏极，所述第二输入端连接所述第一PMOS管的栅极和所述第四NMOS管的漏极；

所述第一输出端连接所述第一PMOS管的漏极、所述第一开关的一端、所述第三NMOS管的源极、所述第二NMOS管的栅极以及所述第一NMOS管的漏极，所述第二输出端连接所述第二PMOS管的漏极、所述第二开关的一端、所述第四NMOS管的源极、所述第一NMOS管的栅极以及所述第二NMOS管的漏极；

所述高压输入端还连接所述第一开关的另一端、所述第二开关的另一端、所述第三NMOS管的栅极以及所述第四NMOS管的栅极，所述接地端连接所述第一NMOS管的源极和所述第二NMOS管的源极。

可选的，所述第一开关和所述第二开关为NMOS管，所述第一开关的一端和所述第二开关的一端为NMOS管的源极，所述第一开关的另一端和所述第二开关的另一端为NMOS管的漏极，所述第一开关的控制端和所述第二开关的控制端为NMOS管的栅极。

可选的，所述第一开关的控制端连接所述第一输入端，所述第二开关的控制端连接所述第二输入端。

可选的，所述高频电平转换器还包括第一电阻和第二电阻，所述第一PMOS管的衬底通过所述第一电阻连接所述高压输入端，所述第二PMOS管的衬底通过所述第二电阻连接所述高压输入端。

可选的，所述高频电平转换器还包括第三电阻和第四电阻，所述第一开关的另一端和所述第一PMOS管的衬底通过所述第三电阻连接所述高压输入端，所述第二开关的另一端和所述第二PMOS管的衬底通过所述第四电阻连接所述高压输入端。

可选的，所述高频电平转换器还包括第一反相器和第二反相器；

所述第一反相器的输入端适于接收输入信号，所述第一反相器的输出端连接所述第二反相器的输入端并作为所述第二输入端，所述第二反相器的输出端作为所述第一输入端。

可选的，所述第三开关和所述第四开关为PMOS管，所述第三开关的一端和所述第四开关的一端为PMOS管的漏极，所述第三开关的另一端和所述第四开关的另一端为PMOS管的源极，所述第三开关的控制端和所述第四开关的控制端为PMOS管的栅极。

可选的，所述第三开关的控制端连接所述第二输出端，所述第四开关的控制端连接所述第一输出端。

可选的，所述高频电平转换器还包括第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七NMOS管以及第八NMOS管；

所述第三开关的控制端连接所述第三PMOS管的栅极、所述第三PMOS管的漏极以及所述第五NMOS管的漏极，所述第四开关的控制端连接所述第四PMOS管的栅极、所述第四PMOS管的漏极以及所述第七NMOS管的漏极；

所述第三PMOS管的源极和所述第四PMOS管的源极连接所述高压输入端；

所述第五NMOS管的栅极连接所述第一输入端，所述第五NMOS管的源极连接所述第六NMOS管的漏极，所述第六NMOS管的栅极连接所述第二输出端；

所述第七NMOS管的栅极连接所述第二输入端，所述第七NMOS管的源极连接所述第八NMOS管的漏极，所述第八NMOS管的栅极连接所述第一输出端；

所述第六NMOS管的源极和所述第八NMOS管的源极连接所述接地端。

可选的，所述第三开关和所述第四开关为NMOS管，所述第三开关的一端和所述第四开关的一端为NMOS管的源极，所述第三开关的另一端和所述第四开关的另一端为NMOS管的漏极，所述第三开关的控制端和所述第四开关的控制端为NMOS管的栅极。

可选的，所述第三开关的控制端连接所述第一输出端，所述第四开关的控制端连接所述第二输出端。

本发明与现有技术相比，具有如下的优点和有益效果：

本发明提供的高频电平转换器，通过在与高压输入端连接的第一PMOS管的通路中设置第三开关，在与所述高压输入端连接的第二PMOS管的通路中设置第四开关，所述第三开关和所述第四开关可以阻断静态电流通路，消除静态电流，从而降低所述高频电平转换器的功耗。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为不同电压域的时序图；

图2为一种现有的电平转换器的电路图；

图3为另一种现有的电平转换器的电路图；

图4为本发明一种实施例的高频电平转换器的电路图；

图5为图4所示的高频电平转换器接收输入信号的电路图；

图6为本发明另一种实施例的高频电平转换器的电路图；

图7为本发明另一种实施例的高频电平转换器的电路图；

图8为本发明另一种实施例的高频电平转换器的电路图；

图9为本发明另一种实施例的高频电平转换器的电路图；

图10为本发明另一种实施例的高频电平转换器的电路图；

图11为本发明另一种实施例的高频电平转换器的电路图。

具体实施方式

本说明书实施例提供一种高频电平转换器，所述高频电平转换器通过在现有电平转换电路结构的静态电流通路中设置开关，可以消除静态电流，从而降低所述高频电平转换器的功耗。在本说明书实施例中，均以现有电平转换电路结构为图3所示的电路为例进行描述，但需要说明的是，本说明书实施例提供的方案也适用于与图3类似的电路结构，即也具有静态电流通路，且与高压输入端连接的两个PMOS管位于所述静态电流通路中。具体地，所述高频电平转换器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第一开关、第二开关、第三开关、第四开关、第一输入端、第二输入端、第一输出端、第二输出端、高压输入端以及接地端。

所述第一输入端连接所述第二PMOS管的栅极和所述第三NMOS管的漏极，所述第二输入端连接所述第一PMOS管的栅极和所述第四NMOS管的漏极；所述第一输出端连接所述第一PMOS管的漏极、所述第一开关的一端、所述第三NMOS管的源极、所述第二NMOS管的栅极以及所述第一NMOS管的漏极，所述第二输出端连接所述第二PMOS管的漏极、所述第二开关的一端、所述第四NMOS管的源极、所述第一NMOS管的栅极以及所述第二NMOS管的漏极；所述高压输入端连接所述第一开关的另一端、所述第二开关的另一端、所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三NMOS管的栅极以及所述第四NMOS管的栅极，所述接地端连接所述第一NMOS管的源极和所述第二NMOS管的源极；所述第三开关设置在所述第一PMOS管所在的通路中，所述第四开关设置在所述第二PMOS管所在的通路中。

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1

本实施例提供一种高频电平转换器，图4是所述高频电平转换器的电路图。所述高频电平转换器包括第一NMOS管N41、第二NMOS管N42、第三NMOS管N43、第四NMOS管N44、第一PMOS管P41、第二PMOS管P42、第一开关K1、第二开关K2、第三开关K3、第四开关K4、第一输入端Vinp、第二输入端Vinn、第一输出端Voutp、第二输出端Voutn、高压输入端HV以及接地端。

具体地，所述第一输入端Vinp连接所述第二PMOS管P42的栅极和所述第三NMOS管N43的漏极，所述第二输入端Vinn连接所述第一PMOS管P41的栅极和所述第四NMOS管N44的漏极；

所述第一输出端Voutp连接所述第一PMOS管P41的漏极、所述第一开关K1的一端、所述第三NMOS管N43的源极、所述第二NMOS管N42的栅极以及所述第一NMOS管N41的漏极，所述第二输出端Voutn连接所述第二PMOS管P42的漏极、所述第二开关K2的一端、所述第四NMOS管N44的源极、所述第一NMOS管N41的栅极以及所述第二NMOS管N42的漏极；

所述高压输入端HV连接所述第一开关K1的另一端、所述第二开关K2的另一端、所述第一PMOS管P41的源极、所述第二PMOS管P42的源极、所述第三NMOS管N43的栅极以及所述第四NMOS管N44的栅极，所述接地端连接所述第一NMOS管N41的源极和所述第二NMOS管N42的源极。

所述第一开关K1的控制端适于接收第一控制信号S1，所述第一控制信号S1控制所述第一开关K1在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时导通，控制所述第一开关K1在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时断开；所述第二开关K2的控制端适于接收第二控制信号S2，所述第二控制信号S2控制所述第二开关K2在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时断开，控制所述第二开关K2在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时导通。

作为一种可选实现方式，所述第一开关K1和所述第二开关K2可以为NMOS管。如图4所示，所述第一开关K1为NMOS管N45，所述第二开关K2为NMOS管N46。所述第一开关K1的一端和所述第二开关K2的一端为NMOS管的源极，所述第一开关K1的另一端和所述第二开关K2的另一端为NMOS管的漏极，所述第一开关K1的控制端和所述第二开关K2的控制端为NMOS管的栅极。所述第一开关K1的控制端连接所述第一输入端Vinp，所述第二开关K2的控制端连接所述第二输入端Vinn，即所述第一控制信号S1为所述第一输入端Vinp接收的信号，所述第二控制信号S2为所述第二输入端Vinn接收的信号。

当然，所述第一开关K1和所述第二开关K2的具体电路并不限于上述实现方式，只要保证能够在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时导通，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时断开的开关电路，均能够作为所述第一开关K1；只要能够保证在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时断开，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时导通的开关电路，均能够作为所述第二开关K2，本实施例对此不进行限定。

在本实施例中，所述第三开关K3设置在所述第一PMOS管P41的源极通路中，即所述第一PMOS管P41的源极通过所述第三开关K3连接所述高压输入端HV，所述第三开关K3的一端连接所述第一PMOS管P41的源极，所述第三开关K3的另一端连接所述高压输入端HV；所述第四开关K4设置在所述第二PMOS管P42的源极通路中，即所述第二PMOS管P42的源极通过所述第四开关K4连接所述高压输入端HV，所述第四开关K4的一端连接所述第二PMOS管P42的源极，所述第四开关K4的另一端连接所述高压输入端HV。

所述第三开关K3的控制端适于接收第三控制信号S3，所述第三控制信号S3控制所述第三开关K3在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时导通，控制所述第三开关K3在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时断开；所述第四开关K4的控制端适于接收第四控制信号S4，所述第四控制信号S4控制所述第四开关K4在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时断开，控制所述第四开关K4在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时导通。

作为一种可选实现方式，所述第三开关K3和所述第四开关K4可以为PMOS管。如图4所示，所述第三开关K3为PMOS管P43，所述第四开关K4为PMOS管P44。所述第三开关K3的一端和所述第四开关K4的一端为PMOS管的漏极，所述第三开关K3的另一端和所述第四开关K4的另一端为PMOS管的源极，所述第三开关K3的控制端和所述第四开关K4的控制端为PMOS管的栅极。所述第三开关K3的控制端连接所述第二输出端Voutn，所述第四开关K4的控制端连接所述第一输出端Voutp，即所述第三控制信号S3为所述第二输出端Voutn输出的信号，所述第四控制信号S4为所述第一输出端Voutp输出的信号。

作为另一种可选实现方式，所述第三开关K3和所述第四开关K4可以为NMOS管，所述第三开关K3的一端和所述第四开关K4的一端为NMOS管的源极，所述第三开关K3的另一端和所述第四开关K4的另一端为NMOS管的漏极，所述第三开关K3的控制端和所述第四开关K4的控制端为NMOS管的栅极。所述第三开关K3的控制端连接所述第一输出端Voutp，所述第四开关K4的控制端连接所述第二输出端Voutn，即所述第三控制信号S3为所述第一输出端Voutp输出的信号，所述第四控制信号S4为所述第二输出端Voutn输出的信号。

当然，所述第三开关K3和所述第四开关K4的具体电路并不限于上述两种实现方式，只要保证能够在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时导通，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时断开的开关电路，均能够作为所述第三开关K3；只要能够保证在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时断开，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时导通的开关电路，均能够作为所述第四开关K4，本实施例对此不进行限定。

进一步，所述第一输入端Vinp接收的信号和所述第二输入端Vinn接收的信号互为反相信号，可以采用反相器对输入信号进行反相处理产生。如图5所示，所述高频电平转换器还包括第一反相器INV1和第二反相器INV2。所述第一反相器INV1的输入端适于接收输入信号Sin，所述第一反相器INV1的输出端连接所述第二反相器INV2的输入端并作为所述第二输入端Vinn，所述第二反相器INV2的输出端作为所述第一输入端Vinp，所述第一反相器INV1和第二反相器INV2的电源电压Vcc小于所述高压输入端HV接收的电压。

以下对本实施例的高频电平转换器的工作原理进行说明：

当所述输入信号Sin为高电平信号时，所述第一输入端Vinp接收高电平信号，所述第二输入端Vinn接收低电平信号，所述第二NMOS管N42、所述第四NMOS管N44、所述第一PMOS管P41、所述第一开关K1以及所述第三开关K3导通，所述第一NMOS管N41、所述第三NMOS管N43、所述第二PMOS管P42、所述第二开关K2以及所述第四开关K4截止，所述第一输出端Voutp输出高电平信号，所述第二输出端Voutn输出低电平信号；

当所述输入信号Sin为低电平信号时，所述第一输入端Vinp接收低电平信号，所述第二输入端Vinn接收高电平信号，所述第二NMOS管N42、所述第四NMOS管N44、所述第一PMOS管P41、所述第一开关K1以及所述第三开关K3截止，所述第一NMOS管N41、所述第三NMOS管N43、所述第二PMOS管P42、所述第二开关K2以及所述第四开关K4导通，所述第一输出端Voutp输出低电平信号，所述第二输出端Voutn输出高电平信号。

由于在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时，所述第四开关K4阻断了流经所述第二PMOS管P42的静态电流通路；在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时，所述第三开关K3阻断了流经所述第一PMOS管P41的静态电流通路，因而可以消除所述高频电平转换器中的静态电流，减小所述高频电平转换器的功耗。

实施例2

本实施例提供一种高频电平转换器，图6是所述高频电平转换器的电路图。与实施例1提供的高频电平转换器相比，区别在于：本实施例的高频电平转换器还包括第一电阻R61和第二电阻R62。所述第一PMOS管P41的衬底通过所述第一电阻R61连接所述高压输入端HV，即所述第一电阻R61的一端连接所述高压输入端HV，所述第一电阻R61的另一端连接所述第一PMOS管P41的衬底；所述第二PMOS管P42的衬底通过所述第二电阻R62连接所述高压输入端HV，即所述第二电阻R62的一端连接所述高压输入端HV，所述第二电阻R61的另一端连接所述第二PMOS管P42的衬底。

通过设置所述第一电阻R61，在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时，可以提高所述第一PMOS管P41的导通速度；通过设置所述第二电阻R62，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时，可以提高所述第二PMOS管P42的导通速度，从而可以提高所述高频电平转换器的转换速度。

实施例3

本实施例提供一种高频电平转换器，图7是所述高频电平转换器的电路图。与实施例1提供的高频电平转换器相比，区别在于：本实施例的高频电平转换器还包括第三电阻R71和第四电阻R72，所述第一开关K1的另一端和所述第一PMOS管P41的衬底通过所述第三电阻R71连接所述高压输入端HV，所述第二开关K2的另一端和所述第二PMOS管P42的衬底通过所述第四电阻R72连接所述高压输入端HV。具体地，所述第三电阻R71的一端连接所述高压输入端HV，所述第三电阻R71的另一端连接所述第一开关K1的另一端和所述第一PMOS管P41的衬底；所述第四电阻R72的一端连接所述高压输入端HV，所述第四电阻R72的另一端连接所述第二开关K2的另一端和所述第二PMOS管P42的衬底。

通过设置所述第三电阻R71，在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时，可以提高所述第一PMOS管P41的导通速度；通过设置所述第四电阻R72，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时，可以提高所述第二PMOS管P42的导通速度，从而可以提高所述高频电平转换器的转换速度。

实施例4

本实施例提供一种高频电平转换器，图8是所述高频电平转换器的电路图。与实施例1提供的高频电平转换器相比，区别在于：所述第三开关K3和所述第四开关K4为PMOS管，本实施例的高频电平转换器还包括第三PMOS管P81、第四PMOS管P82、第五NMOS管N81、第六NMOS管N82、第七NMOS管N83以及第八NMOS管N84。

具体地，所述第三开关K3的控制端连接所述第三PMOS管P81的栅极、所述第三PMOS管P81的漏极以及所述第五NMOS管N81的漏极，所述第四开关K4的控制端连接所述第四PMOS管P82的栅极、所述第四PMOS管P82的漏极以及所述第七NMOS管N83的漏极；

所述第三PMOS管P81的源极和所述第四PMOS管P82的源极连接所述高压输入端HV；

所述第五NMOS管N81的栅极连接所述第一输入端Vinp，所述第五NMOS管N81的源极连接所述第六NMOS管N82的漏极，所述第六NMOS管N82的栅极连接所述第二输出端Voutn；

所述第七NMOS管N83的栅极连接所述第二输入端Vinn，所述第七NMOS管N83的源极连接所述第八NMOS管N84的漏极，所述第八NMOS管N84的栅极连接所述第一输出端Voutp；

所述第六NMOS管N82的源极和所述第八NMOS管N84的源极连接所述接地端。

在本实施例中，所述第三开关K3和所述第三PMOS管P81组成电流镜，并由所述第三PMOS管P81控制所述第三开关K3导通或者截止，所述第三PMOS管P81的电流由所述第五NMOS管N81和所述第六NMOS管N82控制，所述第五NMOS管N81由所述第一输入端Vinp接收的信号控制，所述第六NMOS管N82由所述第二输出端Voutn输出的信号控制；所述第四开关K4和所述第四PMOS管P82组成电流镜，并由所述第四PMOS管P82控制所述第四开关K4导通或者截止，所述第四PMOS管P82的电流由所述第七NMOS管N83和所述第八NMOS管N84控制，所述第七NMOS管N83由所述第二输入端Vinn接收的信号控制，所述第八NMOS管N84由所述第一输出端Voutp输出的信号控制。

实施例5

本实施例提供一种高频电平转换器，图9是所述高频电平转换器的电路图。与实施例4提供的高频电平转换器相比，区别在于：本实施例的高频电平转换器还包括第一电阻R61和第二电阻R62。所述第一PMOS管P41的衬底通过所述第一电阻R61连接所述高压输入端HV，即所述第一电阻R61的一端连接所述高压输入端HV，所述第一电阻R61的另一端连接所述第一PMOS管P41的衬底；所述第二PMOS管P42的衬底通过所述第二电阻R62连接所述高压输入端HV，即所述第二电阻R62的一端连接所述高压输入端HV，所述第二电阻R61的另一端连接所述第二PMOS管P42的衬底。

通过设置所述第一电阻R61，在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时，可以提高所述第一PMOS管P41的导通速度；通过设置所述第二电阻R62，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时，可以提高所述第二PMOS管P42的导通速度，从而可以提高所述高频电平转换器的转换速度。

实施例6

本实施例提供一种高频电平转换器，图10是所述高频电平转换器的电路图。与实施例4提供的高频电平转换器相比，区别在于：本实施例的高频电平转换器还包括第三电阻R71和第四电阻R72，所述第一开关K1的另一端和所述第一PMOS管P41的衬底通过所述第三电阻R71连接所述高压输入端HV，所述第二开关K2的另一端和所述第二PMOS管P42的衬底通过所述第四电阻R72连接所述高压输入端HV。具体地，所述第三电阻R71的一端连接所述高压输入端HV，所述第三电阻R71的另一端连接所述第一开关K1的另一端和所述第一PMOS管P41的衬底；所述第四电阻R72的一端连接所述高压输入端HV，所述第四电阻R72的另一端连接所述第二开关K2的另一端和所述第二PMOS管P42的衬底。

通过设置所述第三电阻R71，在所述第一输入端Vinp接收高电平信号、所述第二输入端Vinn接收低电平信号时，可以提高所述第一PMOS管P41的导通速度；通过设置所述第四电阻R72，在所述第一输入端Vinp接收低电平信号、所述第二输入端Vinn接收高电平信号时，可以提高所述第二PMOS管P42的导通速度，从而可以提高所述高频电平转换器的转换速度。

实施例7

本实施例提供一种高频电平转换器，图11是所述高频电平转换器的电路图。与实施例1提供的高频电平转换器相比，区别在于：所述第三开关K3设置在所述第一PMOS管P41的漏极通路中，即所述第一PMOS管P41的漏极通过所述第三开关K3连接所述第一开关K1的一端、所述第一输出端Voutp、所述第一NMOS管N41的漏极、所述第二NMOS管N42的栅极以及所述第三NMOS管N43的源极；所述第四开关K4设置在所述第二PMOS管P42的漏极通路中，即所述第二PMOS管P42的漏极通过所述第四开关K4连接所述第二开关K2的一端、所述第二输出端Voutn、所述第二NMOS管N42的漏极、所述第一NMOS管N41的栅极以及所述第四NMOS管N44的源极。

本实施例提供的高频电平转换器的工作原理与实施例提供的高频电平转换器的工作原理类似，在此不再赘述。需要说明的是，在本实施例提供的高频电平转换器的基础上，还可以设置实施例2或者实施例3所描述的电阻结构，本实施例对此不进行限定。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种高频电平转换器，包括第一PMOS管、第二PMOS管以及高压输入端，所述高压输入端连接所述第一PMOS管的源极和所述第二PMOS管的源极，其特征在于，还包括第三开关和第四开关；

所述第三开关设置在所述第一PMOS管所在的通路中，所述第四开关设置在所述第二PMOS管所在的通路中；所述第三开关设置在所述第一PMOS管的源极通路或者所述第一PMOS管的漏极通路中，所述第四开关设置在所述第二PMOS管的源极通路或者所述第二PMOS管的漏极通路中。

2.根据权利要求1所述的高频电平转换器，其特征在于，还包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一开关、第二开关、第一输入端、第二输入端、第一输出端、第二输出端以及接地端；

所述第一输入端连接所述第二PMOS管的栅极和所述第三NMOS管的漏极，所述第二输入端连接所述第一PMOS管的栅极和所述第四NMOS管的漏极；

所述第一输出端连接所述第一PMOS管的漏极、所述第一开关的一端、所述第三NMOS管的源极、所述第二NMOS管的栅极以及所述第一NMOS管的漏极，所述第二输出端连接所述第二PMOS管的漏极、所述第二开关的一端、所述第四NMOS管的源极、所述第一NMOS管的栅极以及所述第二NMOS管的漏极；

所述高压输入端还连接所述第一开关的另一端、所述第二开关的另一端、所述第三NMOS管的栅极以及所述第四NMOS管的栅极，所述接地端连接所述第一NMOS管的源极和所述第二NMOS管的源极。

3.根据权利要求2所述的高频电平转换器，其特征在于，所述第一开关和所述第二开关为NMOS管，所述第一开关的一端和所述第二开关的一端为NMOS管的源极，所述第一开关的另一端和所述第二开关的另一端为NMOS管的漏极，所述第一开关的控制端和所述第二开关的控制端为NMOS管的栅极。

4.根据权利要求3所述的高频电平转换器，其特征在于，所述第一开关的控制端连接所述第一输入端，所述第二开关的控制端连接所述第二输入端。

5.根据权利要求2所述的高频电平转换器，其特征在于，还包括第一电阻和第二电阻，所述第一PMOS管的衬底通过所述第一电阻连接所述高压输入端，所述第二PMOS管的衬底通过所述第二电阻连接所述高压输入端。

6.根据权利要求2所述的高频电平转换器，其特征在于，还包括第三电阻和第四电阻，所述第一开关的另一端和所述第一PMOS管的衬底通过所述第三电阻连接所述高压输入端，所述第二开关的另一端和所述第二PMOS管的衬底通过所述第四电阻连接所述高压输入端。

7.根据权利要求2所述的高频电平转换器，其特征在于，还包括第一反相器和第二反相器；

所述第一反相器的输入端适于接收输入信号，所述第一反相器的输出端连接所述第二反相器的输入端并作为所述第二输入端，所述第二反相器的输出端作为所述第一输入端。

8.根据权利要求2所述的高频电平转换器，其特征在于，所述第三开关和所述第四开关为PMOS管，所述第三开关的一端和所述第四开关的一端为PMOS管的漏极，所述第三开关的另一端和所述第四开关的另一端为PMOS管的源极，所述第三开关的控制端和所述第四开关的控制端为PMOS管的栅极。

9.根据权利要求8所述的高频电平转换器，其特征在于，所述第三开关的控制端连接所述第二输出端，所述第四开关的控制端连接所述第一输出端。

10.根据权利要求8所述的高频电平转换器，其特征在于，还包括第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七NMOS管以及第八NMOS管；

所述第三开关的控制端连接所述第三PMOS管的栅极、所述第三PMOS管的漏极以及所述第五NMOS管的漏极，所述第四开关的控制端连接所述第四PMOS管的栅极、所述第四PMOS管的漏极以及所述第七NMOS管的漏极；

所述第三PMOS管的源极和所述第四PMOS管的源极连接所述高压输入端；

所述第五NMOS管的栅极连接所述第一输入端，所述第五NMOS管的源极连接所述第六NMOS管的漏极，所述第六NMOS管的栅极连接所述第二输出端；

所述第七NMOS管的栅极连接所述第二输入端，所述第七NMOS管的源极连接所述第八NMOS管的漏极，所述第八NMOS管的栅极连接所述第一输出端；

所述第六NMOS管的源极和所述第八NMOS管的源极连接所述接地端。

11.根据权利要求2所述的高频电平转换器，其特征在于，所述第三开关和所述第四开关为NMOS管，所述第三开关的一端和所述第四开关的一端为NMOS管的源极，所述第三开关的另一端和所述第四开关的另一端为NMOS管的漏极，所述第三开关的控制端和所述第四开关的控制端为NMOS管的栅极。

12.根据权利要求11所述的高频电平转换器，其特征在于，所述第三开关的控

制端连接所述第一输出端，所述第四开关的控制端连接所述第二输出端。