CN111342834A - 电平转换电路 - Google Patents
电平转换电路 Download PDFInfo
- Publication number
- CN111342834A CN111342834A CN202010377088.4A CN202010377088A CN111342834A CN 111342834 A CN111342834 A CN 111342834A CN 202010377088 A CN202010377088 A CN 202010377088A CN 111342834 A CN111342834 A CN 111342834A
- Authority
- CN
- China
- Prior art keywords
- electronic switch
- terminal
- electrically connected
- level
- voltage domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 45
- 230000005669 field effect Effects 0.000 description 6
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 5
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种电平转换电路,所述电平转换电路电连接于电平输入端及电平输出端之间,用于将电平输入端输入的第一电压域电平信号转换为第二电压域电平信号,并输出第二电压域电平信号至电平输出端。所述电平转换电路包括控制模块、转换模块及处理模块,所述控制模块用于接收电平输入端输入的第一电压域电平信号,并根据第一电压域电平信号输出对应的脉冲电信号至转换模块。所述转换模块接收脉冲电信号,并根据脉冲电信号产生对应的第二电压域电平信号至处理模块。所述处理模块用于对第二电压域电平信号进行处理,并将处理后的第二电压域电平信号传输至电平输出端。如此,可提高电平转换速度且具有较低功耗。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种电平转换电路。
背景技术
在集成电路芯片中,电路模块间经常会出现电压域不一致的情况,所以模块间的通讯就要使用电平转换电路。现有技术在电平信号转换的过程中,为了达到较快的转换速度,以满足更低的传输延时要求,通常会存在高功耗的问题。
发明内容
鉴于此,有必要提供一种能够实现高速电平转换且低功耗的电平转换电路。
本发明为达上述目的所提出的技术方案如下:
一种电平转换电路,电连接于电平输入端及电平输出端之间,用于将所述电平输入端输入的第一电压域电平信号转换为第二电压域电平信号,并输出所述第二电压域电平信号至所述电平输出端,所述电平转换电路包括控制模块、转换模块及处理模块,所述控制模块与所述电平输入端电连接,所述转换模块电连接于所述控制模块及所述处理模块之间,所述处理模块与所述电平输出端电连接,所述控制模块用于接收所述电平输入端输入的第一电压域电平信号,并根据所述第一电压域电平信号输出对应的脉冲电信号至所述转换模块,所述转换模块接收所述脉冲电信号,并根据所述脉冲电信号产生对应的第二电压域电平信号至所述处理模块,所述处理模块用于对所述第二电压域电平信号进行处理,并将处理后的第二电压域电平信号传输至所述电平输出端。
进一步地,所述所述第一电压域电平信号为低压域电平信号,所述第二电压域电平信号为高压域电平信号。
进一步地,所述脉冲电信号为脉冲电流信号。
进一步地,所述控制模块包括第一延时器、第二延时器、第一反相器及第二反相器、与门、或非门、第一电子开关及第二电子开关,所述第一延时器的输入端电连接于所述电平输入端,所述第一延时器的输出端与所述第一反相器的输入端电连接,所述第一反相器的输出端与所述与门的第一输入端电连接,所述与门的第二输入端与所述电平输入端电连接,所述与门的输出端与所述第一电子开关的第一端电连接,所述第一电子开关的第二端接地,所述第一电子开关的第三端与所述转换模块的输入端电连接,所述第二延时器的输入端电连接于所述电平输入端,所述第二延时器的输出端与所述第二反相器的输入端电连接,所述第二反相器的输出端与所述或非门的第一输入端电连接,所述或非门的第二输入端与所述电平输入端电连接,所述或非门的输出端与所述第二电子开关的第一端电连接,所述第二电子开关的第二端接地,所述第二电子开关的第三端与所述转换模块的输入端电连接。
进一步地,所述转换模块包括第三电子开关、第四电子开关、第五电子开关及第六电子开关,所述第三电子开关的第一端电连接于所述电子开关的第三端,所述第三电子开关的第二端电连接于第一电源,所述第三电子开关的第三端与所述第二电子开关的第三端电连接,所述第四电子开关的第一端电连接于所述第三电子开关的第三端,所述第四电子开关的第二端与所述第一电子开关的第三端电连接,所述第四电子开关的第三端电连接于所述第三电子开关的第二端,所述第五电子开关的第一端与所述第四电子开关的第二端电连接,所述第五电子开关的第二端电连接于第二电源,所述第五电子开关的第三端电连接于所述第三电子开关的第三端,所述第六电子开关的第一端与所述第三电子开关的第三端电连接,所述第六电子开关的第二端电连接于所述第四电子开关的第二端,所述第六电子开关的第三端电连接于所述第五电子开关的第二端。
进一步地,所述处理模块包括第七电子开关及第八电子开关,所述第七电子开关的第一端与所述第四电子开关的第二端电连接,所述第七电子开关的第一端还与所述第八电子开关的第一端电连接,所述第七电子开关的第二端与所述电平输出端电连接,所述第七电子开关的第二端还与所述第八电子开关的第三端电连接,所述第七电子开关的第三端与所述第一电源电连接,所述第八电子开关的第二端与所述第二电源电连接。
进一步地,所述第一电子开关、第二电子开关、第五电子开关、第六电子开关及第八电子开关均为N沟道场效应管,所述第一电子开关、第二电子开关、第五电子开关、第六电子开关及第八电子开关的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极,所述第三电子开关、第四电子开关及第七电子开关均为P沟道场效应管,所述第三电子开关、第四电子开关及第七电子开关的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。
上述电平转换电路通过通过所述控制模块产生的脉冲电流,控制所述转换模块实现低压域电平向高圧域电平转换,与现有技术所使用的持续电流相比,本发明具有高速低功耗的优点。
附图说明
图1是本发明电平转换电路与电平输入端及电平输出端的一较佳实施方式的方框图。
图2是本发明电平转换电路的一较佳实施方式的电路连接图。
主要元件符号说明
电平转换电路 10
控制模块 11
转换模块 12
处理模块 13
输入端 20
输出端 30
延时器 BUF1、BUF2
反相器 INV1、INV2
与门 AND
或非门 NOR
电子开关 Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8
电源 VDD_HV、GND_HV
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下面结合附图和具体实施例对本发明作进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
请参考图1,本发明提供一种电平转换电路10。所述电平转换电路10电连接于电平输入端20及电平输出端30之间,用于将所述电平输入端20输入的第一电压域电平信号转换为第二电压域电平信号,并输出所述第二电压域电平信号至所述电平输出端30。在本实施方式中,所述电平转换电路10应用于集成电路中,以为集成电路中不同的电路模块提供不同电平需求,所述第一电压域电平信号为低压域电平信号,所述第二电压域电平信号为高压域电平信号。
所述电平转换电路10包括控制模块11、转换模块12及处理模块13。所述控制模块11与所述电平输入端20电连接。所述转换模块12电连接于所述控制模块11及所述处理模块13之间。所述处理模块13与所述电平输出端30电连接。
所述控制模块11用于接收所述电平输入端20输入的第一电压域电平信号,并根据所述第一电压域电平信号输出对应的脉冲电信号至所述转换模块12。在本实施方式中,所述脉冲电信号为脉冲电流信号。所述转换模块12接收所述脉冲电信号,并根据所述脉冲电信号产生对应的第二电压域电平信号至所述处理模块13。所述处理模块13用于对所述第二电压域电平信号进行处理,并将处理后的第二电压域电平信号传输至所述电平输出端30,从而满足集成电路中不同的电路模块的电平需求。由于所述控制模块11传输至所述转换模块12的是脉冲电信号,相比现有技术中持续的电信号,本发明极大地降低了功耗。
请同时参考图2,图2为本发明的一较佳实施方式的电路连接图。本实施方式中,所述控制模块11包括两个延时器BUF1-BUF2、两个反相器INV1-INV2、与门AND、或非门NOR及两个电子开关Q1-Q2。所述延时器BUF1的输入端电连接于所述电平输入端20,所述延时器BUF1的输出端与所述反相器INV1的输入端电连接。所述反相器INV1的输出端与所述与门AND的第一输入端电连接。所述与门AND的第二输入端与所述电平输入端20电连接,所述与门AND的输出端与所述电子开关Q1的第一端电连接。所述电子开关Q1的第二端接地,所述电子开关Q1的第三端与所述转换模块12的输入端电连接。所述延时器BUF2的输入端电连接于所述电平输入端20,所述延时器BUF2的输出端与所述反相器INV2的输入端电连接。所述反相器INV2的输出端与所述或非门NOR的第一输入端电连接。所述或非门NOR的第二输入端与所述电平输入端20电连接,所述或非门NOR的输出端与所述电子开关Q2的第一端电连接。所述电子开关Q2的第二端接地,所述电子开关Q2的第三端与所述转换模块12的输入端电连接。
所述转换模块12包括四个电子开关Q3-Q6。所述电子开关Q3的第一端电连接于所述电子开关Q1的第三端,所述电子开关Q3的第二端电连接于电源VDD_HV,所述电子开关Q3的第三端与所述电子开关Q2的第三端电连接。所述电子开关Q4的第一端电连接于所述电子开关Q3的第三端,所述电子开关Q4的第二端与所述电子开关Q1的第三端电连接,所述电子开关Q4的第三端电连接于所述电子开关Q3的第二端。所述电子开关Q5的第一端与所述电子开关Q4的第二端电连接,所述电子开关Q5的第二端电连接于电源GND_HV,所述电子开关Q5的第三端电连接于所述电子开关Q3的第三端。所述电子开关Q6的第一端与所述电子开关Q3的第三端电连接,所述电子开关Q6的第二端电连接于所述电子开关Q4的第二端,所述电子开关Q6的第三端电连接于所述电子开关Q5的第二端。在本实施方式中,所述电子开关Q3-Q6共同构成一个锁存单元,在所述转换模块12的输入端没有输入电流时,所述转换模块12输出的电平信号状态由所述电子开关Q3-Q6构成的锁存单元锁住不变;在所述转换模块12的输入端有输入电流时,将重新建立新的锁存状态,这个状态完全由输入电流决定。如此,所述转换模块12输出的电压会在所述电源VDD_HV与所述电源GND_HV分别提供的电压U1及U2之间范围变化,不会被输入电流信号拉低到小于U2。
在本实施方式中,所述电子开关Q3-Q6构成的锁存单元的锁存状态被打破后,重新建立新的锁存状态所需的时间取决于所述电子开关Q3-Q6的宽长比。宽长比越大,建立新的锁存状态所需时间就越短;一旦新的锁存状态完成,由Q3-Q4的功耗会将为0,而所述电子开关Q5-Q6只有在有输入电流时才有功耗,在没有输入电流时,功耗也为0。
所述处理模块13包括两个电子开关Q7-Q8。所述电子开关Q7的第一端与所述电子开关Q4的第二端电连接,所述电子开关Q7的第一端还与所述电子开关Q8的第一端电连接。所述电子开关Q7的第二端与所述电平输出端30电连接,所述电子开关Q7的第二端还与所述电子开关Q8的第三端电连接。所述电子开关Q7的第三端与所述电源VDD_HV电连接。所述电子开关Q8的第二端与所述电源GND_HV电连接。
工作时,当所述电平输入端20输入的低压域电平信号保持不变时,所述或非门NOR的第一输入端及其第二输入端的电平信号相反,所述或非门NOR输出低电平信号;所述与门AND的第一输入端及其第二输入端电平信号相反,所述与门AND输出低电平信号,所述电子开关Q1及所述电子开关Q2保持截止。
当所述电平输入端20输入的低压域电平信号由低电平变为高电平时,所述与门AND的第二输入端变为高电平,所述与门AND的第一输入端因为存在所述延时器BUF1的原因不会立即产生变化,从而仍保持为高电平,此时所述与门AND将输出高电平。但当所述电平输入端20输入的高电平信号经过所述延时器BUF1延时,再经过所述反相器INV1反相后传输至所述与门AND的第一输入端时,所述与门AND的第一输入端变为低电平,此时,所述与门AND将输出低电平。总之,所述电平输入端20输入的信号由低电平电平变为高电平时,所述与门AND会输出一个短时高电平信号,这个高电平信号的时间长短由延时器BUF1决定。如此,所述电子开关Q1会短时开通,且产生短时脉冲电流I1。所述转换模块12输出为高圧域高电平信号。所述处理模块13对所述高压域高电平信号进行反相及电流放大输出。
当所述电平输入端20输入的低压域电平信号由高电平变为低电平时,所述或非门NOR的第二输入端变为低电平,所述或非门NOR的第一输入端因为存在所述延时器BUF2的原因不会立即产生变化,从而仍保持为低电平,此时所述或非门NOR将输出高电平。但当所述电平输入端20输入的低电平信号经过所述延时器BUF2延时,再经过所述反相器INV2反相后传输至所述或非门NOR的第一输入端时,所述或非门NOR的第一输入端变为高电平,此时,所述或非门NOR将输出低电平。总之,所述电平输入端20输入的信号由高电平变为低电平时,所述或非门NOR会输出一个短时高电平信号,这个高电平信号的时间长短由所述延时器BUF2决定。如此,所述电子开关Q2会短时开通,且产生短时脉冲电流I2。所述转换模块12输出为高圧域低电平信号。所述处理模块13对所述高压域低电平信号进行反相及电流放大输出。如此一来,通过所述控制模块11产生的脉冲电流信号,可使得所述转换模块12实现低压域电平向高圧域电平信号转换。
在本实施方式中,所述脉冲电流I1和I2持续时间比较短,那么由此引起的平均功耗就比较低,这样就允许所述电子开关Q3-Q6的宽长比更大,由所述电子开关Q3-Q6构成的锁存单元重新建立新的状态所需的时间就越短,信号传输的速率就更快。
在本实施方式中,所述电子开关Q1、Q2、Q5、Q6、Q8均为N沟道场效应管,所述电子开关Q1、Q2、Q5、Q6、Q8的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极。所述电子开关Q3、Q4、Q7为P沟道场效应管,所述电子开关Q3、Q4、Q7的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。
上述电平转换电路通过通过所述控制模块11产生的脉冲电流,控制所述转换模块12实现低压域电平向高圧域电平转换,与现有技术所使用的持续电流相比,本发明具有高速低功耗的优点。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种电平转换电路,电连接于电平输入端及电平输出端之间,用于将所述电平输入端输入的第一电压域电平信号转换为第二电压域电平信号,并通过所述电平输出端输出,其特征在于,所述电平转换电路包括控制模块、转换模块及处理模块,所述控制模块与所述电平输入端电连接,所述转换模块电连接于所述控制模块及所述处理模块之间,所述处理模块与所述电平输出端电连接,所述控制模块用于接收所述电平输入端输入的第一电压域电平信号,并根据所述第一电压域电平信号输出对应的脉冲电信号至所述转换模块,所述转换模块接收所述脉冲电信号,并根据所述脉冲电信号产生对应的第二电压域电平信号至所述处理模块,所述处理模块用于对所述第二电压域电平信号进行处理,并将处理后的第二电压域电平信号传输至所述电平输出端。
2.根据权利要求1所述的电平转换电路,其特征在于,所述所述第一电压域电平信号为低压域电平信号,所述第二电压域电平信号为高压域电平信号。
3.根据权利要求1所述的电平转换电路,其特征在于,所述脉冲电信号为脉冲电流信号。
4.根据权利要求1所述的电平转换电路,其特征在于,所述控制模块包括第一延时器、第二延时器、第一反相器及第二反相器、与门、或非门、第一电子开关及第二电子开关,所述第一延时器的输入端电连接于所述电平输入端,所述第一延时器的输出端与所述第一反相器的输入端电连接,所述第一反相器的输出端与所述与门的第一输入端电连接,所述与门的第二输入端与所述电平输入端电连接,所述与门的输出端与所述第一电子开关的第一端电连接,所述第一电子开关的第二端接地,所述第一电子开关的第三端与所述转换模块的输入端电连接,所述第二延时器的输入端电连接于所述电平输入端,所述第二延时器的输出端与所述第二反相器的输入端电连接,所述第二反相器的输出端与所述或非门的第一输入端电连接,所述或非门的第二输入端与所述电平输入端电连接,所述或非门的输出端与所述第二电子开关的第一端电连接,所述第二电子开关的第二端接地,所述第二电子开关的第三端与所述转换模块的输入端电连接。
5.根据权利要求4所述的电平转换电路,其特征在于,所述转换模块包括第三电子开关、第四电子开关、第五电子开关及第六电子开关,所述第三电子开关的第一端电连接于所述电子开关的第三端,所述第三电子开关的第二端电连接于第一电源,所述第三电子开关的第三端与所述第二电子开关的第三端电连接,所述第四电子开关的第一端电连接于所述第三电子开关的第三端,所述第四电子开关的第二端与所述第一电子开关的第三端电连接,所述第四电子开关的第三端电连接于所述第三电子开关的第二端,所述第五电子开关的第一端与所述第四电子开关的第二端电连接,所述第五电子开关的第二端电连接于第二电源,所述第五电子开关的第三端电连接于所述第三电子开关的第三端,所述第六电子开关的第一端与所述第三电子开关的第三端电连接,所述第六电子开关的第二端电连接于所述第四电子开关的第二端,所述第六电子开关的第三端电连接于所述第五电子开关的第二端。
6.根据权利要求5所述的电平转换电路,其特征在于,所述处理模块包括第七电子开关及第八电子开关,所述第七电子开关的第一端与所述第四电子开关的第二端电连接,所述第七电子开关的第一端还与所述第八电子开关的第一端电连接,所述第七电子开关的第二端与所述电平输出端电连接,所述第七电子开关的第二端还与所述第八电子开关的第三端电连接,所述第七电子开关的第三端与所述第一电源电连接,所述第八电子开关的第二端与所述第二电源电连接。
7.根据权利要求6所述的电平转换电路,其特征在于,所述第一电子开关、第二电子开关、第五电子开关、第六电子开关及第八电子开关均为N沟道场效应管,所述第一电子开关、第二电子开关、第五电子开关、第六电子开关及第八电子开关的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极,所述第三电子开关、第四电子开关及第七电子开关均为P沟道场效应管,所述第三电子开关、第四电子开关及第七电子开关的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010377088.4A CN111342834A (zh) | 2020-05-07 | 2020-05-07 | 电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010377088.4A CN111342834A (zh) | 2020-05-07 | 2020-05-07 | 电平转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111342834A true CN111342834A (zh) | 2020-06-26 |
Family
ID=71186564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010377088.4A Pending CN111342834A (zh) | 2020-05-07 | 2020-05-07 | 电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111342834A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114817112A (zh) * | 2022-04-29 | 2022-07-29 | 北京中科银河芯科技有限公司 | 一种从机设备以及主从机通信系统 |
WO2023284395A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 电压转换电路与存储器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
CN102118156A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种用于otp外围电路的电平转换电路及转换方法 |
CN107223310A (zh) * | 2017-04-13 | 2017-09-29 | 深圳市汇顶科技股份有限公司 | 电平转换电路和指纹识别装置 |
CN211908766U (zh) * | 2020-05-07 | 2020-11-10 | 深圳青铜剑技术有限公司 | 电平转换电路 |
-
2020
- 2020-05-07 CN CN202010377088.4A patent/CN111342834A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102118156A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种用于otp外围电路的电平转换电路及转换方法 |
CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
CN107223310A (zh) * | 2017-04-13 | 2017-09-29 | 深圳市汇顶科技股份有限公司 | 电平转换电路和指纹识别装置 |
CN211908766U (zh) * | 2020-05-07 | 2020-11-10 | 深圳青铜剑技术有限公司 | 电平转换电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023284395A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 电压转换电路与存储器 |
CN114817112A (zh) * | 2022-04-29 | 2022-07-29 | 北京中科银河芯科技有限公司 | 一种从机设备以及主从机通信系统 |
CN114817112B (zh) * | 2022-04-29 | 2024-03-26 | 北京中科银河芯科技有限公司 | 一种从机设备以及主从机通信系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5646571B2 (ja) | 低いデューティサイクル歪みを有するレベルシフタ | |
US6271713B1 (en) | Dynamic threshold source follower voltage driver circuit | |
CN107181482B (zh) | 输入输出接收电路 | |
CN107094012B (zh) | 一种电平转换电路及方法 | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US20210005231A1 (en) | Latching sense amplifier | |
CN111342834A (zh) | 电平转换电路 | |
CN115225078B (zh) | 电平检测电路和电平转换电路 | |
US7301386B2 (en) | Apparatus for improved delay voltage level shifting for large voltage differentials | |
US6369632B1 (en) | CMOS switching circuitry | |
CN211908766U (zh) | 电平转换电路 | |
US7737735B2 (en) | Output circuit for outputting a signal with a high-voltage amplitude | |
CN112532230A (zh) | 电平转换电路 | |
KR101809352B1 (ko) | 레벨 변환 디바이스 및 방법 | |
CN116683899A (zh) | 一种基于氮化镓工艺的高可靠高速电平移位电路 | |
US20050134311A1 (en) | Level shifter | |
CN107181481B (zh) | 输入输出接收电路 | |
CN214228233U (zh) | 电平转换电路 | |
CN116488633A (zh) | 电平转换电路、电平转换方法及芯片 | |
CN110518903B (zh) | 一种电平移位电路 | |
CN114389595A (zh) | 电平转换电路 | |
CN113810042A (zh) | 低压差分信号驱动器 | |
CN110855285B (zh) | 高频电平转换器 | |
WO2018193724A1 (ja) | 出力回路 | |
WO2023112506A1 (ja) | 電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |