CN114817112B - 一种从机设备以及主从机通信系统 - Google Patents

一种从机设备以及主从机通信系统 Download PDF

Info

Publication number
CN114817112B
CN114817112B CN202210475908.2A CN202210475908A CN114817112B CN 114817112 B CN114817112 B CN 114817112B CN 202210475908 A CN202210475908 A CN 202210475908A CN 114817112 B CN114817112 B CN 114817112B
Authority
CN
China
Prior art keywords
transistor
circuit
voltage
sub
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210475908.2A
Other languages
English (en)
Other versions
CN114817112A (zh
Inventor
于泽洋
郭桂良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Yinxin Technology Co ltd
Original Assignee
Beijing Zhongke Yinxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Yinxin Technology Co ltd filed Critical Beijing Zhongke Yinxin Technology Co ltd
Priority to CN202210475908.2A priority Critical patent/CN114817112B/zh
Publication of CN114817112A publication Critical patent/CN114817112A/zh
Application granted granted Critical
Publication of CN114817112B publication Critical patent/CN114817112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种从机设备以及主从机通信系统，涉及通信技术领域，以在主机产生的串行总线电压与从机核心模块的电源电压不匹配时，实现正确的I2C通信。所述从机设备包括：第一低功耗电压转换电路、第二低功耗电压转换电路以及从机核心模块。第一低功耗电压转换电路的输入端通过I2C总线中的时钟信号线与主机电连接，第一低功耗电压转换电路的输出端与从机核心模块电连接，用于将时钟信号线电压转换为与从机核心模块的电源电压匹配的电压。第二低功耗电压转换电路的输入端通过I2C总线中的数据信号线与主机电连接，第二低功耗电压转换电路的输出端与从机核心模块电连接，用于将数据信号线电压转换为与从机核心模块的电源匹配的电压。

Description

一种从机设备以及主从机通信系统
技术领域
本发明涉及通信技术领域，尤其涉及一种从机设备以及主从机通信系统。
背景技术
在日常的I2C通信过程中，从机内部的电源电压和由主机产生的串行总线电压需要保持一致，以实现正确的通信识别。但在某些特殊的应用中，主机产生的串行总线电压域会比从机内部的电源电压域更广。例如，串行总线的低电压域比从机内部的低电压域更广。
现有技术中，通常使用电压转换装置(Level Shift)，将从机的通信端的电压搬移至串行总线的低电压域，从而实现正确的I2C通信。但电压转换装置位于从机外部，占用了大量的器件面积，且增加了器件功耗。
发明内容
本发明的目的在于提供一种从机设备以及主从机通信系统，用于在主机产生的串行总线电压与从机核心模块的电源电压不匹配时，实现正确的I2C通信。
为了实现上述目的，本发明提供如下技术方案：
第一方面，本发明提供一种从机设备，应用于主从机通信系统中，主从机通信系统还包括主机以及实现主机与从机设备通信的I2C总线。该从机设备包括：第一低功耗电压转换电路、第二低功耗电压转换电路以及从机核心模块。
第一低功耗电压转换电路的输入端通过I2C总线中的时钟信号线与主机电连接，第一低功耗电压转换电路的输出端与从机核心模块电连接，用于在主机产生的时钟信号线电压小于或等于从机核心模块的电源电压时，将时钟信号线电压转换为与从机核心模块的电源电压匹配的电压。第二低功耗电压转换电路的输入端通过I2C总线中的数据信号线与主机电连接，第二低功耗电压转换电路的输出端与从机核心模块电连接，用于在主机产生的数据信号线电压小于或等于从机核心模块的电源电压时，将数据信号线电压转换为与从机核心模块的电源电压匹配的电压。
与现有技术相比，本发明提供的从机设备中，第一低功耗电压转换电路位于I2C总线中的时钟信号线与从机核心模块之间，第二低功耗电压转换电路位于I2C总线中的数据信号线与从机核心模块之间。基于此，当主机产生的时钟信号线电压小于或等于从机核心模块的电源电压时，第一低功耗电压转换电路可以向从机核心模块输出与从机核心模块的电源电压匹配的电压，使得从机核心模块接收到时钟信号线电压与其内部电源电压相匹配，从而实现准确的时钟信号的I2C通信。同理，当主机产生的数据信号线电压小于或等于从机核心模块的电压时，第二低功耗电压转换电路可以向从机核心模块输出与从机核心模块的电源电压匹配的电压，使得从机核心模块接收到的电压与其内部电源电压相匹配，从而实现准确的数据信号的I2C通信。此外，第一低功耗电压转换电路以及第二低功耗转换电路均集成于从机设备内部，当主机产生的串行总线电压与从机核心模块的电源电压不匹配时，无需在从机设备与主机设备之间增加额外的电压转换装置，就能实现正确的I2C通信，不仅简化了电子器件的布线难度，还节约了器件面积，降低器件功耗。
由此可知，本发明提供的从机设备可以在主机产生的串行总线电压与从机核心模块的电源电压不匹配时，实现正确的I2C通信。
第二方面，本发明还提供一种主从机通信系统，包括第一方面提供的从机设备、主机以及实现主机与从机设备通信的I2C总线。主机分别通过I2C总线中的时钟信号线以及数据信号线与从机设备电连接。从机设备还通过开漏输出电路与数据信号线电连接，用于将从机设备的输出电压转换为与主机相匹配的电压。
与现有技术相比，本发明提供的主从机通信系统的有益效果与上述技术方案所述从机设备的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例中提供的主从机通信系统的电路示意图；
图2为本发明实施例中提供的第一低功耗电压转换电路的电路示意图一；
图3为本发明实施例中提供的第一低功耗电压转换电路的电路示意图二。
附图标记：
1-主机， 2-从机设备，
21-第一低功耗电压转换电路， 22-第二低功耗电压转换电路，
23-从机核心模块， 211-偏置子电路，
212-开关子电路， 213-比较子电路，
214-电位控制子电路， 2141-第一电位控制模块，
2142-第二电位控制模块， 215-输出子电路，
216-施密特触发器。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
在日常的I2C通信过程中，从机内部的电源电压和由主机产生的串行总线电压需要保持一致，以实现正确的通信识别。但在某些特殊的应用中，主机产生的串行总线电压域会比从机内部的电源电压域更广。例如，串行总线的低电压域比从机内部的低电压域更广。
现有技术中，通常使用电压转换装置(Level Shift)，将从机的通信端的电压搬移至串行总线的低电压域，从而实现正确的I2C通信。但电压转换装置位于从机外部，占用了大量的器件面积，且增加了器件功耗。
为了解决上述问题，如图1所示，本发明实施例提供一种主从机通信系统，包括从机设备2、主机1以及实现主机1与从机设备2通信的I2C总线。主机1通过I2C总线中的时钟信号线以及数据信号线分别与从机设备2电连接。从机设备2还通过开漏输出与数据信号线电连接，用于将从机设备2的输出电压转换为与主机1相匹配的电压。
具体的，如图1所示，主机1通过时钟信号线与从机设备2中的第一低功耗电压转换电路21电连接，第一低功耗电压转换电路21与从机设备2的核心模块电连接。同时，主机1还通过数据信号线与从机设备2中的第二低功耗电压转换电路22电连接，第二低功耗电压转换电路22与从机设备2的核心模块电连接。在通信时，当主机1产生的时钟信号线电压SCL或数据信号线电压SDA与从机核心模块23的电源电压不匹配时，从机核心模块23就无法对主机1发送的信号进行处理，即无法实现正确的I2C通信。为了使得主机1和从机设备2能够正常通信，第一低功耗电压转换电路21可以将时钟信号线电压SCL转换为与从机核心模块23的电源电压匹配的电压，第二低功耗电压转换电路22可以将数据电压转换为与从机核心模块23的电源电压匹配的电压，由此，可以实现主机1到从机设备2的正常通信。
从机核心模块23还通过开漏输出电路与数据信号线电连接，该开漏输出电路电路包括一个N型晶体管N1以及保护电阻R，该数据信号线还通过上拉电阻Rpull-up与主机1的电源电压VDDL电连接，从机核心模块23的Vpull-up信号端与晶体管N1的控制端电连接，晶体管N1的第一电极接地，第二电极通过保护电阻R与数据信号线电连接。应注意，由于Vpull-up信号由从机核心模块23产生，则Vpull-up信号的高电平电压为从机核心模块23的电源电压VDD。
在实际中，当从机设备2需要向主机1发送数据时，Vpull-up信号控制N1晶体管是否导通，从而控制数据信号线的电压转换。当Vpull-up信号输出低电平时，晶体管N1关断，则数据信号线电压SDA与接地端之间断开，被上拉电阻Rpull-up上拉至VDDL，即与主机1的电源电压一致，可以实现正确通信。当Vpull-up信号输出高电平即VDD时，晶体管N1导通，则数据信号线电压SDA通过保护电阻R直接接地，数据信号线电压SDA被下拉至低电平，也可以实现正确通信。
综上可知，本发明实施例提供的主从机通信系统可以实现从主机1到从机设备2的正确通信，也能够实现从机设备2到主机1的正确通信。
下面结合图2以及图3详细说明本发明实施例提供的从机设备2。
如图2和图3所示，在本发明实施例提供的从机设备2包括：第一低功耗电压转换电路21，第二低功耗电压转换电路22以及从机核心模块23。
第一低功耗电压转换电路21的输入端通过I2C总线中的时钟信号线与主机1电连接，第一低功耗电压转换电路21的输出端与从机核心模块23电连接，用于在主机1产生的时钟信号线电压SCL小于或等于从机核心模块23的电源电压时，将时钟信号线电压SCL转换为与从机核心模块23的电源电压匹配的电压。第二低功耗电压转换电路22的输入端通过I2C总线中的数据信号线与主机1电连接，第二低功耗电压转换电路22的输出端与从机核心模块23电连接，用于在主机1产生的数据信号线电压SDA小于或等于从机核心模块23的电源电压时，将数据信号线电压SDA转换为与从机核心模块23的电源电压匹配的电压。
与现有技术相比，本发明实施例提供的从机设备2中，第一低功耗电压转换电路21位于I2C总线中的时钟信号线与从机核心模块23之间，第二低功耗电压转换电路22位于I2C总线中的数据信号线与从机核心模块23之间。基于此，当主机1产生的时钟信号线电压SCL小于或等于从机核心模块23的电源电压时，第一低功耗电压转换电路21可以向从机核心模块23输出与从机核心模块23的电源电压匹配的电压，使得从机核心模块23接收到时钟信号线电压SCL与其内部电源电压相匹配，从而实现准确的时钟信号的I2C通信。同理，当主机1产生的数据信号线电压SDA小于或等于从机核心模块23的电压时，第二低功耗电压转换电路22可以向从机核心模块23输出与从机核心模块23的电源电压匹配的电压，使得从机核心模块23接收到的电压与其内部电源电压相匹配，从而实现准确的数据信号的I2C通信。此外，第一低功耗电压转换电路21以及第二低功耗转换电路均集成于从机设备2内部，当主机1产生的串行总线电压与从机核心模块23的电源电压不匹配时，无需在从机设备2与主机1设备之间增加额外的电压转换装置，就能实现正确的I2C通信，不仅简化了电子器件的布线难度，还节约了器件面积，降低器件功耗。
由此可知，本发明实施例提供的从机设备2可以在主机1产生的串行总线电压与从机核心模块23的电源电压不匹配时，实现正确的I2C通信。
在实际中，上述实施例中提供的第一低功耗电压转换电路21以及第二低功耗电压转换电路22具有相同的电路结构。
下面将以第一低功耗电压转换电路21为例，详细说明第一低功耗电压转换电路21以及第二低功耗电压转换电路22的电路结构以及工作原理，以下说明仅用于解释，不作为限定。
在一种可能的实现方式中，如图2和图3所示，第一低功耗电压转换电路21和第二低功耗电压转换电路22均包括偏置子电路211、开关子电路212、比较子电路213、电位控制子电路214以及输出子电路215。偏置子电路211的电流输出端与开关子电路212的第一端电连接，用于向开关子电路212提供偏置电流，偏置子电路211的电压输出端与比较子电路213的控制端电连接，用于向比较子电路213提供偏置电压NVB。
比较子电路213的第一端、开关子电路212的第二端以及电位控制子电路214的第一控制端均与第一节点A电连接，比较子电路213的第二端以及电位控制子电路214的第二控制端均与时钟信号线或数据信号线电连接。电位控制子电路214的第一端与电源端电连接，电位控制子电路214的第二端接地，电位控制子电路214的输出端、开关子电路212的控制端以及输出子电路215的控制端均与第二节点B电连接。输出子电路215的第一端与电源端电连接，输出子电路215的第二端接地，输出子电路215的输出端Vout与从机核心模块23的输入端电连接。
当时钟信号线电压SCL或数据信号线电压SDA小于偏置电压NVB且为低电平时，比较子电路213导通，并驱动电位控制子电路214在第一控制端的作用下导通，输出子电路215向从机核心模块23输出接地电压。
当时钟信号线电压SCL或数据信号线电压SDA小于偏置电压NVB且为高电平时，比较子电路213在偏置电压NVB的作用下产生亚阈值电流，并驱动电位控制子电路214在第二控制端的作用下导通，输出子电路215向从机核心模块23输出电源端的电压，其中，亚阈值电流小于偏置电流。
当时钟信号线电压SCL或数据信号线电压SDA大于偏置电压NVB时，比较子电路213关断，时钟信号线电压SCL或数据信号线电压SDA驱动电位控制子电路214在第二控制端的作用下导通，输出子电路215向从机核心模块23输出电源端的电压。其中，电源端的电压为与从机核心模块23的电源电压匹配的电压。
在实际应用中，以第一低功耗电压转换电路21为例，当时钟信号线电压SCL电压小于偏置电压NVB且为低电平时，即输入电压VIN＝SCL＝0＜NVB时(“0”仅表示为低电平，并不表示实际电压输入为0v)。比较子电路213在偏置电压NVB的控制下完全导通，则比较子电路213两端的电压相等，且由于比饺子电路的第二端与低电平电连接，则比较子电路213的第一端的电压也即第一节点A的电压Va也被同时下拉至低电平，此时电位控制子电路214在第一控制端的作用下导通，则第二节点B的电压Vb被电位控制子电路214上拉至高电平VDD，关断开关子电路212，使得第一节点A的电压Va能够继续保持低电平，以使第一低功耗电压转换电路21处于稳态。同时，第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出接地电压。也就是说，时钟信号线电压SCL为低电平时，第一低功耗电压转换电路21向从机核心模块23输出的电压信号也为接地电压即低电平电压，能够实现正确通信。
当时钟信号线电压SCL小于偏置电压NVB且为高电平时，即VIN＝SCL＝VDDL＜NVB时，电位控制子电路214在第二控制端的作用下导通，则第二节点B的电压Vb被电位控制子电路214下拉至低电平，导通开关子电路212，偏置电流IB1流经开关子电路212。此时，比较子电路213在偏置电压NVB的作用下会弱开启，并产生亚阈值电流IB2，由于IB2＜IB1，则比较子电路213的第一端即第一节点A的电压Va会被上拉至高电平VDD，确保电位控制子电路214不会在第一控制端的作用下导通，使得第二节点B的电压Vb能够继续保持低电平，以使第一低功耗电压转换电路21处于稳态。同时，第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出电源端的电压。也就是说，当时钟信号线电压SCL为高电平VDDL时，第一低功耗电压转换电路21可以将该高电平VDDL转换为高电平VDD，即Vout＝VDD，使得从机核心模块23接收到的高电平电压信号也为高电平VDD，能够实现正确通信。
当时钟信号线电压SCL大于偏置电压NVB时，即VIN＝SCL＝VDD＞NVB时，电位控制子电路214在第二控制端的作用下导通，则第二节点B的电压Vb被电位控制子电路214下拉至低电平，导通开关子电路212，偏置电流IB1流经开关子电路212，由于比较子电路213的第二端的电压值大于比较子电路213的控制端的电压，即NVB-VIN＜0，则比较子电路213关断，IB2＝0。第一节点A的电压Va会被上拉至高电平VDD，确保电位控制子电路214不会在第一控制端的作用下导通，使得第二节点B的电压Vb能够继续保持低电平，以使第一低功耗电压转换电路21处于稳态。同时，第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出电源端的电压。也就是说，当时钟信号线电压SCL为高电平VDD时，第一低功耗电压转换电路21的输出也为高电平VDD，即Vout＝VDD，与从机核心模块23的电源电压VDD匹配，能够实现正确通信。
如图2和图3所示，更进一步的，电位控制子电路214包括第一电位控制模块2141以及第二电位控制模块2142。第一电位控制模块2141的控制端与第一节点A电连接，第一电位控制模块2141的第一端与电源端电连接，第一电位控制模块2141的第二端以及第二电位控制模块2142的第一端均与第二节点B电连接，当时钟信号线电压SCL或数据信号线电压SDA小于偏置电压NVB且为低电平时，第一电位控制模块2141导通，开关子电路212关断，输出子电路215向从机核心模块23输出接地电压。
第二电位控制模块2142的控制端以及比较子电路213的第二端均与时钟信号线或数据信号线电连接，第二电位控制模块2142的第二端接地，当时钟信号线电压SCL或数据信号线电压SDA小于偏置电压NVB且为高电平，或，时钟信号线电压SCL或数据信号线电压SDA大于偏置电压NVB时，第二电位控制模块2142导通，开关子电路212导通，输出子电路215向从机核心模块23输出电源端的电压。
在具体实施中，以第一低功耗电压转换电路21为例，当输入电压VIN＝SCL＝0＜NVB时，第一电位控制模块2141导通，第二节点B的电压Vb被第一电位控制模块2141上拉至高电平VDD，关断开关子电路212，第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出接地电压，即Vout＝0。
当输入电压VIN＝SCL＝VDDL＜NVB，或VIN＝SCL＝VDD＞NVB时，第二电位控制模块2142导通，第二节点B的电压Vb被第二电位控制模块2142下拉至低电平，导通开关子电路212，第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出电源端的电压，即Vout＝VDD。
也就是说，在输入电压VIN为低电平时，第一低功耗电压转换电路21向从机核心模块23输出接地电压，当输入电压VIN为高电平时，第一低功耗电压转换电路21向从机核心模块23输出电源端的电压。且，当VIN＝VDDL时，或VIN＝VDD时，输出的电压都是电源端的电压VDD，即当时钟信号线电压SCL＝VDDL，或者SCL＝VDD时，都只会向从机核心模块23输出电源端的电压VDD，即Vout＝VDD，以实现正确通信。
在一些实施例中，如图2和图3所示，第一电位控制模块2141包括第一晶体管PM1，第二电位控制模块2142包括第二晶体管NM1。第一晶体管PM1的控制端与第一节点A电连接，第一晶体管PM1的第一电极与电源端电连接，第一晶体管PM1的第二电极以及第二晶体管NM1的第一电极均与第二节点B电连接。
第二晶体管NM1的控制端以及比较子电路213的第二端均与时钟信号线或数据信号线电连接，第二晶体管NM1的第二电极接地。
在一个实施例中，第一晶体管PM1为PMOS管，第二晶体管NM1为NMOS管。
当输入电压VIN＝SCL＝0＜NVB时，第二晶体管NM1关断，比较子电路213的控制端的电压相对于第二电极为高电平，则比较子电路213导通，使得第一节点A的电压Va被下拉至低电平，导通第一晶体管PM1。当第一晶体管PM1导通时，第一晶体管PM1的第一电极与第二电极的电压一致，即第二节点B的电压Vb被上拉至电源电压VDD，即Vb＝VDD，驱动开关子电路212关断，使得第一节点A的电压Va保持低电平，此时第一低功耗电压转换电路21处于稳态。第二节点B的电压Vb驱动输出子电路215向从机核心模块23输出接地电压，即Vout＝0。
当输入电压VIN＝SCL＝VDDL＜NVB时，第二晶体管NM1导通，则第二节点B的电压Vb被下拉至低电平，即Vb＝GND，导通开关子电路212，偏置电流IB1流经开关子电路212。此时，比较子电路213在偏置电压NVB的作用下会弱开启，并产生亚阈值电流IB2，由于IB2＜IB1，则第一节点A的电压Va会被上拉至高电平VDD，确保第一晶体管PM1关断，使得第二节点B的电压Vb能够继续保持低电平，此时第一低功耗电压转换电路21处于稳态。同时，第二节点B的Vb驱动输出子电路215向从机核心模块23输出电源端的电压，即Vout＝VDD。
当输入电压VIN＝SCL＝VDD＞NVB时，第二晶体管NM1导通，第二节点B的电压Vb被下拉至低电平，即Vb＝GND，导通开关子电路212，偏置电流IB1流经开关子电路212。由于比较子电路213第二端的电压值大于比较子电路213控制端的电压，即NVB-VIN＜0，则比较子电路213关断，IB2＝0。第一节点A的电压Va会被上拉至高电平VDD，确保第一晶体管PM1关断，使得第二节点B的电压Vb能够继续保持低电平，此时第一低功耗电压转换电路21处于稳态。同时，第二节点B的Vb驱动输出子电路215向从机核心模块23输出电源端的电压，即Vout＝VDD。
如图2和图3所示，偏置子电路211包括第三晶体管PM2、第四晶体管PM3、第五晶体管PM4、第六晶体管NM2、第七晶体管NM3以及第一电阻R1。
第三晶体管PM2的控制端、第四晶体管PM3的控制端均与第五晶体管PM4的控制端电连接，第三晶体管PM2的第一电极、第四晶体管PM3的第一电极以及第五晶体管PM4的第一电极均与电源端电连接，用于生成偏置电流。
第三晶体管PM2的第二电极以及第六晶体管NM2的第一电极均与第七晶体管NM3的控制端电连接，第四晶体管PM3的第二电极与第七晶体管NM3的第一电极电连接，用于生成偏置电压NVB。
第五晶体管PM4的第二电极与开关子电路212的第一电极电连接，用于向开关子电路212提供偏置电流。
第六晶体管NM2的控制端以及第七晶体管NM3的第二电极均与比较子电路213的控制端电连接，用于向比较子电路213提供偏置电压NVB，第六晶体管NM2的第二电极接地，第七晶体管NM3的第二电极还通过第一电阻R1接地。
在上述实施例中，第三晶体管PM2、第四晶体管PM3以及第五晶体管PM4均为PMOS管，第六晶体管NM2以及第七晶体管NM3则为NMOS管。
在实际工作中，第三晶体管PM2、第四晶体管PM3、第六晶体管NM2以及第七晶体管NM3会产生一个固定的偏置电压NVBNVB，该偏置电压NVB等于第六晶体管NM2以及第七晶体管NM3的栅源电压之和。可以理解的是，当NMOS管的源极接地时，其栅源电压VGS与其阈值电压VTH是相等的，例如VGS＝VTH＝0.7v。在第六晶体管NM2的第二电极和第七晶体管NM3的第二电极都接地的情况下，NVB＝VTH,NM2+VTH,NM3。第三晶体管PM2、第四晶体管PM3以及第五晶体管PM4构成的电流源会产生固定的偏置电流IB1，在实际应用中，该IB1＝V TH,NM2/R1。可以理解的是，当R1的电阻值达到MΩ的量级时，IB1的电流值仅在nA的量级，以降低第一低功耗电压转换电路21的功耗。
如图2和图3所示，开关子电路212包括第八晶体管PM5，比较子电路213包括第九晶体管NM4以及第二电阻R2，输出子电路215包括第十晶体管PM6以及第十一晶体管。
第八晶体管PM5的控制端、第十晶体管PM6的控制端、第十一晶体管NM5的控制端均与第二节点B电连接，第八晶体管PM5的第一电极与偏置子电路211的电流输出端电连接，第八晶体管PM5的第二电极以及第九晶体管NM4的第一电极均与第一节点A电连接。
第九晶体管NM4的控制端与偏置子电路211的电压输出端电连接，第九晶体管NM4的第二电极通过第二电阻R2与电位控制子电路214的第二控制端电连接，第九晶体管NM4的第二电极通过第二电阻R2还与时钟信号线或数据信号线电连接。
第十晶体管PM6的第一电极与电源端电连接，第十晶体管PM6的第二电极以及第十一晶体管NM5的第一电极均与从机核心模块23的输入端电连接，第十一晶体管NM5的第二电极接地。
在上述实施例中，第八晶体管PM5以及第十晶体管PM6，均为PMOS管，第九晶体管NM4以及第十一晶体管NM5，均为NMOS管。
当输入电压VIN＝SCL＝0＜NVB时，第九晶体管NM4的控制端的电压为偏置电压NVB，且第九晶体管NM4的源极电压为VIN＝0，则第九晶体管NM4在偏置电压NVB的作用下导通，使得第一节点A的电压Va被下拉至低电平，从而导通第一晶体管PM1。当第一晶体管PM1导通时，第二节点B的电压Vb被上拉至电源电压VDD，关断第八晶体管PM5，偏置电流IB1不会经过第八晶体管，使得第一节点A的电压Va保持低电平，以使第一低功耗电压转换电路21处于稳态。
当输入电压VIN＝SCL＝VDDL＜NVB时，第二晶体管NM1导通，则第二节点B的电压Vb被下拉至低电平，即Vb＝GND，导通第八晶体管PM5，偏置电流IB1经过第八晶体管PM5。此时，第九晶体管NM4的控制端的电压为偏置电压NVB，但第九晶体管NM4的源极电压为VIN＝SCL＝VDDL＜NVB，也就是说第九晶体管NM4的栅源电压VGS＝NVB-VDDL＜VTH，不足以使其导通，则第九晶体管NM4处于弱开启状态，会产生亚阈值电压IB2，由于IB2＜IB1，则第一节点A的电压Va会被上拉至高电平VDD，确保第一晶体管PM1关断，使得第二节点B的电压Vb能够继续保持低电平，以使第一低功耗电压转换电路21处于稳态。
当输入电压VIN＝SCL＝VDD＞NVB时，第二晶体管NM1导通，则第二节点B的电压Vb被下拉至低电平，即Vb＝GND，导通第八晶体管PM5，偏置电流IB1经过第八晶体管PM5。此时，第九晶体管NM4的控制端的电压为偏置电压NVB，但第九晶体管NM4的源极电压为VIN＝VDD＞NVB，也就是说第九晶体管NM4的栅源电压VGS＝NVB-VDD＜0，即相对于源极电压而言，第九晶体管NM4的栅极电压为低电平，则第九晶体管NM4关断，IB2＝0。第一节点A的电压Va会被上拉至高电平VDD，确保第一晶体管PM1关断，使得第二节点B的电压Vb能够继续保持低电平，以使第一低功耗电压转换电路21处于稳态。
可以理解的是，在上述实施例中，调整IB1，使得IB1一直大于IB2为现有技术手段，本发明实施例不做具体限定。
考虑到在实际应用中，时钟信号线电压SCL以及数据信号线电压SDA很容易受到干扰，为了保证发送的电压的准确性，还需要施密特触发器216来抑制时钟信号线电压SCL以及数据信号线电压SDA中的尖峰噪声。
在另一个实施例中，如图3所示，第一低功耗电压转换电路21和第二低功耗电压转换电路22还包括施密特触发器216，电位控制子电路214通过施密特触发器216与输出子电路215的控制端电连接，用于对时钟信号线电压SCL或数据信号线电压SDA的尖峰噪声进行抑制。
示例性的，如图3所示，施密特触发器216包括第十二晶体管PM7、第十三晶体管PM8、第十四晶体管NM6、第十五晶体管NM7、第十六晶体管NM8以及第十七晶体管PM9。
第十二晶体管PM7的控制端与第一节点A电连接，第十二晶体管PM7的第一电极通过电位控制子电路214的第一端与电源端电连接，第十二晶体管PM7的第一电极还与第十三晶体管PM8的第一电极电连接，第十三晶体管PM8的第二电极接地。
第十二晶体管PM7的第二电极、第十四晶体管NM6的第一电极、第十三晶体管PM8的控制端以及第十五晶体管NM7的控制端均与第二节点B电连接。
第十四晶体管NM6的控制端以及比较子电路213的第二端均与时钟信号线或数据信号线电连接。第十四晶体管NM6的第二电极通过电位控制子电路214的第二端接地，第十四晶体管NM6的第二电极还与第十五晶体管NM7的第二电极电连接。
第十五晶体管NM7的第一电极与第十六晶体管NM8的第二电极电连接，第十六晶体管NM8的控制端与偏置子电路211的电压输出端连接，第十六晶体管NM8的第一电极与第十七晶体管PM9的第二电极电连接。
第十七晶体管PM9的控制端接地，第十七晶体管PM9的第一电极与电源端电连接。
在本实施例中，第十二晶体管PM7、第十三晶体管PM8以及第十七晶体管PM9均为PMOS管。第十四晶体管NM6、第十五晶体管NM7以及第十六晶体管NM8均为NMOS管。基于施密特触发器216的特性，只要输入的信号电平达到触发电平时，输出信号就会从一个稳态转变到另一个稳态，且该触发器还具有滞后特性以及回差特性，能大福提高电路的抗干扰能力，可有效滤除噪声。
在本实施例中，第十七晶体管PM9的源极与电源电压电连接，第十七晶体管PM9的控制端接地，使得第十七晶体管PM9一直处于导通状态。第十六晶体管NM8的控制端与偏置子电路211的电压输出端电连接，即第十六晶体管NM8的栅极电压为NVB。
当第一晶体管PM1导通时，此时第一节点A的电压Va为低电平，第十二晶体管PM7也在Va的作用下导通，第二节点B的电压Vb被上拉至高电平，则第十三晶体管PM8在Vb的控制下关断，而第十五晶体管NM7在Vb的控制下导通。若此时VIN产生跳变，使得第二晶体管NM1导通或第十四晶体管NM6导通，在第二晶体管NM1、第十四晶体管NM6、第十五晶体管NM7、第十六晶体管NM8以及第十七晶体管PM9的共同作用下，第二节点B的电压Vb仍可以保持高电平，从而不会影响输出子电路215的输出。
当第二晶体管NM1导通时，此时输入电压VIN为高电平，第十四晶体管NM6也被导通，第二节点B的电压Vb被下拉至低电平，则第十三晶体管PM8在Vb的控制下导通，而第十五晶体管NM7在Vb的控制下关断。若此时VIN产生跳变，从而影响第一节点A的电压Va产生跳变，使得第一晶体管PM1导通或第十二晶体管PM7导通，在第一晶体管PM1、第十二晶体管PM7以及第十三晶体管PM8的作用下，第二节点B的电压Vb仍可以保持低电平，从而不会影响输出子电路215的输出。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (8)

1.一种从机设备，其特征在于，应用于主从机通信系统中，主从机通信系统还包括主机以及实现所述主机与所述从机设备通信的I2C总线；所述从机设备包括：第一低功耗电压转换电路、第二低功耗电压转换电路以及从机核心模块，其中：
所述第一低功耗电压转换电路的输入端通过所述I2C总线中的时钟信号线与所述主机电连接，所述第一低功耗电压转换电路的输出端与所述从机核心模块电连接，用于在所述主机产生的时钟信号线电压小于或等于所述从机核心模块的电源电压时，将所述时钟信号线电压转换为与所述从机核心模块的电源电压匹配的电压；
所述第二低功耗电压转换电路的输入端通过所述I2C总线中的数据信号线与所述主机电连接，所述第二低功耗电压转换电路的输出端与所述从机核心模块电连接，用于在所述主机产生的数据信号线电压小于或等于所述从机核心模块的电源电压时，将所述数据信号线电压转换为与所述从机核心模块的电源电压匹配的电压；
所述第一低功耗电压转换电路以及所述第二低功耗电压转换电路具有相同的电路结构；
所述第一低功耗电压转换电路和所述第二低功耗电压转换电路均包括偏置子电路、开关子电路、比较子电路、电位控制子电路以及输出子电路，其中：
所述偏置子电路的电流输出端与所述开关子电路的第一端电连接，用于向所述开关子电路提供偏置电流，所述偏置子电路的电压输出端与所述比较子电路的控制端电连接，用于向所述比较子电路提供偏置电压；
所述比较子电路的第一端、所述开关子电路的第二端以及所述电位控制子电路的第一控制端均与第一节点电连接，所述比较子电路的第二端以及所述电位控制子电路的第二控制端均与所述时钟信号线或所述数据信号线电连接；所述电位控制子电路的第一端与电源端电连接，所述电位控制子电路的第二端接地，所述电位控制子电路的输出端、所述开关子电路的控制端以及所述输出子电路的控制端均与第二节点电连接；所述输出子电路的第一端与所述电源端电连接，所述输出子电路的第二端接地，所述输出子电路的输出端与所述从机核心模块的输入端电连接；
当所述时钟信号线电压或所述数据信号线电压小于所述偏置电压且为低电平时，所述比较子电路导通，并驱动所述电位控制子电路在所述第一控制端的作用下导通，所述输出子电路向所述从机核心模块输出接地电压；
当所述时钟信号线电压或所述数据信号线电压小于所述偏置电压且为高电平时，所述比较子电路在所述偏置电压的作用下产生亚阈值电流，并驱动所述电位控制子电路在所述第二控制端的作用下导通，所述输出子电路向所述从机核心模块输出所述电源端的电压；其中，所述亚阈值电流小于所述偏置电流；
当所述时钟信号线电压或所述数据信号线电压大于所述偏置电压时，所述比较子电路关断，所述时钟信号线电压或所述数据信号线电压驱动所述电位控制子电路在所述第二控制端的作用下导通，所述输出子电路向所述从机核心模块输出所述电源端的电压；
其中，所述电源端的电压为与所述从机核心模块的电源电压匹配的电压。
2.根据权利要求1所述的从机设备，其特征在于，所述电位控制子电路包括第一电位控制模块以及第二电位控制模块，其中：
所述第一电位控制模块的控制端与所述第一节点电连接，所述第一电位控制模块的第一端与所述电源端电连接，所述第一电位控制模块的第二端以及所述第二电位控制模块的第一端均与所述第二节点电连接，当所述时钟信号线电压或所述数据信号线电压小于所述偏置电压且为低电平时，所述第一电位控制模块导通，所述开关子电路关断，所述输出子电路向所述从机核心模块输出所述接地电压；
所述第二电位控制模块的控制端以及所述比较子电路的第二端均与所述时钟信号线或所述数据信号线电连接，所述第二电位控制模块的第二端接地，当所述时钟信号线电压或所述数据信号线电压小于所述偏置电压且为高电平，或，所述时钟信号线电压或所述数据信号线电压大于所述偏置电压时，所述第二电位控制模块导通，所述开关子电路导通，所述输出子电路向所述从机核心模块输出所述电源端的电压。
3.根据权利要求2所述的从机设备，其特征在于，所述第一电位控制模块包括第一晶体管，所述第二电位控制模块包括第二晶体管；
所述第一晶体管的控制端与所述第一节点电连接，所述第一晶体管的第一电极与所述电源端电连接，所述第一晶体管的第二电极以及所述第二晶体管的第一电极均与所述第二节点电连接；
所述第二晶体管的控制端以及所述比较子电路的第二端均与所述时钟信号线或所述数据信号线电连接，所述第二晶体管的第二电极接地。
4.根据权利要求1所述的从机设备，其特征在于，所述偏置子电路包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第一电阻，其中：
所述第三晶体管的控制端、所述第四晶体管的控制端均与所述第五晶体管的控制端电连接，所述第三晶体管的第一电极、所述第四晶体管的第一电极以及所述第五晶体管的第一电极均与所述电源端电连接，用于生成所述偏置电流；
所述第三晶体管的第二电极以及所述第六晶体管的第一电极均与所述第七晶体管的控制端电连接，所述第四晶体管的第二电极与所述第七晶体管的第一电极电连接，用于生成所述偏置电压；
所述第五晶体管的第二电极与所述开关子电路的第一电极电连接，用于向所述开关子电路提供所述偏置电流；
所述第六晶体管的控制端以及所述第七晶体管的第二电极均与所述比较子电路的控制端电连接，用于向所述比较子电路提供所述偏置电压，所述第六晶体管的第二电极接地，所述第七晶体管的第二电极通过所述第一电阻接地。
5.根据权利要求1所述的从机设备，其特征在于，所述开关子电路包括第八晶体管，所述比较子电路包括第九晶体管以及第二电阻，所述输出子电路包括第十晶体管以及第十一晶体管，其中：
所述第八晶体管的控制端、所述第十晶体管的控制端、所述第十一晶体管的控制端均与所述第二节点电连接，所述第八晶体管的第一电极与所述偏置子电路的电流输出端电连接，所述第八晶体管的第二电极以及所述第九晶体管的第一电极均与所述第一节点电连接；
所述第九晶体管的控制端与所述偏置子电路的电压输出端电连接，所述第九晶体管的第二电极通过所述第二电阻与所述电位控制子电路的第二控制端电连接，所述第九晶体管的第二电极通过所述第二电阻还与所述时钟信号线或所述数据信号线电连接；
所述第十晶体管的第一电极与所述电源端电连接，所述第十晶体管的第二电极以及所述第十一晶体管的第一电极均与所述从机核心模块的输入端电连接，所述第十一晶体管的第二电极接地。
6.根据权利要求1所述的从机设备，其特征在于，所述第一低功耗电压转换电路和所述第二低功耗电压转换电路还包括施密特触发器，所述电位控制子电路通过所述施密特触发器与所述输出子电路的控制端电连接，用于对所述时钟信号线电压或所述数据信号线电压的尖峰噪声进行抑制。
7.根据权利要求6所述的从机设备，其特征在于，所述施密特触发器包括第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管以及第十七晶体管，其中：
所述第十二晶体管的控制端与所述第一节点电连接，所述第十二晶体管的第一电极通过所述电位控制子电路的第一端与所述电源端电连接，所述第十二晶体管的第一电极还与所述第十三晶体管的第一电极电连接，所述第十三晶体管的第二电极接地；
所述第十二晶体管的第二电极、所述第十四晶体管的第一电极、所述第十三晶体管的控制端以及所述第十五晶体管的控制端均与所述第二节点电连接；
所述第十四晶体管的控制端以及所述比较子电路的第二端均与所述时钟信号线或所述数据信号线电连接；所述第十四晶体管的第二电极通过所述电位控制子电路的第二端接地，所述第十四晶体管的第二电极还与所述第十五晶体管的第二电极电连接；
所述第十五晶体管的第一电极与所述第十六晶体管的第二电极电连接，所述第十六晶体管的控制端与所述偏置子电路的电压输出端连接，所述第十六晶体管的第一电极与所述第十七晶体管的第二电极电连接；
所述第十七晶体管的控制端接地，所述第十七晶体管的第一电极与所述电源端电连接。
8.一种主从机通信系统，其特征在于，包括如权利要求1-7任一项所述的从机设备、主机以及实现所述主机与所述从机设备通信的I2C总线，其中：
所述主机通过所述I2C总线中的时钟信号线以及数据信号线分别与所述从机设备电连接；
所述从机设备还通过开漏输出与所述数据信号线电连接，用于将所述从机设备的输出电压转换为与所述主机相匹配的电压。
CN202210475908.2A 2022-04-29 2022-04-29 一种从机设备以及主从机通信系统 Active CN114817112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210475908.2A CN114817112B (zh) 2022-04-29 2022-04-29 一种从机设备以及主从机通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210475908.2A CN114817112B (zh) 2022-04-29 2022-04-29 一种从机设备以及主从机通信系统

Publications (2)

Publication Number Publication Date
CN114817112A CN114817112A (zh) 2022-07-29
CN114817112B true CN114817112B (zh) 2024-03-26

Family

ID=82511238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210475908.2A Active CN114817112B (zh) 2022-04-29 2022-04-29 一种从机设备以及主从机通信系统

Country Status (1)

Country Link
CN (1) CN114817112B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201369720Y (zh) * 2009-01-06 2009-12-23 北京铱钵隆芯科技有限责任公司 主从式直流载波通信系统
CN108534298A (zh) * 2018-05-03 2018-09-14 珠海格力电器股份有限公司 从机通信电路、从机、电器设备、主从机通信电路和方法
CN111342834A (zh) * 2020-05-07 2020-06-26 深圳青铜剑技术有限公司 电平转换电路
CN112953221A (zh) * 2021-02-23 2021-06-11 山东英信计算机技术有限公司 一种电压转换装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201369720Y (zh) * 2009-01-06 2009-12-23 北京铱钵隆芯科技有限责任公司 主从式直流载波通信系统
CN108534298A (zh) * 2018-05-03 2018-09-14 珠海格力电器股份有限公司 从机通信电路、从机、电器设备、主从机通信电路和方法
CN111342834A (zh) * 2020-05-07 2020-06-26 深圳青铜剑技术有限公司 电平转换电路
CN112953221A (zh) * 2021-02-23 2021-06-11 山东英信计算机技术有限公司 一种电压转换装置

Also Published As

Publication number Publication date
CN114817112A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US8154323B2 (en) Output driver operable over wide range of voltages
JP5690341B2 (ja) 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路
CN111953334A (zh) 用于spmi总线的电平转换器
EP1856802B1 (en) Edge rate control for i2c bus applications
CN113992199A (zh) 集成电路及其信号传输方法
US20140354258A1 (en) Supply voltage circuit
JP5203791B2 (ja) レベルシフト回路
US20180069552A1 (en) Low power general purpose input/output level shifting driver
US6717456B2 (en) Level conversion circuit
CN103746681A (zh) 一种cmos器件电源上下电输出三态控制电路
CN114817112B (zh) 一种从机设备以及主从机通信系统
EP1628399A1 (en) Semiconductor device
JP3400294B2 (ja) プル・アップ回路及び半導体装置
US8614598B2 (en) Output circuit, system including output circuit, and method of controlling output circuit
JP4796437B2 (ja) 発振回路
US10673436B1 (en) Failsafe device
US8487649B2 (en) Output circuit, system including output circuit, and method of controlling output circuit
JP4810338B2 (ja) レベル変換バススイッチ
CN112953221A (zh) 一种电压转换装置
US11888477B2 (en) Dynamic pull-down circuits for bidirectional voltage translators
CN117856767B (zh) 一种施密特触发器
CN110618954B (zh) 开关控制电路及应用所述开关控制电路的电子装置
US11799470B2 (en) Multi-purpose output circuitry
CN116979946B (zh) 一种可调上拉电阻的控制电路
CN215300609U (zh) 一种电平转换电路、主板及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant