CN1171419C - 在异步传输模式节点中建立内部控制通路 - Google Patents

在异步传输模式节点中建立内部控制通路 Download PDF

Info

Publication number
CN1171419C
CN1171419C CNB008062633A CN00806263A CN1171419C CN 1171419 C CN1171419 C CN 1171419C CN B008062633 A CNB008062633 A CN B008062633A CN 00806263 A CN00806263 A CN 00806263A CN 1171419 C CN1171419 C CN 1171419C
Authority
CN
China
Prior art keywords
entity
primary processor
node
vci
vpi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008062633A
Other languages
English (en)
Other versions
CN1347610A (zh
Inventor
�������A���±���
A·伦德贝克
G·汉松
±���
T·林德贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1347610A publication Critical patent/CN1347610A/zh
Application granted granted Critical
Publication of CN1171419C publication Critical patent/CN1171419C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

为了在ATM节点(20，120)中形成内部控制通路，“半路径”(HF)首先被建立，随后进行连接以形成全路径(FT)。在包含多个节点实体(30，130)或连接到交换核心(24，124)的设备板的ATM节点中，对于每个节点实体，由节点主处理器执行的主控制通路程序(70)首先形成从节点主处理器和交换核心开始的监听半路径和发送半路径。以独立的方式，即没有与节点主处理器的预先通信，由每个节点实体的实体处理器(50，150)执行的实体控制通路程序(80)在其本身和交换核心之间建立监听半路径。对于每个节点实体，实体控制通路程序均建立与监听半路径相同的VPI/VCI。然后实体处理器在其单独建立的监听半路径上(即在预定的VPI/VCI上)接收握手请求。握手请求(HR)包括表明节点实体可以使用什么样的半路径(如什么样的其它VPI/VCI)作为将控制信元发送到节点主处理器的发送半路径的信息。接着，节点实体用通过发送半路径发送的响应消息(RM)来响应握手请求。文中给出了单级和多级ATM节点实施例。对于各个节点实体，实体控制通路程序(80)最好相同。

Description

在异步传输模式节点中建立内部控制通路
背景
1.发明领域
本发明涉及异步传输模式(ATM)，具体地说，它涉及在ATM节点中建立内部控制通路。
2.相关技术和其它考虑
对于诸如多媒体应用、视频点播、可视电话以及电话会议的宽带业务日益增加的兴趣已经推动了宽带综合业务数字网(B-ISDN)的发展。B-ISDN基于称为异步传输模式(ATM)的技术，并且极大地扩展电信能力。
ATM是面向分组的传输模式，这种模式采用异步时分多路复用技术。分组被称为信元，传统上它具有固定的大小。传统的ATM信元包括53个八位位组，其中五个组成首标，四十八个构成信元的“信息域”或信息部分。ATM信元的首标包括两个量，这两个量用来标识信元传播的ATM网络中的连接，具体地说，是VPI(虚通路标识符)和VCI(虚信道标识符)。总的来说，虚通道是网络的两个交换节点之间定义的主要通路；虚信道是各个主要通路中的一个特定连接。
在其端接点，ATM网络连接到终端设备，例如ATM网络用户。通常在ATM网络端接点之间有多个交换节点，这些交换节点具有通过物理传输通路或链路连接在一起的端口。这样，在从始发终端设备向目的地终端设备的传播中，组成一个消息的ATM信元可以通过数个交换节点。
交换节点具有许多端口，其中每一个均可以通过链接电路和链接而连接到另一个节点。链接电路根据链路中所用的特定协议来执行信元的分组。进入某个交换节点的信元可以在第一端口进入该交换节点，并通过链接电路从第二个端口离开来到与另一节点连接的链路。每个链路可以传送多个连接的信元，其中，连接是例如主叫用户或主叫方和被叫用户或被叫方之间的传输。
各个交换节点通常均具有数个功能部件，其中主要的是交换核心。交换核心主要起类似于交换端口之间的交叉连接。交换核心内部的通路有选择地被控制，使特定的交换端口连接在一起，以便最终允许消息从交换的入口端传播到交换的出口端，并最终从始发终端设备传播到目的地终端设备。
ATM交换节点的协调和控制通过在节点的处理器之间所建立的内部控制通路上传送控制信元来实现。本发明的一个目的就是提供一种用于建立ATM节点内部控制通路的简化方法。
发明概述
为了在ATM节点中形成内部控制通路，首先建立“半路径(trail)”，随后再进行连接来形成全路径。在具有多个与交换核心连接的节点实体或设备板(device board)的ATM节点中，对于每个节点实体，由节点主处理器执行的主控制通路程序最初形成从节点主处理器和交换核心开始的监听半路径和发送半路径。以独立的方式，即没有与节点主处理器的预先通信，由每个节点实体的实体处理器执行的实体控制通路程序在其本身和交换核心之间建立监听半路径。对于每个节点实体，实体控制通路程序均建立相同的VPL/VCI(例如预定VPI/VCI)作为监听半路径。然后实体处理器则在其独立建立的监听半路径上接收握手请求。该握手请求包括表明节点实体可以使用什么样的半路径(如什么样的其它VPL/VCI)作为发送半路径用于将信元发送到节点主处理器的信息。接着节点实体则用通过发送半路径发送的响应消息来响应握手请求。
相同的实体控制通路程序最好是加载到每个节点实体中。实体控制通路程序采用相同的VPI/VCI，在每个节点实体打开监听半路径。监听半路径就可以这样被设置，而无需以前的与节点主处理器中执行的主控制通路程序的程序交互。
在一个实施例中，其中ATM节点是具有唯一交换核心的单级节点，节点主处理器发出的半路径被称为核心开路(core-open)半路径，因为它们的一端端接在节点主处理器上，而另一端则在节点的交换核心开路。在单级节点实施例中，握手请求还包括一个节点实体上节点主处理器的地址。
在另一个实施例中，ATM节点是具有多个交换核心的多级或级联节点，节点的每一级均具有用作扩展终端的节点实体。物理链路连接两个级的扩展终端。第二级的扩展终端包括VPI/VCI转换表和业务设备(traffic device)。在多级节点的实施例中，节点主处理器发出的半路径被称为接口开路(interface-open)半路径，因为它们的第二端对连接节点两级的物理链路是开路的。在多级节点的实施例中，握手请求包括用来将信元发送到节点主处理器的第二级交换的业务设备的地址。
附图简述
通过以下结合附图对最佳实施例的详细说明，本发明上述的以及其它目的、特点、优点将会十分明显，图中相同的标号表示各个视图中相同的部件。附图不需要按照比例，而是将着重点放在说明本发明的原理上。
图1是根据本发明实施例的ATM节点的示意图。
图1A至图1F是图1所示ATM节点的示意图，它们说明涉及在节点主处理器和节点实体之间建立控制通路的基本步骤。
图2A是包括节点主处理器的节点实体的示意图。
图2B是用作扩展终端的节点实体的示意图。
图3是流程图，说明涉及到图2A所示节点的节点主处理器执行的控制通路建立程序的基本步骤。
图4是流程图，说明涉及到图2B所示节点的实体处理器执行的一致实体程序的基本步骤。
图5是根据本发明另一个实施例的级联ATM节点的示意图。
图6是桥接图5所示ATM节点两级的扩展终端上的VPI/VCI转换表的图表。
附图的详细说明
在以下用于说明而不是作为限制的描述中，阐明了诸如特定结构、接口以及技术等的具体细节，以便透彻地了解本发明。然而，本领域的技术人员将清楚，本发明可以运用于不同于所述具体细节的其它实施例中。在其它情况下，省略对众所周知的设备、电路和方法的详细说明，以免不必要的细节使得本发明的说明不明显。
图1示出根据本发明第一实施例的异步传输模式(ATM)节点20。ATM节点20包括具有多个交换核心端口的交换核心24，图1中所示的四个交换核心端口为26A-26D。节点实体30又称作设备板，它连接到交换核心的各端口。图1中的节点实体30A通过双向链路32A连接到交换核心端口26A；节点实体30B通过另一条双向链路32B连接到交换核心端口26B；以此类推。应该明白，四个以上节点实体30可以并且通常连接到交换核心24的相应端口26，但是为了简便起见，图中只示出了四个节点实体30。
每个节点30执行一个或一个以上功能，并且连同以下所述元件一道，它还装有一个处理器。一个节点实体30，具体为节点实体30A，包含节点主处理器，这个节点主处理器通常监控整个ATM节点20的运行。诸如节点实体30B至30D的其它节点实体分别包含实体处理器50B至50D，这些实体处理器又称为板处理器(board processor)。
在图1所示的特定实施例中，各个节点实体30B至30D被用作扩展终端。因为具有这样的功能，所以节点实体30B至30D通过物理线路或链路连接到其它ATM节点。例如，所示的节点实体30B有四条物理线路60B-1至60B-4连接到其它ATM节点(未示出)。虽然不必标明，但是在图1中，其它节点实体30B和30C也有四条连接到其它ATM节点(未示出)的物理线路。
通常，ATM节点20用来规定物理线路60之间ATM业务信元的路由，其中，物理线路60将ATM节点20连接到其它ATM节点。例如，通过物理线路60B-1输入到ATM节点20的ATM业务信元可以由交换核心24来规定路由而通过物理线路60C-1从ATM节点20输出。在建立与相应实体的ATM连接时，各个节点实体30的实体处理器起重要的作用。在扩展终端(ET)实体的情况下，物理线路和另一个节点实体(例如另一个扩展终端或任何其它类型的节点实体)之间的ATM连接的建立是通过设置转换表行(包含在ATM线路模块中)来执行，每个方向一个。在入向，转换给物理链路上每个所用的VPI/VCI指定内部VPI/VCI和收信人(addressee)交换端口。收信人交换端口被用来将每个信元路由选择到正确的交换端口(即节点实体)。在出向，转换给两个节点实体之间内部使用的每个VPI/VCI指定要在物理链路上使用的VPI/VCI。在该连接上实际传送信元时，只涉及到硬件(例如没有任何处理器执行任何有关信元传送的任务)。在任何其它类型节点实体的情况下(例如端接(terminate)ATM连接的实体)，上述原理也适用，只是在出向时没有指定任何外部VPI/VCI。相反，采用了端接点(处理器的软件实体)。
如上所述，ATM节点20的整体运行由节点主处理器40来管理。为了与节点实体30进行通信，具体地说，为了与各个节点实体30的实体处理器50进行通信，在节点主处理器40和实体处理器50之间必须建立某些控制通路，使处理器能够互相通信。由在节点主处理器40和各个实体处理器50之间建立的控制通路上传送的信元来进行通信。这些控制通路的建立正是本发明的一个重要方面。
在说明控制通路的建立之前，先对节点实体30的结构进行详细说明。在这方面，图2A说明了一个示例节点实体30A，其中设置了节点主处理器40。图2A的节点实体30包括交换端口接口模块(SPIM)30A-1，该交换端口接口模块通过双向链32A连接到交换核心24。交换端口接口模块(SPIM)30A-1连接到总线30A-2，该总线最好是UTOPIA标准总线。节点主处理器40通过总线30A-2连接到交换端口接口模块(SPIM)30A-1。
图2B示出用作扩展终端的示例节点实体30。类似于图2A，图2B的节点实体30包含交换端口接口模块(SPIM)30B-1和总线30B-2，同时还包含连接到总线30B-2的处理器(实体处理器50)。此外，总线30B-2连接到ATM线路模块30B-3。下面将要说明的ATM线路模块30B-3包含VPI/VCI转换表，该转换表用于执行上述外部/内部VPI/VCI和内部/外部VPI/VCI转换。而ATM线路模块30B-3连接到线路端接模块(LTM)30B-4。线路端接模块(LTM)30B-4连接到物理线路60。
节点实体30的元件的示例在例如以下美国专利申请(通过引用结合在此)中被描述：题为“具有缓冲数据的ATM信元的增加”的美国专利申请SN 08/893507；题为“点对点和/或点对多点的ATM信元的缓冲”的美国专利申请SN 08/893677；题为“VP/VC查找函数”的美国专利申请SN 08/893479；“异步传输模式交换”的美国专利临时申请SN 60/086619。
现在说明节点主处理器40和实体处理器50之间建立控制通路的焦点问题。下面将要详细说明，根据本发明，某些“半路径”最初被建立并随后被用来形成全路径。如此处所用的一样，“路径”是具有两端的端接的端到端连接。路径可以是双向也可以是单向的。路径采用某个ATM连接，即某个VPI/VCI对。这样，路径就包括所用的连接及其两端的协议端接(protocol termination)。“半路径”是具有一个端接端和一个开路端的连接。如果采用相同VPI/VCI的两个半路径的开路端是在同样的物理介质上，例如在ET链路或交换核心，则它们便构成一个路径。
在上述方面，对于每个预期的节点实体30，由节点主处理器40所执行的主处理器通路程序70最初在节点主处理器40和交换核心24之间形成监听半路径以及发送半路径，每个节点实体一对。以独立的方式，即没有与节点主处理器40的预先通信，由每个实体处理器50执行的实体控制通路程序80在交换核心24和实体处理器50之间建立监听半路径。对于每个节点实体30，实体控制通路程序80采用相同的预定VPI/VCI用于监听半路径。实体处理器50则可以在其独立建立的监听半路径上(即在预定的VPI/VCI上)接收表示节点实体30可以用什么样的半路径(如什么样的其它VPI/VCI)来将控制信元发送到节点主处理器40。
图3说明涉及到节点主处理器40执行主控制通路程序70的基本步骤；图4说明涉及到节点实体30的每个实体处理器50执行实体控制通路程序80的基本步骤。
主控制通路程序70在节点主处理器40开始执行(即启动)，如图3中的步骤3-1所示。启动可以由下任何一种方法来开始，例如：加电，操作员所指示的重新启动，或由于硬件和(或)软件故障所引起的自行启动。在所述实施例中，ATM节点20的所有处理器接收相同的启动信号，使启动开始将在所有节点实体30开始执行存储在可编程只读存储器中的软件。换句话说，当主控制通路程序70在节点主处理器40启动时，在每个节点实体30，其实体处理器50启动其相关的实体控制通路程序80。这样，图4的步骤4-1表示在每个实体处理器50启动实体控制通路程序80。
在步骤3-2，主控制通路程序70得到一个专用表，称作实体配置表(ECT)90。实体配置表(ECT)90既可以由操作员来建立(例如在主控制通路程序70最初执行时)，也可以(在以后的执行中)从ATM节点20的硬盘中获取。实体配置表(ECT)90可以使用普通文本编辑器来建立并存储在一个文件中，这个文件可以采用普通文件传送机制来传送到ATM节点20的硬盘中。此时假定节点主处理器40已经存取了实体配置表(ECT)90并获得其内容。
一个示例实体配置表(ECT)90如表1所示。实体配置表(ECT)90中的一行用于ATM节点20的各处理器。对于每个处理器，实体配置表(ECT)90指定例如子架身份以及在子架中的位置(例如处理器的节点实体30被连接到多个交换核心端口中哪一个的指示)。在本实例中，为简便起见，所有节点实体30均在同一个子架(即子架1)上，并且交换核心端口26B至26D分别标识为用于实体处理器50B至50D。
                       表1
                  实体配置表(ECT)
处理器         子架身份          交换核心端口连接
50B            1                 26B
50C            1                 26C
50D            1                 26D
步骤3-3至步骤3-6组成一个循环，由实体配置表(ECT)90中所列各个处理器的主控制通路程序70来执行。对于每个处理器，在步骤3-3，主控制通路程序70从实体配置表(ECT)90获取一个项目(即处理器标识)，并且(在步骤3-4)主控制通路程序70建立两个半路径。第一半路径是由VPI/VCI以及被寻址的节点实体的交换端口号标识的发送半路径。第二半路径是一个由VPI/VCI标识的监听或接收半路径。
图1A说明在步骤3-4中主控制通路程序70为ATM节点20的节点实体30C建立半路径。为了进行说明，发送半路径由三元组(triplet)来标识，其中，该三元组指定半路径和被寻址的节点实体的交换核心端口所使用的VPI、VCI。监听接收半路径由二元组(pair)来标识，其中，该二元组指定半路径所使用的VPI/VCI。例如，节点实体30C的发送半路径HTS-26C包含三元组(VPI1，VCI1，26C)，而监听半路径HTL-26C则包含二元组(VPI2，VCI2)。每个半路径HT在节点主处理器40均具有端接(如图1A中的椭圆所示)以及在交换核心24上的开路端。端接于节点主处理器40的半路径毫无疑问通过双向链路32A来物理地实现。
在与节点主处理器40处的动作无关(不同于基本同时的启动)、并且没有任何与节点主处理器40预先通信的情况下，在步骤4-2，各个节点实体30的实体控制通路程序80建立监听半路径。在这点上，加载到各个节点实体30B至30C的实体处理器50的实体控制通路程序80基本相同，因此对监听半路径采用同样的VPI/VCI。具体地说，实体控制通路程序80配置每个节点实体30B至30D，以便使用VPI1/VCI1用于监听半路径。假定节点实体30的实体处理器50都已经开始执行，图1B将每一个节点实体30B至30D的实体监听半路径的建立分别表示为半路径HTE/L-26B至HTE/L-26D。半路径HTE/L-26B至HTE/L-26D分别通过双向链路32B至32D物理地实现。在建立了实体监听半路径之后，在步骤4-3，每个实体控制通路程序80均等待来自节点主处理器40的握手请求。
虽然关于图1A和图1B依次讨论并说明了由给定节点实体30的节点主处理器40所进行的半路径的建立以及由该节点实体30的实体处理器50所进行的半路径的建立，然而应该知道，任何节点实体30的步骤3-4和步骤4-2的活动操作可以按次序出现或基本上同时出现。但是，通过步骤3-5和步骤4-3的握手，特定节点实体30的主控制通路程序70和实体控制通路程序80变得一致，如下所述。
在步骤3-5，主控制通路程序70将有关其发送路径半路径HTS-26C的握手请求发送给节点实体30C。图1C中标为HRA/C的虚线所表示的握手请求传送VPI/VCI分配，该分配将被节点实体30C用作发送VPI/VCI来与节点主处理器40进行通信。具体地说，对于节点实体30C，握手请求HRA/C将VPI3/VCI3的VPI/VCI分配值发送给节点实体30C。此外，握手请求HRA/C包括节点实体30A上的节点主处理器40的SAI地址。SAI地址包括UTOPIA总线(例如图2A中的总线30A-2)上的交换端口身份和设备地址。这样，在本示例中，由于节点实体30C的实体控制通路程序80已经建立了其监听信道半路径HTE/L-26C来与半路径HTS-26C进行通信，所以在步骤3-5和4-2，通过交换核心24建立了完整或全路径FTA/C，如图1C所示。
等待握手请求之后(参见步骤4-3)，在步骤4-4，节点实体30C的实体控制通路程序80获得来自握手请求HRA/C的VPL/VCI分配值。然后，如步骤4-5所示，实体控制通路程序80使用握手消息中所分配的VPI/VCI值来准备实体发送半路径HFE/S-26C。在本示例中，用于实体发送半路径HFE/S-26C的VPI/VCI值是VPI3/VCI3。实体发送半路径HFE/S-26C的建立以及在节点实体30A存在监听半路径HTL-26C引起了全路径FTC/A的形成，如图1D所示。
在处理器执行了步骤3-3至步骤3-5的循环之后，在步骤3-6，检查ATM节点20的所有处理器是否都已经执行了这些步骤。步骤3-3至步骤3-5的操作就这样对ATM节点20中的各个处理器重复进行，例如对实体处理器50B和实体处理器50D重复进行，直到所有处理器已经发送了握手请求，就象图1D所示那样。这样，对于步骤3-4，节点主处理器40分别为节点实体30C和30D建立发送半路径HTS-26C(VPI1，VCI1，26C)和HTS-26D(VPI1，VCI1，26D)，并分别为节点实体30C和30D建立监听半路径HTL-26C(VPI3，VCI3，26C)和HTL-26D(VPI4，VCI4，26D)。
包括步骤3-7至步骤3-10的循环由ATM节点20的各处理器的主控制通路程序70来执行。在步骤3-7，主控制通路程序70等待(1)来自步骤3-5的握手请求的响应或(2)超时。
在接收了来自节点主处理器40的握手请求并建立了其实体监听半路径之后，在步骤4-6，节点实体30的实体控制通路程序80用响应消息来响应步骤3-5的握手请求。该响应消息通过在步骤3-5的握手请求中传送给节点实体30的所分配的VPI/VCI来发送。例如，对于节点实体30C，响应消息(图1E中的虚线箭头RMC/A所示)通过由实体发送半路径HTE/S-26C和HTL-26C所组成的全路径FTC/A来发送。在发出其响应消息之后，实体控制通路程序80在步骤4-7结束。
如果在步骤3-8确定接收了响应而不是超时，则在步骤3-9，节点主处理器40开始监控节点主处理器40和节点实体30之间的链路(如全路径)。对ATM节点20的各个处理器进行同样的握手过程以及执行步骤3-7至3-9，直到在步骤3-10确定已经检查了所有处理器。如果任何处理器出现超时(在步骤3-8检测)，则该处理器的节点实体30则被节点主处理器40标注为不存在或失效(步骤3-11)。ATM节点20的所有处理器随已建立并被监测的链路进行了说明(否则判断为不存在)之后，主控制通路程序70结束，如步骤3-12所示。
图1F说明ATM节点20的各节点实体30的主控制通路程序70和实体控制通路程序80执行的完成情况，其中，在节点主处理器40和各节点30B、30C和30D的各实体处理器50之间已经建立全路径。在用于解释的上述说明中，节点实体30C首先响应节点主处理器40的握手请求，并且其后跟随来自其它节点实体的响应。应该知道，握手响应可以没有特定的顺序，实际上，所有实体30均可以在几乎同一时间来响应握手。
尽管以上采用基本顺序和简化的流程图说明了节点主处理器40执行的主控制通路程序70，但应该知道，主控制通路程序70的相同操作基本可以用其它方式以及由不同的编码约定来实现。例如，主控制通路程序70可以包含ATM节点20的每个处理器的独立任务或进程，其中这些任务或进程以分时或中断驱动方式来执行。
在上述仅包含一个交换核心的节点的控制通路建立过程中，当建立从节点主处理器40到交换核心24的半路径时，主控制通路程序70必须建立监听半路径和发送半路径。监听半路径是VPI/VCI，节点主处理器40将通过VPI/VCI进行监听。对于ATM节点20的每个实体处理器50，均分配一个单独的VPI/VCI作为从交换核心24到节点主处理器40的监听VPI/VCI。例如，从节点实体30B到节点主处理器40，监听半路径VPI/VCI是VPI2/VCI2；从节点实体30C到节点主处理器40，监听半路径VPI/VCI是VPI3/VCI3；从节点实体30D到节点主处理器40，监听半路径VPI/VCI是VPI4/VCI4。从交换核心24到节点主处理器40的监听半路径的VPI/VCI值是半路径监听哪一个交换端口的函数。发送路径信息是VPI1/VCI1以及交换核心端口26，信元将被发送到其中。
在前面的ATM节点20中已经说明了本发明的一种类型的半路径，即核心开路半路径，它的一端在交换核心24中为开路。本文中称作接口开路半路径的另一种类型的半路径在ATM节点中出现(与核心开路半路径一起)，例如在图5所示实施例的ATM节点120中。
图5所示实施例的ATM节点120包含多个交换核心，具体为主交换核心124和次交换核心125。在图5中，主交换核心124具有用于分别连接到实体130A至130C的交换端口1至3。次交换核心125具有用于分别连接到实体130D至130F的交换端口1至3。节点主处理器140位于实体130A中。节点实体130B至130E的每一个均包含一个实体处理器150。包括实体处理器150D至150F在内的所有实体处理器150由节点主处理品在40进行监控。
这样，ATM节点120具有两级或级联配置。次交换核心125和节点实体130D至130F包含在不同于主交换核心124和节点实体130A至130C的子架中，但配置在相同的节点上。这样，ATM节点120的主级将主交换核心124作为其核心；ATM节点120的次级将次交换核心125作为其核心。
通过在各级将实体130用作连接另一级的扩展终端来方便ATM节点120的级联或多级配置。具体地说，如图5所示，主级的实体130C通过物理链路160连接到次级的实体130D。为了简便起见，图5中只给出了实体处理器150、VPI/VCI转换表155、实体130C及130D各自的线路端接模块(LTM)30C-4和30D4，大家知道，实体130C和130D的其它元件可以如图2B所示。而且，如上所示，VPI/VCI转换表155可以存储在例如ATM线路模块中，例如图2B所示的模块30B-3。
ATM节点120的实体130B至130F的实体处理器150执行和前面对于ATM节点20所述的相同的实体控制通路程序80。这样，对于每个实体130，最初建立监听半路径；通过监听半路径接收握手请求，以便下载用于发送信道的VPI/VCI；并且通过发送信道的VPI/VCI来发送响应消息。为了简便起见，将各实体130与交换核心相连接的半路径表示为一根线条(line)，该线条的一端端接到各实体处理器150，这种核心开路半路径如图5中的虚线所示。
同样地，ATM节点120的节点主处理器140基本上执行与图1所示实施例中ATM节点20的节点主处理器40相同的主控制通路程序70。这对于实体处理器150B和150C来说尤其明显，它们分别位于实体130B和130C中。在建立实体处理器150D至150F的控制通路时，主控制通路程序70还执行图3所示的相同步骤。对于各个实体处理器150，均执行图3中主控制通路程序70的步骤3-3至3-5的循环，但在图5所示的ATM节点120的配置中，实体配置表(ECT)90的内容如表2所示。
                      表2
                 实体配置表(ECT)
处理器        子架身份          交换核心端口连接
150B          1                 2
150C          1                 3
150D          2                 3
150E          2                 3
150F          2                 3
在图3所示的主控制通路程序70的步骤3-3中参照实体配置表(ECT)90，节点主处理器140确定通过实体130C所形成的扩展终端将到达处理器150D至150F。在这方面，表2第二列中的子架标识通知节点主处理器140：处理器位于ATM节点120的第二级。
一旦注意到实体处理器150D至150F处于ATM节点120的第二级，对于每个这样的实体处理器150，节点主处理器140就在第一级准备监听及发送半路径，如点划线所示。这些半路径，即上述接口开路半路径，其端接在节点主处理器140，而另一端则在连接主交换级(或模块)与次交换级(或模块)的链路处开路。为了简便起见，接口开路半路径在图5中表示为一条线，而不是两个单独的半路径。此外，监听和发送接口开路半路径表示为通过线路端接模块，具体地说，是通过实体130C的线路端接模块30C-4。这些接口开路半路径由节点主处理器40来设置，预期形成对实体处理器150D至150F的全路径。其余的全路径由导向各实体处理器150D至150F以及表155D的转换的相应核心开路半路径来形成。
在级联ATM节点形成接口开路半路径中，节点主处理器140在握手请求(参见步骤3-5)中包含SAI地址，该地址标识入口节点实体130(例如节点实体130D)的业务设备，而不是象在图1的单级实施例中那样的节点实体130A上的节点主处理器140的地址。业务设备的这个SAI地址包含在随VPI/VCI一起的握手请求中，其中，VPI/VCI用于从执行实体控制通路程序80的节点实体130进行的发送。
如图5所示，载入各个实体处理器150中的实体控制通路程序80给其监听半路径分配VPI/VCI值VPI1/VCI0。在图5中，这种VPL/VCI的符号为1/0。在双向物理链路160上传送的三个控制通路被分配的VPI/VCI值分别为0/100、0/101以及0/120。
用作桥接图5所示ATM节点120的两级的实体130C和130D分别具有VPI/VCI转换表155C和155D，设置这些表以方便节点的级联结构。实体130D的一个示例VPI/VCI转换表155D如图6所示。VPI/VCI转换表155D分为两部分：用于入向的第一部分(用于从第一级向第二级传送的信元)以及用于出向的第二部分(用于从第二级向第一级传送的信元)。
VPI/VCI转换表由存储在各扩展终端(ET)实体的ROM中的软件来设置。这样，仅在用作入口(如图5所示的130D)的扩展终端上才这样运用。当建立节点主处理器150A中始发的半路径时，在出口终端上设置的转换将被重写。由于所有的扩展终端均具有以连接半路径以便建立内部控制通路为目的的相同的预设转换，所以用于这些内部控制通路的VPI/VCI不能用于其它物理链路的正常ATM连接。
在链路160上具有VPI/VCI 0/100的信元最终是以实体处理器150D为目的地。在VPI/VCI转换表155D中，在外部信元首标中的0/100的VPI/VCI值被转换成1/0，并且SAI地址(1，0)被分配。该SAI地址包括UTOPIA总线上的交换端口身份和设备地址(参见图2A和2B)[处理器在UTOPIA总线上始终具有地址0]。这样，这样一种信元的内部信元首标的VPI/VCI为1/0，并且交换端口地址为1。如图5所示，这种信元被路由到实体130D的VPI/VCI转换表155D，因为交换端口1连接实体130D，并且VPI/VCI 1/0是导向实体处理器150D的VPI/VCI。同样地，信元首标中的0/101的外部VPI/VCI被转换成内部1/0的内部VPI/VCI以及(2，0)的SAI地址，以便到达130E的实体处理器150E；并且信元首标中0/102的外部VPI/VCI转换成1/0的内部VPI/VCI以及(3，0)的SAI地址，以便到达130F的实体处理器150F。
如图6中VPI/VCI表的出口部分所示，从处理器150D发出的信元具有1/0的内部VPI/VCI。在图6的转换表155D中，对于输出物理链路，具体对0/100的外部VPI/VCI，进行转换。同样，从实体处理器150E发出的信元具有0/2的VPI/VCI，在转换表155D中被转换成0/101的外部VPI/VCI。同样地，从实体处理器150F发出的信元具有0/3的VPL/VCI，在转换表155D中被转换成0/102的外部VPI/VCI。
这样，图5所示多级ATM节点120的内部控制通路包含三个主要部分：从节点主处理器140至链路160的接口端接半路径；在VPI/VCI转换表155D中的VPI/VCI转换，以及交换核心125和涉及内部控制通路的实体处理器150之间的核心端接半路径。
在只读存储器(ROM)的启动阶段，实体130C的转换表155C偶尔也会接收到与转换表155D相同的内容。但是，随后利用传统的建立算法来重写转换表155C。
诸如转换表155D的转换表的正常设置由处理器140和150D合作来完成。设置用于ATM交换节点的转换表的方式已为本领域的技术人员所了解。此外，在启动阶段，实体130C的转换表155C偶尔也会接收与转换表155D相同的内容。但是，随后利用传统的建立算法来重写转换表155C。
在所示实施例中，诸如节点实体130C和130D的扩展模块各有保留用于内部控制通路的物理链路上的十六个VPI/VCI。这十六个保留的VPI/VCI不可用于其它连接，而不管对应于控制通路VPI/VCI的物理链路实际上是否存在。
本文所述的示例中，半路径最好是AAL5半路径。当创建接口开路半路径时，操作员提供ATM接口(即线路端接模块)的身份，其中，该ATM接口与链路相连接并用于内部控制通路。当在多级节点的第一级中创建接口开路半路径时，第二级中必须存在核心开路半路径，以便形成完整或全路径。
根据本发明，如果通过内部控制通路的相互通信的两个处理器彼此失去了联系，则内部控制通路被认为断开。但是，由于基础结构仍然可用，所以控制系统可以再次启动握手(参见步骤3-5)以便尝试重新建立断开的内部控制通路。如果基础结构(或部分基础结构)被失效，控制系统将会得到通知并且内部控制通路失效。然后控制系统再次请求重新建立失去的基础结构部分(如半路径)，并且还要求握手，以便重新建立断开的内部控制通路。
本发明的节点还包含位于一个以上节点实体上的外部处理器。当在两个有关的处理器上开始执行应用程序时，外部处理器和用作板处理器的实体处理器之间的内部控制通路被建立为AAL5路径。节点控制系统读取每一个外部处理器以确定该外部处理器将与其它什么处理器进行通信。控制系统然后发出ATM载体传输命令以建立内部控制通路。ATM载体传输采用其正常的连接建立机制，以便创建所请求的内部控制通路。
尽管本文中采用了术语“交换端口”，然而本领域的技术人员将知道，实际上正确的术语是三元组(交换端口，UTOPIA设备地址)，即SAI地址。但是，由于UTOPIA设备地址在除多级配置的所有情况下都是不变的(例如零)，所以本文采用了术语交换端口。从主处理器向含有握手请求的另一个交换模块的节点实体处理器传送发送信息时，较广义的概念是相对的(例如包含另一个UTOPIA地址)。
虽然上述示例所述的所有节点实体30(除节点主处理器40所在的节点实体30外)均为扩展终端，然而应该知道，节点实体30可以并经常附加或替代地用作其它功能。在这方面，本发明可以与用于电信(例如蜂窝电话通信)的ATM节点一起使用。在ATM节点20为蜂窝电信网络的基站的情况下，一个或一个以上节点实体30可以是例如发射机/接收机。前面已经引用了采用ATM节点的电信网络实例，另外还包括题为“电信相互交换闭塞控制”的美国专利申请SN 09/035788、题为“电信相互交换测量传送”的美国专利申请SN09/035821，通过引用将它们全部结合在此。
应该知道，上述实施例仅仅是示例性的，并不限制本发明在任何特殊结构中的应用。例如，尽管在所述实施例中连接交换核心的节点实体数量最好是0至14，但这个数量并不重要。
虽然已经结合目前被认为是最实用及最佳实施例对本发明进行了说明，但应该知道，本发明并不限于所公开的实施例，相反，本发明涵盖后附权利要求书的精神和范围内的各种修改以及等效的布置方案。

Claims (36)

1.一种在异步传输模式节点中建立内部控制通路的方法，所述节点包含交换核心及多个通过所述交换核心进行通信的实体，所述交换核心包含多个端口，所述多个实体中的一个实体包含一个节点主处理器，并且所述多个实体中的每一个实体均包含实体处理器，所述方法的特征在于以下步骤：
(1)将可执行程序加载到每个所述实体处理器，其中，所述可执行程序指定用于从所述节点主处理器获取信元的相同VPI/VCI，即虚通路标识符/虚信道标识符；以及
(2)将所述多个实体中的每一个实体连接到所述交换核心的所述多个端口的相应一个端口上，以及之后
(3)在所述多个实体的每一个实体，在步骤(1)的所述指定VPI/VCI上获取指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息，对于所述多个实体中的每一个实体，所述发送VPI/VCI是唯一的。
2.权利要求1的方法，其特征在于：所述节点主处理器向所述多个实体中的每一个实体发送发送路径信息，所述发送路径信息包含所述发送VPI/VCI以及用于向所述节点主处理器发送信元的交换端口。
3.权利要求2的方法，其特征在于还包括：在所述多个实体的每一个实体，在指定VPI/VCI上获取关于所述节点主处理器地址的信息，其中，关于所述节点主处理器地址的信息要被所述实体用于所述节点主处理器发送信元。
4.权利要求2的方法，其特征在于：所述交换核心是第一级交换核心；所述节点包括第二级，所述第二级包含连接多个第二级实体的第二级交换核心，所述第二级实体中的一个被用作扩展终端，用于连接所述第一级的实体；所述方法还包括以下步骤：在所述第二级的实体，在所述指定VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端的业务设备的地址的信息。
5.权利要求1的方法，其特征在于：在可执行程序被加载到所述多个实体中每一个实体的实体处理器中时，对于所述多个实体中的每一个实体，所述可执行程序是相同的。
6.权利要求1的方法，其特征在于还包括在步骤(2)之前执行步骤(1)。
7.权利要求1的方法，其特征在于还包括用所述多个实体中的至少一个作为扩展终端。
8.一种异步传输模式节点，它包括：
交换核心，它包含多个端口；
多个实体，它们通过所述交换核心进行通信；
节点主处理器，它被安置在所述多个实体中的一个实体上；
各个实体处理器，它们在所述多个实体中的每一个实体上提供，每个所述实体处理器指定用于从所述节点主处理器获取信元的相同VPI/VCI和在所述指定VPI/VCI上从所述节点主处理器获取指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息，其中对于所述多个实体中的每一个实体，所述发送VPI/VCI是唯一的。
9.权利要求8的设备，其特征在于：所述节点主处理器向所述多个实体中的每一个实体发送发送路径信息，所述发送路径信息包含所述发送VPI/VCI和用于向所述节点主处理器发送信元的交换端口。
10.权利要求9的设备，其特征在于：所述多个实体中的每一个实体在所述指定VPI/VCI上获取关于要被所述多个实体用来向所述节点主处理器发送信元的所述节点主处理器的地址的信息。
11.权利要求9的设备，其特征在于：所述交换核心是第一级交换核心；所述节点还包括第二级，所述第二级包括连接多个第二级实体的第二级交换核心，所述第二级实体中的一个实体被用作扩展终端，用于连接所述第一级的实体；所述第二级实体中的一个实体在所述指定VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端处的业务设备的地址的信息。
12.权利要求8的设备，其特征在于：所述多个实体中的至少一个用作扩展终端。
13.一种在异步传输模式节点中建立内部控制通路的方法，所述节点包含交换核心及多个通过所述交换核心进行通信的实体，所述多个实体中的每一个实体均包含实体处理器，所述交换核心包含多个端口，所述多个实体中的每一个实体包含节点主处理器，所述方法的特征在于以下步骤：
(1)将一个可执行程序加载到所述多个实体中的每一个的实体处理器中，其中所述可执行程序指定用于从所述节点主处理器获取信元的相同的VPI/VCI；
(2)在与所述节点主处理器进行通信之前，在所述实体中的至少一个实体指定用于从所述节点主处理器获取信元的VPI/VCI；以及
(3)将所述多个实体中的至少一个实体连接到所述交换核心的所述多个端口中相应的一个端口，以及之后
(4)在所述多个实体中的每一个实体，在步骤(1)的所述指定VPI/VCI上获取指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息，对于所述多个实体中的每一个实体，所述发送VPI/VCI是唯一的。
14.权利要求13的方法，其特征在于：所述节点主处理器向所述多个实体中的每一个实体发送发送路径信息，所述发送路径信息包含所述发送VPI/VCI及用于向所述节点主处理器发送信元的交换端口。
15.权利要求13的方法，其特征在于还包括以下步骤：在所述指定VPI/VCI上从所述节点主处理器获取关于要被所述实体用来向所述节点主处理器发送信元的所述节点主处理器的地址的信息。
16.权利要求13的方法，其特征在于：所述交换核心是第一级交换核心；所述节点包括第二级，所述第二级包含连接多个第二级实体的第二级交换核心，所述第二级实体中的一个实体被用作扩展终端，用于连接所述第一级的实体；所述方法还包括以下步骤：在所述第二级的实体，在所述指定VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端处的业务设备的地址的信息。
17.权利要求13的方法，其特征在于还包括在步骤(2)之前执行步骤(1)。
18.权利要求13的方法，其特征在于包括以下步骤：使用所述多个实体中的至少一个作为扩展终端。
19.一种异步传输模式节点，它包括：
交换核心，它包含多个端口；
多个实体，它们通过所述交换核心进行通信，所述多个实体中的一个实体包含节点主处理器；
其特征在于：所述实体中的至少一个具有一个实体处理器，在与所述节点主处理器进行通信之前，所述实体中的至少一个被预先配置，以便指定用于从所述节点主处理器获取信元的VPI/VCI，并在所述指定VPI/VCI上从所述节点主处理器获取指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息，对于所述多个实体中的每一个实体，所述发送VPI/VCI是唯一的。
20.权利要求19的设备，其特征在于：所述节点主处理器向所述多个实体中的每一个实体发送发送路径信息，所述发送路径信息包含所述发送VPI/VCI以及用于向所述节点主处理器发送信元的交换端口。
21.权利要求19的设备，其特征在于所述多个实体中的至少一个在所述指定VPI/VCI上获取关于要被所述多个实体用来向所述节点主处理器发送信元的所述节点主处理器的地址的信息。
22.权利要求19的设备，其特征在于：所述交换核心是第一级交换核心；所述节点还包括第二级，所述第二级包含连接多个第二级实体的第二级交换核心，所述第二级实体中的一个实体被用作扩展终端，用于连接所述第一级的实体；所述第二级实体中的一个实体在所述指定VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端处的业务设备的地址的信息。
23.权利要求19的设备，其特征在于所述多个实体中的至少一个用作扩展终端。
24.一种在异步传输模式节点中建立内部控制通路的方法，所述节点包含交换核心及多个通过所述交换核心进行通信的实体，所述交换核心包含多个端口，所述多个实体中的一个实体包含节点主处理器，所述方法的特征在于以下步骤：
建立用于从所述节点主处理器向所述多个实体发送信元的相应的多个半路径，其中半路径是具有一个端接端和一个开路端的连接，所述多个半路径中的每一个都包含从所述节点主处理器至所述交换核心的相同VPI/VCI；以及
将所述多个实体中的每一个都连接到所述交换核心的所述多个端口中相应的一个端口上；以及之后
通过所述相应的多个半路径，从所述节点主处理器向所述多个实体中的每一个实体发送指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息。
25.权利要求24的方法，其特征在于还包括以下步骤：
在与所述节点主处理器进行通信之前，在所述多个实体的每一个实体指定从所述交换核心至所述实体的用于从所述节点主处理器获取信元的相同的预定VPI/VCI。
26.权利要求24的方法，其特征在于还包括以下步骤：
通过所述相应的多个半路径，从所述节点主处理器向所述多个实体中的每一个实体发送发送路径信息，所述发送路径信息包含所述发送VPI/VCI和交换端口，所述发送VPI/VCI和所述交换端口要被所述实体用来向所述节点主处理器发送信元。
27.权利要求26的方法，其特征在于还包括以下步骤：
通过所述相应的多个半路径，从所述节点主处理器向所述多个实体中的每一个实体发送关于要被所述多个实体用来向所述节点主处理器发送信元的所述节点主处理器的地址的信息。
28.权利要求25的方法，其特征在于：所述交换核心是第一级交换核心；所述节点还包括第二级，所述第二级包含连接多个第二级实体的第二级交换核心，所述第二级实体中的一个实体用作扩展终端，用于连接所述第一级的实体；所述第二级实体中的一个实体在所述预定VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端处的业务设备的地址的信息。
29.权利要求24的方法，其特征在于还包括在步骤(2)之前执行步骤(1)。
30.权利要求24的方法，其特征在于用所述多个实体中的至少一个作为扩展终端。
31.一种异步传输模式节点，它包括：
交换核心，它包含多个端口；
多个实体，它们连接到所述多个端口中相应的一个端口上，所述多个实体中的至少一个实体具有一个连接到交换核心的端口的实体处理器；
节点主处理器，它在所述多个实体中的一个实体上提供；
其特征在于：
所述节点主处理器建立用于从所述节点主处理器向所述多个实体发送信元的相应的多个半路径，所述多个半路径中的每一个均包含从所述节点主处理器至所述交换核心的相同VPI/VCI；以及
所述节点主处理器向所述多个实体中的每一个实体发送指定要被所述实体用来向所述节点主处理器发送信元的发送VPI/VCI的信息，对于所述多个实体中的每一个实体，所述发送VPI/VCI是唯一的。
32.权利要求31的设备，其特征在于：所述多个实体中的每一个实体均在与所述节点主处理器进行通信之前进行预先配置，以便指定从所述交换核心至所述实体的用于从所述节点主处理器获取信元的相同VPI/VCI。
33.权利要求31的设备，其特征在于：所述节点主处理器通过所述相应的多个半路径向所述多个实体中的每一个实体发送指定要被所述实体用来向所述节点主处理器发送信元的唯一发送VPI/VCI的信息。
34.权利要求33的设备，其特征在于：所述节点主处理器通过所述相应的多个半路径向所述多个实体中的每一个实体发送关于要被所述多个实体用来向所述节点主处理器发送信元的所述节点主处理器的地址的信息。
35.权利要求33的设备，其特征在于：所述交换核心是第一级交换核心；所述节点还包括第二级，所述第二级包含连接多个第二级实体的第二级交换核心，所述第二级实体中的一个实体用作扩展终端，用于连接所述第一级的实体；所述第二级实体中的一个实体在所述VPI/VCI上获取关于要被所述实体用来向所述节点主处理器发送信元的所述扩展终端处的业务设备的地址的信息。
36.权利要求33的设备，其特征在于所述多个实体中的至少一个用作扩展终端。
CNB008062633A 1999-02-16 2000-02-11 在异步传输模式节点中建立内部控制通路 Expired - Fee Related CN1171419C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/249,785 1999-02-16
US09/249785 1999-02-16
US09/249,785 US6480492B1 (en) 1999-02-16 1999-02-16 Establishing internal control paths in ATM node

Publications (2)

Publication Number Publication Date
CN1347610A CN1347610A (zh) 2002-05-01
CN1171419C true CN1171419C (zh) 2004-10-13

Family

ID=22944984

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008062633A Expired - Fee Related CN1171419C (zh) 1999-02-16 2000-02-11 在异步传输模式节点中建立内部控制通路

Country Status (11)

Country Link
US (1) US6480492B1 (zh)
EP (1) EP1151585B1 (zh)
JP (1) JP4409776B2 (zh)
KR (1) KR20010111258A (zh)
CN (1) CN1171419C (zh)
AR (1) AR023733A1 (zh)
AT (1) ATE400946T1 (zh)
AU (1) AU2955600A (zh)
DE (1) DE60039411D1 (zh)
TW (1) TW490946B (zh)
WO (1) WO2000049775A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042400A1 (en) * 1998-12-18 2004-03-04 Telefonaktiebolaget Lm Ericsson Connection admission control based on bandwidth and buffer usage
JP3202720B2 (ja) * 1999-02-25 2001-08-27 日本電気株式会社 複数ユーザ・デバイスへのｖｐｉ値割付方法およびネットワークシステム
US6781986B1 (en) * 1999-06-25 2004-08-24 Nortel Networks Limited Scalable high capacity switch architecture method, apparatus and system
US6891833B1 (en) * 2000-02-16 2005-05-10 Nortel Networks Limited Elimination of premature blocking in communications networks
KR100446234B1 (ko) * 2000-12-21 2004-08-30 엘지전자 주식회사 차세대 통신 시스템에서 멀티 캐스트용 ａａｌ2 스위치
JP4106632B2 (ja) * 2005-01-31 2008-06-25 富士通株式会社 通信装置及び通信制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740156A (en) 1986-09-16 1998-04-14 Hitachi, Ltd. Packet switching system having self-routing switches
JP3357423B2 (ja) 1993-06-15 2002-12-16 富士通株式会社 交換システム付設装置のための制御システム
US5724348A (en) * 1995-04-05 1998-03-03 International Business Machines Corporation Efficient hardware/software interface for a data switch
US5680390A (en) 1995-06-06 1997-10-21 Bell Communications Research, Inc. Broadband telecommunications network and method of having operations systems support
JP3467933B2 (ja) * 1995-10-19 2003-11-17 富士通株式会社 Ａｔｍ交換機の制御情報転送方法及びａｔｍ交換機
KR100278016B1 (ko) * 1995-12-26 2001-01-15 윤종용 비동기 전송모드 교환시스템의 스위칭 장치 및 방법
JP2950254B2 (ja) * 1996-10-23 1999-09-20 日本電気株式会社 Ａｔｍ通信装置
FR2767242B1 (fr) * 1997-08-07 1999-10-15 Alsthom Cge Alcatel Dispositif et procede de commutation de cellules atm a groupes de connexions, et fonctions terminales d'entree et de sortie correspondantes
US6097726A (en) * 1997-09-18 2000-08-01 Ascend Communications, Inc. Virtual path merging in a multipoint-to-point network tunneling protocol
JP3676917B2 (ja) * 1997-10-06 2005-07-27 富士通株式会社 マルチプロセッサ交換機およびその通信方法
US6240090B1 (en) * 1997-12-19 2001-05-29 Telefonaktiebolaget Lm Ericcson (Publ) Self-configuring processors in an asynchronous transfer mode switch
US6262985B1 (en) * 1998-03-30 2001-07-17 Nortel Networks Limited Method and apparatus for full range translation of large external identifier to small internal identifier
US6091731A (en) * 1998-03-30 2000-07-18 Lucent Technologies Inc. Duplication in asychronous transfer mode (ATM) network fabrics
JP2000059392A (ja) * 1998-08-13 2000-02-25 Fujitsu Ltd Ａｔｍ交換機及びａｔｍコネクションの帯域及び品質制御方法
US6396811B1 (en) * 1998-12-17 2002-05-28 Telefonaktiebolaget Lm Ericsson Segmented performance monitoring of multi-stage ATM node

Also Published As

Publication number Publication date
WO2000049775A1 (en) 2000-08-24
ATE400946T1 (de) 2008-07-15
EP1151585A1 (en) 2001-11-07
EP1151585B1 (en) 2008-07-09
CN1347610A (zh) 2002-05-01
US6480492B1 (en) 2002-11-12
DE60039411D1 (de) 2008-08-21
TW490946B (en) 2002-06-11
AU2955600A (en) 2000-09-04
AR023733A1 (es) 2002-09-04
KR20010111258A (ko) 2001-12-17
JP4409776B2 (ja) 2010-02-03
JP2002537726A (ja) 2002-11-05

Similar Documents

Publication Publication Date Title
JP3684439B2 (ja) 交換網プロトコルを検出するための方法及び装置
JP3195795B2 (ja) ネットワーク環境内でデータモデルを採用する制御システム及び方法
US6381244B1 (en) Connectionless communication method
CN1171419C (zh) 在异步传输模式节点中建立内部控制通路
US6944156B2 (en) Label request packet transmission method, packet transfer network and method thereof, and packet transfer device
JP2003060716A (ja) 分散型パケット交換網
CN1830195B (zh) 通信网络
CN1135790C (zh) 一种异步传递方式信元交换系统
JP2001508618A (ja) 非同期ネットワーク・システム
CN1132489C (zh) 在atm网络上传输atm信元的方法
CN1152529C (zh) 在用户单元中恢复异常控制信元的装置和方法
JP2000022710A (ja) パス設定方法、通信装置及び記憶媒体
KR100259768B1 (ko) 분산 노드 환경에서 점대점 프로토콜 및 다중링크 프로토콜을이용한 서비스 처리 방법
CN1275431C (zh) 使交换系统网络互通的设备和方法
US6917625B1 (en) Intelligent peripheral concentrator
JP3349725B2 (ja) Ｌａｎ間接続制御方法
JP3200800B2 (ja) パケット通信システムの接続方式
KR20030020676A (ko) 패킷 교환기와 패킷 관문 교환기간의 링크 채널 관리 방법
JP2002199001A (ja) サービス提供装置の動作方法
JP2896775B1 (ja) 網間アドレス解決方式
US7177305B2 (en) Inter-switch telecommunications system for interconnecting packet-capable Time Division Multiplexed switches with non-packet-capable Time Division Multiplexed switches via an asynchronous transfer mode network
CN100444564C (zh) 以太网络封包流量控制方法及其控制装置
CN100571186C (zh) 实现动态evc多粒度电路交换网络的方法
JP2002271438A (ja) プロトコル変換装置、プロトコル変換方法および加入者交換機
JP3008096B1 (ja) マルチリンク接続におけるコネクション設定方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20170211