JP4409776B2 - Ａｔｍノードの内部制御経路の確立 - Google Patents
Ａｔｍノードの内部制御経路の確立 Download PDFInfo
- Publication number
- JP4409776B2 JP4409776B2 JP2000600401A JP2000600401A JP4409776B2 JP 4409776 B2 JP4409776 B2 JP 4409776B2 JP 2000600401 A JP2000600401 A JP 2000600401A JP 2000600401 A JP2000600401 A JP 2000600401A JP 4409776 B2 JP4409776 B2 JP 4409776B2
- Authority
- JP
- Japan
- Prior art keywords
- entities
- node
- main processor
- entity
- vci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
１．発明の分野
本発明は非同期転送モード（ＡＴＭ）に関し、特に、ＡＴＭノードの内部制御経路の確立に関するものである。
２．関連する技術および他の考慮すべき事項
マルチメディアアプリケーション、ビデオオンデマンド、ビデオ電話、電話会議のような高帯域サービスに対する関心の高まりは、ブロードバンドサービス統合デジタル網（Ｂ−ＩＳＤＮ）の発展の動機を与えている。Ｂ−ＩＳＤＮは、非同期転送モード（ＡＴＭ）として知られる技術に基づいており、様々な電気通信拡張機能を提案している。
【０００２】
ＡＴＭは、非同期時分割多重技術を使用するパケットに基づいた転送モードである。パケットはセルと呼ばれ、通常、固定サイズである。通常のＡＴＭセルは５３オクテットからなり、その５オクテットがヘッダを構成し４８オクテットが「ペイロード」あるいはセルの情報部分を構成する。ＡＴＭセルのヘッダは、セルが移動するＡＴＭネットワークにおける接続を識別するために使用される２つの量、具体的にはＶＰＩ（仮想経路識別子）およびＶＣＩ（仮想チャネル識別子）を含んでいる。一般的には、仮想経路はネットワークの２つのスイッチングノードで定義された主要経路であり、仮想チャネルは主要経路それぞれに関する特定接続の１つである。
【０００３】
ＡＴＭネットワークの終端点では、ＡＴＭネットワークは端末装置、例えば、ＡＴＭネットワークユーザと接続されている。ＡＴＭネットワークの終端点の間には、通常、物理伝送経路やリンクに共に接続されたポートを有する複数のスイッチングノードが存在している。つまり、発信端末装置から宛先端末装置への送信においては、メッセージを形成するＡＴＭセルはいくつかのスイッチングノードを経由して移動する。
【０００４】
スイッチングノードは複数のポートを有し、各ポートはリンク回路及び他のノードへのリンクを介して接続することができる。リンク回路は、リンク上で使用される特定プロトコルに従ってセルのパッケージ化を実行する。スイッチングノードに着信するセルは、第１ポートでそのスイッチングノードに入力し、別のノードに接続されるリンク上のリンク回路を介して第２ポートから出力する。各リンクは複数の接続に対してセルを搬送でき、この接続は、例えば、発信加入者あるいはパーティ及び発呼された加入者あるいはパーティ間の送信である。
【０００５】
各スイッチングノードは通常いくつかの機能部分を有しており、その主要なものはスイッチコアである。スイッチコアは基本的にスイッチのポート間のクロス接続のように機能する。スイッチコアの内部経路は、メッセージがスイッチの入口側からスイッチの出口側へ最終的に移動し、かつ発信端末装置から宛先端末装置へ移動することを可能にするためにスイッチの特定ポートが一緒に接続されるように、選択的に制御される。
【０００６】
ＡＴＭスイッチングノードの調整及び制御は、ノードのプロセッサ間で確立される内部制御経路を介して制御セルを送信することによって達成される。本発明の目的は、ＡＴＭノードに対して内部制御経路を簡単に確立する方法を提供することである。
本発明の要約
ＡＴＭノード内に内部制御経路を形成するために、「半経路」がまず確立され、続いて、完全経路を形成するために接続される。複数のノードエンティティあるいはスイッチコアに接続されるデバイスボードを有するＡＴＭノードでは、各ノードエンティティに対して、ノードメインプロセッサによって実行されるメイン制御経路プログラムはまずノードメインプロセッサとスイッチとを結ぶ受信半経路及び送信半経路の両方を形成する。別々にかつ独立して、即ち、ノードメインプロセッサとの通信前に、各ノードエンティティでのエンティティプロセッサによって実行されるエンティティ制御経路プログラムは自身とスイッチコア間に受信半経路を確立する。各ノードエンティティに対して、エンティティ制御プログラムは受信半経路として同一のＶＰＩ／ＶＣＩ（例えば、所定ＶＰＩ／ＶＣＩ）を確立する。次に、エンティティプロセッサは、自身に独立して確立された受信半経路上で、ハンドシェーク要求を受信する。ハンドシェーク要求は、ノードエンティティがノードメインプロセッサへセルを送信するためにどの半経路（例えば、どのＶＰＩ／ＶＣＩ）を送信半経路として使用できるかを示す情報を含んでいる。そして、ノードエンティティは、その送信半経路を介して応答メッセージでハンドシェーク要求に応答する。
【０００７】
同一のエンティティ制御経路プログラムは、各ノードエンティティにロードされることが好ましい。エンティティ制御経路プログラムは、各ノードエンティティで受信半経路を開放するために同一のＶＰＩ／ＶＣＩを使用する。つまり、受信半径路は、ノードメインプロセッサで実行されるメイン制御経路プログラムと以前のプログラムとの相互作用を必要としないでセットアップできる。
【０００８】
ＡＴＭノードが単一のスイッチコアを有する単一段ノードである実施形態では、ノードメインプロセッサから生じる半経路はコアオープン半経路として知られ、これは、このコアオープン半経路が、ノードメインプロセッサで終端されている端とノードのスイッチコアで開放されている端とを有しているからである。単一段ノードの実施形態では、ハンドシェーク要求は、ノードエンティティの１つにノードメインプロセッサのアドレスを含んでいる。
【０００９】
別の実施形態では、ＡＴＭノードは複数のスイッチコアを有する多段あるいはカスケードノードノードであり、ノードの各段は拡張端末として動作するノードエンティティを有している。物理リンクは、２段の拡張端末を接続する。２段の拡張端末は、ＶＰＩ／ＶＣＩ変換テーブルとトラフィック装置を含んでいる。多段ノードの実施形態では、ノードメインプロセッサから生じる半経路はインタフェースオープン放半経路として知られる、これは、インタフェースオープン半経路が、２段のノードを接続する物理リンクへ開放される第２の端を有しているからである。多段ノードの実施形態では、ハンドシェーク要求は、ノードメインプロセッサへセルを送信するために使用される第２段スイッチのトラフィック装置のアドレスを含んでいる。
図面の詳細説明
本発明の上記および他の目的、特徴、および効果は、添付の図面に表わされた好適な実施形態の詳細な説明から明らかになるであろう。様々な図面で同じ参照符号で示されるものは同じ部分を示している。これらの図面は本発明の原理を示すためのものであり、縮尺や強調は必ずしも必要ではない。
【００１０】
以下の記載においては、本発明のより良い理解が得られるように、限定のためではなく説明のために、特定の構成、インタフェース、技術等の仕様の詳細を説明する。しかしながら、これら特定の詳細事項とは異なる他の実施形態も実現可能であることは当業者には明らかであろう。他の観点から述べると、周知の装置、回路および方法の詳細な記載は、不必要な詳細事項によって本発明の記載が解りにくくならないように省略している。
【００１１】
図１は本発明の実施形態１に従う非同期転送モード（ＡＴＭ）ノード２０を示している。ＡＴＭノード２０は複数のスイッチコアポートを有するスイッチコア２４を有し、図１では、スイッチコアポート２６Ａ〜２６Ｄとして４つのスイッチコアポートが示されている。デバイスボートとしても知られるノードエンティティ３０は、各スイッチコアポートに接続されている。図１は、双方向リンク３２Ａによってスイッチコアポート２６Ａに接続されるノードエンティティ３０Ａ、双方向リンク３２Ｂによってスイッチコアポート２６Ｂに接続されるノードエンティティ３０Ｂ、以下略を示している。通常、４つのノードエンティティ３０以上のノードエンティティがスイッチコア２４の対応するポート２６に接続でき、簡略化のために、図では、４つのノードエンティティ３０だけを示していることが理解されるべきである。
【００１２】
各ノードエンティティは１つ以上の機能を実行し、かつ以下に詳細される構成要素間にプロセッサを搭載している。ノードエンティティ３０の１つ、特に、ノードエンティティ３０Ａは、通常、ＡＴＭノード２０全体の動作を管理するノードメインプロセッサを有している。ノードエンティティ３０Ｂ〜３０Ｄのような別のノードエンティティ３０それぞれは、ボードプロセッサとしても知られるエンティティプロセッサ５０Ｂ〜５０Ｄを有している。
【００１３】
図１に示される特定実施形態では、各ノードエンティティ３０Ｂ〜３０Ｄは、拡張端末として動作する。このような機能を有するノードエンティティ３０Ｂ〜３０Ｄは物理ラインあるいはリンクによって他のＡＴＭノードに接続されている。例えば、ノードエンティティ３０Ｂは、（不図示）の他のＡＴＭノード（群）と接続する物理ライン６０Ｂ−１から６０Ｂ−４を有するように示されている。図１では、参照番号が付加されていないが、別のノードエンティティ３０Ｃ及び３０Ｄも（不図示）の他のＡＴＭノード（群）と接続する４つの物理ラインを有している。
【００１４】
一般的には、ＡＴＭノード２０は、ＡＴＭノード２０を他のＡＴＭノードと接続する物理ライン６０間でＡＴＭトラフィックセルを転送するように動作する。例えば、物理ライン６０Ｂ−１上でＡＴＭノード２０に着信するＡＴＭトラフィックセルは、物理ライン６０Ｃ−１上のＡＴＭノード２０から発信されるスイッチコア２４によって転送できる。各ノードエンティティ３０のエンティティプロセッサは、エンティティへ／からのＡＴＭ接続が確立する場合に重要な役割を果たす。拡張端末（ＥＴ）エンティティの場合、物理ラインと別のノードエンティティ（例えば、別の拡張端末あるいは任意の他のタイプのノードエンティティ）間のＡＴＭ接続の確立は、（ＡＴＭラインモジュールで制御される）変換テーブルの行に、各方向に対して１つ設定されることによって実行される。入口方向では、変換は、物理リンク上のそれぞれに利用されるＶＰＩ／ＶＣＩに対して内部ＶＰＩ／ＶＣＩ及びアドレススイッチポートを割り当てる。アドレススイッチポートは、それぞれのセルを正規のスイッチポート（即ち、ノードエンティティ）に転送するために使用される。出口方向では、変換は、２つのノードエンティティ間の内部で使用されるそれぞれのＶＰＩ／ＶＣＩに対する物理リンク上で使用されるＶＰＩ／ＶＣＩを割り当てる。接続上で実際にセルを送信する場合は、ハードウェアだけが関与する（例えば、プロセッサはセル送信に関するタスクは実行しない）。任意のタイプのノードエンティティ（例えば、ＡＴＭ接続を切断するエンティティ）の場合、外部ＶＰＩ／ＶＣＩが割り当てられない場合の出口方向以外は上述の主要な内容が適用される。その代わりに、終端点（プロセッサのソフトウェアエンティティ）が利用される。
【００１５】
上述したように、ＡＴＭノード２０の動作全体は、ノードメインプロセッサ４０によって管理される。ノードエンティティ３０と通信するために、特に、それぞれのノードエンティティ３０のエンティティプロセッサ５０と通信するために、ある制御経路はノードメインプロセッサ４０とエンティティプロセッサ５０間で確立されなければならず、そうすることによって、プロセッサは別のプロセッサと通信することができる。この通信は、ノードメインプロセッサ４０とエンティティプロセッサ５０間で確立される制御経路を介して送信されるセルによって実行される。これらの制御経路の確立は、本発明の重要な構成である。
【００１６】
制御経路の確立について説明する前に、ノードエンティティ３０の構造の詳細説明を行う。これに関しては、図２Ａのノードメインプロセッサ４０を有しているノード３０Ａで例示する。図２Ａのノードエンティティ３０は、双方向リンク３２Ａによってスイッチコア２４に接続されているスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１を含んでいる。このスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１はバス３０Ａ−２に接続され、このバス３０Ａ−２は、ＵＴＯＰＩＡ標準バスであることが好ましい。ノードメインプロセッサ４０は、バス３０Ａ−２によってスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１と接続されている。
【００１７】
図２Ｂは拡張端末として動作するノードエンティティ３０を例示している。図２Ａと同様に、図２Ｂのノードエンティティ３０はスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ｂ−１及びバス３０Ｂ−２を有し、かつバス３０Ｂ−２を介してプロセッサ（エンティティプロセッサ５０）に接続されている。加えて、バス３０Ｂ−２はＡＴＭラインモジュール３０Ｂ−３に接続されている。ＡＴＭラインモジュール３０Ｂ−３は、以下で説明されるように、上述の外部／内部ＶＰＩ／ＶＣＩ及び内部／外部ＶＰＩ／ＶＣＩ変換を実行するために使用されるＶＰＩ／ＶＣＩ変換テーブルを含んでいる。一方で、ＡＴＭラインモジュール３０Ｂ−３は、ライン終端モジュール（ＬＴＭ）３０−４に接続されている。ライン終端モジュール（ＬＴＭ）３０Ｂ−４は、物理ライン６０に接続されている。
【００１８】
ノードエンティティ３０の構成要素の例は、例えば、以下の米国特許出願（これらのすべてが参照することによって本明細書に組み込まれる）で説明されている、米国特許出願番号ＳＮ０８／８９３，５０７号の「バッファリングデータを有するＡＴＭセルの拡張」、米国特許出願ＳＮ０８／８９３，６７７の「ポイントツーポイント及び／あるいはポイントツーマルチポイントＡＴＭセルのバッファリング」、米国特許出願ＳＮ０８／８９３，４７９の「ＶＰ／ＶＣルックアップ機能」、米国仮出願シリアル番号６０／０８６，６１９の「非同期転送モードスイッチ」がある。
【００１９】
ノードメインプロセッサ４０とエンティティプロセッサ５０間の制御経路を確立する主題について再開する。以下に詳述するように、本発明に従えば、ある「半経路（half trail）」が最初に確立され、全経路を形成するために「半経路」が連続して利用される。本明細書で使用されるように、「経路」は両終端間のエンドーツーエンド接続である。経路は双方向あるいは片方向にすることができる。経路はあるＡＴＭ接続、即ち、ＶＰＩ／ＶＣＩペアを利用する。つまり、経路は、その終端でのプロトコル切断と一緒に利用される接続からなる。「半経路」はクローズ端とオープン端との接続である。同一のＶＰＩ／ＶＣＩを使用する２つの半経路は、同一物理媒体、例えば、ＥＴリンクあるいはスイッチコア上にオープン端を有している場合に、経路を構築する。
【００２０】
上述に関し、各ノードエンティティ３０に対して、ノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０は最初に、ノードメインプロセッサ４０及びスイッチコア２４間で各ノードエントリに対して１組の受信半経路及び送信半経路の両方を形成する。別々にかつ独立して、即ち、ノードメインプロセッサ４０との通信前に、各エンティティプロセッサ５０によって実行されるエンティティ制御経路プログラム８０は、スイッチコア２４とエンティティプロセッサ５０間に受信半経路を確立する。各ノードエンティティ３０に対して、エンティティ制御プログラム８０は、その受信半経路に対して同一の所定ＶＰＩ／ＶＣＩを使用する。次に、エンティティプロセッサ５０は、自身に独立して確立された受信半経路上（即ち、所定ＶＰＩ／ＶＣＩ上）で、ノードエンティティ３０がノードメインプロセッサ４０へ制御セルを送信するためにどの半経路（例えば、どのＶＰＩ／ＶＣＩ）を使用できるかを示す情報を受信することができる。
【００２１】
図３はノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０に含まれる基本ステップを示し、図４はノードエンティティ３０の各エンティティプロセッサ５０によって実行されるエンティティ制御経路プログラム８０に含まれる基本ステップを示している。
【００２２】
メイン制御経路プログラム７０は処理を開始する、即ち、図３のステップ３−１によって示されるように、ノードメインプロセッサ４０でスタートアップする。スタートアップは、いくつかの方法、例えば、パワーアップ、オペレータ再起動、あるいはハードウェアかつ／あるいはソフトウェアエラーによる自動リスタートのいずれかで初期化される。本実施形態では、ＡＴＭノード２０のすべてのプロセッサは、スタートアップ信号と同一の信号を受信し、これにより、スタートアップ初期化はノードエンティティ３０のすべてでソフトウェアの実行を開始する。換言すれば、各ノードエンティティ３０では、メイン制御経路プログラム７０としてエンティティプロセッサ５０のスタートアップ自身に付随するエンティティ制御経路プログラム８０は、ノードメインプロセッサ４０で開始される。つまり、図４のステップ４−１は、各エンティティプロセッサ５０でのエンティティ制御経路プログラム８０のスタートアップはアクティブである。
【００２３】
ステップ３−２で、メイン制御経路プログラム７０は、エンティティ構成テーブル（ＥＣＴ）９０として知られる特別テーブルを取得する。エンティティ構成テーブル（ＥＣＴ）９０は、オペレータによって生成される（例えば、メイン制御経路プログラム７０の初期実行において）、あるいは（次の処理において）ＡＴＭノード２０のハードディスクからフェッチされる。エンティティ構成テーブル（ＥＣＴ）９０は、通常のテキストエディタを使用して生成することができ、そして、通常のファイル転送機構を使用するＡＴＭノード２０のハードディスクに転送できるファイルとして記憶される。この時点で、ノードメインプロセッサ４０はエンティティ構成テーブル（ＥＣＴ）９０にアクセスし、その内容を取得していると仮定する。
【００２４】
エンティティ構成テーブル（ＥＣＴ）９０の一例を表１に示す。エンティティ構成テーブル９０は、ＡＴＭノード２０の各プロセッサに対して１行が割り当てられている。各プロセッサに対して、エンティティ構成テーブル（ＥＣＴ）９０は、例えば、サブラック識別子及びサブラック位置（例えば、プロセッサのノードエンティティ３０に接続されている複数のスイッチコアポートの指標）を特定している。本例から示されるように、簡単のために、すべてのノードエンティティ３０は同一のサブラック（即ち、サブラック１）上にあり、スイッチコアポート２６Ｂ〜２６Ｄはそれぞれエンティティプロセッサ５０Ｂ〜５０Ｄが指定されている。
ステップ３−３からステップ３−６は、エンティティ構成テーブル（ＥＣＴ）９０に示される各プロセッサに対してメイン制御経路プログラム７０を実行するループを構成する。各プロセッサに対して、ステップ３−３では、メイン制御経路プログラム７０はエンティティ構成テーブル（ＥＣＴ）９０からエントリ（即ち、プロセッサ識別子）を取得し、（ステップ３−４で）、メイン制御経路プログラム７０は２つの半経路を確立する。第１半経路はＶＰＩ／ＶＣＩ及びノードエンティティのスイッチポート番号によって識別される送信半経路である。第２半経路はＶＰＩ／ＶＣＩによって識別されるリスニングあるいは受信半経路である。
【００２５】
図１ＡはＡＴＭノード２０のノードエンティティ３０Ｃに対するステップＳ３−４でのメン制御経路プログラム７０による半経路の確立を示している。この図示のために、送信半経路は、半経路によって使用されるＶＰＩ、ＶＣＩ及び割り当てられたノードエンティティのスイッチコアポートを特定するトリプレットによって識別される。受信半経路は、半経路によって利用されるＶＰＩ／ＶＣＩを特定するペアによって識別される。例えば、ノードエンティティ３０Ｃに対する送信半経路ＨＴS-26Cはトリプレット（ＶＰＩ1、ＶＣＩ1、２６Ｃ）を有し、一方で、受信半経路ＨＴL-26Cはペア（ＶＰＩ2、ＶＣＩ2）を有する。半経路ＨＴのそれぞれは、ノードメインプロセッサ４０で終端（図１Ａの楕円で示される）を有し、かつスイッチコア２４にそのオープン端を有している。もちろん、ノードメインプロセッサ４０で終端されている半経路は、双方向リンク３２Ａを介して物理的に実現される。
【００２６】
ノードメインプロセッサ４０（実際には同時スタートアップ以外）の動作とは独立して、かつノードメインプロセッサ４０との事前の通信なしで、ステップ４−２で、各ノードエンティティ３０のエンティティ制御経路プログラム８０は受信半経路を確立する。これに関して、ノードエンティティ３０Ｂ〜３０Ｃのそれぞれのエンティティプロセッサ５０にロードされるエンティティ制御経路プログラム８０は実際には同一であり、それゆえ、受信半経路に対しては同一のＶＰＩ／ＶＣＩを利用する。特に、エンティティ制御経路プログラム８０は受信半経路に対してＶＰＩ1／ＶＣＩ1を利用するために各ノードエンティティ３０Ｂ〜Ｄを構成している。ノードエンティティ３０のエンティティプロセッサ５０のすべてが処理を開始すると仮定すると、図１Ｂでは、ノードエンティティ３０Ｂ〜３０Ｄのそれぞれに対して確立するエンティティ受信半経路は、半経路ＨＴE/L-26BからＨＴE/L-26Dとして示される。半経路ＨＴE/L-26BからＨＴE/L-26Dは、それぞれ双方向リンク３２Ｂ〜３２Ｄを介して物理的に実現される。このエンティティ受信半経路の確立後、ステップ４−３で、各エンティティ制御経路プログラム８０はノードメインプロセッサ４０からのハンドシェーク要求を待機する。
【００２７】
ノードエンティティ３０に対するノードメインプロセッサ４０による半経路の確立及びノードエンティティ３０のエンティティプロセッサ５０による半経路の確立が図１Ａ及び図１Ｂで説明しかつ示される一方で、任意のノードエンティティ３０に対するステップ３−４及びステップ４−２の動作が順番にあるいは実質的に同時に実行できることが理解されるべきである。しかしながら、特定ノードエンティティ３０に対するメイン制御経路プログラム７０及びエンティティ制御経路プログラム８０は、以下に説明されるように、ステップ３−５及びステップ４−３でのハンドシェークを通して調整される。
【００２８】
ステップ３−５で、メイン制御経路プログラム７０は自身の送信半経路ＨＴS-26C上のハンドシェーク要求をノードエンティティ３０Ｃに送信する。図１Ｃの破線ＨＲA/Cで示されるハンドシェーク要求は、ＶＰＩ／ＶＣＩ割当を搬送し、このＶＰＩ／ＶＣＩ割当は、ノードエンティティ３０Ｃがノードメインプロセッサ４０と通信するために送信ＶＰＩ／ＶＣＩとして使用するためのものであることを示している。特に、ノードエンティティ３０Ｃに対して、ハンドシェーク要求ＨＲA/CはＶＰＩ3／ＶＣＩ3のＶＰＩ／ＶＣＩ割当値をノードエンティティ３０Ｃへ送信する。加えて、ハンドシェーク要求ＨＲA/Cは、ノードエンティティ３０Ａ上のノードメインプロセッサ４０のＳＡＩアドレスを含んでいる。ＳＡＩアドレスは、ＵＴＯＰＩＡバス、例えば、図２Ａのバス３０Ａ−２上のスイッチポート識別子及び装置アドレスからなる。つまり、本例では、ノードエンティティ３０Ｃのエンティティ制御経路プログラム８０が、半経路ＨＴS-26Cと通信するために、自身の受信チャネル半経路ＨＴE/L-26Cを既に確立しているので、ステップ３−５及びステップ４−２で、完全あるいは全経路ＦＴA/Cは、図１Ｃに示されるように、スイッチコア２４を介して確立される。
【００２９】
ハンドシェーク要求（ステップ４−３参照）を待機することで、ステップ４−４で、ノードエンティティ３０Ｃのエンティティ制御経路プログラム８０はハンドシェーク要求ＨＲA/CからＶＰＩ／ＶＣＩ割当値を取得する。次に、ステップ４−５で示されるように、エンティティ制御経路プログラム８０は、ハンドシェークメッセージに割当られているＶＰＩ／ＶＣＩ値を使用してエンティティ送信半経路ＨＦE/S-26Cを用意する。この例では、エンティティ送信半経路ＨＦE/S-26Cに対して利用されるＶＰＩ／ＶＣＩ値はＶＰＩ3／ＶＣＩ3である。ノードエンティティ３０Ａでのエンティティ送信半経路ＨＦE/S-26Cの生成及び受信半経路ＨＴL-26Cの存在は、図１Ｄに示される全経路ＦＴC/Aを構成することになる。
【００３０】
プロセッサに対して、ステップ３−３からステップ３−５のループが実行された後、ステップ３−６で、これらのステップがＡＴＭノード２０のすべてのプロセッサに対して実行されたかどうかがチェックされる。つまり、ステップ３−３からステップ３−５の動作は、図１Ｄに示されるように、すべてのプロセッサがハンドシェーク要求を送信するまで、ＡＴＭノード２０の各プロセッサ、例えば、エンティティプロセッサ５０Ｂ及びエンティティプロセッサ５０Ｄに対して繰り返し実行される。つまり、ステップ３−４に関しては、ノードメインプロセッサ４０は、ノードエンティティ３０Ｃ及び３０Ｄそれぞれに対して送信半経路ＨＴS-26C（ＶＰＩ1，ＶＣＩ1，２６Ｃ）及びＨＴS-26D（ＶＰＩ1，ＶＣＩ1，２６Ｄ）を確立し、かつノードエンティティ３０Ｃ及び３０Ｄそれぞれに対して受信半経路ＨＴL-26C（ＶＰＩ3，ＶＣＩ3，２６Ｃ）及びＨＴL-26D（ＶＰＩ4，ＶＣＩ4，２６Ｄ）を確立する。
【００３１】
ステップ３−７からステップ３−１０からなるループは、ＡＴＭノード２０の各プロセッサに対するメイン制御経路プログラム７０によって実行される。ステップ３−７で、メイン制御経路プログラム７０は、（１）ステップ３−５のハンドシェーク要求からの応答あるいは（２）タイムアウトの内の１つを待機する。
【００３２】
ノードメインプロセッサ４０からのハンドシェーク要求の受信及び自身のエンティティ受信半経路の確立後、ステップ４−６で、ノードエンティティ３０のエンティティ制御経路プログラム８０は応答メッセージでステップ３−５のハンドシェーク要求に応答する。応答メッセージは、割当られたＶＰＩ／ＶＣＩを介して送信され、このＶＰＩ／ＶＣＩは、ステップ３−５のハンドシェーク要求でノードエンティティ３０に送信されたものである。例えば、ノードエンティティ３０Ｃに関しては、応答メッセージ（図１Ｅの破線矢印ＲＭC/Aによって示される）は全経路ＦＴC/Aを介して送信され、この全経路ＦＴC/Aは、エンティティ送信半経路ＨＴE/S-26Cと半経路ＨＴL-26Cで形成される。この応答メッセージの発行後、ステップ４−７で、エンティティ制御経路プログラム８０が終了する。
【００３３】
ステップ３−８で、応答がタイムアウト以外に受信されると判定される場合、ステップ３−９で、ノードメインプロセッサ４０はノードメインプロセッサ４０とノードエンティティ３０間のリンク（例えば、全経路）の管理を開始する。ステップ３−７からステップ３−９と同一のハンドシェーク処理及び実行が、ステップ３−１０で、すべてのプロセッサがチェックされると判定されるまで、ＡＴＭノード２０の各プロセッサに対して発生する。（ステップ３−８で検出される）任意のプロセッサに対してタイムアウトが発生する場合、このプロセッサに対するノードエンティティ３０は、不在あるいは機能停止としてノードメインプロセッサ４０によって通知される。確立しかつ管理されているリンクに対してＡＴＭノード２０のすべてのプロセッサが処理された後（そうでなければ、不在であると判定された後）、メイン制御経路プログラム７０はステップ３−１２に示されるように終了する。
【００３４】
図１Ｆは、ノードメインプロセッサ４０とそれぞれのノード３０Ｂ、３０Ｃ、３０Ｄのエンティティプロセッサ５０間に確立されている全経路で、ＡＴＭノード２０の各ノードエンティティ３０に対するメイン制御経路プログラム７０とエンティティ制御経路プログラム８０の実行の完了を示している。簡単化のために上述の説明では、ノードエンティティ３０Ｃが最初にノードメインプロセッサ４０のハンドシェーク要求に応答して、それから他のノードエンティティの応答が続いていた。ハンドシェーク要求の応答の順序は特定されるものではないことが理解されるべきであり、すべてのノードエンティティ３０がほぼ同時にハンドシェークに応答しても良い。
【００３５】
ノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０は実質的に連続しかつ簡単なフローチャートを使用して上述しているが、メイン制御経路プログラム７０と同じ動作が別の方法でかつ異なる符号化技術によって実質的に実行できることが理解されるべきである。例えば、メイン制御経路プログラム７０は、時分割あるいは割込動作で実行するタスクあるいはプロセスを用いる、ＡＴＭノード２０の各プロセッサに対する分散タスクあるいはプロセスとすることができる。
【００３６】
上述の１つのスイッチコアだけを有するノードに対する制御経路確立処理では、ノードメインプロセッサ４０からスイッチコア２４への半経路を生成する場合に、メイン制御経路プログラム７０は受信半経路及び送信半経路の両方を構築しなければならない。受信半経路はノードメインプロセッサ４０が受信するＶＰＩ／ＶＣＩ経路である。ＡＴＭノード２０の各エンティティプロセッサ５０に対しては、それぞれのＶＰＩ／ＶＣＩがスイッチコア２４からノードメインプロセッサ４０の受信ＶＰＩ／ＶＣＩ経路として割当られている。例えば、ノードエンティティ３０Ｂからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ2／ＶＣＩ2であり、ノードエンティティ３０Ｃからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ3／ＶＣＩ3であり、ノードエンティティ３０Ｄからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ4／ＶＣＩ4である。スイッチコア２４からノードメインプロセッサ４０の受信半経路に対するＶＰＩ／ＶＣＩの値は、半経路のスイッチポートが受信する関数である。送信経路情報は、ＶＰＩ1／ＶＣＩ1と、セルの送信先であるスイッチコアポート２６である。
【００３７】
上述のＡＴＭノード２０の内容は、本発明の半経路、即ち、スイッチコア２４で１つのオープン端を有しているコアオープン半経路は、１つのタイプとして示している。インタフェースオープン半経路として知られる、別のタイプの半経路は、図５の実施形態のＡＴＭノード１２０のようなＡＴＭノードで（コアオープン半経路に従って）発生している。
【００３８】
図５の実施形態のＡＴＭノード１２０は、複数のスイッチコアを有し、具体的には、メインスイッチコア１２４と第２スイッチコア１２５を有している。図５の例では、メインスイッチコア１２４はエンティティ１３０Ａ〜１３０Ｃそれぞれを接続するために利用されるスイッチポート１〜３を有している。第２スイッチコア１２５は、エンティティ１３０Ｄ〜１３０Ｆそれぞれを接続するために利用されるスイッチポート１〜３を有している。ノードメインプロセッサ１４０はエンティティ１３０Ａに存在している。ノードエンティティ１３０Ｂ〜１３０Ｅのそれぞれは、エンティティプロセッサ１５０を有している。エンティティプロセッサ１５０Ｄ〜１５０Ｆを含むすべてのエンティティプロセッサ１５０は、ノードメインプロセッサ１４０によって管理される。
【００３９】
つまり、ＡＴＭノード１２０は２段あるいはカスケード構成を有している。第２スイッチコア１２５及びノードエンティティ１３０Ｄ〜１３０Ｆは、メインスイッチコア１２４及びノードエンティティ１３０Ａ〜１３０Ｃとは異なる別層に配置されているが、同一ノードで構成されている。つまり、ＡＴＭノード１２０の主要段は、自身のコアとしてメインスイッチコア１２４を有し、ＡＴＭノード１２０の第２段は自身のコアとして第２スイッチコア１２５を有している。
【００４０】
ＡＴＭノード１２０のカスケードあるいは多段構成は、他の段と接続するための拡張端端末とする各段のエンティティ１３０を利用することによって構成されている。特に、図５に示されるように、主要段のエンティティ１３０Ｃは物理リンク１６０によって第２段のエンティティ１３０Ｄと接続されている。簡単のために、図５では、エンティティプロセッサ１５０、ＶＰＩ／ＶＣＩ変換テーブル１５５、エンティティ１３０Ｃ及び１３０Ｄのライン終端モジュール（ＬＴＭ）１３０Ｂ−４だけを示し、他の構成要素であるエンティティ１３０Ｃ及び１３０Ｄは図２Ｂに示される構成とすることができることが理解されるであろう。また、上述のＶＰＩ／ＶＣＩ変換テーブル１５５は、例えば、図２Ｂに示されるモジュール３０Ｂ−２のようなＡＴＭラインモジュール内に記憶することができる。
【００４１】
ＡＴＭノード１２０のエンティティ１３０Ｂ〜１３０Ｆのエンティティプロセッサ１５０は、上述のＡＴＭノード２０と同じように、エンティティ制御経路プログラム８０を実行する。つまり、各エンティティ１３０に対して、受信半経路が最初にセットアップされ、ハンドシェーク要求が送信チャネルを使用してＶＰＩ／ＶＣＩダウンロード用の受信半経路を介して受信され、応答メッセージがＶＰＩ／ＶＣＩの送信チャネルを介して送信される。簡単のために、各エンティティ１３０とスイッチコアを接続する半経路は、図５の破線で示されるコアオープン半経路のような、それぞれのエンティティ１５０で１つの終端を有する１つのラインとして示される。
【００４２】
同様に、ＡＴＭノード１２０のノードメインプロセッサ１４０は実質的に、図１の実施形態のＡＴＭノード２０のノードメインプロセッサ４０と同じようにして、メイン制御経路プログラム７０を実行する。これについては、エンティティ１３０Ｂ及び１３０Ｃそれぞれに存在するエンティティプロセッサ１５０Ｂ及び１５０Ｃについても明らかである。また、エンティティプロセッサ１５０Ｄ〜１５０Ｆに対する制御経路の確立においては、メイン制御経路プログラム７０は図３に示される工程と同じ工程を実行する。図３のメイン制御経路プログラム７０のステップ３−３からステップ３−５のループは各エンティティプロセッサ１５０に対して実行されるが、図５に示されるようなＡＴＭノード１２０の構成では、エンティティ構成テーブル（ＥＣＴ）９０は表２に示される内容を有している。
図３のメイン制御経路プログラム７０のステップ３−３でのエンティティ構成テーブル（ＥＣＴ）９０を参照すると、ノードメインプロセッサ１４０は、プロセッサ１５０Ｄから１５０Ｆがエンティティ１３０Ｃによって形成される拡張端末を介して到達されるべきであることを判定している。これは、表２の第２列のサブラック識別子が、ノードメインプロセッサ１４０へ、プロセッサがＡＴＭノード１２０の第２段に配置されていることを通知する。
【００４３】
ＡＴＭノード１２０の第２段に存在しているエンティティプロセッサ１５０Ｄから１５０Ｆへの通知においては、このようなプロセッサ１５０それぞれに対し、ノードメインプロセッサ１４０は、点線で示されるような受信及び送信半経路の両方を第１段に用意する。これらの半経路、即ち、上述のインタフェースオープン半経路は、ノードメインプロセッサ１４０に自身の終端を有し、かつメインスイッチ段（あるいはモジュール）と第２スイッチ段（あるいはモジュール）を接続するリンクに別のオープン端を有している。簡単のために、インタフェースオープン半経路は、図５では２点鎖線ではなく実線で示している。また、受信及び送信インタフェースオープン半経路は、ライン終端モジュール、具体的には、エンティティ１３０Ｃのライン終端モジュール１３０Ｃ−４を通過するように示されている。これらのインタフェースオープン半経路は、エンティティプロセッサ１５０Ｄから１５０Ｆへの全経路の形成に先立ってノードメインプロセッサ４０によって設定される。残りの全経路は、エンティティプロセッサ１５０Ｄ〜１５０Ｆの１つに接続する対応するコアオープン半経路及び変換テーブル１５５Ｄによって形成される。
【００４４】
カスケードＡＴＭノードでのインタフェースオープン半経路の形成においては、ノードメインプロセッサ１４０は、ハンドシェーク要求（ステップ３−５参照）において、図１の単一段の実施形態のようなノードエンティティ１３０Ａ上のノードメインプロセッサ１４０のアドレスではなく、入口のノードエンティティ１３０、例えば、ノードエンティティ１３０Ｄ上のトラフィック装置を識別するＳＡＩアドレスを含んでいる。このトラフィック装置のＳＡＩアドレスは、ＶＰＩ／ＶＣＩに従うハンドシェーク要求に含まれ、このＶＰＩ／ＶＣＩはエンティティ制御経路プログラム８０を実行するノードエンティティ１３０からの送信用に使用されるものである。
【００４５】
図５の例では、各エンティティプロセッサ１５０にロードされるエンティティ制御経路プログラム８０は、自身の受信半経路にＶＰＩ／ＶＣＩ値としてＶＰＩＶＰＩ1／ＶＣＩ0を割り当てる。図５では、ＶＰＩ／ＶＣＩの通知は、１／０として示される。双方向リンク１６０上に送信される３つの制御経路は、０／１００、０／１０１、０／１０２のＶＰＩ／ＶＣＩが割り当てられる。
【００４６】
図５のＡＴＭノード１２０の２つの段を接続するために構成されるエンティティ１３０Ｃ及び１３０Ｄは、それぞれＶＰＩ／ＶＣＩ変換テーブル１５５Ｃ及び１５５Ｄを有し、このＶＰＩ／ＶＣＩ変換テーブル１５５Ｃ及び１５５Ｄはカスケード構成のノードを構成するために設定される。エンティティ１３０Ｄに対するＶＰＩ／ＶＣＩ変換テーブル１５５Ｄの例を図６に示す。ＶＰＩ／ＶＣＩ変換テーブル１５５Ｄは、入口方向（第１段から第２段へ移動するセルに対する）に対する第１セクション及び出口方向（第２段から第１段へ移動するセルに対する）に対する第２セクションからなる２つのセクションに分かれている。
【００４７】
ＶＰＩ／ＶＣＩ変換テーブルは、各拡張端末（ＥＴ）エンティティのＲＯＭに記憶されるソフトウェアによって設定される。つまり、これは、入口として動作する拡張端末、即ち、図５の１３０Ｄだけに存在し、上記のようにして利用される。出口端末上の変換設定は、ノードメインプロセッサ１５０Ａで生成する半経路を確立する場合に上書きされる。すべての拡張端末は、内部制御経路を確立するために半経路の接続が目的とされる同一の変換設定を事前に行うので、これらの内部制御経路に対して利用されるＶＰＩ／ＶＣＩは、他の物理リンク上の通常のＡＴＭ接続に対して使用することはできない。
【００４８】
リンク１６０上のＶＰＩ／ＶＣＩを有するセルは、最終的には、エンティティ１５０Ｄに対して指定される。ＶＰＩ／ＶＣＩ変換テーブル１５５Ｄでは、外部セルヘッダのＶＰＩ／ＶＣＩ値である０／１００は１／０に変換され、ＳＡＩアドレスに（１，０）が割り当てられる。ＳＡＩアドレスは、ＵＴＯＰＩＡバス（図２Ａ及び図２Ｂ参照）上のスイッチポート識別子及び装置アドレスから構成される（プロセッサは常にＵＴＯＰＩＡバス上でアドレス０を有している）。つまり、このようなセルに対する内部セルヘッダはＶＰＩ／ＶＣＩが１／０、スイッチポートアドレスが１となる。図５に示されるように、このようなセルは、エンティティ１３０ＤのＶＰＩ／ＶＣＩ変換テーブル１５５Ｄに転送される、これは、スイッチポート１がエンティティ１３０Ｄと接続し、ＶＰＩ／ＶＣＩ１／０がエンティティプロセッサ１５０Ｄと接続するＶＰＩ／ＶＣＩであるからである。同様にして、１３０Ｅの到達エンティティプロセッサ１５０Ｅに対して、セルヘッダの０／１０１の外部ＶＰＩ／ＶＣＩは１／０の内部ＶＰＩ／ＶＣＩに変換され、ＳＡＩアドレスは（２，０）に変換され、かつ１３０Ｆの到達エンティティプロセッサ１５０Ｆに対して、セルヘッダの０／１０２の外部ＶＰＩ／ＶＣＩが１／０の内部ＶＰＩ／ＶＣＩに変換され、ＳＡＩアドレスが（３，０）に変換される。
【００４９】
図６のＶＰＩ／ＶＣＩテーブルの出口側で示されるように、プロセッサ１５０Ｄから生じるセルは１／０の内部ＶＰＩ／ＶＣＩを有している。図６の変換テーブル１５５Ｄでは、変換は発信物理リンク、具体的には、０／１００の外部ＶＰＩ／ＶＣＩに対して行われる。同様に、エンティティプロセッサ１５０Ｅから生じるセルは、０／２のＶＰＩ／ＶＣＩを有し、これは、変換テーブル１５５Ｄで０／１０１の外部ＶＰＩ／ＶＣＩに変換される。同様にして、エンティティプロセッサ１５０Ｆから生じるセルは、０／３のＶＰＩ／ＶＣＩを有し、これは、変換テーブル１５５Ｄで０／１０２の外部ＶＰＩ／ＶＣＩに変換される。
【００５０】
つまり、図５の多段ＡＴＭノード１２０に対する内部制御経路は、ノードメインプロセッサ１４０からリンク１６０へのインタフェース終端半経路、ＶＰＩ／ＶＣＩ変換テーブル１５５ＤでのＶＰＩ／ＶＣＩ変換、内部制御経路に含まれるスイッチコア１２５及びエンティティプロセッサ１５０間のコア終端半経路の３つの基本構成を有している。
【００５１】
また、エンティティ１３０Ｃの変換テーブル１５５Ｃが、リードオンリメモリ（ＲＯＭ）スタートアップフェーズ中に、変換テーブル１５５Ｄと同じ内容を受信することがある。しかしながら、変換テーブル１５５Ｃは、従来の確立アルゴリズムを使用して後で上書きされる。
【００５２】
変換テーブル１５５Ｄのような変換テーブルの通常の設定は、プロセッサ１４０及び１５０Ｄの協働によって達成される。ＡＴＭスイッチングノードで使用される変換テーブルの設定方法は、当業者には容易に理解される。また、エンティティ１３０Ｃの変換テーブル１５５Ｃが、スタートアップフェーズ中に、変換テーブル１５５Ｄと同じ内容を受信することがある。しかしながら、変換テーブル１５５Ｃは、従来の確立アルゴリズムを使用して後で上書きされる。
【００５３】
本実施形態では、ノードエンティティ１３０Ｃ及び１３０Ｄのような拡張モジュールそれぞれは、内部制御経路に対して予約された物理リンク上に１６のＶＰＩ／ＶＣＩを有している。この１６の予約されたＶＰＩ／ＶＣＩは、制御経路ＶＰＩ／ＶＣＩに対応する物理リンクが存在するか否かに関係なく、他の接続によって使用することはできない。
【００５４】
本実施形態では、半経路は、ＡＡＬ５半経路であることが好ましい。インタフェースオープン半経路を生成する場合、オペレータは、内部制御経路に対して使用されることが意図されているリンクに接続されるＡＴＭインタフェース（例えば、ライン終端モジュール）の識別子を供給する。多段ノードの第１段のインタフェースオープン半経路を生成する場合、コアオープン半経路は、完全あるいは全経路を形成するために第２段内に存在しなければならない。
【００５５】
本発明に従えば、内部制御経路を介して通信している２つのプロセッサの一方の通信が途絶える場合、内部制御経路は切断されたものとしてみなされる。しかしながら、基幹構成は利用可能であるので、制御システムは、切断された内部制御経路を再確立するための試行のためにハンドシェークを再度開始する（ステップ３−５参照）ことができる。基幹構成（あるいはその一部が故障）している場合、制御システムに通知され、内部制御経路は不通となる。次に、制御システムは、基幹構成の故障部分（例えば、半経路）を再確立することを要求し、切断された内部制御経路を再確立するためのハンドシェークを発行する。
【００５６】
また、本発明のノードは、１つ以上のノードエンティティに配置される周辺プロセッサを有することができる。ボードプロセッサとして提供される周辺プロセッサとエンティティプロセッサ間の内部制御経路は、アプリケーションプログラムが２つのプロセッサ上で開始される場合にＡＡＬ５経路として確立される。ノード制御システムは、どのプロセッサが周辺プロセッサと通信するかを判定するために各周辺プロセッサに対する構成を読み出す。次に、制御システムは、内部制御経路を確立するために、ＡＴＭベアラートランスポート命令を発行する。ＡＴＭベアラートランスポートは、要求された内部制御経路を生成するための通常の接続確立機構を採用している。
【００５７】
本明細書では「スイッチポート」という表現を採用しているが、実際には、これは、トリプレット（スイッチポート、ＵＴＯＰＩＡ装置アドレス、即ち、正規表現はＳＡＩアドレス）であることが当業者には認識されるであろう。しかしながら、多段構成以外ではＵＴＯＰＩＡ装置アドレスは一定（例えば、ゼロ）となりるので、本明細書では、スイッチポートという表現を用いている。より広範囲な概念では、ハンドシェーク要求で、送信情報をメインプロセッサから別のスイッチモジュールのノードエンティティプロセッサへ送信する場合も関連する（例えば、別のＵＴＯＰＩＡアドレス）。
【００５８】
すべてのノードエンティティ３０（ノードメインプロセッサ４０に存在しているノードエンティティ３０以外）が上述では拡張端末として例示されているが、ノードエンティティ３０は、しばしば、他の付加機能あるいは別機能を提供できることが理解されるべきである。これに関しては、本発明は、電気通信、例えば、セルラー電話通信ネットワークで採用されるＡＴＭノードに適用することができる。ＡＴＭノード２０がセルラー電気通信ネットワークに対する基地局である場合には、１つ以上のノードエンティティ３０は、例えば、送信機／受信機になり得る。上述で引用したＡＴＭノードを採用する電気通信ネットワークの例は、米国特許出願ＳＮ０９／０３５，７８８の「電気通信相互交換輻輳制御」、米国特許出願ＳＮ０９／０３５，８２１の「電気通信相互交換測定送信」を含み、これらのすべてが参照することによって本明細書に組込まれる。
【００５９】
上述の実施形態は単なる例示であり、本発明の適用が特定構成に限定されるものではないことが理解されるべきである。例えば、上述の実施形態ではスイッチコアに接続されるノードエンティティ数の範囲は０から１４が好ましいが、この数は重要ではない。
【００６０】
本発明を現在最も現実的で好ましいと考えられる実施形態に関して説明したが、本発明は、上記実施形態に限定されるものではなく、それとは逆に、特許請求の範囲で規定される要旨および範囲内に包含される様々な変更や等価な構成も含むことが意図されるものである。
【図面の簡単な説明】
【図１】 本発明の実施形態に従うＡＴＭノードの概要図である。
【図１Ａ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｂ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｃ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｄ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｅ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｆ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図２Ａ】 ノードメインプロセッサを含むノードエンティティの概要図である。
【図２Ｂ】 拡張端末として動作するノードエンティティの概要図である。
【図３】 図２Ａのノードのノードメインプロセッサによって実行される制御経路確立プログラムに含まれる基本ステップを示すフローチャートである。
【図４】 図２Ｂのノードのエンティティプロセッサによって実行される単一のエンティティプログラムに含まれる基本ステップを示すフローチャートである。
【図５】 本発明の別の実施形態に従うカスケードＡＴＭノードの概要図である。
【図６】 図５のＡＴＭノードの２つの段を接続する拡張端末でのＶＰＩ／ＶＣＩ変換テーブルの図である。
１．発明の分野
本発明は非同期転送モード（ＡＴＭ）に関し、特に、ＡＴＭノードの内部制御経路の確立に関するものである。
２．関連する技術および他の考慮すべき事項
マルチメディアアプリケーション、ビデオオンデマンド、ビデオ電話、電話会議のような高帯域サービスに対する関心の高まりは、ブロードバンドサービス統合デジタル網（Ｂ−ＩＳＤＮ）の発展の動機を与えている。Ｂ−ＩＳＤＮは、非同期転送モード（ＡＴＭ）として知られる技術に基づいており、様々な電気通信拡張機能を提案している。
【０００２】
ＡＴＭは、非同期時分割多重技術を使用するパケットに基づいた転送モードである。パケットはセルと呼ばれ、通常、固定サイズである。通常のＡＴＭセルは５３オクテットからなり、その５オクテットがヘッダを構成し４８オクテットが「ペイロード」あるいはセルの情報部分を構成する。ＡＴＭセルのヘッダは、セルが移動するＡＴＭネットワークにおける接続を識別するために使用される２つの量、具体的にはＶＰＩ（仮想経路識別子）およびＶＣＩ（仮想チャネル識別子）を含んでいる。一般的には、仮想経路はネットワークの２つのスイッチングノードで定義された主要経路であり、仮想チャネルは主要経路それぞれに関する特定接続の１つである。
【０００３】
ＡＴＭネットワークの終端点では、ＡＴＭネットワークは端末装置、例えば、ＡＴＭネットワークユーザと接続されている。ＡＴＭネットワークの終端点の間には、通常、物理伝送経路やリンクに共に接続されたポートを有する複数のスイッチングノードが存在している。つまり、発信端末装置から宛先端末装置への送信においては、メッセージを形成するＡＴＭセルはいくつかのスイッチングノードを経由して移動する。
【０００４】
スイッチングノードは複数のポートを有し、各ポートはリンク回路及び他のノードへのリンクを介して接続することができる。リンク回路は、リンク上で使用される特定プロトコルに従ってセルのパッケージ化を実行する。スイッチングノードに着信するセルは、第１ポートでそのスイッチングノードに入力し、別のノードに接続されるリンク上のリンク回路を介して第２ポートから出力する。各リンクは複数の接続に対してセルを搬送でき、この接続は、例えば、発信加入者あるいはパーティ及び発呼された加入者あるいはパーティ間の送信である。
【０００５】
各スイッチングノードは通常いくつかの機能部分を有しており、その主要なものはスイッチコアである。スイッチコアは基本的にスイッチのポート間のクロス接続のように機能する。スイッチコアの内部経路は、メッセージがスイッチの入口側からスイッチの出口側へ最終的に移動し、かつ発信端末装置から宛先端末装置へ移動することを可能にするためにスイッチの特定ポートが一緒に接続されるように、選択的に制御される。
【０００６】
ＡＴＭスイッチングノードの調整及び制御は、ノードのプロセッサ間で確立される内部制御経路を介して制御セルを送信することによって達成される。本発明の目的は、ＡＴＭノードに対して内部制御経路を簡単に確立する方法を提供することである。
本発明の要約
ＡＴＭノード内に内部制御経路を形成するために、「半経路」がまず確立され、続いて、完全経路を形成するために接続される。複数のノードエンティティあるいはスイッチコアに接続されるデバイスボードを有するＡＴＭノードでは、各ノードエンティティに対して、ノードメインプロセッサによって実行されるメイン制御経路プログラムはまずノードメインプロセッサとスイッチとを結ぶ受信半経路及び送信半経路の両方を形成する。別々にかつ独立して、即ち、ノードメインプロセッサとの通信前に、各ノードエンティティでのエンティティプロセッサによって実行されるエンティティ制御経路プログラムは自身とスイッチコア間に受信半経路を確立する。各ノードエンティティに対して、エンティティ制御プログラムは受信半経路として同一のＶＰＩ／ＶＣＩ（例えば、所定ＶＰＩ／ＶＣＩ）を確立する。次に、エンティティプロセッサは、自身に独立して確立された受信半経路上で、ハンドシェーク要求を受信する。ハンドシェーク要求は、ノードエンティティがノードメインプロセッサへセルを送信するためにどの半経路（例えば、どのＶＰＩ／ＶＣＩ）を送信半経路として使用できるかを示す情報を含んでいる。そして、ノードエンティティは、その送信半経路を介して応答メッセージでハンドシェーク要求に応答する。
【０００７】
同一のエンティティ制御経路プログラムは、各ノードエンティティにロードされることが好ましい。エンティティ制御経路プログラムは、各ノードエンティティで受信半経路を開放するために同一のＶＰＩ／ＶＣＩを使用する。つまり、受信半径路は、ノードメインプロセッサで実行されるメイン制御経路プログラムと以前のプログラムとの相互作用を必要としないでセットアップできる。
【０００８】
ＡＴＭノードが単一のスイッチコアを有する単一段ノードである実施形態では、ノードメインプロセッサから生じる半経路はコアオープン半経路として知られ、これは、このコアオープン半経路が、ノードメインプロセッサで終端されている端とノードのスイッチコアで開放されている端とを有しているからである。単一段ノードの実施形態では、ハンドシェーク要求は、ノードエンティティの１つにノードメインプロセッサのアドレスを含んでいる。
【０００９】
別の実施形態では、ＡＴＭノードは複数のスイッチコアを有する多段あるいはカスケードノードノードであり、ノードの各段は拡張端末として動作するノードエンティティを有している。物理リンクは、２段の拡張端末を接続する。２段の拡張端末は、ＶＰＩ／ＶＣＩ変換テーブルとトラフィック装置を含んでいる。多段ノードの実施形態では、ノードメインプロセッサから生じる半経路はインタフェースオープン放半経路として知られる、これは、インタフェースオープン半経路が、２段のノードを接続する物理リンクへ開放される第２の端を有しているからである。多段ノードの実施形態では、ハンドシェーク要求は、ノードメインプロセッサへセルを送信するために使用される第２段スイッチのトラフィック装置のアドレスを含んでいる。
図面の詳細説明
本発明の上記および他の目的、特徴、および効果は、添付の図面に表わされた好適な実施形態の詳細な説明から明らかになるであろう。様々な図面で同じ参照符号で示されるものは同じ部分を示している。これらの図面は本発明の原理を示すためのものであり、縮尺や強調は必ずしも必要ではない。
【００１０】
以下の記載においては、本発明のより良い理解が得られるように、限定のためではなく説明のために、特定の構成、インタフェース、技術等の仕様の詳細を説明する。しかしながら、これら特定の詳細事項とは異なる他の実施形態も実現可能であることは当業者には明らかであろう。他の観点から述べると、周知の装置、回路および方法の詳細な記載は、不必要な詳細事項によって本発明の記載が解りにくくならないように省略している。
【００１１】
図１は本発明の実施形態１に従う非同期転送モード（ＡＴＭ）ノード２０を示している。ＡＴＭノード２０は複数のスイッチコアポートを有するスイッチコア２４を有し、図１では、スイッチコアポート２６Ａ〜２６Ｄとして４つのスイッチコアポートが示されている。デバイスボートとしても知られるノードエンティティ３０は、各スイッチコアポートに接続されている。図１は、双方向リンク３２Ａによってスイッチコアポート２６Ａに接続されるノードエンティティ３０Ａ、双方向リンク３２Ｂによってスイッチコアポート２６Ｂに接続されるノードエンティティ３０Ｂ、以下略を示している。通常、４つのノードエンティティ３０以上のノードエンティティがスイッチコア２４の対応するポート２６に接続でき、簡略化のために、図では、４つのノードエンティティ３０だけを示していることが理解されるべきである。
【００１２】
各ノードエンティティは１つ以上の機能を実行し、かつ以下に詳細される構成要素間にプロセッサを搭載している。ノードエンティティ３０の１つ、特に、ノードエンティティ３０Ａは、通常、ＡＴＭノード２０全体の動作を管理するノードメインプロセッサを有している。ノードエンティティ３０Ｂ〜３０Ｄのような別のノードエンティティ３０それぞれは、ボードプロセッサとしても知られるエンティティプロセッサ５０Ｂ〜５０Ｄを有している。
【００１３】
図１に示される特定実施形態では、各ノードエンティティ３０Ｂ〜３０Ｄは、拡張端末として動作する。このような機能を有するノードエンティティ３０Ｂ〜３０Ｄは物理ラインあるいはリンクによって他のＡＴＭノードに接続されている。例えば、ノードエンティティ３０Ｂは、（不図示）の他のＡＴＭノード（群）と接続する物理ライン６０Ｂ−１から６０Ｂ−４を有するように示されている。図１では、参照番号が付加されていないが、別のノードエンティティ３０Ｃ及び３０Ｄも（不図示）の他のＡＴＭノード（群）と接続する４つの物理ラインを有している。
【００１４】
一般的には、ＡＴＭノード２０は、ＡＴＭノード２０を他のＡＴＭノードと接続する物理ライン６０間でＡＴＭトラフィックセルを転送するように動作する。例えば、物理ライン６０Ｂ−１上でＡＴＭノード２０に着信するＡＴＭトラフィックセルは、物理ライン６０Ｃ−１上のＡＴＭノード２０から発信されるスイッチコア２４によって転送できる。各ノードエンティティ３０のエンティティプロセッサは、エンティティへ／からのＡＴＭ接続が確立する場合に重要な役割を果たす。拡張端末（ＥＴ）エンティティの場合、物理ラインと別のノードエンティティ（例えば、別の拡張端末あるいは任意の他のタイプのノードエンティティ）間のＡＴＭ接続の確立は、（ＡＴＭラインモジュールで制御される）変換テーブルの行に、各方向に対して１つ設定されることによって実行される。入口方向では、変換は、物理リンク上のそれぞれに利用されるＶＰＩ／ＶＣＩに対して内部ＶＰＩ／ＶＣＩ及びアドレススイッチポートを割り当てる。アドレススイッチポートは、それぞれのセルを正規のスイッチポート（即ち、ノードエンティティ）に転送するために使用される。出口方向では、変換は、２つのノードエンティティ間の内部で使用されるそれぞれのＶＰＩ／ＶＣＩに対する物理リンク上で使用されるＶＰＩ／ＶＣＩを割り当てる。接続上で実際にセルを送信する場合は、ハードウェアだけが関与する（例えば、プロセッサはセル送信に関するタスクは実行しない）。任意のタイプのノードエンティティ（例えば、ＡＴＭ接続を切断するエンティティ）の場合、外部ＶＰＩ／ＶＣＩが割り当てられない場合の出口方向以外は上述の主要な内容が適用される。その代わりに、終端点（プロセッサのソフトウェアエンティティ）が利用される。
【００１５】
上述したように、ＡＴＭノード２０の動作全体は、ノードメインプロセッサ４０によって管理される。ノードエンティティ３０と通信するために、特に、それぞれのノードエンティティ３０のエンティティプロセッサ５０と通信するために、ある制御経路はノードメインプロセッサ４０とエンティティプロセッサ５０間で確立されなければならず、そうすることによって、プロセッサは別のプロセッサと通信することができる。この通信は、ノードメインプロセッサ４０とエンティティプロセッサ５０間で確立される制御経路を介して送信されるセルによって実行される。これらの制御経路の確立は、本発明の重要な構成である。
【００１６】
制御経路の確立について説明する前に、ノードエンティティ３０の構造の詳細説明を行う。これに関しては、図２Ａのノードメインプロセッサ４０を有しているノード３０Ａで例示する。図２Ａのノードエンティティ３０は、双方向リンク３２Ａによってスイッチコア２４に接続されているスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１を含んでいる。このスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１はバス３０Ａ−２に接続され、このバス３０Ａ−２は、ＵＴＯＰＩＡ標準バスであることが好ましい。ノードメインプロセッサ４０は、バス３０Ａ−２によってスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ａ−１と接続されている。
【００１７】
図２Ｂは拡張端末として動作するノードエンティティ３０を例示している。図２Ａと同様に、図２Ｂのノードエンティティ３０はスイッチポートインタフェースモジュール（ＳＰＩＭ）３０Ｂ−１及びバス３０Ｂ−２を有し、かつバス３０Ｂ−２を介してプロセッサ（エンティティプロセッサ５０）に接続されている。加えて、バス３０Ｂ−２はＡＴＭラインモジュール３０Ｂ−３に接続されている。ＡＴＭラインモジュール３０Ｂ−３は、以下で説明されるように、上述の外部／内部ＶＰＩ／ＶＣＩ及び内部／外部ＶＰＩ／ＶＣＩ変換を実行するために使用されるＶＰＩ／ＶＣＩ変換テーブルを含んでいる。一方で、ＡＴＭラインモジュール３０Ｂ−３は、ライン終端モジュール（ＬＴＭ）３０−４に接続されている。ライン終端モジュール（ＬＴＭ）３０Ｂ−４は、物理ライン６０に接続されている。
【００１８】
ノードエンティティ３０の構成要素の例は、例えば、以下の米国特許出願（これらのすべてが参照することによって本明細書に組み込まれる）で説明されている、米国特許出願番号ＳＮ０８／８９３，５０７号の「バッファリングデータを有するＡＴＭセルの拡張」、米国特許出願ＳＮ０８／８９３，６７７の「ポイントツーポイント及び／あるいはポイントツーマルチポイントＡＴＭセルのバッファリング」、米国特許出願ＳＮ０８／８９３，４７９の「ＶＰ／ＶＣルックアップ機能」、米国仮出願シリアル番号６０／０８６，６１９の「非同期転送モードスイッチ」がある。
【００１９】
ノードメインプロセッサ４０とエンティティプロセッサ５０間の制御経路を確立する主題について再開する。以下に詳述するように、本発明に従えば、ある「半経路（half trail）」が最初に確立され、全経路を形成するために「半経路」が連続して利用される。本明細書で使用されるように、「経路」は両終端間のエンドーツーエンド接続である。経路は双方向あるいは片方向にすることができる。経路はあるＡＴＭ接続、即ち、ＶＰＩ／ＶＣＩペアを利用する。つまり、経路は、その終端でのプロトコル切断と一緒に利用される接続からなる。「半経路」はクローズ端とオープン端との接続である。同一のＶＰＩ／ＶＣＩを使用する２つの半経路は、同一物理媒体、例えば、ＥＴリンクあるいはスイッチコア上にオープン端を有している場合に、経路を構築する。
【００２０】
上述に関し、各ノードエンティティ３０に対して、ノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０は最初に、ノードメインプロセッサ４０及びスイッチコア２４間で各ノードエントリに対して１組の受信半経路及び送信半経路の両方を形成する。別々にかつ独立して、即ち、ノードメインプロセッサ４０との通信前に、各エンティティプロセッサ５０によって実行されるエンティティ制御経路プログラム８０は、スイッチコア２４とエンティティプロセッサ５０間に受信半経路を確立する。各ノードエンティティ３０に対して、エンティティ制御プログラム８０は、その受信半経路に対して同一の所定ＶＰＩ／ＶＣＩを使用する。次に、エンティティプロセッサ５０は、自身に独立して確立された受信半経路上（即ち、所定ＶＰＩ／ＶＣＩ上）で、ノードエンティティ３０がノードメインプロセッサ４０へ制御セルを送信するためにどの半経路（例えば、どのＶＰＩ／ＶＣＩ）を使用できるかを示す情報を受信することができる。
【００２１】
図３はノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０に含まれる基本ステップを示し、図４はノードエンティティ３０の各エンティティプロセッサ５０によって実行されるエンティティ制御経路プログラム８０に含まれる基本ステップを示している。
【００２２】
メイン制御経路プログラム７０は処理を開始する、即ち、図３のステップ３−１によって示されるように、ノードメインプロセッサ４０でスタートアップする。スタートアップは、いくつかの方法、例えば、パワーアップ、オペレータ再起動、あるいはハードウェアかつ／あるいはソフトウェアエラーによる自動リスタートのいずれかで初期化される。本実施形態では、ＡＴＭノード２０のすべてのプロセッサは、スタートアップ信号と同一の信号を受信し、これにより、スタートアップ初期化はノードエンティティ３０のすべてでソフトウェアの実行を開始する。換言すれば、各ノードエンティティ３０では、メイン制御経路プログラム７０としてエンティティプロセッサ５０のスタートアップ自身に付随するエンティティ制御経路プログラム８０は、ノードメインプロセッサ４０で開始される。つまり、図４のステップ４−１は、各エンティティプロセッサ５０でのエンティティ制御経路プログラム８０のスタートアップはアクティブである。
【００２３】
ステップ３−２で、メイン制御経路プログラム７０は、エンティティ構成テーブル（ＥＣＴ）９０として知られる特別テーブルを取得する。エンティティ構成テーブル（ＥＣＴ）９０は、オペレータによって生成される（例えば、メイン制御経路プログラム７０の初期実行において）、あるいは（次の処理において）ＡＴＭノード２０のハードディスクからフェッチされる。エンティティ構成テーブル（ＥＣＴ）９０は、通常のテキストエディタを使用して生成することができ、そして、通常のファイル転送機構を使用するＡＴＭノード２０のハードディスクに転送できるファイルとして記憶される。この時点で、ノードメインプロセッサ４０はエンティティ構成テーブル（ＥＣＴ）９０にアクセスし、その内容を取得していると仮定する。
【００２４】
エンティティ構成テーブル（ＥＣＴ）９０の一例を表１に示す。エンティティ構成テーブル９０は、ＡＴＭノード２０の各プロセッサに対して１行が割り当てられている。各プロセッサに対して、エンティティ構成テーブル（ＥＣＴ）９０は、例えば、サブラック識別子及びサブラック位置（例えば、プロセッサのノードエンティティ３０に接続されている複数のスイッチコアポートの指標）を特定している。本例から示されるように、簡単のために、すべてのノードエンティティ３０は同一のサブラック（即ち、サブラック１）上にあり、スイッチコアポート２６Ｂ〜２６Ｄはそれぞれエンティティプロセッサ５０Ｂ〜５０Ｄが指定されている。
【００２５】
図１ＡはＡＴＭノード２０のノードエンティティ３０Ｃに対するステップＳ３−４でのメン制御経路プログラム７０による半経路の確立を示している。この図示のために、送信半経路は、半経路によって使用されるＶＰＩ、ＶＣＩ及び割り当てられたノードエンティティのスイッチコアポートを特定するトリプレットによって識別される。受信半経路は、半経路によって利用されるＶＰＩ／ＶＣＩを特定するペアによって識別される。例えば、ノードエンティティ３０Ｃに対する送信半経路ＨＴS-26Cはトリプレット（ＶＰＩ1、ＶＣＩ1、２６Ｃ）を有し、一方で、受信半経路ＨＴL-26Cはペア（ＶＰＩ2、ＶＣＩ2）を有する。半経路ＨＴのそれぞれは、ノードメインプロセッサ４０で終端（図１Ａの楕円で示される）を有し、かつスイッチコア２４にそのオープン端を有している。もちろん、ノードメインプロセッサ４０で終端されている半経路は、双方向リンク３２Ａを介して物理的に実現される。
【００２６】
ノードメインプロセッサ４０（実際には同時スタートアップ以外）の動作とは独立して、かつノードメインプロセッサ４０との事前の通信なしで、ステップ４−２で、各ノードエンティティ３０のエンティティ制御経路プログラム８０は受信半経路を確立する。これに関して、ノードエンティティ３０Ｂ〜３０Ｃのそれぞれのエンティティプロセッサ５０にロードされるエンティティ制御経路プログラム８０は実際には同一であり、それゆえ、受信半経路に対しては同一のＶＰＩ／ＶＣＩを利用する。特に、エンティティ制御経路プログラム８０は受信半経路に対してＶＰＩ1／ＶＣＩ1を利用するために各ノードエンティティ３０Ｂ〜Ｄを構成している。ノードエンティティ３０のエンティティプロセッサ５０のすべてが処理を開始すると仮定すると、図１Ｂでは、ノードエンティティ３０Ｂ〜３０Ｄのそれぞれに対して確立するエンティティ受信半経路は、半経路ＨＴE/L-26BからＨＴE/L-26Dとして示される。半経路ＨＴE/L-26BからＨＴE/L-26Dは、それぞれ双方向リンク３２Ｂ〜３２Ｄを介して物理的に実現される。このエンティティ受信半経路の確立後、ステップ４−３で、各エンティティ制御経路プログラム８０はノードメインプロセッサ４０からのハンドシェーク要求を待機する。
【００２７】
ノードエンティティ３０に対するノードメインプロセッサ４０による半経路の確立及びノードエンティティ３０のエンティティプロセッサ５０による半経路の確立が図１Ａ及び図１Ｂで説明しかつ示される一方で、任意のノードエンティティ３０に対するステップ３−４及びステップ４−２の動作が順番にあるいは実質的に同時に実行できることが理解されるべきである。しかしながら、特定ノードエンティティ３０に対するメイン制御経路プログラム７０及びエンティティ制御経路プログラム８０は、以下に説明されるように、ステップ３−５及びステップ４−３でのハンドシェークを通して調整される。
【００２８】
ステップ３−５で、メイン制御経路プログラム７０は自身の送信半経路ＨＴS-26C上のハンドシェーク要求をノードエンティティ３０Ｃに送信する。図１Ｃの破線ＨＲA/Cで示されるハンドシェーク要求は、ＶＰＩ／ＶＣＩ割当を搬送し、このＶＰＩ／ＶＣＩ割当は、ノードエンティティ３０Ｃがノードメインプロセッサ４０と通信するために送信ＶＰＩ／ＶＣＩとして使用するためのものであることを示している。特に、ノードエンティティ３０Ｃに対して、ハンドシェーク要求ＨＲA/CはＶＰＩ3／ＶＣＩ3のＶＰＩ／ＶＣＩ割当値をノードエンティティ３０Ｃへ送信する。加えて、ハンドシェーク要求ＨＲA/Cは、ノードエンティティ３０Ａ上のノードメインプロセッサ４０のＳＡＩアドレスを含んでいる。ＳＡＩアドレスは、ＵＴＯＰＩＡバス、例えば、図２Ａのバス３０Ａ−２上のスイッチポート識別子及び装置アドレスからなる。つまり、本例では、ノードエンティティ３０Ｃのエンティティ制御経路プログラム８０が、半経路ＨＴS-26Cと通信するために、自身の受信チャネル半経路ＨＴE/L-26Cを既に確立しているので、ステップ３−５及びステップ４−２で、完全あるいは全経路ＦＴA/Cは、図１Ｃに示されるように、スイッチコア２４を介して確立される。
【００２９】
ハンドシェーク要求（ステップ４−３参照）を待機することで、ステップ４−４で、ノードエンティティ３０Ｃのエンティティ制御経路プログラム８０はハンドシェーク要求ＨＲA/CからＶＰＩ／ＶＣＩ割当値を取得する。次に、ステップ４−５で示されるように、エンティティ制御経路プログラム８０は、ハンドシェークメッセージに割当られているＶＰＩ／ＶＣＩ値を使用してエンティティ送信半経路ＨＦE/S-26Cを用意する。この例では、エンティティ送信半経路ＨＦE/S-26Cに対して利用されるＶＰＩ／ＶＣＩ値はＶＰＩ3／ＶＣＩ3である。ノードエンティティ３０Ａでのエンティティ送信半経路ＨＦE/S-26Cの生成及び受信半経路ＨＴL-26Cの存在は、図１Ｄに示される全経路ＦＴC/Aを構成することになる。
【００３０】
プロセッサに対して、ステップ３−３からステップ３−５のループが実行された後、ステップ３−６で、これらのステップがＡＴＭノード２０のすべてのプロセッサに対して実行されたかどうかがチェックされる。つまり、ステップ３−３からステップ３−５の動作は、図１Ｄに示されるように、すべてのプロセッサがハンドシェーク要求を送信するまで、ＡＴＭノード２０の各プロセッサ、例えば、エンティティプロセッサ５０Ｂ及びエンティティプロセッサ５０Ｄに対して繰り返し実行される。つまり、ステップ３−４に関しては、ノードメインプロセッサ４０は、ノードエンティティ３０Ｃ及び３０Ｄそれぞれに対して送信半経路ＨＴS-26C（ＶＰＩ1，ＶＣＩ1，２６Ｃ）及びＨＴS-26D（ＶＰＩ1，ＶＣＩ1，２６Ｄ）を確立し、かつノードエンティティ３０Ｃ及び３０Ｄそれぞれに対して受信半経路ＨＴL-26C（ＶＰＩ3，ＶＣＩ3，２６Ｃ）及びＨＴL-26D（ＶＰＩ4，ＶＣＩ4，２６Ｄ）を確立する。
【００３１】
ステップ３−７からステップ３−１０からなるループは、ＡＴＭノード２０の各プロセッサに対するメイン制御経路プログラム７０によって実行される。ステップ３−７で、メイン制御経路プログラム７０は、（１）ステップ３−５のハンドシェーク要求からの応答あるいは（２）タイムアウトの内の１つを待機する。
【００３２】
ノードメインプロセッサ４０からのハンドシェーク要求の受信及び自身のエンティティ受信半経路の確立後、ステップ４−６で、ノードエンティティ３０のエンティティ制御経路プログラム８０は応答メッセージでステップ３−５のハンドシェーク要求に応答する。応答メッセージは、割当られたＶＰＩ／ＶＣＩを介して送信され、このＶＰＩ／ＶＣＩは、ステップ３−５のハンドシェーク要求でノードエンティティ３０に送信されたものである。例えば、ノードエンティティ３０Ｃに関しては、応答メッセージ（図１Ｅの破線矢印ＲＭC/Aによって示される）は全経路ＦＴC/Aを介して送信され、この全経路ＦＴC/Aは、エンティティ送信半経路ＨＴE/S-26Cと半経路ＨＴL-26Cで形成される。この応答メッセージの発行後、ステップ４−７で、エンティティ制御経路プログラム８０が終了する。
【００３３】
ステップ３−８で、応答がタイムアウト以外に受信されると判定される場合、ステップ３−９で、ノードメインプロセッサ４０はノードメインプロセッサ４０とノードエンティティ３０間のリンク（例えば、全経路）の管理を開始する。ステップ３−７からステップ３−９と同一のハンドシェーク処理及び実行が、ステップ３−１０で、すべてのプロセッサがチェックされると判定されるまで、ＡＴＭノード２０の各プロセッサに対して発生する。（ステップ３−８で検出される）任意のプロセッサに対してタイムアウトが発生する場合、このプロセッサに対するノードエンティティ３０は、不在あるいは機能停止としてノードメインプロセッサ４０によって通知される。確立しかつ管理されているリンクに対してＡＴＭノード２０のすべてのプロセッサが処理された後（そうでなければ、不在であると判定された後）、メイン制御経路プログラム７０はステップ３−１２に示されるように終了する。
【００３４】
図１Ｆは、ノードメインプロセッサ４０とそれぞれのノード３０Ｂ、３０Ｃ、３０Ｄのエンティティプロセッサ５０間に確立されている全経路で、ＡＴＭノード２０の各ノードエンティティ３０に対するメイン制御経路プログラム７０とエンティティ制御経路プログラム８０の実行の完了を示している。簡単化のために上述の説明では、ノードエンティティ３０Ｃが最初にノードメインプロセッサ４０のハンドシェーク要求に応答して、それから他のノードエンティティの応答が続いていた。ハンドシェーク要求の応答の順序は特定されるものではないことが理解されるべきであり、すべてのノードエンティティ３０がほぼ同時にハンドシェークに応答しても良い。
【００３５】
ノードメインプロセッサ４０によって実行されるメイン制御経路プログラム７０は実質的に連続しかつ簡単なフローチャートを使用して上述しているが、メイン制御経路プログラム７０と同じ動作が別の方法でかつ異なる符号化技術によって実質的に実行できることが理解されるべきである。例えば、メイン制御経路プログラム７０は、時分割あるいは割込動作で実行するタスクあるいはプロセスを用いる、ＡＴＭノード２０の各プロセッサに対する分散タスクあるいはプロセスとすることができる。
【００３６】
上述の１つのスイッチコアだけを有するノードに対する制御経路確立処理では、ノードメインプロセッサ４０からスイッチコア２４への半経路を生成する場合に、メイン制御経路プログラム７０は受信半経路及び送信半経路の両方を構築しなければならない。受信半経路はノードメインプロセッサ４０が受信するＶＰＩ／ＶＣＩ経路である。ＡＴＭノード２０の各エンティティプロセッサ５０に対しては、それぞれのＶＰＩ／ＶＣＩがスイッチコア２４からノードメインプロセッサ４０の受信ＶＰＩ／ＶＣＩ経路として割当られている。例えば、ノードエンティティ３０Ｂからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ2／ＶＣＩ2であり、ノードエンティティ３０Ｃからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ3／ＶＣＩ3であり、ノードエンティティ３０Ｄからノードメインプロセッサ４０の受信半経路ＶＰＩ／ＶＣＩはＶＰＩ4／ＶＣＩ4である。スイッチコア２４からノードメインプロセッサ４０の受信半経路に対するＶＰＩ／ＶＣＩの値は、半経路のスイッチポートが受信する関数である。送信経路情報は、ＶＰＩ1／ＶＣＩ1と、セルの送信先であるスイッチコアポート２６である。
【００３７】
上述のＡＴＭノード２０の内容は、本発明の半経路、即ち、スイッチコア２４で１つのオープン端を有しているコアオープン半経路は、１つのタイプとして示している。インタフェースオープン半経路として知られる、別のタイプの半経路は、図５の実施形態のＡＴＭノード１２０のようなＡＴＭノードで（コアオープン半経路に従って）発生している。
【００３８】
図５の実施形態のＡＴＭノード１２０は、複数のスイッチコアを有し、具体的には、メインスイッチコア１２４と第２スイッチコア１２５を有している。図５の例では、メインスイッチコア１２４はエンティティ１３０Ａ〜１３０Ｃそれぞれを接続するために利用されるスイッチポート１〜３を有している。第２スイッチコア１２５は、エンティティ１３０Ｄ〜１３０Ｆそれぞれを接続するために利用されるスイッチポート１〜３を有している。ノードメインプロセッサ１４０はエンティティ１３０Ａに存在している。ノードエンティティ１３０Ｂ〜１３０Ｅのそれぞれは、エンティティプロセッサ１５０を有している。エンティティプロセッサ１５０Ｄ〜１５０Ｆを含むすべてのエンティティプロセッサ１５０は、ノードメインプロセッサ１４０によって管理される。
【００３９】
つまり、ＡＴＭノード１２０は２段あるいはカスケード構成を有している。第２スイッチコア１２５及びノードエンティティ１３０Ｄ〜１３０Ｆは、メインスイッチコア１２４及びノードエンティティ１３０Ａ〜１３０Ｃとは異なる別層に配置されているが、同一ノードで構成されている。つまり、ＡＴＭノード１２０の主要段は、自身のコアとしてメインスイッチコア１２４を有し、ＡＴＭノード１２０の第２段は自身のコアとして第２スイッチコア１２５を有している。
【００４０】
ＡＴＭノード１２０のカスケードあるいは多段構成は、他の段と接続するための拡張端端末とする各段のエンティティ１３０を利用することによって構成されている。特に、図５に示されるように、主要段のエンティティ１３０Ｃは物理リンク１６０によって第２段のエンティティ１３０Ｄと接続されている。簡単のために、図５では、エンティティプロセッサ１５０、ＶＰＩ／ＶＣＩ変換テーブル１５５、エンティティ１３０Ｃ及び１３０Ｄのライン終端モジュール（ＬＴＭ）１３０Ｂ−４だけを示し、他の構成要素であるエンティティ１３０Ｃ及び１３０Ｄは図２Ｂに示される構成とすることができることが理解されるであろう。また、上述のＶＰＩ／ＶＣＩ変換テーブル１５５は、例えば、図２Ｂに示されるモジュール３０Ｂ−２のようなＡＴＭラインモジュール内に記憶することができる。
【００４１】
ＡＴＭノード１２０のエンティティ１３０Ｂ〜１３０Ｆのエンティティプロセッサ１５０は、上述のＡＴＭノード２０と同じように、エンティティ制御経路プログラム８０を実行する。つまり、各エンティティ１３０に対して、受信半経路が最初にセットアップされ、ハンドシェーク要求が送信チャネルを使用してＶＰＩ／ＶＣＩダウンロード用の受信半経路を介して受信され、応答メッセージがＶＰＩ／ＶＣＩの送信チャネルを介して送信される。簡単のために、各エンティティ１３０とスイッチコアを接続する半経路は、図５の破線で示されるコアオープン半経路のような、それぞれのエンティティ１５０で１つの終端を有する１つのラインとして示される。
【００４２】
同様に、ＡＴＭノード１２０のノードメインプロセッサ１４０は実質的に、図１の実施形態のＡＴＭノード２０のノードメインプロセッサ４０と同じようにして、メイン制御経路プログラム７０を実行する。これについては、エンティティ１３０Ｂ及び１３０Ｃそれぞれに存在するエンティティプロセッサ１５０Ｂ及び１５０Ｃについても明らかである。また、エンティティプロセッサ１５０Ｄ〜１５０Ｆに対する制御経路の確立においては、メイン制御経路プログラム７０は図３に示される工程と同じ工程を実行する。図３のメイン制御経路プログラム７０のステップ３−３からステップ３−５のループは各エンティティプロセッサ１５０に対して実行されるが、図５に示されるようなＡＴＭノード１２０の構成では、エンティティ構成テーブル（ＥＣＴ）９０は表２に示される内容を有している。
【００４３】
ＡＴＭノード１２０の第２段に存在しているエンティティプロセッサ１５０Ｄから１５０Ｆへの通知においては、このようなプロセッサ１５０それぞれに対し、ノードメインプロセッサ１４０は、点線で示されるような受信及び送信半経路の両方を第１段に用意する。これらの半経路、即ち、上述のインタフェースオープン半経路は、ノードメインプロセッサ１４０に自身の終端を有し、かつメインスイッチ段（あるいはモジュール）と第２スイッチ段（あるいはモジュール）を接続するリンクに別のオープン端を有している。簡単のために、インタフェースオープン半経路は、図５では２点鎖線ではなく実線で示している。また、受信及び送信インタフェースオープン半経路は、ライン終端モジュール、具体的には、エンティティ１３０Ｃのライン終端モジュール１３０Ｃ−４を通過するように示されている。これらのインタフェースオープン半経路は、エンティティプロセッサ１５０Ｄから１５０Ｆへの全経路の形成に先立ってノードメインプロセッサ４０によって設定される。残りの全経路は、エンティティプロセッサ１５０Ｄ〜１５０Ｆの１つに接続する対応するコアオープン半経路及び変換テーブル１５５Ｄによって形成される。
【００４４】
カスケードＡＴＭノードでのインタフェースオープン半経路の形成においては、ノードメインプロセッサ１４０は、ハンドシェーク要求（ステップ３−５参照）において、図１の単一段の実施形態のようなノードエンティティ１３０Ａ上のノードメインプロセッサ１４０のアドレスではなく、入口のノードエンティティ１３０、例えば、ノードエンティティ１３０Ｄ上のトラフィック装置を識別するＳＡＩアドレスを含んでいる。このトラフィック装置のＳＡＩアドレスは、ＶＰＩ／ＶＣＩに従うハンドシェーク要求に含まれ、このＶＰＩ／ＶＣＩはエンティティ制御経路プログラム８０を実行するノードエンティティ１３０からの送信用に使用されるものである。
【００４５】
図５の例では、各エンティティプロセッサ１５０にロードされるエンティティ制御経路プログラム８０は、自身の受信半経路にＶＰＩ／ＶＣＩ値としてＶＰＩＶＰＩ1／ＶＣＩ0を割り当てる。図５では、ＶＰＩ／ＶＣＩの通知は、１／０として示される。双方向リンク１６０上に送信される３つの制御経路は、０／１００、０／１０１、０／１０２のＶＰＩ／ＶＣＩが割り当てられる。
【００４６】
図５のＡＴＭノード１２０の２つの段を接続するために構成されるエンティティ１３０Ｃ及び１３０Ｄは、それぞれＶＰＩ／ＶＣＩ変換テーブル１５５Ｃ及び１５５Ｄを有し、このＶＰＩ／ＶＣＩ変換テーブル１５５Ｃ及び１５５Ｄはカスケード構成のノードを構成するために設定される。エンティティ１３０Ｄに対するＶＰＩ／ＶＣＩ変換テーブル１５５Ｄの例を図６に示す。ＶＰＩ／ＶＣＩ変換テーブル１５５Ｄは、入口方向（第１段から第２段へ移動するセルに対する）に対する第１セクション及び出口方向（第２段から第１段へ移動するセルに対する）に対する第２セクションからなる２つのセクションに分かれている。
【００４７】
ＶＰＩ／ＶＣＩ変換テーブルは、各拡張端末（ＥＴ）エンティティのＲＯＭに記憶されるソフトウェアによって設定される。つまり、これは、入口として動作する拡張端末、即ち、図５の１３０Ｄだけに存在し、上記のようにして利用される。出口端末上の変換設定は、ノードメインプロセッサ１５０Ａで生成する半経路を確立する場合に上書きされる。すべての拡張端末は、内部制御経路を確立するために半経路の接続が目的とされる同一の変換設定を事前に行うので、これらの内部制御経路に対して利用されるＶＰＩ／ＶＣＩは、他の物理リンク上の通常のＡＴＭ接続に対して使用することはできない。
【００４８】
リンク１６０上のＶＰＩ／ＶＣＩを有するセルは、最終的には、エンティティ１５０Ｄに対して指定される。ＶＰＩ／ＶＣＩ変換テーブル１５５Ｄでは、外部セルヘッダのＶＰＩ／ＶＣＩ値である０／１００は１／０に変換され、ＳＡＩアドレスに（１，０）が割り当てられる。ＳＡＩアドレスは、ＵＴＯＰＩＡバス（図２Ａ及び図２Ｂ参照）上のスイッチポート識別子及び装置アドレスから構成される（プロセッサは常にＵＴＯＰＩＡバス上でアドレス０を有している）。つまり、このようなセルに対する内部セルヘッダはＶＰＩ／ＶＣＩが１／０、スイッチポートアドレスが１となる。図５に示されるように、このようなセルは、エンティティ１３０ＤのＶＰＩ／ＶＣＩ変換テーブル１５５Ｄに転送される、これは、スイッチポート１がエンティティ１３０Ｄと接続し、ＶＰＩ／ＶＣＩ１／０がエンティティプロセッサ１５０Ｄと接続するＶＰＩ／ＶＣＩであるからである。同様にして、１３０Ｅの到達エンティティプロセッサ１５０Ｅに対して、セルヘッダの０／１０１の外部ＶＰＩ／ＶＣＩは１／０の内部ＶＰＩ／ＶＣＩに変換され、ＳＡＩアドレスは（２，０）に変換され、かつ１３０Ｆの到達エンティティプロセッサ１５０Ｆに対して、セルヘッダの０／１０２の外部ＶＰＩ／ＶＣＩが１／０の内部ＶＰＩ／ＶＣＩに変換され、ＳＡＩアドレスが（３，０）に変換される。
【００４９】
図６のＶＰＩ／ＶＣＩテーブルの出口側で示されるように、プロセッサ１５０Ｄから生じるセルは１／０の内部ＶＰＩ／ＶＣＩを有している。図６の変換テーブル１５５Ｄでは、変換は発信物理リンク、具体的には、０／１００の外部ＶＰＩ／ＶＣＩに対して行われる。同様に、エンティティプロセッサ１５０Ｅから生じるセルは、０／２のＶＰＩ／ＶＣＩを有し、これは、変換テーブル１５５Ｄで０／１０１の外部ＶＰＩ／ＶＣＩに変換される。同様にして、エンティティプロセッサ１５０Ｆから生じるセルは、０／３のＶＰＩ／ＶＣＩを有し、これは、変換テーブル１５５Ｄで０／１０２の外部ＶＰＩ／ＶＣＩに変換される。
【００５０】
つまり、図５の多段ＡＴＭノード１２０に対する内部制御経路は、ノードメインプロセッサ１４０からリンク１６０へのインタフェース終端半経路、ＶＰＩ／ＶＣＩ変換テーブル１５５ＤでのＶＰＩ／ＶＣＩ変換、内部制御経路に含まれるスイッチコア１２５及びエンティティプロセッサ１５０間のコア終端半経路の３つの基本構成を有している。
【００５１】
また、エンティティ１３０Ｃの変換テーブル１５５Ｃが、リードオンリメモリ（ＲＯＭ）スタートアップフェーズ中に、変換テーブル１５５Ｄと同じ内容を受信することがある。しかしながら、変換テーブル１５５Ｃは、従来の確立アルゴリズムを使用して後で上書きされる。
【００５２】
変換テーブル１５５Ｄのような変換テーブルの通常の設定は、プロセッサ１４０及び１５０Ｄの協働によって達成される。ＡＴＭスイッチングノードで使用される変換テーブルの設定方法は、当業者には容易に理解される。また、エンティティ１３０Ｃの変換テーブル１５５Ｃが、スタートアップフェーズ中に、変換テーブル１５５Ｄと同じ内容を受信することがある。しかしながら、変換テーブル１５５Ｃは、従来の確立アルゴリズムを使用して後で上書きされる。
【００５３】
本実施形態では、ノードエンティティ１３０Ｃ及び１３０Ｄのような拡張モジュールそれぞれは、内部制御経路に対して予約された物理リンク上に１６のＶＰＩ／ＶＣＩを有している。この１６の予約されたＶＰＩ／ＶＣＩは、制御経路ＶＰＩ／ＶＣＩに対応する物理リンクが存在するか否かに関係なく、他の接続によって使用することはできない。
【００５４】
本実施形態では、半経路は、ＡＡＬ５半経路であることが好ましい。インタフェースオープン半経路を生成する場合、オペレータは、内部制御経路に対して使用されることが意図されているリンクに接続されるＡＴＭインタフェース（例えば、ライン終端モジュール）の識別子を供給する。多段ノードの第１段のインタフェースオープン半経路を生成する場合、コアオープン半経路は、完全あるいは全経路を形成するために第２段内に存在しなければならない。
【００５５】
本発明に従えば、内部制御経路を介して通信している２つのプロセッサの一方の通信が途絶える場合、内部制御経路は切断されたものとしてみなされる。しかしながら、基幹構成は利用可能であるので、制御システムは、切断された内部制御経路を再確立するための試行のためにハンドシェークを再度開始する（ステップ３−５参照）ことができる。基幹構成（あるいはその一部が故障）している場合、制御システムに通知され、内部制御経路は不通となる。次に、制御システムは、基幹構成の故障部分（例えば、半経路）を再確立することを要求し、切断された内部制御経路を再確立するためのハンドシェークを発行する。
【００５６】
また、本発明のノードは、１つ以上のノードエンティティに配置される周辺プロセッサを有することができる。ボードプロセッサとして提供される周辺プロセッサとエンティティプロセッサ間の内部制御経路は、アプリケーションプログラムが２つのプロセッサ上で開始される場合にＡＡＬ５経路として確立される。ノード制御システムは、どのプロセッサが周辺プロセッサと通信するかを判定するために各周辺プロセッサに対する構成を読み出す。次に、制御システムは、内部制御経路を確立するために、ＡＴＭベアラートランスポート命令を発行する。ＡＴＭベアラートランスポートは、要求された内部制御経路を生成するための通常の接続確立機構を採用している。
【００５７】
本明細書では「スイッチポート」という表現を採用しているが、実際には、これは、トリプレット（スイッチポート、ＵＴＯＰＩＡ装置アドレス、即ち、正規表現はＳＡＩアドレス）であることが当業者には認識されるであろう。しかしながら、多段構成以外ではＵＴＯＰＩＡ装置アドレスは一定（例えば、ゼロ）となりるので、本明細書では、スイッチポートという表現を用いている。より広範囲な概念では、ハンドシェーク要求で、送信情報をメインプロセッサから別のスイッチモジュールのノードエンティティプロセッサへ送信する場合も関連する（例えば、別のＵＴＯＰＩＡアドレス）。
【００５８】
すべてのノードエンティティ３０（ノードメインプロセッサ４０に存在しているノードエンティティ３０以外）が上述では拡張端末として例示されているが、ノードエンティティ３０は、しばしば、他の付加機能あるいは別機能を提供できることが理解されるべきである。これに関しては、本発明は、電気通信、例えば、セルラー電話通信ネットワークで採用されるＡＴＭノードに適用することができる。ＡＴＭノード２０がセルラー電気通信ネットワークに対する基地局である場合には、１つ以上のノードエンティティ３０は、例えば、送信機／受信機になり得る。上述で引用したＡＴＭノードを採用する電気通信ネットワークの例は、米国特許出願ＳＮ０９／０３５，７８８の「電気通信相互交換輻輳制御」、米国特許出願ＳＮ０９／０３５，８２１の「電気通信相互交換測定送信」を含み、これらのすべてが参照することによって本明細書に組込まれる。
【００５９】
上述の実施形態は単なる例示であり、本発明の適用が特定構成に限定されるものではないことが理解されるべきである。例えば、上述の実施形態ではスイッチコアに接続されるノードエンティティ数の範囲は０から１４が好ましいが、この数は重要ではない。
【００６０】
本発明を現在最も現実的で好ましいと考えられる実施形態に関して説明したが、本発明は、上記実施形態に限定されるものではなく、それとは逆に、特許請求の範囲で規定される要旨および範囲内に包含される様々な変更や等価な構成も含むことが意図されるものである。
【図面の簡単な説明】
【図１】 本発明の実施形態に従うＡＴＭノードの概要図である。
【図１Ａ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｂ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｃ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｄ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｅ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図１Ｆ】 ノードメインプロセッサ及びノードエンティティ間の制御経路の確立を含む基本ステップを示す図１のＡＴＭノードの概要図である。
【図２Ａ】 ノードメインプロセッサを含むノードエンティティの概要図である。
【図２Ｂ】 拡張端末として動作するノードエンティティの概要図である。
【図３】 図２Ａのノードのノードメインプロセッサによって実行される制御経路確立プログラムに含まれる基本ステップを示すフローチャートである。
【図４】 図２Ｂのノードのエンティティプロセッサによって実行される単一のエンティティプログラムに含まれる基本ステップを示すフローチャートである。
【図５】 本発明の別の実施形態に従うカスケードＡＴＭノードの概要図である。
【図６】 図５のＡＴＭノードの２つの段を接続する拡張端末でのＶＰＩ／ＶＣＩ変換テーブルの図である。
Claims (39)
- 複数のポートを有するスイッチコアと、１つがノードメインプロセッサを有し、かつそれぞれがエンティティプロセッサを有する該スイッチコアを介して通信する複数のエンティティとを有する非同期転送モード（ＡＴＭ）ノードの内部制御経路の確立方法であって、
（１）前記ノードメインプロセッサからセルを取得するための同一のＶＰＩ／ＶＣＩを特定する実行可能プログラムを前記エンティティプロセッサそれぞれにロードし、
（２）前記スイッチコアの前記複数のポートそれぞれと前記複数のエンティティそれぞれを接続し、
（３）前記複数のエンティティそれぞれのステップ（１）の前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される送信ＶＰＩ／ＶＣＩを指定する情報を取得し、前記送信ＶＰＩ／ＶＣＩは前記複数のエンティティそれぞれに対して固有である
ことを特徴とする方法。 - 前記ノードメインプロセッサは、前記複数のエンティティのそれぞれに送信経路情報を送信し、前記送信経路情報は、前記ノードメインプロセッサへセルを送信するための前記送信ＶＰＩ／ＶＣＩ及びスイッチポートからなる
ことを特徴とする請求項１に記載の方法。 - 更に、前記複数のエンティティそれぞれの前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用されるノードメインプロセッサのアドレスに関する情報を取得する
ことを特徴とする請求項２に記載の方法。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を含み、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、更に、前記第２段エンティティの前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末でのトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項２に記載の方法。 - 前記複数のエンティティそれぞれのエンティティプロセッサにロードされる前記実行可能プログラムは、実質的に該複数のエンティティそれぞれに対して同じである
ことを特徴とする請求項１に記載の方法。 - 更に、ステップ（２）よりも前にステップ（１）を実行する ことを特徴とする請求項１に記載の方法。
- 更に、前記複数のエンティティの少なくとも１つを拡張端末として使用する
ことを特徴とする請求項１に記載の方法。 - 非同期転送モード（ＡＴＭ）ノードであって、
複数のポートを有するスイッチコアと、
前記スイッチコアを介して通信する複数のエンティティと、
前記複数のエンティティの１つに提供されるノードメインプロセッサと、
前記複数のエンティティのそれぞれに提供されるエンティティプロセッサとを備え、
前記エンティティプロセッサそれぞれは前記ノードメインプロセッサからセルを取得するための同一のＶＰＩ／ＶＣＩを特定する実行可能プログラムを実行し、かつ前記ノードメインプロセッサから前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される送信ＶＰＩ／ＶＣＩを指定する情報を取得し、前記送信ＶＰＩ／ＶＣＩは前記複数のエンティティそれぞれに対して固有である
ことを特徴とする装置。 - 前記ノードメインプロセッサは、前記複数のエンティティのそれぞれに送信経路情報を送信し、前記送信経路情報は、前記ノードメインプロセッサへセルを送信するための前記送信ＶＰＩ／ＶＣＩ及びスイッチポートから なる
ことを特徴とする請求項８に記載の装置。 - 前記複数のエンティティそれぞれは、前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するための前記複数のエンティティによって使用される前記ノードメインプロセッサのアドレスに関する情報を取得する
ことを特徴とする請求項９に記載の装置。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を有し、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、前記特定されたＶＰＩ／ＶＣＩ上で前記第２段エンティティの１つは、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末のトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項９に記載の装置。 - 前記複数のエンティティそれぞれのエンティティプロセッサにロードされる前記実行可能プログラムは、実質的に該複数のエンティティそれぞれに対して同じである
ことを特徴とする請求項８に記載の装置。 - 前記複数のエンティティの少なくとも１つは、拡張端末として動作する
ことを特徴とする請求項８に記載の装置。 - 複数のポートを有するスイッチコアと、１つがノードメインプロセッサを有する該スイッチコアを介して通信する複数のエンティティとを有する非同期転送モード（ＡＴＭ）ノードの内部制御経路の確立方法であって、
（１）前記ノードメインプロセッサとの通信前に、前記エンティティの少なくとも１つで、前記ノードメインプロセッサからセルを取得するためのＶＰＩ／ＶＣＩを特定し、
（２）前記スイッチコアの前記複数のポートそれぞれと前記複数のエンティティの少なくとも１つを接続し、
（３）前記複数のエンティティそれぞれのステップ（１）の前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される送信ＶＰＩ／ＶＣＩを指定する情報を取得し、前記送信ＶＰＩ／ＶＣＩは前記複数のエンティティそれぞれに対して固有である
ことを特徴とする方法。 - 前記ノードメインプロセッサは、前記複数のエンティティのそれぞれに送信経路情報を送信し、前記送信経路情報は、前記ノードメインプロセッサへセルを送信するための前記送信ＶＰＩ／ＶＣＩ及びスイッチポートからなる
ことを特徴とする請求項１４に記載の方法。 - 更に、前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサから、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記ノードメインプロセッサのアドレスに関する情報を取得する
ことを特徴とする請求項１４に記載の方法。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を含み、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、前記第２段エンティティの前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末のトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項１４に記載の方法。 - 前記複数のエンティティそれぞれはエンティティプロセッサを有し、前記複数のエンティティのそれぞれの前記エンティティプロセッサに、前記ノードメインプロセッサからセルを取得するための同一の前記特定されたＶＰＩ／ＶＣＩを指定する実質的に単一の実行可能プログラムをロードする
ことを特徴とする請求項１４に記載の方法。 - 更に、ステップ（２）よりも前にステップ（１）を実行する
ことを特徴とする請求項１４に記載の方法。 - 更に、前記複数のエンティティの少なくとも１つを拡張端末として使用する
ことを特徴とする請求項１４に記載の方法。 - 非同期転送モード（ＡＴＭ）ノードであって、
複数のポートを有するスイッチコアと、
前記スイッチコアを介して通信する複数のエンティティとを備え、該複数のエンティティの１つはノードメインプロセッサを有し、
前記ノードメインプロセッサと通信する前に、前記ノードメインプロセッサからセルを取得するためのＶＰＩ／ＶＣＩを特定するために、かつ前記ノードメインプロセッサから前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される送信ＶＰＩ／ＶＣＩを指定する情報を取得するために、前記複数のエンティティの少なくとも１つは構成され、前記送信ＶＰＩ／ＶＣＩは前記複数のエンティティそれぞれに対して固有である
ことを特徴とする装置。 - 前記ノードメインプロセッサは、前記複数のエンティティのそれぞれに送信経路情報を送信し、前記送信経路情報は、前記ノードメインプロセッサへセルを送信するための前記送信ＶＰＩ／ＶＣＩ及びスイッチポートからなる
ことを特徴とする請求項２１に記載の装置。 - 前記エンティティの少なくとも１つは、前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するための前記複数のエンティティによって使用される前記ノードメインプロセッサのアドレスに関する情報を取得する
ことを特徴とする請求項２１に記載の装置。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を有し、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、前記第２段エンティティの１つは、前記特定されたＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末のトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項２１に記載の装置。 - 前記複数のエンティティそれぞれはエンティティプロセッサを有し、前記複数のエンティティのそれぞれは、前記ノードメインプロセッサからセルを取得するための同一の前記指定されたＶＰＩ／ＶＣＩを指定する実質的に単一の実行可能プログラムがロードされるエンティティプロセッサを有する ことを特徴とする請求項２１に記載の装置。
- 前記複数のエンティティの少なくとも１つは、拡張端末として動作する
ことを特徴とする請求項２１に記載の装置。 - 複数のポートを有するスイッチコアと、１つがノードメインプロセッサを有する該スイッチコアを介して通信する複数のエンティティとを有する非同期転送モード（ＡＴＭ）ノードの内部制御経路の確立方法であって、
前記ノードメインプロセッサから前記複数のエンティティへセルを送信するための複数の半経路を確立し、前記複数の半経路それぞれは前記ノードメインプロセッサから前記スイッチコアへの同一のＶＰＩ／ＶＣＩを有し、
前記スイッチコアの前記複数のポートそれぞれと前記複数のエンティティのそれぞれとを接続し、
前記複数の半経路それぞれを介して、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される固有の送信ＶＰＩ／ＶＣＩを指定する情報を、前記ノードメインプロセッサから前記複数のエンティティそれぞれに送信する
ことを特徴とする方法。 - 更に、前記ノードメインプロセッサとの通信前に、前記複数のエンティティそれぞれで、前記ノードメインプロセッサからセルを取得するための前記スイッチコアから前記エンティティへの同一の所定ＶＰＩ／ＶＣＩを特定する
ことを特徴とする請求項２７に記載の方法。 - 前記複数の半経路それぞれを介して、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記固有ＶＰＩ／ＶＣＩ及びスイッチポートからなる送信経路情報を、前記ノードメインプロセッサから前記複数のエンティティそれぞれへ送信する
ことを特徴とする請求項２７に記載の方法。 - 前記複数の半経路を介して前記ノードメインプロセッサから前記複数のエンティティそれぞれへ、前記ノードメインプロセッサからセルを送信するための前記複数のエンティティによって使用される前記ノードメインプロセッサのアドレスに関する情報を送信する
ことを特徴とする請求項２９に記載の方法。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を含み、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、前記第２段エンティティの１つは、前記所定ＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末でのトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項２８に記載の方法。 - 更に、ステップ（２）よりも前にステップ（１）を実行する
ことを特徴とする請求項２７に記載の方法。 - 更に、前記複数のエンティティの少なくとも１つを拡張端末として使用する
ことを特徴とする請求項２７に記載の方法。 - 非同期転送モード（ＡＴＭ）であって、
複数のポートを有するスイッチコアと、
対応する前記複数のポートの１つに接続されている複数のエンティティと、
前記複数のエンティティの１つに提供されるノードメインプロセッサとを備え、
前記ノードメインプロセッサは、前記ノードメインプロセッサから前記複数のエンティティへセルを送信するための複数の半経路を確立し、前記複数の半経路それぞれは前記ノードメインプロセッサから前記スイッチコアへの同一のＶＰＩ／ＶＣＩを有し、
前記ノードメインプロセッサは、前記複数のエンティティそれぞれへ、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される送信ＶＰＩ／ＶＣＩを指定する情報を送信し、前記送信ＶＰＩ／ＶＣＩは前記複数のエンティティそれぞれに対して固有である
ことを特徴とする装置。 - 前記ノードメインプロセッサとの通信前に、前記複数のエンティティそれぞれは、前記ノードメインプロセッサからセルを取得するための前記スイッチコアから前記エンティティへの同一のＶＰＩ／ＶＣＩを特定するために予め構成される
ことを特徴とする請求項３４に記載の装置。 - 前記ノードメインプロセッサは、前記複数の半経路を介して前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される固有送信ＶＰＩ／ＶＣＩを指定する情報を前記複数のエンティティそれぞれへ送信する
ことを特徴とする請求項３４に記載の装置。 - 前記ノードメインプロセッサは、前記複数の半経路を介して前記ノードメインプロセッサからセルを送信するための前記複数のエンティティによって使用される前記ノードメインプロセッサのアドレスに関する情報を前記複数のエンティティそれぞれへ送信する
ことを特徴とする請求項３６に記載の装置。 - 前記スイッチコアは第１段スイッチコアであり、前記ノードは複数の第２段エンティティに接続される第２段スイッチコアを含む第２段を含み、前記第２段エンティティの１つは前記第１段エンティティと接続するための拡張端末として動作し、前記第２段エンティティの１つは、前記ＶＰＩ／ＶＣＩ上で、前記ノードメインプロセッサへセルを送信するためのエンティティによって使用される前記拡張端末でのトラフィック装置のアドレスに関する情報を取得する
ことを特徴とする請求項３６に記載の装置。 - 前記複数のエンティティの少なくとも１つは、拡張端末として動作する
ことを特徴とする請求項３４に記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/249,785 US6480492B1 (en) | 1999-02-16 | 1999-02-16 | Establishing internal control paths in ATM node |
| US09/249,785 | 1999-02-16 | ||
| PCT/SE2000/000278 WO2000049775A1 (en) | 1999-02-16 | 2000-02-11 | Establishing internal control paths in an atm node |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002537726A JP2002537726A (ja) | 2002-11-05 |
| JP4409776B2 true JP4409776B2 (ja) | 2010-02-03 |
Family
ID=22944984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000600401A Expired - Lifetime JP4409776B2 (ja) | 1999-02-16 | 2000-02-11 | Ａｔｍノードの内部制御経路の確立 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6480492B1 (ja) |
| EP (1) | EP1151585B1 (ja) |
| JP (1) | JP4409776B2 (ja) |
| KR (1) | KR20010111258A (ja) |
| CN (1) | CN1171419C (ja) |
| AR (1) | AR023733A1 (ja) |
| AT (1) | ATE400946T1 (ja) |
| AU (1) | AU2955600A (ja) |
| DE (1) | DE60039411D1 (ja) |
| TW (1) | TW490946B (ja) |
| WO (1) | WO2000049775A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040042400A1 (en) * | 1998-12-18 | 2004-03-04 | Telefonaktiebolaget Lm Ericsson | Connection admission control based on bandwidth and buffer usage |
| JP3202720B2 (ja) * | 1999-02-25 | 2001-08-27 | 日本電気株式会社 | 複数ユーザ・デバイスへのｖｐｉ値割付方法およびネットワークシステム |
| US6781986B1 (en) * | 1999-06-25 | 2004-08-24 | Nortel Networks Limited | Scalable high capacity switch architecture method, apparatus and system |
| US6891833B1 (en) * | 2000-02-16 | 2005-05-10 | Nortel Networks Limited | Elimination of premature blocking in communications networks |
| KR100446234B1 (ko) * | 2000-12-21 | 2004-08-30 | 엘지전자 주식회사 | 차세대 통신 시스템에서 멀티 캐스트용 ａａｌ2 스위치 |
| JP4106632B2 (ja) * | 2005-01-31 | 2008-06-25 | 富士通株式会社 | 通信装置及び通信制御方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5740156A (en) | 1986-09-16 | 1998-04-14 | Hitachi, Ltd. | Packet switching system having self-routing switches |
| JP3357423B2 (ja) | 1993-06-15 | 2002-12-16 | 富士通株式会社 | 交換システム付設装置のための制御システム |
| US5724348A (en) * | 1995-04-05 | 1998-03-03 | International Business Machines Corporation | Efficient hardware/software interface for a data switch |
| US5680390A (en) | 1995-06-06 | 1997-10-21 | Bell Communications Research, Inc. | Broadband telecommunications network and method of having operations systems support |
| JP3467933B2 (ja) * | 1995-10-19 | 2003-11-17 | 富士通株式会社 | Ａｔｍ交換機の制御情報転送方法及びａｔｍ交換機 |
| KR100278016B1 (ko) * | 1995-12-26 | 2001-01-15 | 윤종용 | 비동기 전송모드 교환시스템의 스위칭 장치 및 방법 |
| JP2950254B2 (ja) * | 1996-10-23 | 1999-09-20 | 日本電気株式会社 | Ａｔｍ通信装置 |
| FR2767242B1 (fr) * | 1997-08-07 | 1999-10-15 | Alsthom Cge Alcatel | Dispositif et procede de commutation de cellules atm a groupes de connexions, et fonctions terminales d'entree et de sortie correspondantes |
| US6097726A (en) * | 1997-09-18 | 2000-08-01 | Ascend Communications, Inc. | Virtual path merging in a multipoint-to-point network tunneling protocol |
| JP3676917B2 (ja) * | 1997-10-06 | 2005-07-27 | 富士通株式会社 | マルチプロセッサ交換機およびその通信方法 |
| US6240090B1 (en) * | 1997-12-19 | 2001-05-29 | Telefonaktiebolaget Lm Ericcson (Publ) | Self-configuring processors in an asynchronous transfer mode switch |
| US6262985B1 (en) * | 1998-03-30 | 2001-07-17 | Nortel Networks Limited | Method and apparatus for full range translation of large external identifier to small internal identifier |
| US6091731A (en) * | 1998-03-30 | 2000-07-18 | Lucent Technologies Inc. | Duplication in asychronous transfer mode (ATM) network fabrics |
| JP2000059392A (ja) * | 1998-08-13 | 2000-02-25 | Fujitsu Ltd | Ａｔｍ交換機及びａｔｍコネクションの帯域及び品質制御方法 |
| US6396811B1 (en) * | 1998-12-17 | 2002-05-28 | Telefonaktiebolaget Lm Ericsson | Segmented performance monitoring of multi-stage ATM node |
-
1999
- 1999-02-16 US US09/249,785 patent/US6480492B1/en not_active Expired - Lifetime
-
2000
- 2000-02-11 DE DE60039411T patent/DE60039411D1/de not_active Expired - Lifetime
- 2000-02-11 AU AU29556/00A patent/AU2955600A/en not_active Abandoned
- 2000-02-11 CN CNB008062633A patent/CN1171419C/zh not_active Expired - Fee Related
- 2000-02-11 AT AT00908188T patent/ATE400946T1/de not_active IP Right Cessation
- 2000-02-11 KR KR1020017010183A patent/KR20010111258A/ko not_active Application Discontinuation
- 2000-02-11 EP EP00908188A patent/EP1151585B1/en not_active Expired - Lifetime
- 2000-02-11 WO PCT/SE2000/000278 patent/WO2000049775A1/en not_active Application Discontinuation
- 2000-02-11 JP JP2000600401A patent/JP4409776B2/ja not_active Expired - Lifetime
- 2000-02-16 AR ARP000100653A patent/AR023733A1/es unknown
- 2000-02-19 TW TW089102899A patent/TW490946B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000049775A1 (en) | 2000-08-24 |
| JP2002537726A (ja) | 2002-11-05 |
| ATE400946T1 (de) | 2008-07-15 |
| TW490946B (en) | 2002-06-11 |
| AU2955600A (en) | 2000-09-04 |
| EP1151585B1 (en) | 2008-07-09 |
| AR023733A1 (es) | 2002-09-04 |
| DE60039411D1 (de) | 2008-08-21 |
| KR20010111258A (ko) | 2001-12-17 |
| CN1171419C (zh) | 2004-10-13 |
| US6480492B1 (en) | 2002-11-12 |
| CN1347610A (zh) | 2002-05-01 |
| EP1151585A1 (en) | 2001-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385967B2 (en) | Network interconnection apparatus, network node apparatus, and packet transfer method for high speed, large capacity inter-network communication | |
| US6650646B1 (en) | Digital communications system | |
| US5777994A (en) | ATM switch and intermediate system | |
| KR100438632B1 (ko) | 가상 경로기반 스태틱 루팅 | |
| US7327688B2 (en) | Digital communications system | |
| JPH1117707A (ja) | パス接続方法、接続監視装置および通信ノード | |
| JP2000115200A (ja) | Ａｔｍネットワ―クにおいて呼設定レ―トを減らす方法および装置 | |
| JPH08111693A (ja) | データ転送方法 | |
| JPH10303928A (ja) | Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法 | |
| JP2001527367A (ja) | 非同期転送モード交換機内の自己構成プロセッサ | |
| US6473430B2 (en) | Systems and methods for connecting frame relay devices via an ATM network using a frame relay proxy signaling agent | |
| US6891833B1 (en) | Elimination of premature blocking in communications networks | |
| JP4409776B2 (ja) | Ａｔｍノードの内部制御経路の確立 | |
| JP2002533039A (ja) | マルチステージａｔｍノードのセグメントの性能監視 | |
| US6418126B1 (en) | Wireless ATM networks | |
| JP3953532B2 (ja) | 非同期ネットワーク・システム | |
| JP2002501694A (ja) | パケットベースのテレコミュニケーションネットワークにおける経路最適化 | |
| US20050129004A1 (en) | Communication system for dedicated and switched communications | |
| JP3349725B2 (ja) | Ｌａｎ間接続制御方法 | |
| Chugo et al. | Broadband communication network architecture for distributed computing environments | |
| JPH11103301A (ja) | マルチメディア通信システム | |
| JP2000078206A (ja) | ファイバチャネル接続装置におけるコネクション制御方式 | |
| US20070153800A1 (en) | Method and system for enabling connection of a call | |
| JP2001077862A (ja) | プロトコル変換装置 | |
| KR19990060590A (ko) | 광대역 정합장치의 프로토콜 정합 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4409776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |