CN117098397A - 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法 - Google Patents

包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN117098397A
CN117098397A CN202310393261.3A CN202310393261A CN117098397A CN 117098397 A CN117098397 A CN 117098397A CN 202310393261 A CN202310393261 A CN 202310393261A CN 117098397 A CN117098397 A CN 117098397A
Authority
CN
China
Prior art keywords
metal
metal oxide
vertical stack
memory array
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310393261.3A
Other languages
English (en)
Inventor
A·N·斯卡伯勒
J·D·霍普金斯
J·D·格林利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117098397A publication Critical patent/CN117098397A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。第二竖直堆叠在所述第一竖直堆叠旁边。所述第二竖直堆叠包括下部部分正上方的上部部分。所述上部部分包括相对于彼此具有不同组成的竖直交替的层。所述下部部分包括虚设插塞，其包括金属材料正上方的金属氧化物。所述金属氧化物和所述金属材料相对于彼此包括不同组成。公开了其它实施例，包含方法。

Description

包括存储器单元串的存储器阵列和形成包括存储器单元串的 存储器阵列的方法
技术领域
本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。每一存储器单元可通过感测线和存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个水平或状态的信息。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区之间具有半导电沟道区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。
快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态硬盘的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一者中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处的所谓“阶梯状结构”中发生。阶梯状结构包含个别“台阶”(替代地称为“阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。
发明内容
本公开的实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括在将形成个别沟道材料串的位置的插塞，所述插塞包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟道开口形成到所述上部部分中到达所述插塞；以及通过所述沟道开口去除插塞的所述牺牲材料且其后在所述沟道开口中的个别沟道开口中形成沟道材料串。
本公开的另一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料；以及形成延伸穿过所述存储器块区中的所述第一层和所述第二层的沟道材料串。
本公开的又一实施例提供一种包括存储器单元串的存储器阵列，包括：横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设插塞，所述虚设插塞包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
本公开的再一实施例提供一种包括存储器单元串的存储器阵列，包括：横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设轨道，所述虚设轨道包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
附图说明
图1到3是根据本发明的实施例的将包括存储器单元的竖向延伸串的阵列的构造的部分的图解性横截面图。
图4到41是根据本发明的一些实施例的在处理中的图1到3的构造或其部分或替代和/或额外实施例的图解依序横截面图和/或放大视图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如NAND阵列或具有阵列下外围控制电路系统(例如，阵列下CMOS)的其它存储器单元的阵列。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而在未来开发。本发明的实施例还涵盖独立于制造方法的存储器阵列(例如，NAND架构)。参考可视为“后栅”或“替换栅”处理的图1到41来描述实例方法实施例。此外且无论如何，以下处理步骤序列只是一个实例，并且可使用实例处理步骤的其它序列(有或没有其它处理步骤)而无论是否使用“后栅/替换栅”处理。
图1到3展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。构造10包括具有导电/导体/传导、半导电/半导体/半传导，或绝缘/绝缘体/绝缘性(即，其中以电气方式)材料中的任何一或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上。材料可在图1到3所描绘的材料的旁边、竖向向内或竖向向外。例如，可以在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串的阵列(例如，阵列12)内的组件的控制和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。
在一个实施例中，包括导体材料17的导体层16已经形成于衬底11上方。如所展示，导体材料17包括处于下部导体材料44正上方且直接电耦合到(例如，直接抵靠)所述下部导体材料的上部导体材料43，所述下部导体材料与上部导体材料43具有不同组成。实例上部导体材料43包括导电掺杂的半导电材料(例如，n型掺杂或p型掺杂的多晶硅)。实例下部导体材料44包括金属材料(例如，金属硅化物，例如WSix)。导体层16可包括用于控制对将在阵列12中形成的晶体管和/或存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统和/或公共源极线或板)的部分。
堆叠18*的下部部分18L已形成于导体层16(当存在时)和衬底11正上方(*作为后缀用于包含所有此类可能具有也可能不具有其它后缀的用相同数值指定的组件)。堆叠18*将包括竖直交替的导电层22*和绝缘层20*。下部部分18L和导体层16共同包括将包括成品电路系统构造中的横向间隔开的存储器块58的横向间隔开的存储器块区58。存储器块区58和所得存储器块58(尚未展示)可被视为纵向伸长的且沿着方向55，例如相对于彼此水平平行定向。
导电层22*(替代地称为第一层)可不包括传导材料，且绝缘层20*(替代地称为第二层)可不包括绝缘材料或在结合在此最初描述的“后栅”或“替换栅”实例方法实施例处理时是绝缘的。在一个实施例中，下部部分18L包括处于导体材料17正上方(例如，直接抵靠)的第二层20*的最下部层20z。实例最下部第二层20z为绝缘的且可为牺牲性的(例如，在阵列12中；例如包括材料62，例如二氧化硅和/或氮化硅)。第二层20*中的次最下部第二层20x在最下部第二层20z正上方且可为牺牲性的(例如，在阵列12中；例如包括材料63，例如二氧化硅和/或氮化硅)。包括牺牲材料77(例如，多晶硅或氮化硅)的第一层22*的最下部层22z竖直处于最下部第二层20z与次最下部第二层20x之间。实例下部部分18L包括在次最下部第二层20x正上方的包括传导材料47(例如，导电掺杂多晶硅)的传导材料层21。可存在额外层。举例来说，一或多个额外层可处于层21上方(层21由此不是部分18L中的最上部层，且未展示)，处于层21与层20x之间(未展示)，和/或处于层22z下方(除20z外未展示)。
在一些实施例中，构造10可被视为包括第一区(例如，如由图1和2所展示)和在第一区旁边的第二区70(例如，如图3中所展示)。第二区70可横向接触第一区(未展示)，或可与第一区横向间隔开(例如横向紧邻第一区但不触碰、或横向远离且不触碰)。第二区70可在存储器块区中的一或多个内(无关于此类存储器块区是电路可操作的还是电路不可操作的)。在一些实施例中，构造10可被视为包括第一竖直堆叠(例如，图2中的堆叠18*)和第二竖直堆叠(例如，第二区70中的堆叠18*)。
在一个实施例中，下部部分18L包括在将形成个别沟道材料串的位置27的插塞91(岛部)。包括牺牲材料80的插塞91包括金属材料83正上方的金属氧化物82。金属氧化物82和金属材料83相对于彼此包括不同组成。在一个实施例中，金属材料83包括元素形式金属、金属氮化物和金属硅化物(例如，W、Ti、Co、Ta、氮化钨、氮化钛、氮化钴、氮化钽、硅化钨、硅化钛、硅化钴、硅化钽等)中的至少一种。在一个实施例中，金属材料83包括钨(即，无关于形式)。在一个实施例中，金属材料83包括金属氧化物(但其至少某一部分与金属氧化物82具有不同组成；例如氧化铝、氧化钨、氧化铪、氧化铪铝、氧化钽等)，且在另一实施例中不包括金属氧化物。在一个实施例中，金属氧化物82包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。
在一个实施例中，金属氧化物82直接抵靠金属材料83(未展示；例如如果材料84不在此处)，且在另一实施例中不直接抵靠金属材料(如所展示)。无论如何，在一个实施例中，与金属氧化物82和金属材料83具有不同组成的绝缘体材料84(例如，二氧化硅或氮化硅)处于金属氧化物82与金属材料83之间，且在一个此类实施例中且如所展示，金属氧化物82和金属材料83在各处通过绝缘体材料84分离。
在一个实施例中，轨道85个别地处于横向紧邻的存储器块区58之间(无关于插塞91的存在)。轨道85包括牺牲材料80，其包括金属材料83正上方的金属氧化物82。在一个此类实施例中，绝缘体材料84处于轨道85中的金属氧化物82与金属材料83之间，且在一个此类后一实施例中，金属氧化物82和金属材料83在各处通过轨道85中的绝缘体材料84分离。
在一个实施例中，插塞91和/或轨道85也形成于第二区70中。
仅借助于实例，形成插塞91和轨道85的方式包括在下部部分18L中形成对应于其深度和形状的开口(例如，如果将形成插塞91和轨道85两者，那么同时或在不同时间形成开口)。金属材料83接着形成于此类开口中且竖直地凹回。绝缘体材料84接着在此类开口中沉积为内衬，接着形成金属氧化物82以过填充此类开口的剩余体积且将金属氧化物82和绝缘体材料84至少平坦化回到下部部分18L的顶部表面。
参考图4到6，堆叠18*的上部部分18U已经形成于下部部分18L正上方。实例上部部分18U包括竖直交替的不同组成的第一层22和第二层20。第一层22可为导电的，并且第二层20可为绝缘的，但在结合在此最初描述的“后栅”或“替换栅”实例方法实施例处理时不必如此。实例第一层22和第二层20分别包括不同组成材料26和24(例如，氮化硅和二氧化硅)。实例上部部分18U展示为在下部部分18L上方以第二层20开始，但这可替代地以第一层22(未展示)开始，或层21可被视为处于上部部分18U中(未如此指定)。此外，且借助于实例，下部部分18L可经形成以具有一或多个第一和/或第二层作为其顶部。无论如何，仅展示了少量层20和22，其中上部部分18U(且由此堆叠18*)更有可能包括数十个、一百个或更多个等层20和22。此外，可以是或可以不是外围和/或控制电路系统的部分的其它电路系统可处于导体层16与堆叠18*之间。仅借助于实例，此类电路系统的导电材料和绝缘材料的多个竖直交替层可在最下部导电层22下方和/或在最上部导电层22上方。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下部导电层22之间，且一或多个选择栅极层可在最上部导电层22上方。替代地或另外，所描绘的最上部和最下部导电层22中的至少一者可以是选择栅极层。
沟道开口25已经形成为(例如，通过蚀刻)穿过上部部分18U中的第二层20和第一层22到达下部部分18L中的插塞91。沟道开口25可径向向内逐渐变窄(未展示)，从而更深地移动到堆叠18*中(如插塞91和/或轨道85可如此，且未展示)。沟道开口25在与插塞91相接处可具有相同的水平横截面尺寸和形状(如所展示)，或可具有不同的水平横截面尺寸和形状(未展示)中的一者或两者。沟道开口25可通过蚀刻材料24和26以停止于插塞91的材料80上(即，顶上或内)形成。在包括实例第二区70的一个实施例中且如所展示，沟道开口25在此处尚未形成到插塞91。
参考图7到9，已经通过沟道开口25去除(例如，通过各向同性蚀刻)插塞91的牺牲材料80。
晶体管沟道材料可竖向地沿着绝缘层和导电层形成在个别沟道开口中，因此包括与导体层中的导体材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区(例如，控制栅极区)和横向处于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)和绝缘电荷传递材料。个别存储器单元的存储材料(例如，浮动栅极材料，如掺杂或未经掺杂的硅，或电荷捕集材料，如氮化硅、金属点等)竖向地沿着个别电荷阻挡区。绝缘电荷传递材料(例如，具有包夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程化的结构)横向处于沟道材料与存储材料之间。
参考图10到14，且在如所展示的一个实施例中，电荷阻挡材料30、存储材料32和电荷传递材料34已竖向地沿着绝缘层20和导电层22形成在个别沟道开口25中。晶体管材料30、32和34(例如，存储器单元材料)可通过例如在堆叠18*上方和个别开口25中沉积所述晶体管材料的相应薄层、接着将所述薄层至少平坦化回到堆叠18*的顶部表面来形成。
作为沟道材料串53(例如，操作性沟道材料串)的沟道材料36还已竖向地沿着存储器块区58中的绝缘层20和导电层22形成于沟道开口25中。归因于比例，材料30、32、34和36在一些图中共同地展示为且仅指定为材料37。实例沟道材料36包含适当掺杂的晶体半导体材料，例如一或多种硅、锗和所谓的第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一者的实例厚度是25到100埃。可进行冲压蚀刻以从沟道开口25的基底(未展示)去除材料30、32和34以暴露导体层16，使得沟道材料36直接抵靠导体层16的导体材料17。此类冲压蚀刻可相对于材料30、32和34(如所展示)中的每一种单独地发生，或可仅相对于一些(未展示)发生。替代地且仅作为实例，可不进行冲压蚀刻，且沟道材料36可仅通过单独的导电互连件(未展示)直接电耦合到导体层16的导体材料17。在沟道开口25中展示径向中心实心电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为实例，沟道开口25中的径向中心部分可包含空隙空间(未展示)和/或不含实心材料(未展示)。
参考图15到17，并且在一个实施例中，沟槽40已经形成到上部部分18U中以到达轨道85。在包括实例第二区70的一个实施例中，这尚未发生。沟槽40可横向向内或横向向外逐渐变窄，从而更深地移动到堆叠18中(未展示)。仅借助于实例且为了简洁起见，沟道开口25展示为以每行四个和五个沟道开口25的交错行的群组或列布置。沟槽40将通常比沟道开口25宽(例如，宽3到10倍)。可使用任何替代现有或未来开发的布置和构造。沟槽40和沟道开口25(和形成于其中的材料)可相对于彼此以任何次序或同时形成。
参考图18到20，并且在一个实施例中，已经通过沟槽40去除(例如，通过各向同性蚀刻)轨道85的牺牲材料80。绝缘内衬81(例如，氧化铪、氧化铝、二氧化硅和氮化硅的多个层等)已经形成于沟槽40中，接着通过沟槽进行冲压蚀刻以暴露其下的材料77。
参考图21到24，已经通过沟槽40从最下部第一层22z(例如，通过各向同性蚀刻)去除牺牲材料77(未展示)。这可例如通过理想情况下选择性地相对于材料62和63进行的各向同性蚀刻来实现，所述各向同性蚀刻例如使用液体或蒸气H3PO4作为主要蚀刻剂，其中材料77为氮化硅，或使用四甲基氢氧化铵[TMAH]，其中材料77为多晶硅。可去除牺牲材料77。
图25到27展示实例后续处理，其中在一个实施例中，材料30(例如，二氧化硅)、材料32(例如，氮化硅)和材料34(例如，二氧化硅或二氧化硅和氮化硅的组合)已在层22z中蚀刻，以暴露最下部第一层22z中的沟道材料串53的沟道材料36的侧壁41。层22z中的材料30、32和34中的任一者可被视为层中的牺牲材料。作为实例，考虑内衬81(未展示)是一或多种绝缘氧化物(而不是仅二氧化硅)且存储器单元材料30、32和34个别地是二氧化硅和氮化硅层中的一或多个的实施例。在此类实例中，所描绘的构造可通过使用经改性或不同的化学物质来相对于另一化学物质选择性地依序蚀刻二氧化硅和氮化硅而产生。作为实例，100:1(按体积计)的水与HF的溶液将相对于氮化硅选择性地蚀刻二氧化硅，而1000:1(按体积计)的水与HF的溶液将相对于二氧化硅选择性地蚀刻氮化硅。因此，并且在此类实例中，此类蚀刻化学物质可以交替方式使用，其中期望实现实例描绘的构造。在一个实施例中，可相对于内衬81(当存在时，且内衬81未展示时)选择性地进行此蚀刻。在一个实施例中且如所展示，已去除材料62和63(未展示)。当如此去除时，此类材料可在去除材料30、32和34时例如在材料62和63包括二氧化硅和氮化硅中的一者或两者的情况下去除。替代地，在如此去除时，可单独地去除此类材料(例如，通过各向同性蚀刻)。技术人员能够在期望如所展示的构造的情况下选择其它化学物质以用于蚀刻其它不同材料。如果内衬81(未展示)包括多层二氧化硅和氮化硅，那么与材料30、32、34、62和63的去除(例如，通过蚀刻)相称，可去除此类内衬，其中此类材料共同包括氮化硅和二氧化硅。替代地，内衬81可保持在此处理时(未展示)或单独地或以其它方式去除。
参考图28到31，在暴露侧壁41之后，导电材料42(例如，导电掺杂的多晶硅)已经形成于最下部第一层22z中并且在一个实施例中直接抵靠沟道材料36的侧壁41。在一个实施例中并且如所展示，此类材料已形成为直接抵靠传导材料层21的传导材料47的底部并且直接抵靠导体层16的导体材料43的顶部，由此将个别沟道材料串53的沟道材料36与导体层16的导体材料43和传导材料层21的传导材料47直接电耦合在一起。
参考图32到34，导电材料42因为具有牺牲内衬81(未展示)已经从沟槽40去除。可在形成导电材料42之前或之后去除牺牲内衬81(在存在时)。在如所示的一个实施例中，直接抵靠彼此的层21的传导材料47和层22z的导电材料42可共同地被视为至少在阵列12中的最下部导电层。
参考图35到40，导电层22U的材料26(未展示)已例如通过理想地相对于其它暴露材料选择性地(例如，使用液体或蒸气H3PO4作为主蚀刻剂，其中材料26是氮化硅且其它材料包括一或多种氧化物或多晶硅)通过沟槽40各向同性地蚀刻掉而去除。在实例实施例中，导电层22U中的材料26(未展示)是牺牲性的，且已被传导材料48替换，且此后已从沟槽40中去除，因此形成个别导电线29(例如，字线)和个别晶体管和/或存储器单元56的竖向延伸串49。
可在形成传导材料48之前形成薄的绝缘内衬(例如，Al2O3且未展示)。一些晶体管和/或一些存储器单元56的近似位置用括号或用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。替代地，晶体管和/或存储器单元56可相对于个别沟道开口25不完全环绕，使得每一沟道开口25可具有两个或更多个竖向延伸串49(例如，在个别导电层中围绕个别沟道开口的多个晶体管和/或存储器单元，其中个别导电层中可能是每沟道开口具有多条字线，且未展示)。传导材料48可被视为具有对应于个别晶体管和/或存储器单元56的控制栅极区52的末端50。在描绘的实施例中，控制栅极区域52包括个别导电线29的个别部分。材料30、32以及34可视为横向处于控制栅极区域52与沟道材料36之间的存储器结构65。在一个实施例中且如相对于实例“后栅”处理所展示，导电层22的传导材料48在形成开口25和/或沟槽40之后形成。替代地，例如关于“先栅”处理，导电层的传导材料可在形成沟道开口25和/或沟槽40(未展示)之前形成。
电荷阻挡区(例如，电荷阻挡材料30)在存储材料32与个别控制栅极区52之间。电荷阻挡件可在存储器单元中具有以下功能：在编程模式下，电荷阻挡件可防止电荷载流子朝向控制栅极从存储材料(例如，浮动栅极材料、电荷捕集材料等)离开，且在擦除模式下，电荷阻挡件可防止电荷载流子从控制栅极流入存储材料中。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与存储材料之间的电荷迁移。如所示的实例电荷阻挡区包括绝缘体材料30。借助于其它实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料为绝缘的(例如，在绝缘存储材料32与传导材料48之间不存在任何不同组成材料的情况下)。无论如何，作为额外实例，存储材料与控制栅极的导电材料的交接面可足以在不存在任何单独组成绝缘体材料30的情况下充当电荷阻挡区。此外，传导材料48与材料30(在存在时)以及绝缘体材料30的交接面可共同充当电荷阻挡区，且替代地或另外可为绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪和二氧化硅中的一或多种。
居间材料57已经形成于沟槽40中，且由此在横向上位于横向紧邻的存储器块58之间，且在纵向上沿着所述存储器块。居间材料57可在横向紧邻的存储器块之间提供横向电隔离(绝缘)。这可包含绝缘、半导电以及传导材料中的一或多种，且无论如何，可有助于防止成品电路系统构造中导电层22相对于彼此的短接。实例绝缘材料为SiO2、Si3N4和Al2O3中的一或多种。居间材料57可包含穿阵列通孔(未展示)。
在一个实施例中，第二区70中第二竖直堆叠18*中的插塞91(仅展示一个)为虚设插塞，其保持在包括存储器阵列12的成品电路系统构造中。在一个实施例中，第二区70中第二竖直堆叠18*中的轨道85(仅展示一个)为虚设轨道，其保持在包括存储器阵列12的成品电路系统构造中。
可使用如本文相对于其它实施例展示和/或描述的任何其它属性或方面。
提供如本文中所公开的组合金属氧化物/金属材料蚀刻终止插塞和/或轨道可改进临界尺寸均一性和/或更好的蚀刻终止功能，和/或降低当蚀刻到插塞和/或轨道时过度蚀刻的风险。
图1到40展示实例实施例，其中以图7到9开始，阵列或阵列区12(第一区或第一竖直堆叠)中已发生的处理在第二区70中尚未发生，但如在图1到6中已发生。然而，本发明的方面包含第二区70中发生的图7+的实例处理中的一些或全部。举例来说，且仅借助于实例，在第二区70中，可去除材料62中的任何一或多种，可去除材料63，可去除材料77，可形成材料42，可去除材料26，可形成材料48，可形成沟道开口25，可形成沟道开口25中的材料中的一或多种，可去除轨道85中的一些或全部，且可去除插塞91中的一些或全部。
图41展示实例替代构造10a。已在适当时使用来自上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。在一些方面中，仅借助于实例，图41与图40的不同之处在于材料62、63和26已经去除(由此未展示)且材料48和42已经形成。举例来说，这可取决于第二区70的位置和与沟槽40的接近度发生(图41中未展示)。无论如何，并且在一个实施例中，图41中的虚设沟道材料串53在个别虚设插塞91(仅展示一个)正上方，且在一个此类实施例中，虚设沟道材料串53不延伸到其虚设插塞91。这可在方法实施例中发生，例如如果上部部分18U在不同时间形成为两个叠组，其中每一叠组包括多个层20和22，且其中虚设沟道材料串53仅形成于此类叠组的上部中。可使用如本文相对于其它实施例展示和/或描述的任何其它属性或方面。
替代实施例构造可由上文所描述的方法实施例或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一者。同样，上文所描述的方法实施例可并入有、形成和/或具有相对于装置实施例所描述的任一属性。
在一个实施例中，包括存储器单元(例如，56)串(例如，49)的存储器阵列(例如，12)包括横向间隔开的存储器块(例如，58)，其个别地包括包括竖直交替的绝缘层(例如，20)和导电层(例如，22)的第一竖直堆叠(例如，图36中的18*)。存储器单元(例如，56)的包括沟道材料串(例如，53)的串(例如，49)延伸穿过绝缘层和导电层。第二竖直堆叠(例如，图41中的18*)在第一竖直堆叠旁边。第二竖直堆叠包括下部部分(例如，18UL)正上方的上部部分(例如，18UU)。上部部分包括相对于彼此具有不同组成的竖直交替的层(例如，20、22)。下部部分包括虚设插塞(例如，91，仅展示一个)，其包括金属材料(例如，83)正上方的金属氧化物(例如，82)。金属氧化物和金属材料相对于彼此包括不同组成。可使用如本文相对于其它实施例展示和/或描述的任何其它属性或方面。
在一个实施例中，包括存储器单元(例如，56)串(例如，49)的存储器阵列(例如，12)包括横向间隔开的存储器块(例如，58)，其个别地包括包括竖直交替的绝缘层(例如，20)和导电层(例如，22)的第一竖直堆叠(例如，图36中的18*)。存储器单元(例如，56)的包括沟道材料串(例如，53)的串(例如，49)延伸穿过绝缘层和导电层。第二竖直堆叠(例如，图41中的18*)在第一竖直堆叠旁边。第二竖直堆叠包括下部部分(例如，18UL)正上方的上部部分(例如，18UU)。上部部分包括相对于彼此具有不同组成的竖直交替的层(例如，20、22)。下部部分包括虚设轨道(例如，85)，其包括金属材料(例如，83)正上方的金属氧化物(例如，82)。金属氧化物和金属材料相对于彼此包括不同组成。可使用如本文相对于其它实施例展示和/或描述的任何其它属性或方面。
上述处理或构造可以被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路系统作为成品构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下(例如，阵列下CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于图中展示或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中可相对于彼此相同或不同，且不同堆叠/叠组可相对于彼此具有相同的厚度或不同厚度。居间结构可设置于竖直紧邻的堆叠/叠组之间(例如，额外电路系统和/或电介质层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可以基本上同时制造。
上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一者：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等等。
在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间处理衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间处理衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”和类似用语是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”和“水平延伸”和类似用语参考电流在操作中在发射极与集电极之间流动所沿的基极长度的定向。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。
此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，独立于两个所陈述区/材料/组件是否存在任何橫向重叠)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向向内(即，独立于两个所陈述区/材料/组件是否存在任何横向重叠)。
本文中所描述的材料、区以及结构中的任一者可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成或由此一类或多个组合物组成。另外，除非另行说明，否则可使用任何合适的现有或未来开发的技术来形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂以及离子植入是实例。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中居间材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有居间电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。
本文中的“行”和“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和“列”关于任何系列的区、组件和/或特征同义地使用，独立于功能。无论如何，行可相对彼此是直的和/或弯曲的和/或平行和/或不平行，列可同样如此。此外，行和列可相对于彼此以90°或以一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任一者的组合物可为导电金属材料和/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的任何混合物或合金及任何一或多种金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、去除、沉积、形成(forming)和/或形成(formation)而对“选择性”的任何使用是一种所陈述材料相对于所作用的另一种所陈述材料以按体积计至少2:1的比率进行的此类动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是以按体积计至少2:1的比率使一种材料相对于另一或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。
本文中，如果某物电路不可操作，那么其为“虚设”的，意味着无电流流动通过，即使某物为导电的且其可为电路不可操作的盲端，即使延伸到电子组件或从电子组件延伸也不是电路的电流路径的部分。
除非另有指示，否则本文中“或”的使用涵盖任一个和两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分。堆叠包括横向间隔开的存储器块区。下部部分包括在将形成个别沟道材料串的位置的插塞。插塞包括牺牲材料，其包括金属材料正上方的金属氧化物。金属氧化物和金属材料相对于彼此包括不同组成。所述堆叠的上部部分的所述竖直交替的第一层和第二层形成在所述下部部分正上方。第一层的材料具有与第二层的材料不同的组成。沟道开口形成到上部部分中以到达插塞。通过所述沟道开口去除插塞的牺牲材料且其后在所述沟道开口中的个别沟道开口中形成沟道材料串。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括：在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分。堆叠包括横向间隔开的存储器块区。下部部分包括个别地处于横向紧邻的存储器块区之间的牺牲轨道。轨道包括牺牲材料，其包括金属材料正上方的金属氧化物。金属氧化物和金属材料相对于彼此包括不同组成。所述堆叠的上部部分的所述竖直交替的第一层和第二层形成在所述下部部分正上方。第一层的材料具有与第二层的材料不同的组成。沟槽形成到上部部分中以到达轨道且通过沟槽去除轨道的牺牲材料。形成延伸穿过存储器块区中的第一层和第二层的沟道材料串。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括第一竖直堆叠，所述竖直堆叠包括竖直交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。第二竖直堆叠在第一竖直堆叠旁边。第二竖直堆叠包括下部部分正上方的上部部分。上部部分包括相对于彼此具有不同组成的竖直交替的层。下部部分包括虚设插塞，其包括金属材料正上方的金属氧化物。金属氧化物和金属材料相对于彼此包括不同组成。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔开的存储器块，所述横向间隔开的存储器块个别地包括第一竖直堆叠，所述竖直堆叠包括竖直交替的绝缘层和导电层。存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串。第二竖直堆叠在第一竖直堆叠旁边。第二竖直堆叠包括下部部分正上方的上部部分。上部部分包括相对于彼此具有不同组成的竖直交替的层。下部部分包括虚设轨道，其包括金属材料正上方的金属氧化物。金属氧化物和金属材料相对于彼此包括不同组成。
根据规定，已经就结构和方法特征以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的具体特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (51)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括在将形成个别沟道材料串的位置的插塞，所述插塞包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；
在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；
使沟道开口形成到所述上部部分中以到达所述插塞；以及
通过所述沟道开口去除插塞的所述牺牲材料且其后在所述沟道开口中的个别沟道开口中形成沟道材料串。
2.根据权利要求1所述的方法，其中所述金属材料包括金属氧化物。
3.根据权利要求1所述的方法，其中所述金属材料不包括金属氧化物。
4.根据权利要求1所述的方法，其中所述金属材料包括元素形式金属、金属氮化物和金属硅化物中的至少一种。
5.根据权利要求1所述的方法，其中所述金属氧化物包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。
6.根据权利要求5所述的方法，其中所述金属氧化物包括氧化铝。
7.根据权利要求6所述的方法，其中所述金属材料包括钨。
8.根据权利要求1所述的方法，其中所述金属氧化物直接抵靠所述金属材料。
9.根据权利要求1所述的方法，其中所述金属氧化物不直接抵靠所述金属材料。
10.根据权利要求9所述的方法，其中所述金属氧化物和所述金属材料在各处通过绝缘体材料分离，所述绝缘体材料与所述金属氧化物和所述金属材料具有不同组成。
11.根据权利要求1所述的方法，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料处于所述金属氧化物与所述金属材料之间。
12.根据权利要求1所述的方法，其包括：
个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括所述牺牲材料，所述牺牲材料包括所述金属材料正上方的所述金属氧化物；以及
使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料。
13.根据权利要求12所述的方法，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料在所述插塞中和所述轨道中处于所述金属氧化物与所述金属材料之间。
14.根据权利要求13所述的方法，其中所述金属氧化物和所述金属材料在各处通过所述轨道中和所述插塞中的所述绝缘体材料分离。
15.根据权利要求1所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：
在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设插塞，所述虚设插塞包括所述金属材料正上方的所述金属氧化物，所述虚设插塞保持在包括所述存储器阵列的成品电路系统构造中。
16.根据权利要求15所述的方法，其包括形成所述第二竖直堆叠以包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物，所述虚设轨道保持在所述成品电路系统构造中。
17.根据权利要求15所述的方法，其中所述沟道材料串和所述沟道材料串为操作性的，并且所述方法进一步包括在所述虚设插塞中的个别虚设插塞正上方形成虚设沟道材料串。
18.根据权利要求17所述的方法，其中所述虚设沟道材料串不延伸到其虚设插塞。
19.根据权利要求1所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：
在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物，所述虚设轨道保持在包括所述存储器阵列的成品电路系统构造中。
20.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
在衬底上形成将包括竖直交替的第一层和第二层的堆叠的下部部分，所述堆叠包括横向间隔开的存储器块区，所述下部部分包括个别地处于横向紧邻的所述存储器块区之间的轨道，所述轨道包括牺牲材料，所述牺牲材料包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成；
在所述下部部分正上方形成所述堆叠的上部部分的所述竖直交替的第一层和第二层，所述第一层的材料与所述第二层的材料具有不同组成；
使沟槽形成到所述上部部分中到达所述轨道且通过所述沟槽去除所述轨道的所述牺牲材料；以及
形成延伸穿过所述存储器块区中的所述第一层和所述第二层的沟道材料串。
21.根据权利要求20所述的方法，其中所述金属材料包括金属氧化物。
22.根据权利要求20所述的方法，其中所述金属材料不包括金属氧化物。
23.根据权利要求20所述的方法，其中所述金属材料包括元素形式金属、金属氮化物和金属硅化物中的至少一种。
24.根据权利要求20所述的方法，其中所述金属氧化物包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。
25.根据权利要求24所述的方法，其中所述金属氧化物包括氧化铝。
26.根据权利要求20所述的方法，其中所述金属氧化物和所述金属材料在各处通过绝缘体材料分离，所述绝缘体材料与所述金属氧化物和所述金属材料具有不同组成。
27.根据权利要求20所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：
在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设插塞，所述虚设插塞包括所述金属材料正上方的所述金属氧化物，所述虚设插塞保持在包括所述存储器阵列的成品电路系统构造中。
28.根据权利要求20所述的方法，其中所述存储器块区中的所述堆叠包括第一竖直堆叠，且所述方法进一步包括：
在所述第一竖直堆叠旁边形成第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述第二竖直堆叠中的所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述第二竖直堆叠中的所述下部部分包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物，所述虚设轨道保持在包括所述存储器阵列的成品电路系统构造中。
29.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及
在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设插塞，所述虚设插塞包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
30.根据权利要求29所述的存储器阵列，其中所述金属材料包括金属氧化物。
31.根据权利要求29所述的存储器阵列，其中所述金属材料不包括金属氧化物。
32.根据权利要求29所述的存储器阵列，其中所述金属氧化物包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。
33.根据权利要求32所述的存储器阵列，其中所述金属氧化物包括氧化铝。
34.根据权利要求33所述的存储器阵列，其中所述金属材料包括钨。
35.根据权利要求29所述的存储器阵列，其中所述金属氧化物直接抵靠所述金属材料。
36.根据权利要求29所述的存储器阵列，其中所述金属氧化物不直接抵靠所述金属材料。
37.根据权利要求36所述的存储器阵列，其中所述金属氧化物和所述金属材料在各处通过绝缘体材料分离，所述绝缘体材料与所述金属氧化物和所述金属材料具有不同组成。
38.根据权利要求29所述的存储器阵列，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料处于所述金属氧化物与所述金属材料之间。
39.根据权利要求29所述的存储器阵列，其中所述沟道材料串为操作性的，并且所述存储器阵列进一步包括所述虚设插塞中的个别虚设插塞正上方的虚设沟道材料串。
40.根据权利要求39所述的存储器阵列，其中所述虚设沟道材料串不延伸到其虚设插塞。
41.根据权利要求29所述的存储器阵列，其中所述第二竖直堆叠包括虚设轨道，所述虚设轨道包括所述金属材料正上方的所述金属氧化物。
42.一种包括存储器单元串的存储器阵列，其包括：
横向间隔开的存储器块，其个别地包括第一竖直堆叠，所述第一竖直堆叠包括竖直交替的绝缘层和导电层，存储器单元串包括延伸穿过所述绝缘层和所述导电层的沟道材料串；以及
在所述第一竖直堆叠旁边的第二竖直堆叠，所述第二竖直堆叠包括下部部分正上方的上部部分，所述上部部分包括相对于彼此具有不同组成的竖直交替的层，所述下部部分包括虚设轨道，所述虚设轨道包括金属材料正上方的金属氧化物，所述金属氧化物和所述金属材料相对于彼此包括不同组成。
43.根据权利要求42所述的存储器阵列，其中所述金属材料包括金属氧化物。
44.根据权利要求42所述的存储器阵列，其中所述金属材料不包括金属氧化物。
45.根据权利要求42所述的存储器阵列，其中所述金属氧化物包括氧化铝、氧化钨、氧化铪、氧化铪铝和氧化钽中的至少一种。
46.根据权利要求45所述的存储器阵列，其中所述金属氧化物包括氧化铝。
47.根据权利要求46所述的存储器阵列，其中所述金属材料包括钨。
48.根据权利要求42所述的存储器阵列，其中所述金属氧化物直接抵靠所述金属材料。
49.根据权利要求42所述的存储器阵列，其中所述金属氧化物不直接抵靠所述金属材料。
50.根据权利要求49所述的存储器阵列，其中所述金属氧化物和所述金属材料在各处通过绝缘体材料分离，所述绝缘体材料与所述金属氧化物和所述金属材料具有不同组成。
51.根据权利要求42所述的存储器阵列，其包括与所述金属氧化物和所述金属材料具有不同组成的绝缘体材料，所述绝缘体材料处于所述金属氧化物与所述金属材料之间。
CN202310393261.3A 2022-05-18 2023-04-12 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法 Pending CN117098397A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/747,166 US20230377653A1 (en) 2022-05-18 2022-05-18 Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US17/747,166 2022-05-18

Publications (1)

Publication Number Publication Date
CN117098397A true CN117098397A (zh) 2023-11-21

Family

ID=88780561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310393261.3A Pending CN117098397A (zh) 2022-05-18 2023-04-12 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (1) US20230377653A1 (zh)
CN (1) CN117098397A (zh)

Also Published As

Publication number Publication date
US20230377653A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN116058096A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
US20220336278A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN117098397A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
US11631740B2 (en) Memory array and method used in forming a memory array comprising strings of memory cells
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230345723A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法
CN116896895A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116367547A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115942751A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116058097A (zh) 集成电路系统和用于形成包括存储器单元串的存储器阵列的方法
CN116367546A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117099499A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication