CN117080122A - 一种异质键合结构制备方法、异质键合结构及半导体器件 - Google Patents

一种异质键合结构制备方法、异质键合结构及半导体器件 Download PDF

Info

Publication number
CN117080122A
CN117080122A CN202311069154.1A CN202311069154A CN117080122A CN 117080122 A CN117080122 A CN 117080122A CN 202311069154 A CN202311069154 A CN 202311069154A CN 117080122 A CN117080122 A CN 117080122A
Authority
CN
China
Prior art keywords
substrate
bonding
etching
annealing
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311069154.1A
Other languages
English (en)
Inventor
欧欣
石航宁
游天桂
覃晴程
刘旭冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202311069154.1A priority Critical patent/CN117080122A/zh
Publication of CN117080122A publication Critical patent/CN117080122A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体制造技术领域，特别涉及一种异质键合结构制备方法、异质键合结构及半导体器件。在第一衬底的预设深度形成缺陷层后，将第一衬底与第二衬底键合得到第一异质键合结构；将第一衬底减薄至目标厚度；刻蚀第一衬底，以在第一衬底上形成阵列沟槽；对所述第一异质键合结构进行退火处理，沿缺陷层剥离部分第一衬底，得到目标异质键合结构。通过在退火剥离之前先将第一衬底减薄，这样高温退火过程中尽可能大幅减小热失配应力，避免解键合情况的发生，在第一衬底上刻蚀形成阵列沟槽，吸收释放退火工艺引起的形变，进一步减小应力，避免第一衬底的碎裂。

Description

一种异质键合结构制备方法、异质键合结构及半导体器件
技术领域
本发明涉及半导体制造技术领域，特别涉及一种异质键合结构制备方法、异质键合结构及半导体器件。
背景技术
在具有单一功能的半导体材料上进行其他材料的异质集成，形成具有多功能的异质键合结构，从而得到更高功率、更高频率或更高速率的高性能器件，是现阶段异质集成技术的重要发展方向，基于离子束剥离与键合转移的异质集成材料与器件技术已广泛应用于微电子领域。
制备异质键合结构时，在基于离子束的退火剥离过程中，由于衬底和待剥离晶片的材料不同，存在材料间的热失配的差异，如此会产生极大的热应力，热应力会有可能导致键合结构解键合，以及剥离阶段中离子注入产生的应力和热应力有可能造成待剥离晶片的碎裂。
发明内容
本发明针对现有技术的不足，提出了一种异质键合结构制备方法、异质键合结构及半导体器件，用于解决退火剥离过程中异质键合结构解键合以及待剥离晶片碎裂的问题。
第一方面，本发明公开了一种异质键合结构制备方法，包括：
获取第一衬底，所述第一衬底形成有第一键合面；朝向所述第一键合面进行离子注入以使在所述第一衬底的预设深度形成缺陷层；
获取第二衬底，所述第二衬底形成有第二键合面；所述第二衬底的材料与所述第一衬底的材料不同；将所述第一衬底的第一键合面与所述第二衬底的第二键合面键合得到第一异质键合结构；
将所述第一异质键合结构中的所述第一衬底减薄至目标厚度；减薄后的所述第一衬底具有刻蚀区域；所述刻蚀区域背向所述缺陷层；
在所述刻蚀区域刻蚀所述第一衬底，以在所述第一异质键合结构中的所述第一衬底上形成阵列沟槽；
对所述第一异质键合结构进行退火处理，沿所述缺陷层剥离带有所述阵列沟槽的所述第一衬底，得到目标异质键合结构。
可选地，所述离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入以及氢离子和氦离子共同离子注入中的任意一种；
所述离子的注入剂量为1×1016cm-2 -1×1018cm-2；
所述离子的注入能量为10keV-5MeV。
可选地，所述将所述第一衬底的第一键合面与所述第二衬底的第二键合面键合得到第一异质键合结构的键合方法包括：亲水性直接键合、介质层间接键合、表面活化键合以及金属熔融键合中的任意一种。
可选地，所述将所述第一异质键合结构中的所述第一衬底减薄至目标厚度包括：
通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀的一种或组合对所述第一衬底减薄至所述目标厚度；所述目标厚度为初始厚度的10％-99％，且所述目标厚度不小于10μm。
可选地，所述在所述刻蚀区域刻蚀所述第一衬底，以在所述第一衬底上得到阵列沟槽包括：
在所述刻蚀区域通过干法刻蚀、化学湿法腐蚀的一种或组合刻蚀所述第一衬底；所述阵列沟槽的沟槽形状为三角形或U型；所述阵列沟槽的沟槽深度为1nm-5μm。
可选地，所述退火处理的退火温度为100℃-1200℃，退火时间为1分钟-24小时，退火气氛包括氮气、氩气或真空。
可选地，在所述沿所述缺陷层剥离带有所述阵列沟槽的所述第一衬底之后还包括去除损伤层；
所述去除损伤层的方法包括化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火的一种或组合。
第二方面，提供了一种异质键合结构，由上述的制备方法制备得到。
第三方面，提供了一种半导体器件，包括如上述的异质键合结构。
采用上述技术方案，本发明具有如下有益效果：
本发明所提供的异质键合结构制备方法，通过在退火剥离之前先将第一衬底减薄，这样高温退火过程中尽可能大幅减小热失配应力，避免解键合情况的发生，在第一衬底上刻蚀形成阵列沟槽，吸收释放退火工艺引起的形变，进一步减小应力，避免第一衬底的碎裂，由此提高异质键合结构的成品率以及由异质键合结构制成的半导体器件的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的一种异质键合结构的制备方法流程图；
图2为本发明实施例的一种第一衬底形成缺陷层的过程示意图；
图3为本发明实施例的一种形成第一异质键合结构的过程示意图；
图4为本发明实施例的一种对第一衬底减薄的过程示意图；
图5为本发明实施例的一种对第一衬底刻蚀的过程示意图；
图6为本发明实施例的一种形成目标异质键合结构的过程示意图；
图7为本发明实施例的另一种形成目标异质键合结构的过程示意图。
以下对附图作补充说明：
100-第一衬底；110-缺陷层；111-损伤层；120-阵列沟槽；200-第二衬底；300-第一异质键合结构；400-目标异质键合结构。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为了下面的详细描述的目的，应当理解，本发明可采用各种替代的变化和步骤顺序，除非明确规定相反。此外，除了在任何操作实例中，或者以其他方式指出的情况下，表示例如说明书和权利要求中使用的成分的量的所有数字应被理解为在所有情况下被术语“约”修饰。因此，除非相反指出，否则在以下说明书和所附权利要求中阐述的数值参数是根据本发明所要获得的期望性能而变化的近似值。至少并不是试图将等同原则的适用限制在权利要求的范围内，每个数值参数至少应该根据报告的有效数字的个数并通过应用普通舍入技术来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值，但是具体实例中列出的数值尽可能精确地报告。然而，任何数值固有地包含由其各自测试测量中发现的标准偏差必然产生的某些误差。当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。例如，从“1至10”的指定范围应视为包括最小值1与最大值10之间的任何及所有的子范围。范围1至10的示例性子范围包括但不限于1至6.1、3.5至7.8、5.5至10等。
第一方面，参考图1，本发明所提供的一种异质键合结构制备方法，包括以下步骤：
S101，获取第一衬底100，所述第一衬底100形成有第一键合面；朝向所述第一键合面进行离子注入以使在所述第一衬底100的预设深度形成缺陷层110。
本发明实施例中，第一衬底100的材料包括但不限于氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、复合碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅等半导体晶片。第一衬底100的尺寸可以为1-12英寸，在其他实施例中，第一衬底100的尺寸可以根据实际需求进行调整，均在本发明保护范围内。
第一衬底100可以采用圆形晶片或方形晶片，也可以根据实际情况选择形状合适的第一衬底100，均在本发明保护范围内。
朝向所述第一键合面进行离子注入以使在所述第一衬底100的预设深度形成缺陷层110，用于后续沿缺陷层110剥离第一衬底100。离子注入是将离子源产生的离子经加速后高速射向材料表面，当离子进入表面，将与固体中的原子碰撞，将其挤进内部，并在其射程前后和侧面激发出一个尾迹。这些撞离原子再与其它原子碰撞，后者再继续下去，在一定时间内，材料中将建立一个有数百个间隙原子和空位的区域。当材料回复到平衡，大多数原子回到正常的点阵位置，而留下一些“冻结”的空位和间隙原子。这一过程在表面下建立了富集注入元素并具有损伤的缺陷层。本发明实施例中，通过将氢离子或氦离子经加速后高速射向第一键合面，参考图2，图2中的箭头方向为离子注入的方向。
在一种可能的实施方式中，所述离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入以及氢离子和氦离子共同离子注入中的任意一种；所述离子的注入剂量为1×1016cm-2 -1×1018cm-2，注入剂量可以为上述范围内的任意点值，在此不做枚举；所述离子的注入能量为10keV-5MeV，注入能量可以为上述范围内的任意点值，在此不做枚举，注入的离子的相对原子质量越大，注入所需的离子束能量越大。
离子的注入能量能够影响缺陷层110的深度，离子的注入剂量取决于所选用的第一衬底100的材料种类，针对不同材料的第一衬底100，为了能够实现在缺陷层110处剥离，其离子注入剂量是不同的。由于第一衬底100会作为目标异质键合结构400中的功能层，因此实际过程中可以基于目标异质键合结构400中的功能层厚度和所选用的第一衬底100的材料种类来确定离子注入过程中的注入能量和注入剂量。
另外，在一些可能的实施例中，所剥离的第一衬底100厚度大于最终得到的目标异质键合结构400中的功能层厚度，本发明实施例是朝向第一键合面进行离子注入的，离子的注入剂量可以为1×1016cm-2，离子的注入能量可以为10keV。
S102，获取第二衬底200，所述第二衬底200形成有第二键合面；所述第二衬底200的材料与所述第一衬底100的材料不同；将所述第一衬底100的第一键合面与所述第二衬底200的第二键合面键合得到第一异质键合结构300。
本发明实施例中，第二衬底200的材料包括但不限于氮化镓、硅、绝缘体上硅、锗、砷化镓、磷化铟、碳化硅、多晶碳化硅、氧化镓、氮化铝、氧化锌、金刚石、铌酸锂、钽酸锂、氧化硅等半导体晶片，需要注意第二衬底200与第一衬底100的材料不同。第二衬底200的尺寸可以为1-12寸，在其他实施例中，第二衬底200的尺寸可以根据实际需求进行调整，均在本发明保护范围内。
第二衬底200可以采用圆形晶片或方形晶片，也可以根据实际情况选择形状合适的第二衬底200，均在本发明保护范围内。
参考图3所示，将所述第一衬底100的第一键合面与所述第二衬底200的第二键合面键合得到第一异质键合结构300，在一种可能的实施方式中，键合方法包括：亲水性直接键合、介质层间接键合、表面活化键合以及金属熔融键合中的任意一种。
当采用表面活化键合时，在一种可能的实施方式中，键合前还包括：对所述第一键合面和第二键合面进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。因为对于第一衬底100和第二衬底200的键合面长期在空气中处于自然氧化状态，并且易吸附沾污、颗粒等污染物。使用等离子体激活可以去除键合面表面的污染物和自然氧化层，打开键合面表面的悬挂键，大幅提升键合面表面亲水性，以增强键合强度，保证键合效果。本发明实施例中采用等离子体表面激活处理，使其表面亲水性提升，增强键合强度，保证键合效果。
S103，将所述第一异质键合结构300中的所述第一衬底100减薄至目标厚度；减薄后的所述第一衬底100具有刻蚀区域；所述刻蚀区域背向所述缺陷层110。
具体的，第一异质键合结构300在后续的退火剥离过程中，由于第二衬底200和第一衬底100的材料不同，存在材料间热膨胀系数的差异，如此会产生极大的热失配应力，而键合的强度是有限的，热失配应力会有可能导致第一异质键合结构300的解键合，使得异质键合结构制备失败。材料的厚度越厚，材料间的热失配应力会越大，因此可以考虑在退火剥离之前先将第一衬底100减薄，这样高温退火过程中尽可能大幅减小热失配应力，避免解键合情况的发生。
参考图4，其所示为对第一衬底100减薄的过程示意图，在一种可能的实施方式中，步骤S103中将所述第一异质键合结构300中的所述第一衬底100减薄至目标厚度包括：通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀的一种或组合对所述第一衬底100减薄至所述目标厚度；所述目标厚度为初始厚度的10％-99％，且所述目标厚度不小于10μm。在一个实施例中，可以采用化学机械抛光对所述第一衬底100减薄至10μm。减薄后的第一衬底100具有刻蚀区域，刻蚀区域用于刻蚀阵列沟槽120，较佳的，刻蚀区域最好均匀分布在第一衬底100上，具体步骤详见下述。
S104，在所述刻蚀区域刻蚀所述第一衬底100，以在所述第一异质键合结构300中的所述第一衬底100上形成阵列沟槽120。
具体的，第一异质键合结构300在退火时，由于第一衬底100内离子注入产生的应力，以及第一衬底100与第二衬底200的热膨胀系数差异会引起第一衬底100的形变，甚至导致第一衬底100的碎裂，影响最终得到的目标异质键合结构400成品率，以及影响采用目标异质键合结构400制备的半导体器件的性能。因此，在第一衬底100的刻蚀区域刻蚀形成阵列沟槽120，吸收释放退火工艺引起的形变，进一步减小应力，避免第一衬底100的碎裂。
参考图5，其所示为对第一衬底100刻蚀的的过程，在一种可能的实施方式中，步骤S104包括：在所述刻蚀区域通过离子束刻蚀、化学湿法腐蚀的一种或组合刻蚀所述第一衬底100；所述阵列沟槽120的沟槽形状为三角形或U型；所述阵列沟槽120的沟槽深度为1nm-5μm，图5所示的阵列沟槽120其沟槽形状为三角形。在刻蚀之前，还可以先对刻蚀区域进行图形化处理，根据阵列沟槽120中沟槽的个数以及位置，划定刻蚀区域，较佳的，刻蚀区域最好均匀分布在第一衬底100上。
在一个实施例中，采用化学湿法腐蚀刻蚀阵列沟槽120，制得的沟槽深度为5μm。湿法化学腐蚀是指将晶片与化学腐蚀液通过化学反应被逐步浸蚀溶掉。用于化学腐蚀的试剂很多，有酸性腐蚀剂，碱性腐蚀剂以及有机腐蚀剂等。根据所选择的腐蚀剂，又可分为各向同性腐蚀和各向异性腐蚀剂。湿法的腐蚀速率快、各向异性差、成本低，腐蚀厚度可以达到整个晶片的厚度，具有较高的机械灵敏度。通过控制腐蚀剂的剂量和腐蚀时间等因素，可以得到不同深度的阵列沟槽120。
在另一个实施例中，采用干法刻蚀得到阵列沟槽120。所述干法刻蚀包括但不限于离子束刻蚀(I BE)、反应离子刻蚀(RI E)、等离子体刻蚀(I CP\CCP)等。离子束刻蚀是一个纯粹的物理刻蚀过程，一般的气体源都是惰性气体，如氩气，就是用惰性离子去轰击样品表面。由离子束刻蚀可选的为局部刻蚀，即离子束仅作用划定的刻蚀区域进行刻蚀，通过离子束与第一衬底100的相对移动，实现待刻蚀区的刻蚀。本实施例离子束直径范围1cm至5cm，其他实施例中，离子束直径可更大或更小。离子束与第一衬底100的相对移动，可离子束移动，第一衬底100保持静止，或第一衬底100移动，离子束作用方向不变。阵列沟槽120的沟槽深度可由离子束流、能量或时间等控制。
需要注意的是，阵列沟槽120的沟槽深度不能超过减薄后的第一衬底100厚度，较佳的不要超过减薄后的第一衬底100厚度的二分之一。比如减薄后的第一衬底100厚度为10μm，那么阵列沟槽120的沟槽深度可以为5μm。通过在第一衬底100的刻蚀区域刻蚀形成阵列沟槽120，吸收释放退火工艺引起的形变，能够避免第一衬底100的碎裂。
S105，对所述第一异质键合结构300进行退火处理，沿所述缺陷层110剥离带有所述阵列沟槽120的所述第一衬底100，得到目标异质键合结构400。
参考图6，其所示为剥离第一衬底100得到目标异质键合结构400的过程示意图。在一种可能的实施方式中，所述退火处理的退火温度为100℃-1200℃，退火时间为1分钟-24小时，退火气氛包括氮气、氩气或真空。本发明实施例中，退火温度为1000℃，退火时间为24小时，退火气氛为氮气。进行退火处理后的第一异质键合结构300，沿缺陷层110剥离带有阵列沟槽120的第一衬底100，得到目标异质键合结构400。
进一步的，在键合之后退火剥离之前，还可以对第一异质键合结构300进行预退火的工艺，以加固键合面质量，比如，所述预退火处理过程中，预退火升温速率介于0.5℃/min-10℃/min之间，预退火温度介于50℃-200℃之间，预退火时间介于60min-600min之间，预退火气氛包括氧气、氩气、氮气中的任意一种或真空环境。
参考图7，在一种可能的实施方式中，在所述沿所述缺陷层110剥离带有所述阵列沟槽120的所述第一衬底100之后还包括去除损伤层111；所述去除损伤层111的方法包括化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火的一种或组合。
具体的，损伤层111为未剥离干净的部分缺陷层110，材料与第一衬底100一致，在一个实施例中，采用高温退火去除损伤层111，退火处理的退火温度为900℃-1200℃。
在另一个实施例中，对损伤层111进行抛光处理，以去除损伤层111，所述抛光处理包括但不限于化学机械抛光、反应离子刻蚀、离子束刻蚀、离子束抛光等，较佳的比如采用离子束抛光。离子束抛光是指利用中性离子束流轰击工件，去除其表面一定区域的原子或分子，达到超光滑抛光的目的。采用离子束抛光，相比于机械抛光，不会对第一衬底100造成再次损伤，所得到的目标异质键合结构400质量更佳。
第二方面，提供了一种异质键合结构，由上述的制备方法制备得到。
第三方面，提供了一种半导体器件，包括如上述的异质键合结构。
本发明所提供的异质键合结构制备方法在第一衬底100的预设深度形成缺陷层110后，将第一衬底100的第一键合面与第二衬底200的第二键合面键合得到第一异质键合结构300；第二衬底200的材料与第一衬底100的材料不同；将第一异质键合结构300中的第一衬底100减薄至目标厚度；刻蚀第一衬底100，以在第一异质键合结构300中的第一衬底100上形成阵列沟槽120；对所述第一异质键合结构300进行退火处理，沿缺陷层110剥离带有所述阵列沟槽120的第一衬底100，得到目标异质键合结构400。通过在退火剥离之前先将第一衬底100减薄，这样高温退火过程中尽可能大幅减小热失配应力，避免解键合情况的发生，在第一衬底100上刻蚀形成阵列沟槽120，吸收释放退火工艺引起的形变，进一步减小应力，避免第一衬底100的碎裂。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种异质键合结构制备方法，其特征在于，包括：
获取第一衬底，所述第一衬底形成有第一键合面；朝向所述第一键合面进行离子注入以使在所述第一衬底的预设深度形成缺陷层；
获取第二衬底，所述第二衬底形成有第二键合面；所述第二衬底的材料与所述第一衬底的材料不同；将所述第一衬底的第一键合面与所述第二衬底的第二键合面键合得到第一异质键合结构；
将所述第一异质键合结构中的所述第一衬底减薄至目标厚度；减薄后的所述第一衬底具有刻蚀区域；所述刻蚀区域背向所述缺陷层；
在所述刻蚀区域刻蚀所述第一衬底，以在所述第一异质键合结构中的所述第一衬底上形成阵列沟槽；
对所述第一异质键合结构进行退火处理，沿所述缺陷层剥离带有所述阵列沟槽的所述第一衬底，得到目标异质键合结构。
2.根据权利要求1所述的制备方法，其特征在于，所述离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入以及氢离子和氦离子共同离子注入中的任意一种；
所述离子的注入剂量为1×1016cm-2-1×1018cm-2；
所述离子的注入能量为10keV-5MeV。
3.根据权利要求1所述的制备方法，其特征在于，所述将所述第一衬底的第一键合面与所述第二衬底的第二键合面键合得到第一异质键合结构的键合方法包括：亲水性直接键合、介质层间接键合、表面活化键合以及金属熔融键合中的任意一种。
4.根据权利要求1所述的制备方法，其特征在于，所述将所述第一异质键合结构中的所述第一衬底减薄至目标厚度包括：
通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀的一种或组合对所述第一衬底减薄至所述目标厚度；所述目标厚度为初始厚度的10％-99％，且所述目标厚度不小于10μm。
5.根据权利要求1所述的制备方法，其特征在于，所述在所述刻蚀区域刻蚀所述第一衬底，以在所述第一衬底上得到阵列沟槽包括：
在所述刻蚀区域通过干法刻蚀、化学湿法腐蚀的一种或组合刻蚀所述第一衬底；所述阵列沟槽的沟槽形状为三角形或U型；所述阵列沟槽的沟槽深度为1nm-5μm。
6.根据权利要求1所述的制备方法，其特征在于，所述退火处理的退火温度为100℃-1200℃，退火时间为1分钟-24小时，退火气氛包括氮气、氩气或真空。
7.根据权利要求1所述的制备方法，其特征在于，在所述沿所述缺陷层剥离带有所述阵列沟槽的所述第一衬底之后还包括去除损伤层；
所述去除损伤层的方法包括化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火的一种或组合。
8.一种异质键合结构，其特征在于，由权利要求1-7任一项所述的制备方法制备得到。
9.一种半导体器件，其特征在于，包括如权利要求8所述的异质键合结构。
CN202311069154.1A 2023-08-23 2023-08-23 一种异质键合结构制备方法、异质键合结构及半导体器件 Pending CN117080122A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311069154.1A CN117080122A (zh) 2023-08-23 2023-08-23 一种异质键合结构制备方法、异质键合结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311069154.1A CN117080122A (zh) 2023-08-23 2023-08-23 一种异质键合结构制备方法、异质键合结构及半导体器件

Publications (1)

Publication Number Publication Date
CN117080122A true CN117080122A (zh) 2023-11-17

Family

ID=88713020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311069154.1A Pending CN117080122A (zh) 2023-08-23 2023-08-23 一种异质键合结构制备方法、异质键合结构及半导体器件

Country Status (1)

Country Link
CN (1) CN117080122A (zh)

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
US6352909B1 (en) Process for lift-off of a layer from a substrate
KR100545338B1 (ko) 봉입 형성단계를 포함하는 박막을 전사(轉寫)하는 방법
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
KR102229397B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
US20030089950A1 (en) Bonding of silicon and silicon-germanium to insulating substrates
JP2000294754A (ja) 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
TW201203358A (en) Method for finishing silicon on insulator substrates
WO2007008897A1 (en) Microwave-induced ion cleaving and patternless transfer of semiconductor films
KR20100120283A (ko) Ｓｏｉ 기판의 표면 처리 방법
TWI355711B (en) Method of producing simox wafer
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
CN117080122A (zh) 一种异质键合结构制备方法、异质键合结构及半导体器件
US9922954B2 (en) Method for performing direct bonding between two structures
US6913971B2 (en) Layer transfer methods
TW200300575A (en) Manufacturing method of bonding wafer
WO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
WO2020234416A1 (en) Crystal efficient sic device wafer production
JP4730645B2 (ja) Ｓｏｉウェーハの製造方法
CN117153674A (zh) 异质集成结构制备方法、异质集成结构及半导体集成器件
EP4297069A1 (en) Composite wafer and manufacturing method therefor
CN111527584B (zh) 供体基底剩余物制备方法、由该方法生产的基底及其用途
JPH10335617A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination