CN117153674A - 异质集成结构制备方法、异质集成结构及半导体集成器件 - Google Patents

异质集成结构制备方法、异质集成结构及半导体集成器件 Download PDF

Info

Publication number
CN117153674A
CN117153674A CN202311213692.3A CN202311213692A CN117153674A CN 117153674 A CN117153674 A CN 117153674A CN 202311213692 A CN202311213692 A CN 202311213692A CN 117153674 A CN117153674 A CN 117153674A
Authority
CN
China
Prior art keywords
wafer
wafers
integrated structure
hetero
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311213692.3A
Other languages
English (en)
Inventor
游天桂
覃晴程
欧欣
石航宁
丁佳欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202311213692.3A priority Critical patent/CN117153674A/zh
Publication of CN117153674A publication Critical patent/CN117153674A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体制造技术领域，特别涉及一种异质集成结构制备方法、异质集成结构及半导体集成器件。方案包括获取预设数量的第一晶片，将每个第一晶片进行图形化切割，得到预设数量的第二晶片；将预设数量的第二晶片的第一面按照预设排列方式贴合在晶片载具上；朝向每个第二晶片进行离子注入，形成缺陷层；获取支撑衬底，将预设数量的第二晶片的第二面分别与支撑衬底进行键合，得到第一异质集成结构；将第一异质集成结构沿每个第二晶片的缺陷层进行剥离，以去除每个第二晶片的部分以及晶片载具，得到目标异质集成结构。本发明能减小离子注入引起的形貌变化，减小热失配应力，避免解键合，解决小尺寸晶片工艺不兼容的问题，实现异质集成。

Description

异质集成结构制备方法、异质集成结构及半导体集成器件
技术领域
本发明涉及半导体制造技术领域，特别涉及一种异质集成结构制备方法、异质集成结构及半导体集成器件。
背景技术
在具有单一功能的半导体材料上进行其他材料的异质集成，形成具有多功能的异质集成结构，从而得到更高功率、更高频率或更高速率的高性能器件，是现阶段异质集成技术的重要发展方向，基于离子束剥离与键合转移的异质集成材料与器件技术已广泛应用于微电子领域。
由于生产技术限制，目前部分待剥离晶片尺寸较小，例如4英寸氮化镓GaN、2英寸氮化铝A l N、5*5mm金刚石晶片等，而工艺上多采用6/8英寸等大尺寸设备，这些小尺寸晶片不兼容大尺寸设备工艺。而且小尺寸的待剥离晶片在进行离子注入后表面形貌变化大，由于应力导致翘曲甚至碎裂，不利于键合。并且由于材料之间的热失配差异，待剥离晶片与支撑衬底键合时会产生极大的热应力导致退火剥离过程中解键合，键合强度有限。
发明内容
本发明针对现有技术的不足，提出了一种异质集成结构制备方法、异质集成结构及半导体集成器件，用于解决小尺寸晶片不兼容大设备工艺以及不易键合的问题。
一方面，本发明公开了一种异质集成结构制备方法，包括：
获取预设数量的第一晶片，将每个第一晶片进行图形化切割，得到预设数量的第二晶片；每个第二晶片具有第一面和第二面；
将预设数量的第二晶片的第一面按照预设排列方式贴合在晶片载具上；
朝向每个第二晶片的第二面进行离子注入，以在每个第二晶片的预设深度形成缺陷层；
获取支撑衬底，将预设数量的第二晶片的第二面分别与支撑衬底进行键合，得到第一异质集成结构；
将第一异质集成结构沿每个第二晶片的缺陷层进行剥离，以去除每个第二晶片的部分以及晶片载具，得到目标异质集成结构。
可选地，第二晶片的形状包括矩形、三角形、六边形、扇形、弧形中的一种。
可选地，将预设数量的第二晶片的第一面按照预设排列方式贴合在晶片载具上包括：
确定相邻第二晶片之间的预设间隔；预设间隔为1-100μm；
按照预设间隔将预设数量的第二晶片的第一面以预设排列方式贴合在晶片载具上。
可选地，离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入、氢离子和氦离子共同离子注入中的一种或者多种的组合；
离子的注入剂量为1×1016cm-2 -1×1018cm-2；
离子的注入能量为10keV-5MeV。
可选地，第一晶片的材料种类相同或者不同；
当第一晶片的材料种类不同时，获取预设数量的第一晶片包括获取所需离子的注入剂量和注入能量均相同的预设数量的第一晶片。
可选地，将预设数量的第二晶片的第二面分别与支撑衬底进行键合的键合方法包括：亲水性直接键合、表面活化键合、金属键合、介质层键合中的一种。
可选地，在将第一异质集成结构沿每个第二晶片的缺陷层进行剥离之前，还包括：对第一异质集成结构进行退火处理，其中，
退火处理的退火温度为100℃-1200℃；
退火处理的退火时间为1分钟-30小时；
退火处理的退火气氛包括氮气、氩气或真空中的任意一种。
可选地，在将第一异质集成结构沿每个第二晶片的缺陷层进行剥离，以去除每个第二晶片的部分以及晶片载具之后还包括：
通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火中的一种或组合去除每个第二晶片的损伤层。
另一方面，还提供一种异质集成结构，由如上所述的异质集成结构制备方法制备得到。
另一方面，还提供一种半导体集成器件，包括如上所述的异质集成结构。
采用上述技术方案，本发明具有如下有益效果：
本发明将小尺寸的第一晶片经过图形化切割后得到第二晶片，能减小离子注入引起的形貌变化；将每个第二晶片有序贴片于大尺寸的晶片载具上，再通过离子束剥离技术将薄膜转移到异质支撑衬底上，既可以充分利用原材料，还能解决小尺寸晶片工艺不兼容的问题，实现异质集成；且第一晶片经过图形化切割后在高温退火过程中也尽可能大幅减小热失配应力，避免解键合情况的发生，使晶片薄膜完整转移到异质支撑衬底上，得到高质量异质集成结构。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的一种异质集成结构的制备方法流程图；
图2为本发明实施例的一种第一晶片图形化切割示意图；
图3为本发明实施例的一种第二晶片贴合于晶片载具的平面效果示意图；
图4为本发明实施例的一种第二晶片贴合于晶片载具的立体截面效果示意图；
图5为本发明实施例的一种第二晶片形成缺陷层的过程示意图；
图6为本发明实施例的一种形成第一异质集成结构的过程示意图；
图7为本发明实施例的一种形成目标异质集成结构的过程示意图；
图8为本发明实施例的另一种形成目标异质集成结构的过程示意图。
以下对附图作补充说明：
100-第一晶片；100’-第二晶片；110-缺陷层；111-损伤层；200-晶片载具；300-支撑衬底；400-第一异质集成结构；500-目标异质集成结构。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为了下面的详细描述的目的，应当理解，本发明可采用各种替代的变化和步骤顺序，除非明确规定相反。此外，除了在任何操作实例中，或者以其他方式指出的情况下，表示例如说明书和权利要求中使用的成分的量的所有数字应被理解为在所有情况下被术语“约”修饰。因此，除非相反指出，否则在以下说明书和所附权利要求中阐述的数值参数是根据本发明所要获得的期望性能而变化的近似值。至少并不是试图将等同原则的适用限制在权利要求的范围内，每个数值参数至少应该根据报告的有效数字的个数并通过应用普通舍入技术来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值，但是具体实例中列出的数值尽可能精确地报告。然而，任何数值固有地包含由其各自测试测量中发现的标准偏差必然产生的某些误差。当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。例如，从“1至10”的指定范围应视为包括最小值1与最大值10之间的任何及所有的子范围。范围1至10的示例性子范围包括但不限于1至6.1、3.5至7.8、5.5至10等。
第一方面，参考图1，本发明所提供的一种异质集成结构制备方法，包括以下步骤：
S101，获取预设数量的第一晶片100，将每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’；每个第二晶片100’具有第一面和第二面。
具体的，第一晶片100通常为相对意义上的小尺寸晶片，比如以工艺上常采用的6/8英寸等大尺寸设备作为参照，4英寸晶片、2英寸晶片、5*5mm晶片均可视为第一晶片100。另外，第一晶片100可以为圆形或方形，也可以为其他形状，在此不做限定。
第一晶片100的材料包括但不限于氮化镓GaN、锗Ge、砷化镓GaAs、磷化铟I nP、碳化硅Si C、氧化镓Ga2O3、氮化铝A l N、氧化锌ZnO、金刚石C、铌酸锂LN、钽酸锂LT等。
对每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’。在一种可能的实施方式中，第二晶片100’的形状包括但不限于矩形、三角形、六边形、扇形、弧形中的一种。参考图2，其所示为将第一晶片100图形化切割为六边形。当然，所有的第一晶片100不一定仅切为同一个形状，也可以多个形状的组合，例如，可以将预设数量的第一晶片100切割成三角形、正方形、六边形等的一种或组合。另外，可对第二晶片100’做倒角处理，防止边缘毛刺。每个第二晶片100’具有相对的第一面和第二面，第一面和第二面均为平面，比如第二晶片100’的a面为第一面，则b面为第二面。
通过上述实施方式，小尺寸的第一晶片100经过图形化切割后得到第二晶片100’，能减小后续离子注入引起的形貌变化；并且，经过图形化切割后，在高温退火过程中尽可能大幅减小热失配应力，避免解键合情况的发生。
因为后续要将预设数量的第二晶片100’贴合在晶片载具200上面，以兼容大尺寸工艺设备，所以预设数量可以根据第二晶片100’的尺寸以及晶片载具200的尺寸而定，预设数量不超过晶片载具200可容纳第二晶片100’的数量。具体见下述步骤。
S102，将预设数量的第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上。
本发明实施例中，晶片载具200的尺寸包括但不限于6/8/12英寸，将第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上，并且布满整个晶片载具200。由上述可知，图形化切割后得到的第二晶片100’，可以包括多种形状以及多种尺寸，因此贴合在晶片载具200上的第二晶片100’，可以为多种形状以及多种尺寸中的一种或组合。
比如在一个实施例中，晶片载具200的尺寸为12英寸，部分第二晶片100’的形状为正六边形，尺寸均为4英寸，与其它不规则图形的贴片贴合有序贴合在晶片载具200上，贴合后的平面效果参考图3所示；贴合后的立体界面效果参考图4所示。后续工序中，可将贴合在晶片载具200上的第二晶片100’视为一个整体的大尺寸晶片。
在一种可能的实施方式中，步骤S102包括：
确定相邻第二晶片100’之间的预设间隔；预设间隔为1-100μm；
按照预设间隔将预设数量的第二晶片100’的第一面以预设排列方式贴合在晶片载具200上。
具体的，可以根据第二晶片100’的材料以及尺寸等因素，确定相邻第二晶片100’之间的预设间隔，因为后续工序中每个第二晶片100’会释放应力，存在热胀冷缩等问题，因此预设间隔不宜过大，也不宜过小。比如在一个实施例中，每个第二晶片100’的材料为氮化镓，相邻第二晶片100’之间的预设间隔为1μm。当然实际制备过程中，预设间隔可以为上述范围内的任意点值，在此不做枚举。
通过上述实施方式，将多个小尺寸的第一晶片100图形化切割后，有序贴片于大尺寸的晶片载具200上，便于后续工序，既可以充分利用原材料，还能解决小尺寸晶片工艺不兼容的问题，实现异质集成。
S103，朝向每个第二晶片100’的第二面进行离子注入，以在每个第二晶片100’的预设深度形成缺陷层110。
每个第二晶片100’的预设深度形成的缺陷层110，是用于后续沿缺陷层110剥离每个第二晶片100’的部分。离子注入是将离子源产生的离子经加速后高速射向材料表面，当离子进入表面，将与固体中的原子碰撞，将其挤进内部，并在其射程前后和侧面激发出一个尾迹。这些撞离原子再与其它原子碰撞，后者再继续下去，在一定时间内，材料中将建立一个有数百个间隙原子和空位的区域。当材料回复到平衡，大多数原子回到正常的点阵位置，而留下一些“冻结”的空位和间隙原子。这一过程在表面下建立了富集注入元素并具有损伤的缺陷层110。参考图5，本发明实施例中，通过将氢离子或氦离子经加速后高速射向每个第二晶片100’的第二面，形成缺陷层110，图5中的箭头方向为离子注入的方向。
在一种可能的实施方式中，所述离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入以及氢离子和氦离子共同离子注入中的任意一种；离子的注入剂量为1×1016cm-2 -1×1018cm-2，注入剂量可以为上述范围内的任意点值，在此不做枚举；离子的注入能量为10keV-5MeV，注入能量可以为上述范围内的任意点值，在此不做枚举，注入的离子的相对原子质量越大，注入所需的离子束能量越大。
离子的注入能量能够影响缺陷层110的深度，离子的注入剂量取决于所选用的第一晶片100的材料种类，针对不同材料的第一晶片100，为了能够实现在缺陷层110处剥离，其离子注入剂量是不同的。由于第一晶片100会作为目标异质集成结构500中的功能层，因此实际过程中可以基于目标异质集成结构500中的功能层厚度和所选用的第一晶片100的材料种类来确定离子注入过程中的注入能量和注入剂量。
在一种可能的实施方式中，第一晶片100的材料种类相同或者不同；当第一晶片100的材料种类不同时，获取预设数量的第一晶片100包括获取所需离子的注入剂量和注入能量均相同的预设数量的第一晶片100。
也就是说，在步骤S101中选取的用于图形化切割的第一晶片100，由于贴合在同一晶片载具200上，共同进行离子注入，第一晶片100的材料需相同，或者第一晶片100的材料不同，但每个第一晶片100所需的离子的注入剂量和注入能量均相同。
比如在一个实施例中，每个第一晶片100的材料为氮化镓，将每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’，朝向每个第二晶片100’的第二面注入氢离子，注入剂量为1×1016cm-2，注入能量为10keV。
另外，在一些可能的实施例中，可以先对每个第一晶片100进行离子注入，然后将每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’，将预设数量的第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上。
因此，离子注入的时机可以有两种，一是将每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’，朝向每个第二晶片100’的第二面进行离子注入；二是先对每个第一晶片100进行离子注入，然后将每个第一晶片100进行图形化切割，得到预设数量的第二晶片100’，将预设数量的第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上。在实际制备过程中，可根据具体需求进行选择，在此不做约束。
S104，获取支撑衬底300，将预设数量的第二晶片100’的第二面分别与支撑衬底300进行键合，得到第一异质集成结构400。
本发明实施例中，支撑衬底300的材料包括但不限于硅Si、绝缘体上硅SOI、锗Ge、砷化镓GaAs、磷化铟I nP、碳化硅SiC、多晶碳化硅、绝缘体上碳化硅Si CO I、氧化镓Ga2O3、蓝宝石、氧化锌ZnO、铌酸锂LN、钽酸锂LT、表面氧化的Si晶片、石英等常见的半导体晶片，需要注意支撑衬底300与第一晶片100的材料不同。支撑衬底300的尺寸可以为1-12英寸，支撑衬底300的尺寸可以根据实际需求进行调整，均在本发明保护范围内。比如，在一个实施例中，晶片载具200的尺寸为12英寸，支撑衬底300的尺寸也为12英寸。
支撑衬底300可以采用圆形晶片或方形晶片，也可以根据实际情况选择形状合适的支撑衬底300，均在本发明保护范围内。
参考图6所示，将预设数量的第二晶片100’的第二面分别与支撑衬底300进行键合，得到第一异质集成结构400，在一种可能的实施方式中，键合方法包括：亲水性直接键合、介质层间接键合、表面活化键合以及金属熔融键合中的任意一种。
当采用表面活化键合时，在一种可能的实施方式中，键合前还包括：对所述第二晶片100’的第二面以及支撑衬底300的键合面进行等离子体激活，所述等离子体激活中所采用的气体包括氮气、氩气或氧气。因为可能存在第二晶片100’的第二面和支撑衬底300长期在空气中处于自然氧化状态的情况，并且易吸附沾污、颗粒等污染物。使用等离子体激活可以去除键合面表面的污染物和自然氧化层，打开键合面表面的悬挂键，大幅提升键合面表面亲水性，以增强键合强度，保证键合效果。本发明实施例中采用等离子体表面激活处理，使其表面亲水性提升，增强键合强度，保证键合效果。
S105，将第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离，以去除每个第二晶片100’的部分以及晶片载具200，得到目标异质集成结构500。
在一种可能的实施方式中，在将第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离之前，还包括：对第一异质集成结构400进行退火处理，其中，退火处理的退火温度为100℃-1200℃；退火处理的退火时间为1分钟-30小时；退火处理的退火气氛包括氮气、氩气或真空中的任意一种。
参考图7，其所示为第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离，以去除每个第二晶片100’的部分以及晶片载具200，得到目标异质集成结构500的过程示意图。在一个实施例中，退火温度为1000℃，退火时间为24小时，退火气氛为氮气。进行退火处理后的第一异质集成结构400，沿缺陷层110剥离每个第二晶片100’的部分以及晶片载具200，得到目标异质集成结构500。
进一步的，在键合之后退火剥离之前，还可以对第一异质集成结构400进行预退火的工艺，以加固键合面质量，比如，所述预退火处理过程中，预退火升温速率介于0.5℃/min-10℃/min之间，预退火温度介于50℃-200℃之间，预退火时间介于60min-600min之间，预退火气氛包括氧气、氩气、氮气中的任意一种或真空环境。
通过上述实施方式，将多个小尺寸的第一晶片100图形化切割后，有序贴片于大尺寸的晶片载具200上，再通过离子束剥离技术将薄膜转移到异质支撑衬底300上，既可以充分利用原材料，还能解决小尺寸晶片工艺不兼容的问题，实现异质集成；且第一晶片100经过图形化切割后可有效减小热应力，使晶片薄膜完整转移到异质支撑衬底300上。
参考图8，在一种可能的实施方式中，在将第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离，以去除每个第二晶片100’的部分以及晶片载具200之后还包括：通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火中的一种或组合去除每个第二晶片100’的损伤层111。
具体的，损伤层111为未剥离干净的部分缺陷层110，材料与第二晶片100’一致，在一个实施例中，采用高温退火去除损伤层111，退火处理的退火温度为900℃-1200℃。在另一个实施例中，对损伤层111进行抛光处理，以去除损伤层111，抛光处理包括但不限于化学机械抛光、反应离子刻蚀、离子束刻蚀、离子束抛光等，较佳的比如采用离子束抛光。离子束抛光是指利用中性离子束流轰击工件，去除其表面一定区域的原子或分子，达到超光滑抛光的目的。采用离子束抛光，相比于机械抛光，不会对第二晶片100’造成再次损伤，所得到的目标异质集成结构500质量更佳。
另一方面，还提供一种异质集成结构，由如上所述的异质集成结构制备方法制备得到。
另一方面，还提供一种半导体集成器件，包括如上所述的异质集成结构。针对不同材料的第一晶片100，形成的半导体器件也不同，比如在一个实施例中，第一晶片100的材料为氮化镓，可形成HEMT器件，常见的半导体器件制备工艺包括光刻、金属生长、刻蚀、钝化，可选用其中的一种或多种组合在目标异质集成结构500的基础上制备半导体集成器件。半导体集成器件还可以包括外延层、栅氧层及金属层，金属层可以包括用于形成漏极的第一金属层、用于形成源极的第二金属层。
基于以上对异质集成结构制备方法的介绍，以下将提供具体实施例对上述制备方法进行进一步的说明，以便于理解异质集成结构的制备过程。以下实施例仅仅是异质集成结构制备方法的一种可行性示例，并不表示本发明实施例所述的异质集成结构制备方法仅限于以下示例。
实施例1：
获取预设数量的第一晶片100，第一晶片100的材料均为碳化硅Si C，第一晶片100的尺寸为2英寸，预设数量为36片，将每个第一晶片100进行图形化切割，均切割为正方形，得到36片第二晶片100’；每个第二晶片100’具有第一面和第二面。
获取12英寸的晶片载具200，将第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上，布满整个晶片载具200，预设排列方式为方阵形式，相邻第二晶片100’之间的预设间隔为1μm。朝向每个第二晶片100’的第二面注入氢离子，注入剂量为1×1016cm-2，注入能量为10keV。
获取支撑衬底300，支撑衬底300的材料为硅Si，支撑衬底300的尺寸为12英寸。对第二晶片100’的第二面以及支撑衬底300的键合面进行等离子体激活，将每个第二晶片100’的第二面分别与支撑衬底300通过表面活化键合的方式进行键合，得到第一异质集成结构400。在退火温度为1000℃，退火时间为24小时，退火气氛为氮气的退火条件下，对第一异质集成结构400进行退火处理，将第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离，以去除每个第二晶片100’的部分以及晶片载具200，再通过离子束抛光对每个第二晶片100’的损伤层111进行去除，得到目标异质集成结构500。
实施例2：
获取预设数量的第一晶片100，第一晶片100的材料均为氮化镓GaN，第一晶片100的尺寸为4英寸，预设数量为9片，朝向每个第一晶片100的第二面注入氦离子，注入剂量为1×1018cm-2，注入能量为1MeV。将离子注入后的每个第一晶片100进行图形化切割，均切割为六边形，得到9片第二晶片100’；每个第二晶片100’具有第一面和第二面。
获取12英寸的晶片载具200，将第二晶片100’的第一面按照预设排列方式贴合在晶片载具200上，布满整个晶片载具200，预设排列方式为方阵形式，相邻第二晶片100’之间的预设间隔为1μm。
获取支撑衬底300，支撑衬底300的材料为绝缘体上硅SO I，支撑衬底300的尺寸为12英寸。对第二晶片100’的第二面以及支撑衬底300的键合面进行等离子体激活，将每个第二晶片100’的第二面分别与支撑衬底300通过表面活化键合的方式进行键合，得到第一异质集成结构400。在退火温度为1200℃，退火时间为25小时，退火气氛为真空的退火条件下，对第一异质集成结构400进行退火处理，将第一异质集成结构400沿每个第二晶片100’的缺陷层110进行剥离，以去除每个第二晶片100’的部分以及晶片载具200，再通过离子束抛光对每个第二晶片100’的损伤层111进行去除，得到目标异质集成结构500。
通过本发明实施例，将小尺寸的第一晶片100经过图形化切割后得到第二晶片100’，能减小离子注入引起的形貌变化；将每个第二晶片100’有序贴片于大尺寸的晶片载具200上，再通过离子束剥离技术将薄膜转移到异质支撑衬底300上，既可以充分利用原材料，还能解决小尺寸晶片工艺不兼容的问题，实现异质集成；且第一晶片100经过图形化切割后在高温退火过程中也尽可能大幅减小热失配应力，避免解键合情况的发生，使晶片薄膜完整转移到异质支撑衬底300上。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种异质集成结构制备方法，其特征在于，包括：
获取预设数量的第一晶片，将每个所述第一晶片进行图形化切割，得到预设数量的第二晶片；每个所述第二晶片具有第一面和第二面；
将所述预设数量的第二晶片的第一面按照预设排列方式贴合在晶片载具上；
朝向每个所述第二晶片的第二面进行离子注入，以在每个所述第二晶片的预设深度形成缺陷层；
获取支撑衬底，将所述预设数量的第二晶片的第二面分别与所述支撑衬底进行键合，得到第一异质集成结构；
将所述第一异质集成结构沿每个所述第二晶片的所述缺陷层进行剥离，以去除每个所述第二晶片的部分以及所述晶片载具，得到目标异质集成结构。
2.根据权利要求1所述的异质集成结构制备方法，其特征在于，所述第二晶片的形状包括矩形、三角形、六边形、扇形、弧形中的一种。
3.根据权利要求1所述的异质集成结构制备方法，其特征在于，所述将所述预设数量的第二晶片的第一面按照预设排列方式贴合在晶片载具上包括：
确定相邻第二晶片之间的预设间隔；所述预设间隔为1-100μm；
按照所述预设间隔将所述预设数量的第二晶片的第一面以所述预设排列方式贴合在所述晶片载具上。
4.根据权利要求1所述的异质集成结构制备方法，其特征在于，所述离子注入的方式包括：氢离子单一离子注入、氦离子单一离子注入、氢离子和氦离子共同离子注入中的一种或者多种的组合；
所述离子的注入剂量为1×1016cm-2-1×1018cm-2；
所述离子的注入能量为10keV-5MeV。
5.根据权利要求4所述的异质集成结构制备方法，其特征在于，所述第一晶片的材料种类相同或者不同；
当所述第一晶片的材料种类不同时，所述获取预设数量的第一晶片包括获取所需离子的注入剂量和注入能量均相同的所述预设数量的第一晶片。
6.根据权利要求1所述的异质集成结构制备方法，其特征在于，所述将所述预设数量的第二晶片的第二面分别与所述支撑衬底进行键合的键合方法包括：亲水性直接键合、表面活化键合、金属键合、介质层键合中的一种。
7.根据权利要求1所述的异质集成结构制备方法，其特征在于，在将所述第一异质集成结构沿每个所述第二晶片的所述缺陷层进行剥离之前，还包括：对所述第一异质集成结构进行退火处理，其中，
所述退火处理的退火温度为100℃-1200℃；
所述退火处理的退火时间为1分钟-30小时；
所述退火处理的退火气氛包括氮气、氩气或真空中的任意一种。
8.根据权利要求1所述的异质集成结构制备方法，其特征在于，在将所述第一异质集成结构沿每个所述第二晶片的所述缺陷层进行剥离，以去除每个所述第二晶片的部分以及所述晶片载具之后还包括：
通过化学机械抛光、离子束刻蚀、机械研磨、化学湿法腐蚀、高温退火中的一种或组合去除每个所述第二晶片的损伤层。
9.一种异质集成结构，其特征在于，由权利要求1至8任一项所述的异质集成结构制备方法制备得到。
10.一种半导体集成器件，其特征在于，包括如权利要求9所述的异质集成结构。
CN202311213692.3A 2023-09-19 2023-09-19 异质集成结构制备方法、异质集成结构及半导体集成器件 Pending CN117153674A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311213692.3A CN117153674A (zh) 2023-09-19 2023-09-19 异质集成结构制备方法、异质集成结构及半导体集成器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311213692.3A CN117153674A (zh) 2023-09-19 2023-09-19 异质集成结构制备方法、异质集成结构及半导体集成器件

Publications (1)

Publication Number Publication Date
CN117153674A true CN117153674A (zh) 2023-12-01

Family

ID=88884161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311213692.3A Pending CN117153674A (zh) 2023-09-19 2023-09-19 异质集成结构制备方法、异质集成结构及半导体集成器件

Country Status (1)

Country Link
CN (1) CN117153674A (zh)

Similar Documents

Publication Publication Date Title
KR100552448B1 (ko) 단결정막의 결정 이온-슬라이싱 방법
US11373863B2 (en) Method of manufacturing a silicon carbide device and wafer composite including laser modified zones in a handle substrate
JPS58159322A (ja) マスク上に単結晶層を形成する方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
JP2010232609A (ja) Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
CN110663097B (zh) 半导体元件基板的制造方法
EP2381487A1 (en) Substrate for light-emitting element
CN110600436A (zh) 多层复合基板结构及其制备方法
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN117153674A (zh) 异质集成结构制备方法、异质集成结构及半导体集成器件
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
TWI781801B (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
US20220223476A1 (en) Crystal efficient sic device wafer production
TWI833057B (zh) 製造包含支撐基板上之單晶薄層之複合結構的方法
CN117153673A (zh) 一种异质键合结构、半导体器件及其制备方法
US20220108924A1 (en) Semiconductor substrate and method of manufacturing the same
US20240044043A1 (en) Method for producing a monocrystalline layer of lithium niobate by transferring a seed layer of yttria-stabilized zirconia to a silicon carrier substrate and epitaxially growing the monocrystalline layer of lithium niobate and substrate for epitaxial growth of a monocrystalline layer of lithium niobate
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
KR102636121B1 (ko) Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판
TWI810847B (zh) 磷化銦基板
CN117080122A (zh) 一种异质键合结构制备方法、异质键合结构及半导体器件
CN115966589A (zh) 半导体芯片及其制造方法
JPS59171115A (ja) 半導体装置基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination