CN117043961A - 半导体装置、半导体装置的制造方法以及半导体装置的更换方法 - Google Patents

半导体装置、半导体装置的制造方法以及半导体装置的更换方法 Download PDF

Info

Publication number
CN117043961A
CN117043961A CN202180096164.7A CN202180096164A CN117043961A CN 117043961 A CN117043961 A CN 117043961A CN 202180096164 A CN202180096164 A CN 202180096164A CN 117043961 A CN117043961 A CN 117043961A
Authority
CN
China
Prior art keywords
mosfet
semiconductor transistor
semiconductor
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180096164.7A
Other languages
English (en)
Inventor
岩松俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117043961A publication Critical patent/CN117043961A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

目的在于提供能够预测在市场上运行的情况下的纵向型半导体晶体管的电特性的变动的技术。半导体装置具备设置于同一个半导体基体的纵向型半导体晶体管和横向型半导体晶体管。纵向型半导体晶体管的栅极电极与横向型半导体晶体管的栅极电极电连接。纵向型半导体晶体管的源极电极与横向型半导体晶体管的源极电极电连接。

Description

半导体装置、半导体装置的制造方法以及半导体装置的更换 方法
技术领域
本公开涉及一种半导体装置、半导体装置的制造方法以及半导体装置的更换方法。
背景技术
作为电力控制用的半导体装置，广泛使用MOS栅极半导体装置。MOS栅极半导体装置是MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)和IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等具有MOS构造的栅极电极的半导体装置。MOS栅极半导体装置作为还被称为元件的半导体芯片设置于半导体基板等。
即使是从相同的半导体晶片获取的半导体芯片，由于制造上的偏差而每个元件的电特性也不同。因此，在如三相桥电路等那样将多个元件并联使用的电路中，存在与一个元件相比电特性的偏差大这样的问题。针对这样的每个元件的电特性不同这样的问题，在专利文献1中提出了挑选电特性近似的元件并组装在电路基板的技术。
专利文献1：日本特开2010-199362号公报
发明内容
发明要解决的问题
然而，由于市场上的元件运行(也称为实际使用中的元件动作)等而电路的电特性必然随时间变化。因此，即使在装配工序中的元件挑选时挑选了同等的电特性的元件，也有时在市场上的元件运行期间各元件的电特性的随时间的变化之差变大。其结果，存在有时市场上的运行中的电路动作不稳定这样的问题。
因此，本公开是鉴于如上所述的问题而完成的，目的在于提供能够预测在市场上运行的情况下的纵向型半导体晶体管的电特性的变动的技术。
用于解决问题的方案
本公开所涉及的半导体装置具备设置于同一个半导体基体的纵向型半导体晶体管和横向型半导体晶体管，所述纵向型半导体晶体管的栅极电极与所述横向型半导体晶体管的栅极电极电连接，所述纵向型半导体晶体管的源极电极与所述横向型半导体晶体管的源极电极电连接，所述纵向型半导体晶体管的漏极电极和所述横向型半导体晶体管的漏极电极设置于相对于所述半导体基体而言互为相反侧，所述横向型半导体晶体管的阈值电压比所述纵向型半导体晶体管的阈值电压高。
发明的效果
根据本公开，纵向型半导体晶体管和横向型半导体晶体管设置于同一个半导体基体，因此通过获取横向型半导体晶体管的电特性来能够预测纵向型半导体晶体管的电特性。
本公开的目的、特征、方面以及优点通过以下的详细的说明和附图变得更清楚。
附图说明
图1是表示实施方式1所涉及的半导体装置的结构的平面图。
图2是表示实施方式1所涉及的半导体装置的结构的截面图。
图3是表示实施方式1所涉及的半导体装置的其它结构的截面图。
图4是表示实施方式1所涉及的半导体装置的制造方法的截面图。
图5是表示实施方式1所涉及的半导体装置的制造方法的截面图。
图6是表示实施方式1所涉及的半导体装置的制造方法的截面图。
图7是表示实施方式1所涉及的功率模块的制造方法的流程图。
图8是表示实施方式1所涉及的半导体装置的结构的平面图。
图9是表示实施方式1所涉及的半导体装置的其它结构的平面图。
图10是表示实施方式1所涉及的半导体装置的阈值电压的测定结果的图。
图11是表示半桥电路的一例的电路图。
图12是表示半桥电路的一例的电路图。
图13是表示实施方式2所涉及的半导体装置的结构的截面图。
图14是表示实施方式2所涉及的半导体装置的制造方法的截面图。
图15是表示实施方式2所涉及的半导体装置的制造方法的截面图。
图16是表示实施方式2所涉及的半导体装置的制造方法的截面图。
图17是表示实施方式2所涉及的半导体装置的制造方法的截面图。
(附图标记说明)
1：半导体基板；2：半导体层；7、7a：栅极绝缘膜；8、8a：栅极电极；11、11a：源极电极；12、12a：漏极电极；41：高耐压MOSFET；41a：监视MOSFET；Dh：漏极焊盘；Dm：监视漏极焊盘。
具体实施方式
以下，参照所附的图来说明实施方式。在以下的各实施方式和各图中说明的特征是例示，并非所有特征都是必需的。另外，在以下所示的说明中，在多个实施方式中对同样的结构要素附加相同或类似的符号，主要说明不同的结构要素。
另外，在以下记载的说明中，“上”、“下”、“侧”、“表”或“背”等特定的位置和方向是为了便于理解实施方式的内容而使用的，也未必与实际的实施时的方向一致。另外，设杂质浓度表示各区域中的杂质浓度的峰值。另外，以下将第一导电类型设为n型、将第二导电类型设为p型来进行说明，但是也可以是第一导电类型为p型、第二导电类型为n型的半导体装置。
<实施方式1>
图1是表示本实施方式1所涉及的半导体装置100的结构的平面图。在图1中，半导体装置100是在平面视图中具备设置于半导体装置100的中央部的有源区20以及设置于半导体装置100的外周部的末端(termination)区30的半导体芯片。外周部是指，在图1所示的半导体装置100的平面视图中，位于比半导体装置100内部靠半导体装置100外部的位置的部分，中央部是指，位于与外周部相反的方向的部分。
有源区20是在半导体装置100的导通状态下通过形成沟道而电流流动的区域。末端区30设置于有源区20的周围，是将有源区20与外部绝缘的区域。
在图1中，栅极电极8设置成格子状。在有源区20内的由栅极电极8划分的区域设置有多个单元(cell)。各单元不限于图1所示的棋盘格状，也可以配置成交错格子状。并且，各栅极电极8的形状也可以是在平面视图中仅在半导体装置100的一个方向上延伸的条状，各单元的形状也可以是条状。
栅极电极8包括设置于半导体层2的外周部的栅极布线8w。在栅极布线8w的下层，设置有场氧化膜16。虽然未图示，但是在栅极布线8w上的保护层设置有栅极接触件，栅极布线8w经由栅极接触件而与栅极焊盘电连接。栅极布线8w的下层的场氧化膜16比单元内的MOSFET的栅极氧化膜厚，因此即使在栅极布线8w被施加了栅极电压的情况下，也抑制场氧化膜16的破坏。另外，由于场氧化膜16比栅极氧化膜厚，因此栅极布线8w与作为场氧化膜16的下层的半导体层2之间的氧化膜的电容也比较小。
<截面结构>
图2是表示图1的用虚线表示的部分的结构的截面图。半导体装置100具备设置于同一个半导体基体的纵向型半导体晶体管和横向型半导体晶体管。
在本实施方式1中，半导体基体是n型的半导体基板1和n型的半导体层2，但是不限于此。例如，半导体基体也可以包括半导体基板1和半导体层2的任一个。另外，以下说明半导体基体的至少一部分、例如漂移层3包含碳化硅(SiC)的结构，但是也可以包含氮化镓(GaN)、金刚石等与硅相比带隙大的宽带隙半导体。
另外，在本实施方式1中，纵向型半导体晶体管是n沟道型的高耐压MOSFET 41，横向型半导体晶体管是n沟道型的监视MOSFET 41a，但是不限于此。例如，纵向型半导体晶体管既可以是p沟道型的高耐压MOSFET，也可以是IGBT，还可以是沟槽栅极型的半导体晶体管。
根据以上，在本实施方式1中，高耐压MOSFET 41和监视MOSFET 41a设置于同一个半导体基板1和半导体层2。图2的例子的高耐压MOSFET 41具备漂移层3、阱区4、源极区5、栅极绝缘膜7、栅极电极8、阱接触区9、源极电极11、漏极电极12以及层间绝缘膜13。图2的例子的监视MOSFET 41a具备漂移层3、阱区4a、源极区5a、漏极区6a、栅极绝缘膜7a、栅极电极8a、阱接触区9a、源极电极11a、漏极电极12a以及层间绝缘膜13a。
半导体层2设置于半导体基板1上，包括n型的漂移层3、p型的阱区4、4a、n型的源极区5、5a、n型的漏极区6a以及p型的阱接触区9、9a。
漂移层3是半导体层2中的靠半导体基板1侧的部分。在漂移层3上选择性地设置有阱区4、4a。在阱区4上选择性地设置有相互邻接的源极区5和阱接触区9。在阱区4a上选择性地设置有相互邻接的源极区5a及阱接触区9a以及与它们分离的漏极区6a。阱接触区9使源极区5与阱区4的电位相同，因此能够抑制寄生晶体管的动作。同样地，阱接触区9a使源极区5a与阱区4a的电位相同，因此能够抑制寄生晶体管的动作。
在源极区5上以及被源极区5彼此夹着的阱区4及漂移层3上，隔着绝缘性的栅极绝缘膜7设置有栅极电极8。在栅极电极8上设置有将栅极电极8与源极电极11分离的层间绝缘膜13。在层间绝缘膜13设置有使源极区5和阱接触区9露出的接触孔。隔着阻挡金属32而与源极区5及阱接触区9接触的源极电极11隔着阻挡金属32设置于层间绝缘膜13上。在半导体基板1的下部设置有漏极电极12。
在源极区5a及漏极区6a上以及被它们夹着的阱区4a上，隔着绝缘性的栅极绝缘膜7a设置有栅极电极8a。在栅极电极8a上设置有将栅极电极8a与源极电极11a分离的层间绝缘膜13a。在层间绝缘膜13a设置有使源极区5a和阱接触区9a露出的接触孔以及使漏极区6a露出的接触孔。隔着阻挡金属32a而与源极区5a及阱接触区9a接触的源极电极11a隔着阻挡金属32a设置于层间绝缘膜13a上。隔着阻挡金属32a而与漏极区6a接触的漏极电极12a隔着阻挡金属32a设置于层间绝缘膜13a上。
在本实施方式1中，高耐压MOSFET 41的漏极电极12和监视MOSFET 41a的漏极电极12a设置于相对于半导体基体而言互为相反侧。在图2中，作为其例子，漏极电极12设置于半导体基板1和半导体层2的下侧，漏极电极12a设置于半导体基板1和半导体层2的上侧。
另外，如后所述，在本实施方式1中，高耐压MOSFET 41的栅极电极8与监视MOSFET41a的栅极电极8a电连接。而且，高耐压MOSFET 41的栅极绝缘膜7和监视MOSFET 41a的栅极绝缘膜7a具有相同的材料和相同的厚度，在后述的对监视MOSFET 41a施加高的栅极电压之前，监视MOSFET 41a的阈值电压与高耐压MOSFET 41的阈值电压相同。在此，栅极绝缘膜7和栅极绝缘膜7a具有相同的厚度是指栅极绝缘膜7与栅极绝缘膜7a之差为厚度整体的±3％以下。
此外，监视MOSFET 41a与高耐压MOSFET 41同样地，设置于图1所示的有源区20。设置监视MOSFET 41a的区域可以设置于有源区20内的任意的区域，监视MOSFET 41a的面积可以是最小限度的面积，最小限度的面积可以是与配置有2～3个高耐压MOSFET 41单元的面积相同的程度。
图3是表示图1的用虚线表示的部分的其它结构的截面图。如图3所示，在图2的结构中，高耐压MOSFET 41的源极电极11与监视MOSFET 41a的源极电极11a也可以通过相互直接相接来电连接。而且，在该结构中，也可以对于源极电极11和源极电极11a的整体设置有一个焊盘。
<半导体装置的动作>
接着，说明本实施方式1所涉及的半导体装置100的动作。
首先，说明高耐压MOSFET 41的动作。当栅极电极8被施加正的电压时，在阱区4中的与栅极绝缘膜7相接的部分形成作为电流的路径的沟道。当在该状态下漏极电极12被施加正的电压时，电流从漏极电极12经过半导体基板1、漂移层3、阱区4、源极区5向源极电极11流动。另一方面，当对栅极电极8的正的电压的施加被解除、或者栅极电极8被施加负的电压时，阱区4中的与栅极绝缘膜7相接的部分被耗尽化。由此，即使漏极电极12被施加高电压，漏极-源极间的电流也被切断。
接着，说明监视MOSFET 41a的动作。当栅极电极8a被施加正的电压时，在阱区4a中的与栅极绝缘膜7a相接的部分形成作为电流的路径的沟道。当在该状态下漏极电极12a被施加正的电压时，电流从漏极电极12a经过漏极区6a、阱区4a、源极区5a向源极电极11a流动。另一方面，当对栅极电极8a的正的电压的施加被解除、或者栅极电极8a被施加负的电压时，阱区4a中的与栅极绝缘膜7a相接的部分被耗尽化。由此，即使漏极电极12a被施加高电压，漏极-源极间的电流也被切断。
在任一个MOSFET中，均随着施加到栅极电极8、8a的正的电压增大，流过漏极-源极间的电流量增加。例如，将漏极电压设为10V、将源极电压设为0V，流过MOSFET的漏极-源极间的电流值成为标准值时的栅极电压被设定为阈值电压。
<半导体装置的制造方法>
接着，参照图4～图6来说明本实施方式1所涉及的半导体装置的制造方法。
如图4所示，准备n型且低电阻的半导体基板1，通过外延生长来在半导体基板1上形成包括n型的漂移层3的半导体层2。此外，图4的例子的半导体基板1是半导体晶片的一部分，半导体晶片在图4的半导体基板1的面内方向上延伸。漂移层3的n型的杂质浓度例如是1×1013cm-3～1×1018cm-3左右，其厚度例如是4μm～200μm。
如图5所示，在漂移层3上选择性地形成相互分离的p型的阱区4、4a。另外，在阱区4上选择性地形成相互邻接的n型的源极区5和p型的阱接触区9，在阱区4a上选择性地形成相互邻接的n型的源极区5a及p型的阱接触区9a以及与它们分离的n型的漏极区6a。关于各个区域，例如以通过光刻来加工的抗蚀剂或氧化膜等为掩模，p型区域是注入Al离子来形成的，n型区域是注入N离子来形成的。
阱区4形成为其p型的杂质浓度例如是1×1015cm-3～1×1018cm-3左右，其从半导体基板1的上表面起的深度例如是0.3μm～2.0μm。源极区5形成为其n型的杂质浓度例如是1×1017cm-3～1×1021cm-3左右，其杂质浓度比阱区4的杂质浓度高，且源极区5的底面不位于比阱区4的底面靠下方的位置。阱接触区9形成为其杂质浓度比阱区4的杂质浓度高。
接着，利用热处理装置在氩气等非活性气体气氛中进行退火。关于退火，例如在1300℃～1900℃的温度下进行30秒～1小时左右。通过该退火，被离子注入的N等n型杂质和Al等p型杂质被活性化。
接着，如图6所示，形成栅极绝缘膜7、7a。栅极绝缘膜7、7a例如是通过1150℃以上的干热氧化法形成的。栅极绝缘膜7、7a也可以通过沉积法来形成。也可以在形成栅极绝缘膜7、7a之后在氮或氨气氛中进行热处理。另外，也可以在形成栅极绝缘膜7、7a之前对漂移层3的表面在氢气氛中进行高温退火。
然后，形成栅极电极8、8a。例如，通过CVD(Chemical Vapor Deposition：化学气相沉积)法使多晶硅沉积，以通过光刻来加工的抗蚀剂为掩模进行蚀刻，由此形成栅极电极8、8a。在多晶硅中也可以含有例如磷(P)、硼(B)那样的杂质。通过在多晶硅中含有杂质，能够降低栅极电极8、8a的薄层电阻。
最后，在形成具有接触孔的层间绝缘膜13、13a之后形成源极电极11、11a和漏极电极12、12a，由此如图2(或图3)所示的高耐压MOSFET 41和监视MOSFET 41a完成。
关于引出栅极电极8、8a的布线和源极电极11、11a，例如通过利用溅射法、蒸镀法使Al、Cu、Ti、Ni、Mo、W、Ta的金属膜、它们的氮化物的金属膜、它们的层叠膜或它们的合金层沉积并进行图案化来形成。关于漏极电极12，例如通过利用溅射法和蒸镀法等使Ti、Ni、Ag、Au等的金属膜沉积并进行图案化来形成。
在本实施方式1中，阱区4a、栅极绝缘膜7a以及栅极电极8a与阱区4、栅极绝缘膜7以及栅极电极8a是分别通过同一个工序形成的。由此，对应的结构要素彼此的材质相同，对应的结构要素彼此的包括厚度在内的形状相同。因此，监视MOSFET 41a的阈值电压与高耐压MOSFET 41的阈值电压相同。
<模块的制造方法>
在对半导体基板1上进行的MOSFET的形成完成之后形成模块。首先，关于模块的形成，说明概要。在半导体晶片上形成MOSFET之后，为了判定元件的好坏而测定并获取监视MOSFET 41a的电特性。之后，半导体晶片被切割(划片)，被分割为各个元件(还称为半导体芯片)。然后，基于上述电特性挑选良品元件，利用挑选出的多个元件组装功率模块。此外，良品元件是指，从监视MOSFET 41a获取的电特性满足预先决定的基准的半导体装置。
图7是表示本实施方式1所涉及的功率模块的制造方法的流程图。
首先在步骤S1中，将上述的半导体装置的制造方法进行至半导体晶片的切割前，由此在半导体基板1形成高耐压MOSFET 41和监视MOSFET 41a。
在步骤S2中，测定高耐压MOSFET 41和监视MOSFET 41a的电特性。
图8是表示作为本实施方式1所涉及的半导体装置的半导体芯片的结构的平面图。在图8中，半导体芯片101包括图2等所示的高耐压MOSFET 41和监视MOSFET 41a，在半导体芯片101设置有多个键合焊盘(bonding pad)。半导体芯片101的键合焊盘包括设置于半导体芯片101的表面的监视漏极焊盘Dm、监视源极焊盘Sm、栅极焊盘G和源极焊盘Sh以及设置于半导体芯片101的背面的漏极焊盘Dh。
监视漏极焊盘Dm与监视MOSFET 41a的漏极电极12a和漏极端子对应。监视源极焊盘Sm与监视MOSFET 41a的源极电极11a及源极端子对应。栅极焊盘G与监视MOSFET 41a的栅极电极8a及栅极端子以及高耐压MOSFET 41的栅极电极8及栅极端子对应。源极焊盘Sh与高耐压MOSFET 41的源极电极11及源极端子对应。漏极焊盘Dh与高耐压MOSFET 41的漏极电极12及漏极端子对应。
在不设想对监视MOSFET 41a的监视漏极焊盘Dm施加高电压的情况下，监视漏极焊盘Dm优选设置于平面视图中半导体芯片101的末端区30内。另外，各焊盘优选具有能够引线键合的程度的大小。特别是，优选高耐压MOSFET 41的漏极焊盘Dh和监视MOSFET 41a的监视漏极焊盘Dm分别被引线键合。
此外，在如图3那样高耐压MOSFET 41的源极电极11与监视MOSFET 41a的源极电极11a电连接的结构中，也可以是通过将源极焊盘Sh作为监视源极焊盘Sm的代用来如图9那样不设置监视源极焊盘Sm的结构。根据这样的结构，能够节省监视源极焊盘Sm的区域，因此能够实现芯片面积的缩小化。
在测定高耐压MOSFET 41的电特性时，令用于测定的探针接触半导体基板1的表面的栅极焊盘G、源极焊盘Sh，并且使可通电的台子(energizable stage)与半导体基板1的背面的漏极焊盘Dh接触，来将测定装置与高耐压MOSFET 41电连接。测定装置在使监视源极焊盘Sm和监视漏极焊盘Dm处于浮置的状态下测定高耐压MOSFET 41的电特性。
在测定监视MOSFET 41a的电特性时，令用于测定的探针接触半导体基板1的表面的栅极焊盘G、监视源极焊盘Sm、监视漏极焊盘Dm，来将测定装置与监视MOSFET 41a电连接。测定装置在使漏极焊盘Dh和源极焊盘Sh处于浮置的状态下测定监视MOSFET 41a的电特性。在不设置监视源极焊盘Sm的图9的结构中，虽然探针接触源极焊盘Sh，但是通过使漏极焊盘Dh浮置，能够无问题地测定监视MOSFET 41a的电特性。
此外，监视MOSFET 41a既可以设置于监视漏极焊盘Dm的下方，也可以设置于监视源极焊盘Sm的下方。
电特性的测定装置通过对各焊盘施加电压并测定焊盘间的电流，选择性地测定高耐压MOSFET 41的电特性和监视MOSFET 41a的电特性。通过这些测定，获取高耐压MOSFET41的阈值电压和监视MOSFET 41a的阈值电压。例如在测定阈值电压为3V左右的MOSFET时，将漏极电压设定为10V，将源极电压设定为0V，使栅极电压在从-10V变化为+20V之后从+20V变化为-10V。然后，获取在栅极电压从+20V变化为-10V时漏极电流为1μA/cm2时的栅极电压来作为阈值电压。此外，作为阈值电压的基准的漏极电流不限于1μA/cm2，例如也可以是1mA/cm2。
在上述的本实施方式1所涉及的半导体装置的制造方法中，高耐压MOSFET 41的栅极电极8及栅极绝缘膜7与监视MOSFET 41a的栅极电极8a及栅极绝缘膜7a是分别通过同一个工序形成的。因此，在步骤S2中获取的高耐压MOSFET 41的阈值电压与监视MOSFET 41a的阈值电压相同或实质上相同。
此外，以上说明了将高耐压MOSFET 41的阈值电压进行测定，但是也可以不测定。例如，也可以假定高耐压MOSFET 41的阈值电压与监视MOSFET 41a的阈值电压相同，不测定高耐压MOSFET 41的阈值电压，测定监视MOSFET 41a的阈值电压来作为高耐压MOSFET 41的阈值电压。
在图7的步骤S3中，对监视MOSFET 41a施加高的栅极电压。例如，高的栅极电压是30V至50V的电压，施加时间是1秒至10小时左右的时间。
在步骤S4中，与步骤S2同样地，通过测定监视MOSFET 41a的电特性，获取施加了高的栅极电压的步骤S3之后的监视MOSFET 41a的阈值电压。
也就是说，在步骤S2～S4中，通过将作为预先决定的电压以上的栅极电压的高的栅极电压施加到监视MOSFET 41a而不是施加到高耐压MOSFET 41，获取施加高的栅极电压之前的监视MOSFET 41a的第一电特性和施加高的栅极电压之后的监视MOSFET 41a的第二电特性。此外，按每个元件、即按每个半导体芯片获取第一电特性和第二电特性。
在步骤S5中，切割半导体晶片来分割为各个元件。
在步骤S6中，基于第一电特性和第二电特性，挑选满足预先决定的基准的半导体装置。在本实施方式1中，挑选在步骤S2中获取的作为第一电特性的阈值电压与在步骤S4中获取的作为第二电特性的阈值电压之差为预先决定的阈值以下的元件来作为满足预先决定的基准的半导体装置。也就是说，挑选步骤S2的阈值电压与步骤S4的阈值电压彼此近似的元件来作为要组装到电路的元件。
在步骤S7中，组装成包括在步骤S6中挑选出的元件的功率模块，由此图7的制造工序结束。
图10是表示高耐压MOSFET 41的阈值电压和监视MOSFET 41a的阈值电压的测定结果的图。黑圆表示在步骤S2中测定出的高耐压MOSFET 41的阈值电压和监视MOSFET 41a的阈值电压。如上所述，高耐压MOSFET 41的阈值电压与监视MOSFET 41a的阈值电压相同。白圆表示在步骤S4中测定出的监视MOSFET 41a的阈值电压。
在步骤S4中测定出的监视MOSFET 41a的阈值电压比在步骤S2中测定出的阈值电压高。阈值电压变高的原因被认为是由于在步骤S3中元件被施加高的栅极电压的压力而在监视MOSFET 41a的半导体层2界面附近的栅极绝缘膜7a形成电子陷阱、从而栅极绝缘膜7a带负电压。因此，通过如上所述的高的栅极电压的压力的施加，如图10的虚线的圆所示，能够对监视MOSFET 41a施加与在市场上运行了固定期间(例如1.5年)的情况下被施加的栅极电压的压力同等的压力。
在此，认为因高耐压MOSFET 41的栅极电压的压力引起的阈值电压的变化与因监视MOSFET 41a的栅极电压的压力引起的阈值电压的变化几乎相同。因此，在产品的出厂前，能够推测出厂后的市场运行中途的高耐压MOSFET 41的阈值电压。
如上所述，在步骤S6中，挑选高的栅极电压的压力前后的阈值电压彼此近似的元件。因此，在步骤S7中，通过由在步骤S6中挑选出的元件组装成功率模块，能够抑制因出厂后的市场上的运行而各个元件的电特性产生偏差，因此能够使出厂后的电路动作稳定化。但是，由于在步骤S3中对监视MOSFET 41a施加了高的栅极电压，因此在出厂时间点，监视MOSFET 41a的阈值电压比高耐压MOSFET 41的阈值电压高。
接着说明步骤S7中的功率模块的组装。在功率模块的组装中，构成搭载有多个芯片的电路。
图11是表示通过搭载多个芯片来构成的半桥电路P100的一例的电路图。在图11的电路中，在P侧和N侧，分别将作为半导体装置的SiC-MOSFET元件各搭载有一个元件。
在P侧设置有SiC二极管P16以及包括监视MOSFET 41a1和高耐压MOSFET 411的SiC-MOSFET元件P11。在N侧设置有SiC二极管P17以及包括监视MOSFET 41a2和高耐压MOSFET 412的SiC-MOSFET元件P12。
半桥电路P100具有输出端子P1、P侧的高耐压MOSFET 411的漏极端子P2以及N侧的高耐压MOSFET 412的源极端子P3。另外，半桥电路P100具有N侧的监视MOSFET 41a2的源极端子P4、N侧的监视MOSFET 41a2的漏极端子P5、N侧的监视MOSFET 41a2及N侧的高耐压MOSFET 412的栅极端子P6以及作为N侧的高耐压MOSFET 412的漏极端子、且作为P侧的高耐压MOSFET 411的源极端子的漏极/源极端子P7。另外，半桥电路P100具有P侧的监视MOSFET41a1的源极端子P8、P侧的监视MOSFET 41a1的漏极端子P9以及P侧的监视MOSFET 41a1及P侧的高耐压MOSFET 411的栅极端子P10。
在P侧和N侧的SiC-MOSFET元件P11、P12中分别搭载有监视MOSFET 41a1、41a2，在步骤S2、S4中获取监视MOSFET 41a1、41a2各自的阈值电压。
具体地说，在获取P侧的监视MOSFET 41a1的电特性时，对源极端子P8、漏极端子P9、栅极端子P10施加电压。此外，在获取P侧的高耐压MOSFET 411的电特性时，对输出端子P1、漏极端子P2、栅极端子P10施加电压。
在获取N侧的监视MOSFET 41a2的电特性时，对源极端子P4、漏极端子P5、栅极端子P6施加电压。此外，在获取N侧的高耐压MOSFET 412的电特性时，对输出端子P1、源极端子P3、漏极/源极端子P7施加电压。
在构成逆变器的情况下，P侧的高耐压MOSFET 411的漏极/源极端子P7与P侧的监视MOSFET 41a1的源极端子P8之间短路，相互电连接。P侧的高耐压MOSFET 411的漏极端子P2与P侧的监视MOSFET 41a1的漏极端子P9之间既可以短路，也可以使P侧的监视MOSFET41a1的漏极端子P9浮置。但是，在漏极端子P2与漏极端子P9短路的结构中，在获取P侧的监视MOSFET 41a1的电特性时，该短路被断开。
在构成逆变器的情况下，同样地，N侧的高耐压MOSFET 412的源极端子P3与N侧的监视MOSFET 41a2的源极端子P4之间短路，相互电连接。N侧的高耐压MOSFET 412的漏极/源极端子P7与N侧的监视MOSFET 41a2的漏极端子P5之间既可以短路，也可以使N侧的监视MOSFET 41a2的漏极端子P5浮置。但是，在漏极/源极端子P7与漏极端子P5短路的结构中，在获取N侧的监视MOSFET 41a2的电特性时，该短路被断开。
此外，在如图3等那样监视MOSFET 41a的源极端子与高耐压MOSFET 41的源极端子被兼用的结构中，将N侧的源极端子P4和源极端子P3设为相同的端子，将P侧的漏极/源极端子P7和源极端子P8设为相同的端子即可。
图12是表示通过搭载多个并联元件来构成的半桥电路的一例的电路图。图12中图示了N侧的电路，设置有SiC二极管P18、包括监视MOSFET 41a3和高耐压MOSFET 413的SiC-MOSFET元件P13以及包括监视MOSFET 41a4和高耐压MOSFET 414的SiC-MOSFET元件P14。也就是说，N侧的电路包括2个SiC-MOSFET元件和一个SiC二极管。
功率模块的端子的数量与前面所示的逆变器同样，在获取N侧的高耐压MOSFET413、414的电特性时，对输出端子P27、源极端子P23、栅极端子P26施加电压。在获取N侧的监视MOSFET 41a3、41a4的电特性时，对源极端子P24、漏极端子P25、栅极端子P26施加电压。此外，在图12的结构中，SiC-MOSFET元件P13、P14并联连接，因此无法个别地测定各个元件的电特性。因此，为了能够个别地测定各个元件的电特性，也可以将监视MOSFET 41a3、41a4的端子各自分开设置。
<半导体装置的更换方法>
接着，说明包括半导体装置的功率模块的更换方法。首先，在模块的实际运行前(例如出厂前)测定P侧和N侧各自的高耐压MOSFET 41和监视MOSFET 41a的阈值电压。在实际运行后(例如出厂后)，每经过固定期间(例如1年或3年等)时，在未实际运行的状态下，使用漏极/源极端子P7等来测定P侧和N侧各自的高耐压MOSFET 41和监视MOSFET 41a的阈值电压。固定期间未必是严格相同的值，例如，如果是1年则也可以包含1个月左右的误差。在如日本那样存在车检制度的国家将功率模块应用于汽车的情况下，例如也可以在车检的时机测定阈值电压。这样，在不同的时间点(也就是说多个时间点)测定高耐压MOSFET 41和监视MOSFET 41a的阈值电压。
在固定期间测定阈值电压，如图10所示那样将横轴设为时间、将纵轴设为阈值电压来进行绘制，在预测为高耐压MOSFET 41的阈值电压在下一个固定期间后超过预先决定的阈值的情况下，按每个模块进行更换。也就是说，基于在不同的时间点测定出的高耐压MOSFET 41和监视MOSFET 41a的阈值电压判定为预先决定的期间后的高耐压MOSFET 41的阈值电压超过预先决定的阈值的情况下，更换半导体装置。
根据这样的模块的更换方法(换言之运用方法)，即使按每个半导体芯片而阈值电压的变动量不同的情况下，也能够以避免高耐压MOSFET 41的阈值电压超过预先决定的阈值的方式进行更换。因而，能够提高模块的可靠性。
<实施方式1的总结>
根据本实施方式1所涉及的半导体装置，具备设置于同一个半导体基体的高耐压MOSFET 41和监视MOSFET 41a。根据这样的结构，能够从监视MOSFET 41a预测在市场上运行的情况下的高耐压MOSFET 41的电特性的变动，因此能够使包括高耐压MOSFET 41的电路的动作稳定化。其结果，能够有助于在市场上运行的高耐压MOSFET 41的故障率的降低以及系统维护性的提高等。特别是，在半导体基体由碳化硅构成的情况下存在阈值电压的变动大的倾向，因此以上的稳定化是有效的。此外，由于在步骤S3中监视MOSFET 41a被施加了高的栅极电压，因此在出厂时间点，监视MOSFET 41a的阈值电压比高耐压MOSFET 41的阈值电压高。
另外，高耐压MOSFET 41的栅极电极8与监视MOSFET 41a的栅极电极8a电连接，高耐压MOSFET 41的源极电极11与监视MOSFET 41a的源极电极11a电连接。根据这样的结构，例如能够降低探针的位置变更，因此能够容易地进行电特性的测定。
<实施方式2>
<截面结构>
图13是表示本实施方式2所涉及的半导体装置100的结构的截面图，对应于图2的截面图。
如图2所示，在实施方式1中，高耐压MOSFET 41的栅极绝缘膜7和监视MOSFET 41a的栅极绝缘膜7a具有相同的材料和相同的厚度。与此相对，在本实施方式2中，如图13所示，监视MOSFET 41a的栅极绝缘膜7a比高耐压MOSFET 41的栅极绝缘膜7厚。根据这样的结构，如以下说明的那样，能够高灵敏度地对监视MOSFET 41a的电特性的变动进行监视，因此能够高精度地预测在市场上运行的情况下的高耐压MOSFET 41的电特性的变动。此外，本实施方式2所涉及的半导体装置100的结构除了栅极绝缘膜7、7a的厚度不同这一点以外与实施方式1所涉及的半导体装置100的结构同样。
<半导体装置的制造方法>
接着，参照图14～图17来说明本实施方式2所涉及的半导体装置的制造方法。
如图14所示，准备n型且低电阻的半导体基板1，通过外延生长来在半导体基板1上形成包括n型的漂移层3的半导体层2。此外，图14的例子的半导体基板1是半导体晶片的一部分，半导体晶片在图14的半导体基板1的面内方向上延伸。漂移层3的n型的杂质浓度例如是1×1013cm-3～1×1018cm-3左右，其厚度例如是4μm～200μm。
如图15所示，在漂移层3上选择性地形成相互分离的p型的阱区4、4a。另外，在阱区4上选择性地形成相互邻接的n型的源极区5和p型的阱接触区9，在阱区4a上选择性地形成相互邻接的n型的源极区5a及p型的阱接触区9a以及与它们分离的n型的漏极区6a。关于各个区域，例如以通过光刻来加工的抗蚀剂或氧化膜等为掩模，p型区域是注入Al离子来形成的，n型区域是注入N离子来形成的。
阱区4形成为其p型的杂质浓度例如是1×1015cm-3～1×1018cm-3左右，其从半导体基板1的上表面起的深度例如是0.3μm～2.0μm。源极区5形成为其n型的杂质浓度例如是1×1017cm-3～1×1021cm-3左右，其杂质浓度比阱区4的杂质浓度高，且源极区5的底面不位于比阱区4的底面靠下方的位置。阱接触区9形成为其杂质浓度比阱区4的杂质浓度高。
接着，利用热处理装置在氩气等非活性气体气氛中进行退火。关于退火，例如在1300℃～1900℃的温度下进行30秒～1小时左右。通过该退火，被离子注入的N等n型杂质以及Al等p型杂质被活性化。
接着，如图16所示，形成绝缘膜7c。绝缘膜7c例如是通过1150℃以上的干热氧化法或沉积法形成的。之后，以覆盖监视MOSFET 41a的区域的方式形成抗蚀剂，以抗蚀剂为掩模，去除未被抗蚀剂覆盖的区域的绝缘膜7c。在绝缘膜7c的去除中，既可以使用利用氢氟酸的湿蚀刻，也可以使用干蚀刻。
在去除抗蚀剂之后，通过进行同样的干热氧化法或沉积法以及掩模的形成等，在高耐压MOSFET 41的区域和监视MOSFET 41a的区域选择性地形成绝缘膜。通过在先形成的绝缘膜7c上形成绝缘膜，如图17所示，形成比高耐压MOSFET 41的栅极绝缘膜7厚的监视MOSFET 41a的栅极绝缘膜7a。也可以在形成栅极绝缘膜7、7a之后在氮或氨气氛中进行热处理。另外，也可以在形成栅极绝缘膜7、7a之前对漂移层3的表面在氢气氛中进行高温退火。
此外，期望的是，监视MOSFET 41a的栅极绝缘膜7a比高耐压MOSFET 41的栅极绝缘膜7厚，栅极绝缘膜7a相对于栅极绝缘膜7的膜厚比例如是120％以上且250％以下。如果以相同条件设定先形成的绝缘膜7c和后形成的绝缘膜的形成方法，则上述膜厚比为200％左右，因此从制造管理、生产量的观点来看也是最佳的。
接着，形成栅极电极8、8a。例如，通过CVD法使多晶硅沉积，以通过光刻来加工的抗蚀剂为掩模进行蚀刻，由此形成栅极电极8、8a。在多晶硅中也可以含有例如磷(P)、硼(B)那样的杂质。通过在多晶硅中含有杂质，能够降低栅极电极8、8a的薄层电阻。
最后，在形成具有接触孔的层间绝缘膜13、13a之后形成源极电极11、11a和漏极电极12、12a，由此如图13所示的高耐压MOSFET 41和监视MOSFET 41a完成。栅极电极8、8a、源极电极11、11a以及漏极电极12的材质及形成方法例如也可以与在实施方式1中说明的栅极电极8、8a、源极电极11、11a以及漏极电极12的材质及形成方法相同。
<实施方式2的总结>
在本实施方式2中，在高耐压MOSFET 41和监视MOSFET 41a中，阱区4、4a相同，但是栅极绝缘膜7a比栅极绝缘膜7厚。在此，关于高耐压MOSFET 41和监视MOSFET 41a各自的阈值电压Vth，通过解析而如下式(1)那样表示。
Vth＝VFB+2ΦF+QB/Cox+Qss/Cox···(1)
此外，VFB是平带电压，ΦF是表面电势，QB是耗尽电荷，Cox是栅极绝缘膜的电容，Qss是栅极绝缘膜的电荷。关于栅极绝缘膜的电容Cox，通过解析而如下式(2)那样表示。
Cox＝εox/tox···(2)
此外，εox是栅极绝缘膜的介电常数，tox是栅极绝缘膜的膜厚。
根据上式(1)和(2)，在由于因市场运行产生的压力而在绝缘膜界面蓄积固定的电荷Qss的情况下，通过增大栅极绝缘膜的膜厚tox，起因于该电荷Qss的阈值电压的变动变大。因此，根据使监视MOSFET 41a的栅极绝缘膜7a比较厚的本实施方式2，能够高精度地预测在市场上运行的情况下的高耐压MOSFET 41的电特性的变动。
此外，能够将各实施方式和各变形例自由地组合，或者将各实施方式和各变形例适当地变形、省略。
上述的说明在所有方面均是例示的，而不是限定性的。应理解为可设想未例示的无数个变形例。

Claims (8)

1.一种半导体装置，其中，
具备设置于同一个半导体基体的纵向型半导体晶体管和横向型半导体晶体管，
所述纵向型半导体晶体管的栅极电极与所述横向型半导体晶体管的栅极电极电连接，
所述纵向型半导体晶体管的源极电极与所述横向型半导体晶体管的源极电极电连接，
所述纵向型半导体晶体管的漏极电极和所述横向型半导体晶体管的漏极电极设置于相对于所述半导体基体而言互为相反侧，
所述横向型半导体晶体管的阈值电压比所述纵向型半导体晶体管的阈值电压高。
2.根据权利要求1所述的半导体装置，其中，
所述半导体基体包括宽带隙半导体，
所述纵向型半导体晶体管和所述横向型半导体晶体管分别包括MOSFET。
3.根据权利要求1或2所述的半导体装置，其中，
所述纵向型半导体晶体管的栅极绝缘膜和所述横向型半导体晶体管的栅极绝缘膜具有相同的材料和相同的厚度。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
与所述纵向型半导体晶体管的所述漏极电极对应的漏极焊盘以及与所述横向型半导体晶体管的所述漏极电极对应的漏极焊盘分别被引线键合。
5.根据权利要求1或2所述的半导体装置，其中，
所述横向型半导体晶体管的栅极绝缘膜比所述纵向型半导体晶体管的栅极绝缘膜厚。
6.一种半导体装置的制造方法，是权利要求1或2所述的半导体装置的制造方法，
通过同一个工序形成所述纵向型半导体晶体管的栅极绝缘膜和所述横向型半导体晶体管的栅极绝缘膜。
7.一种半导体装置的制造方法，是权利要求1至5中的任一项所述的半导体装置的制造方法，具备以下工序：
通过将预先决定的电压以上的栅极电压施加到所述横向型半导体晶体管而不是施加到所述纵向型半导体晶体管，获取施加所述栅极电压之前的所述横向型半导体晶体管的第一电特性和施加所述栅极电压之后的所述横向型半导体晶体管的第二电特性；以及
基于所述第一电特性和所述第二电特性，挑选满足预先决定的基准的半导体装置。
8.一种半导体装置的更换方法，是权利要求1至5中的任一项所述的半导体装置的更换方法，具备以下工序：
在不同的时间点测定所述纵向型半导体晶体管和所述横向型半导体晶体管的阈值电压；以及
基于在不同的时间点测定出的所述纵向型半导体晶体管的所述阈值电压和所述横向型半导体晶体管的所述阈值电压，判定为预先决定的期间后的所述纵向型半导体晶体管的阈值电压超过预先决定的阈值的情况下，更换所述半导体装置。
CN202180096164.7A 2021-03-29 2021-03-29 半导体装置、半导体装置的制造方法以及半导体装置的更换方法 Pending CN117043961A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/013293 WO2022208610A1 (ja) 2021-03-29 2021-03-29 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法

Publications (1)

Publication Number Publication Date
CN117043961A true CN117043961A (zh) 2023-11-10

Family

ID=83455731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180096164.7A Pending CN117043961A (zh) 2021-03-29 2021-03-29 半导体装置、半导体装置的制造方法以及半导体装置的更换方法

Country Status (5)

Country Link
US (1) US20240145467A1 (zh)
JP (1) JPWO2022208610A1 (zh)
CN (1) CN117043961A (zh)
DE (1) DE112021007405T5 (zh)
WO (1) WO2022208610A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2808909B2 (ja) * 1990-04-27 1998-10-08 日本電気株式会社 パワー半導体装置
JP2010199362A (ja) 2009-02-26 2010-09-09 Denso Corp 半導体チップの組付け方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
CN103098198B (zh) * 2010-09-03 2015-04-22 三菱电机株式会社 半导体装置
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
JP6218462B2 (ja) * 2013-07-04 2017-10-25 三菱電機株式会社 ワイドギャップ半導体装置

Also Published As

Publication number Publication date
US20240145467A1 (en) 2024-05-02
WO2022208610A1 (ja) 2022-10-06
DE112021007405T5 (de) 2024-01-18
JPWO2022208610A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
CN107534054B (zh) 半导体装置以及半导体装置的制造方法
US7230273B2 (en) Semiconductor device with a plurality of semiconductor elements each including a wide band-gap semiconductor
KR101481878B1 (ko) 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법
CN108735736B (zh) 半导体装置及其制造方法
JP4557507B2 (ja) 半導体デバイス及びその製造方法
US8492836B2 (en) Power semiconductor device
CN107078061B (zh) 半导体装置的制造方法
US8969960B2 (en) Power semiconductor device
JP2017079324A (ja) 半導体装置および半導体装置の製造方法
JP2010016103A (ja) 半導体装置
US20210217678A1 (en) Semiconductor device
US11410892B2 (en) Semiconductor device and method of inspecting semiconductor device
US20200258991A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7383917B2 (ja) 半導体装置および半導体装置の製造方法
WO2016194419A1 (ja) 半導体装置および半導体装置の製造方法
JP2023112212A (ja) 半導体装置
US9640619B2 (en) Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module
JP7243173B2 (ja) 半導体装置および半導体装置の製造方法
CN117043961A (zh) 半导体装置、半导体装置的制造方法以及半导体装置的更换方法
CN109524450B (zh) 半导体装置
US11855166B2 (en) Semiconductor device including sub-cell disposed at chip center
US20230082976A1 (en) Semiconductor device
US20130037824A1 (en) Power semiconductor device
CN115312603A (zh) 半导体器件、半导体组件及其操作方法
CN116705760A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination