CN116995099A - 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法 - Google Patents

一种电压钳位型碳化硅槽栅mosfet器件及其制造方法 Download PDF

Info

Publication number
CN116995099A
CN116995099A CN202311153998.4A CN202311153998A CN116995099A CN 116995099 A CN116995099 A CN 116995099A CN 202311153998 A CN202311153998 A CN 202311153998A CN 116995099 A CN116995099 A CN 116995099A
Authority
CN
China
Prior art keywords
region
conductivity type
type
conduction
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311153998.4A
Other languages
English (en)
Other versions
CN116995099B (zh
Inventor
应贤炜
杨勇
柏松
黄润华
宋晓峰
张跃
张腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Original Assignee
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Third Generation Semiconductor Technology Innovation Center, Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd filed Critical Nanjing Third Generation Semiconductor Technology Innovation Center
Priority to CN202311153998.4A priority Critical patent/CN116995099B/zh
Publication of CN116995099A publication Critical patent/CN116995099A/zh
Application granted granted Critical
Publication of CN116995099B publication Critical patent/CN116995099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法，包括：漏极金属电极、源极金属电极、第一导电类型衬底、第一导电类型外延层、第一导电类型引流区、第二导电类型引流区、第二导电类型阱区、第二导电类型沟道区、特征沟槽、第一导电类型结型区、第二导电类型源区、介质层，位于特征沟槽侧壁、第二导电类型沟道区侧面的栅介质层；位于特征沟槽侧壁、栅介质层侧面且横跨第一导电类型引流区、第二导电类型沟道区和第一导电类型源区的栅极；本发明可提升沟槽型SiC MOSFET器件栅介质使用可靠性，降低导通电阻。

Description

一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法
技术领域
本发明涉及电力电子技术领域，尤其涉及一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法。
背景技术
碳化硅（SiC）电力电子器件具备高频、高效、高功率、耐高压、耐高温等优越性能，可实现系统体积大幅度缩小、效能成倍提升，在新能源汽车、新能源发电等领域获得了广泛应用。
SiC金属氧化物半导体场效应晶体管（SiC MOSFET）是SiC电力电子器件的其中一种器件类型，因其栅极驱动简单、开关速度快等优点得到广泛应用。SiC MOSFET器件结构可分为平面栅型和沟槽栅型。平面栅型SiC MOSFET器件由于仅利用了水平方向的芯片面积，受光刻、刻蚀等工艺精度等限制，导致芯片元胞面积较大，同时其存在寄生结型场效应晶体管（JFET）结构，这两点均限制了其电流密度。沟槽栅型SiC MOSFET器件将沟道方向放置在与SiC芯片表面垂直的方向，同时利用了芯片水平方向和垂直方向空间，芯片利用面积高；且沟槽栅结构消除了JFET结构，降低了导通电阻，代表了SiC MOSFET当前及未来发展方向。
然而，沟槽栅型SiC MOSFET存在高压下沟槽底部电场集中效应，影响了器件栅极可靠性，导致器件栅极退化甚至烧毁。为了降低沟槽底部电场集中效应，目前主要有两大类技术方案。以n型SiC MOSFET为例说明。第一种是半包沟槽栅结构，采用P型掺杂包住沟槽的一侧及沟槽底部，当器件工作时，由于该P型掺杂与另一侧的P阱在高压下与N型外延层互相耗尽，耗尽层部分屏蔽了高压引入的高电场，从而降低了沟槽底部电场强度，但其缺点是牺牲了沟槽栅一半的通流能力。另一种是源栅双沟槽结构，在常规沟槽栅的基础上，源极挖槽，再通过离子注入的方式在源极沟槽底部和栅极沟槽底部引入P型掺杂，源极沟槽底部P型掺杂与栅极沟槽底部P型掺杂在高压下与N型外延层互相耗尽，耗尽层部分屏蔽了高压引入的高电场，从而降低了沟槽底部电场强度，其缺点是工艺加工难度高，需要对器件结构进行非常精细的控制。以上结构均存在相同缺点，即栅极完全覆盖了沟槽内壁，栅极、沟槽侧壁栅介质层及沟槽底部介质层、SiC外延层构成了MOS电容结构，尽管通过P型掺杂与N型外延层形成PN结部分屏蔽了沟槽底部介质层的电场，但是沟槽底部附近介质层的电场仍然较大，沟槽底部附近介质层在强电场下仍存在损伤甚至失效的风险，影响了器件栅极可靠性。
发明内容
技术目的：针对现有技术中的问题，本发明公开了一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法，提升沟槽型SiC MOSFET器件栅介质使用可靠性，降低导通电阻。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种电压钳位型碳化硅槽栅MOSFET器件，包括：
漏极金属电极；
位于漏极金属电极之上的第一导电类型衬底；
位于第一导电类型衬底上的第一导电类型外延层；
位于第一导电类型外延层之上第一导电类型引流区；
位于第一导电类型引流区之上第二导电类型引流区；
位于第一导电类型外延层之上、第一导电类型引流区之下的第二导电类型阱区；
位于第二导电类型阱区之中的第一导电类型源区；
位于第二导电类型阱区之中、第一导电类型源区之上的第二导电类型沟道区；
从第二导电类型引流区上表面起，向下延伸经过第一导电类型引流区、第二导电类型阱区、第一导电类型源区的特征沟槽，特征沟槽下表面高于第一导电类型源区下表面；
位于第一导电类型外延层之上、第一导电类型引流区之下、第二导电类型阱区之间的第一导电类型结型区；
位于特征沟槽底部、与第一导电类型源区和第二导电类型阱区相交的第二导电类型源区；
部分位于第一导电类型源区表面、特征沟槽侧壁以及第二导电类型引流区表面的介质层，位于特征沟槽侧壁、第二导电类型沟道区侧面的栅介质层；
位于特征沟槽侧壁、栅介质层侧面且横跨第一导电类型引流区、第二导电类型沟道区和第一导电类型源区的栅极；
位于部分第一导电类型源区之上、覆盖整个介质层和栅极上表面的隔离介质层；
位于第二导电类型引流区、第一导电类型源区、第二导电类型源区和隔离介质层之上的源极金属电极；所述源极金属电极将第二导电类型引流区、第一导电类型源区和第二导电类型源区连接，并将第一导电类型源区和第一导电类型引流区、第二导电类型引流区形成的电压钳位二极管阳极连接。
一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第一导电类型引流区；
步骤3、在第一导电类型引流区中形成第二导电类型引流区；
步骤4、在第一导电类型外延层中形成第二导电类型阱区；第二导电类型沟道区位于第二导电类型阱区之中、第一导电类型源区之上；
步骤5、在第一导电类型外延层中形成第一导电类型源区；
步骤6、在第一导电类型外延层中形成第一导电类型结型区；
步骤7、通过刻蚀工艺在第一导电类型外延层中形成特征沟槽，并对其进行钝化处理；
步骤8、在特征沟槽底部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第二导电类型阱区中形成第二导电类型源区；
步骤9、在步骤8制备的晶圆表面，通过化学气相沉积工艺，或者氧化工艺，或者化学气相沉积工艺和氧化工艺的复合工艺形成介质层，其中位于特征沟槽3-1侧壁且位于第二导电类型沟道区侧面的介质层作为栅介质层；
步骤10、在步骤9制备的晶圆表面，通过化学气相沉积工艺形成第一导电类型栅极掺杂多晶硅，随后通过离子注入工艺对第一导电类型栅极掺杂多晶硅进行掺杂，通过刻蚀工艺刻蚀多晶硅材料，以形成栅极；
步骤11、在步骤10制备的晶圆表面，通过化学气相沉积工艺淀积隔离介质层，通过光刻工艺对刻蚀掩膜层进行图形化处理，再通过刻蚀工艺在隔离介质层中形成源区和引流区电极窗口，通过此窗口淀积欧姆金属并退火，形成源极金属电极；
步骤12、在步骤11制备的晶圆第一导电类型衬底的底层，通过淀积欧姆金属并退火，形成漏极金属电极。
有益效果：
（1）本发明提出的电压钳位型碳化硅槽栅MOSFET器件，第二导电类型引流区与第一导电类型引流区形成电压钳位二极管，且第二导电类型引流区与源区短接，当系统工作出现异常导致器件漏极电压过大时，在第一导电类型引流区形成较高电位，引起该电压钳位二极管击穿，从而将第一导电类型引流区的电位钳位，防止因第一导电类型引流区以及沟道区电位过高导致的栅－沟道和栅－引流区的电压过高，从而保护栅介质层免受高电场应力，提升了栅极使用可靠性。
（2）本发明提出的电压钳位型碳化硅槽栅MOSFET器件，源区位于特征沟槽底部和侧壁，且位于沟道区下方，栅电极仅位于特征沟槽侧壁，可以获得较小的栅源电容和栅漏电容，提升了器件动态特性；由于栅电极对应的栅介质层被阱区包覆，较好屏蔽了外加高电场，提升了栅极使用可靠性。
（3）本发明提出的电压钳位型碳化硅槽栅MOSFET器件，当器件导通时，第一导电类型引流区、结型区和电流扩展层为电流流通提供了低阻通道，降低导通损耗。
附图说明
图1为实施例1的电压钳位型碳化硅槽栅MOSFET器件的结构示意图；
图2~图18为实施例1的电压钳位型碳化硅槽栅MOSFET器件的制造方法流程图；
图19为实施例2的电压钳位型碳化硅槽栅MOSFET器件的结构示意图；
图20为实施例1中特征沟槽刻蚀深度和位置示意图；
图21为实施例1中特征沟槽刻蚀深度不足时的示意图；
图22为实施例1中特征沟槽刻蚀深度过深时的示意图；
图23为实施例1中特征沟槽刻蚀水平方向偏离时的示意图；
图24为实施例1中第一导电类型栅极掺杂多晶硅附近的放大示意图；
其中，1、漏极金属电极；2、第一导电类型衬底；3、第一导电类型外延层；3-1、特征沟槽；4、第一导电类型引流区，4-1、第一导电类型电流扩展层；5、第二导电类型引流区；6、第二导电类型阱区；6-1、第二导电类型沟道区；7、第一导电类型源区； 8、第一导电类型结型区；9、第二导电类型源区；10、栅介质层；10-1、介质层；11、栅极；11-1、第一导电类型栅极掺杂多晶硅；12、隔离介质层；13、源极金属电极。
实施方式
以下结合附图和实施例对本发明的一种电压钳位型碳化硅槽栅MOSFET器件及其制造方法做进一步的解释和说明。
实施例1
本实施例的一种电压钳位型碳化硅槽栅MOSFET器件，如图1所示，包括：
漏极金属电极1；
位于漏极金属电极1之上的第一导电类型衬底2，第一导电类型衬底2为第一导电类型SiC衬底；位于第一导电类型衬底2上的第一导电类型外延层3，第一导电类型外延层3为第一导电类型SiC外延层；
位于第一导电类型外延层3之上第一导电类型引流区4；具体地，所述第一导电类型引流区4位于相邻的所述特征沟槽3-1之间，且位于第二导电类型沟道区6-1之上，且位于所述第一导电类型结型区8之上；
位于第一导电类型引流区4之上第二导电类型引流区5；所述第二导电类型引流区5位于第一导电类型引流区4之上，且位于所述第一导电类型外延层3表面，且位于相邻的所述特征沟槽3-1之间；
位于第一导电类型外延层3之上、第一导电类型引流区4之下的第二导电类型阱区6；位于第二导电类型阱区6之中的第一导电类型源区7；位于第二导电类型阱区6之中、第一导电类型源区7之上的第二导电类型沟道区6-1；具体地，第二导电类型沟道区6-1位于所述第二导电类型阱区6之中，且位于所述特征沟槽3-1侧壁，且位于所述第一导电类型源区7之上，且位于所述第一导电类型引流区4之下；
从第二导电类型引流区5上表面起，向下延伸经过第一导电类型引流区4、第二导电类型阱区6、第一导电类型源区7的特征沟槽3-1，特征沟槽3-1下表面高于第一导电类型源区7下表面；
位于第一导电类型外延层3之上、第一导电类型引流区4之下、第二导电类型阱区6之间的第一导电类型结型区8；所述第一导电类型结型区8位于相邻的所述特征沟槽3-1之间，且位于相邻的第二导电类型阱区6之间；
位于特征沟槽3-1底部、与第一导电类型源区7和第二导电类型阱区6相交的第二导电类型源区9；
部分位于第一导电类型源区7表面、特征沟槽3-1侧壁以及第二导电类型引流区5表面的介质层10-1；位于特征沟槽3-1侧壁、第二导电类型沟道区6-1侧面的栅介质层10；
位于特征沟槽3-1侧壁、栅介质层10侧面且横跨第一导电类型引流区4、第二导电类型沟道区6-1和第一导电类型源区7的栅极11；
位于部分第一导电类型源区7之上、覆盖整个介质层10-1和栅极11上表面的隔离介质层12；
位于第二导电类型引流区5、第一导电类型源区7、第二导电类型源区9和隔离介质层12之上的源极金属电极13。
所述源极金属电极13将所述第二导电类型引流区5、第一导电类型源区7和第二导电类型源区9连接，并将第一导电类型源区7和第一导电类型引流区4、第二导电类型引流区5形成的电压钳位二极管阳极连接。
如图20所示，特征沟槽3-1的宽度范围为0.3µm~3µm，特征沟槽3-1的深度T1大于所述第二导电类型阱区6与第一导电类型源区7形成的上部PN结的深度Y1，T1-Y1≥0.05μm，且小于第二导电类型阱区6与第一导电类型源区7形成的下部PN结的深度Y2，Y2-T1≥0.05μm，所述特征沟槽3-1到所述第二导电类型阱区6与所述第一导电类型源区7形成的靠近所述第一导电类型结型区8的侧面PN结的距离△X1大于0.1μm；
由于特征沟槽3-1的侧壁形成第二导电类型沟道区6-1，且器件的栅极11施加电压时沟道反型，形成电流通路，对于本发明，器件导通时的电流通路为：多子电流从源极金属电极13出发，经过第一导电类型源区7，经过反型的第二导电类型沟道区6-1，再经过第一导电类型引流区4，再经过第一导电类型结型区8，再到第一导电类型外延层3，再到第一导电类型衬底2，再到漏极金属电极1。当器件为N型SiC MOSFET时，多子电流为电子电流；当器件为P型SiC MOSFET时，多子电流为空穴电流。
如图21所示，假设特征沟槽3-1的深度T1小于第一导电类型源区7与第二导电类型阱区6形成的上部PN结深度Y1，电流通路在第一导电类型源区7，反型的第二导电类型沟道区6-1之间断开，无法形成完整的电流通路。
如图22所示，假设特征沟槽3-1的深度T1大于第一导电类型源区7与第二导电类型阱区6形成的下部PN结深度Y2，在第一导电类型源区7被刻蚀去除，仅留下△X1的部分，电流通路在源极金属电极13与第一导电类型源区7之间断开，无法形成完整的电流通路。
如图23所示，假设特征沟槽3-1的横向位置△X1为0，则第一导电类型源区7在特征沟槽3-1侧壁的部分被完全刻蚀去除，仅留下特征沟槽3-1底部的第一导电类型源区7，这导致，（1）第二导电类型沟道区6-1的长度变长，导致导通电阻变大；（2）由于第一导电类型源区7与第二导电类型沟道区6-1形成PN结，该PN位于特征沟槽底部和侧壁的拐角，导致此处电场集中，影响了栅极可靠性。
本实施例中的一种电压钳位型碳化硅槽栅MOSFET器件，第一导电类型为N型或P型，所述第二导电类型为P型或N型。元胞排列方式可以是条形、六角形、方形或原子晶格形等形状。
如图24所示，本发明提出的电压钳位型碳化硅槽栅MOSFET器件，第二导电类型引流区与第一导电类型引流区形成电压钳位二极管，且第二导电类型引流区与源区通过源极金属连接，当系统工作出现异常导致器件漏极电压过大时，在第一导电类型引流区形成较高电位，引起该电压钳位二极管击穿，从而将第一导电类型引流区的电位钳位，防止因第一导电类型引流区以及第二导电类型沟道区电位过高导致的栅－沟道（即栅极到第二导电类型沟道区）和栅－引流区（即栅极到第一导电类型引流区）的电压过高，从而保护栅介质层免受高电场应力，提升了栅极使用可靠性。
本发明所述电压钳位碳化硅槽栅MOSFET器件，通过引入第一导电类型引流区和第二导电类型引流区，从而形成电压钳位二极管，当器件关闭时，一般栅压为负栅压，比如通常为-4V，第一导电类型引流层一般其电压不超过5V，所以器件栅介质层的电压为-9V，处于额定电压范围之内（一般负栅压额定值大于-10V）；当系统异常时，漏极电压出现过冲，电压尖峰很可能比常规增大50%甚至翻倍，则第一导电类型引流层的电压变成了10V，此时器件栅介质层的电压为-14V，超过了额定电压。通过设计本发明所述二极管，使其击穿电压为6V，因此当系统异常时，该二极管在第一导电类型引流层的电压刚超过6V时就击穿，击穿后，第一导电类型引流层的电压被钳位，固定为6V，直至该系统异常引起的电压过冲脉冲消失，从而保护了栅极。上述电压数值仅用于说明本发明器件的工作原理，并不代表本发明器件仅适用于上述电压。
此外，第一导电类型源区7位于特征沟槽底部和侧壁，且位于第二导电类型沟道区6-1的下方，栅极11仅位于特征沟槽侧壁，可以获得较小的栅源电容和栅漏电容，提升了器件动态特性；由于栅极对应的栅介质层被第二导电类型阱区包覆，较好屏蔽了外加高电场，提升了栅极使用可靠性。
上述一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，如图2~图18所示，包括以下步骤：
步骤1.如图2和图3所示，在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，第一导电类型外延层3掺杂浓度为1e14cm-3 ~1e17cm-3；第一导电类型衬底2为第一导电类型SiC衬底，第一导电类型外延层3为第一导电类型SiC外延层，半导体材料可以是3C-SiC、4H-SiC或6H-SiC。
步骤2.如图4所示，在步骤1制备的第一导电类型外延层3表面，通过离子注入工艺或者外延生长工艺在第一导电类型外延层3中形成第一导电类型引流区4，第一导电类型引流区4掺杂浓度为5e17cm-3~ 5e20cm-3；
步骤3.如图5所示，在步骤2制备的第一导电类型引流区4表面，通过离子注入工艺或者外延生长工艺在第一导电类型引流区4中形成第二导电类型引流区5，第二导电类型引流区5掺杂浓度为1e17cm-3~ 5e20cm-3；
步骤4.如图6所示，在步骤3制备的第一导电类型外延层3内部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第一导电类型外延层3中形成第二导电类型阱区6，第二导电类型阱区6掺杂浓度为5e16cm-3~ 1e19cm-3；第二导电类型沟道区6-1位于所述第二导电类型阱区6之中，且位于所述特征沟槽3-1侧壁，且位于所述第一导电类型源区7之上，且位于所述第一导电类型引流区4之下；
步骤5.如图7所示，在步骤4制备的第一导电类型外延层3内部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第一导电类型外延层3中形成第一导电类型源区7，第一导电类型源区7掺杂浓度为1e19cm-3~ 5e20cm-3；
步骤6.如图8所示，在步骤5制备的第一导电类型外延层3内部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第一导电类型外延层3中形成第一导电类型结型区8，第一导电类型结型区8掺杂浓度为1e16cm-3~ 1e18cm-3；
步骤7.如图9、图10所示，在步骤6制备的SiC晶圆表面，通过光刻工艺对刻蚀掩膜层进行图形化处理，再通过刻蚀工艺在第一导电类型外延层3中形成特征沟槽3-1，并对其进行钝化处理。特征沟槽3-1的宽度范围为0.3µm ~3µm；
本实施例中的刻蚀工艺为ICP（Inductive Coupled Plasma，电感耦合等离子体）刻蚀工艺，采用的刻蚀气体可以是SF6、HBr、Cl2、O2、Ar等气体中的一种或多种组合；
步骤8.如图11所示，在步骤7制备的特征沟槽3-1底部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第二导电类型阱区6中形成第二导电类型源区9，第二导电类型源区9掺杂浓度为1e19cm-3 ~5e20cm-3；
步骤9.如图12所示，通过高温工艺对步骤8制备的SiC晶圆进行处理，以激活前述通过离子注入工艺注入的离子，且修复因刻蚀沟槽引入的刻蚀损伤，工艺温度1500℃~1700℃，工艺时间不低于30分钟；再在步骤8制备的SiC晶圆表面，通过化学气相沉积工艺，或者氧化工艺，或者化学气相沉积工艺和氧化工艺的复合工艺（先进行化学气相沉积再进行氧化，或者先进行氧化，再进行化学气相沉积）形成介质层10-1，其厚度范围为15nm~100nm，其中位于特征沟槽3-1侧壁且位于第二导电类型沟道区6-1侧面的介质层10-1作为栅介质层10，栅介质层10的厚度不小于15nm；第二导电类型沟道区6-1的掺杂浓度为5e16cm-3~1e18cm-3；第二导电类型沟道区6-1是第二导电类型阱区6是一部分，第二导电类型阱区6可以通过多次不同注入能量和注入剂量的离子注入工艺形成，而第二导电类型沟道区6-1位于第二导电类型阱区6的上部，可以通过降低离子注入能量来形成，并根据器件阈值电压来调整离子注入能量，从而使第二导电类型沟道区6-1获得合适的掺杂浓度。
本实施例中，栅介质层10材料，也就是介质层10-1的材料可以是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪等，也可以是任意两种材料或多种材料的组合。
步骤10.如图13、图14所示，在步骤9制备的SiC晶圆表面，通过化学气相沉积工艺形成第一导电类型栅极掺杂多晶硅11-1，第一导电类型栅极掺杂多晶硅11-1厚度范围为0.1μm~1μm；随后通过离子注入工艺对第一导电类型栅极掺杂多晶硅11-1进行掺杂，注入剂量不低于1E15cm-3，并进行高温工艺激活离子，所述高温工艺也可以在步骤11中的化学气相沉积工艺淀积隔离介质层12之后、对刻蚀掩膜层进行图形化处理之前进行；通过各向异性刻蚀工艺刻蚀多晶硅材料，以形成栅极11，使得栅极11仅位于特征沟槽3-1侧壁、栅介质层10侧面且横跨第一导电类型引流区4、第二导电类型沟道区6-1和第一导电类型源区7，第一导电类型栅极掺杂多晶硅11-1的上表面为点A，栅极11的上表面为点B，各向异性刻蚀工艺即从点A刻蚀到点B，刻蚀深度，即点A到点B的距离，大于第一导电类型栅极掺杂多晶硅11-1厚度且小于第一导电类型引流区4、第二导电类型引流区5、介质层10-1、第一导电类型栅极掺杂多晶硅11的厚度之和；栅极电极材料可以是金属或掺杂多晶硅；
步骤11.如图15、图16、图17所示，在步骤10制备的SiC晶圆表面，通过化学气相沉积工艺淀积隔离介质层12，通过光刻工艺对刻蚀掩膜层进行图形化处理，再通过刻蚀工艺在隔离介质层12中形成源区和引流区电极窗口，通过此窗口淀积欧姆金属并退火，形成源极金属电极13；
本实施例中，隔离介质层12为氧化硅或者氮化物，或者氧化硅与氮化物的复合物；
步骤12.如图18所示，在步骤11制备的SiC晶圆第一导电类型衬底2的底层，通过溅射工艺或者蒸发工艺淀积欧姆金属并退火，形成漏极金属电极1。
本实施例中，源极金属电极13和漏极金属电极1中，电极材料为Ti、Al、Ni、Pt、Ag等金属中的一种或多种组合。
实施例2
本实施例的一种电压钳位型碳化硅槽栅MOSFET器件，如图19所示，与实施例1基本相同，区别在于，在第一导电类型外延层3内部、第二导电类型阱区6和第一导电类型结型区8下方，通过外延生长或离子注入的方式形成第一导电类型电流扩展层4-1，第一导电类型电流扩展层4-1的掺杂浓度为1e16cm-3~ 1e18cm-3，其掺杂浓度明显高于第一导电类型外延层3，可进一步降低器件导通电阻，具体的，本发明提出的电压钳位型碳化硅槽栅MOSFET器件，当器件导通时，第一导电类型引流区、第一导电类型结型区和第一导电类型电流扩展层为电流流通提供了低阻通道，降低导通损耗，实现进一步降低器件导通电阻。
本实施例中的一种电压钳位型碳化硅槽栅MOSFET器件的制造方法与实施例1类似，区别在于多形成了第一导电类型电流扩展层4-1，第一导电类型电流扩展层4-1可通过外延生长或离子注入的方式形成，具体地，第一导电类型电流扩展层4-1采用以下3种方式：
1）、在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，可分解为2次外延，先外延一层较薄的第一导电类型外延层3，再通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第一导电类型外延层3中形成第一导电类型电流扩展层4-1，然后再继续外延生长一层第一导电类型外延层；
2）、在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3时，可分解为2次外延，先外延一层较薄的第一导电类型外延层3，再外延生长第一导电类型电流扩展层4-1，再外延生长一层第一导电类型外延层3；
3）、在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3后，通过刻蚀工艺在第一导电类型外延层3中形成特征沟槽3-1前，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第一导电类型外延层3中形成第一导电类型电流扩展层4-1。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于，包括：
漏极金属电极；
位于漏极金属电极之上的第一导电类型衬底；
位于第一导电类型衬底上的第一导电类型外延层；
位于第一导电类型外延层之上第一导电类型引流区；
位于第一导电类型引流区之上第二导电类型引流区；
位于第一导电类型外延层之上、第一导电类型引流区之下的第二导电类型阱区；
位于第二导电类型阱区之中的第一导电类型源区；
位于第二导电类型阱区之中、第一导电类型源区之上的第二导电类型沟道区；
从第二导电类型引流区上表面起，向下延伸经过第一导电类型引流区、第二导电类型阱区、第一导电类型源区的特征沟槽，特征沟槽下表面高于第一导电类型源区下表面；
位于第一导电类型外延层之上、第一导电类型引流区之下、第二导电类型阱区之间的第一导电类型结型区；
位于特征沟槽底部、与第一导电类型源区和第二导电类型阱区相交的第二导电类型源区；
部分位于第一导电类型源区表面、特征沟槽侧壁以及第二导电类型引流区表面的介质层，位于特征沟槽侧壁、第二导电类型沟道区侧面的栅介质层；
位于特征沟槽侧壁、栅介质层侧面且横跨第一导电类型引流区、第二导电类型沟道区和第一导电类型源区的栅极；
位于部分第一导电类型源区之上、覆盖整个介质层和栅极上表面的隔离介质层；
位于第二导电类型引流区、第一导电类型源区、第二导电类型源区和隔离介质层之上的源极金属电极；所述源极金属电极将第二导电类型引流区、第一导电类型源区和第二导电类型源区连接，并将第一导电类型源区和第一导电类型引流区、第二导电类型引流区形成的电压钳位二极管阳极连接。
2.根据权利要求1所述的一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于：所述特征沟槽的宽度范围为0.3µm~3µm，特征沟槽的深度大于所述第二导电类型阱6与第一导电类型源7形成的上部PN结的深度，且深度距离差值不小于0.05μm。
3.根据权利要求1所述的一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于：所述特征沟槽的宽度范围为0.3µm~3µm，特征沟槽的深度小于第二导电类型阱区与第一导电类型源区形成的下部PN结的深度，且深度距离差值不小于0.05μm。
4.根据权利要求1所述的一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于：所述特征沟槽到所述第二导电类型阱区与所述第一导电类型源区形成的靠近所述第一导电类型结型区的侧面PN结的距离大于0.1μm。
5.根据权利要求1所述的一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于：所述第一导电类型引流区位于相邻的所述特征沟槽之间，且位于第二导电类型沟道区之上，且位于所述第一导电类型结型区之上；第二导电类型引流区位于第一导电类型引流区之上，且位于所述第一导电类型外延层表面，且位于相邻的所述特征沟槽之间，第一导电类型结型区位于相邻的所述特征沟槽之间，且位于相邻的第二导电类型阱区之间。
6.根据权利要求1所述的一种电压钳位型碳化硅槽栅MOSFET器件，其特征在于：还包括第一导电类型电流扩展层，所述第一导电类型电流扩展层位于第一导电类型外延层内部、第二导电类型阱区和第一导电类型结型区下方。
7.一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，其特征在于，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第一导电类型引流区；
步骤3、在第一导电类型引流区中形成第二导电类型引流区；
步骤4、在第一导电类型外延层中形成第二导电类型阱区；第二导电类型沟道区位于第二导电类型阱区之中、第一导电类型源区之上；
步骤5、在第一导电类型外延层中形成第一导电类型源区；
步骤6、在第一导电类型外延层中形成第一导电类型结型区；
步骤7、通过刻蚀工艺在第一导电类型外延层中形成特征沟槽，并对其进行钝化处理；
步骤8、在特征沟槽底部，通过光刻工艺对离子注入掩膜层进行图形化处理，再通过离子注入工艺在第二导电类型阱区中形成第二导电类型源区；
步骤9、在步骤8制备的晶圆表面，通过化学气相沉积工艺，或者氧化工艺，或者化学气相沉积工艺和氧化工艺的复合工艺形成介质层，其中位于特征沟槽3-1侧壁且位于第二导电类型沟道区侧面的介质层作为栅介质层；
步骤10、在步骤9制备的晶圆表面，通过化学气相沉积工艺形成第一导电类型栅极掺杂多晶硅，随后通过离子注入工艺对第一导电类型栅极掺杂多晶硅进行掺杂，通过刻蚀工艺刻蚀多晶硅材料，以形成栅极；
步骤11、在步骤10制备的晶圆表面，通过化学气相沉积工艺淀积隔离介质层，通过光刻工艺对刻蚀掩膜层进行图形化处理，再通过刻蚀工艺在隔离介质层中形成源区和引流区电极窗口，通过此窗口淀积欧姆金属并退火，形成源极金属电极；
步骤12、在步骤11制备的晶圆第一导电类型衬底的底层，通过淀积欧姆金属并退火，形成漏极金属电极。
8.根据权利要求7所述的一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，其特征在于：所述步骤7中的刻蚀工艺为ICP刻蚀工艺，采用的刻蚀气体是SF6、HBr、Cl2、O2、Ar气体中的一种或多种组合。
9. 根据权利要求7所述的一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，其特征在于：所述介质层厚度范围为15nm~ 100nm，栅介质层材料是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪或上述材料两种或多种的组合。
10.根据权利要求7所述的一种电压钳位型碳化硅槽栅MOSFET器件的制造方法，其特征在于：还包括第一导电类型电流扩展层，所述第一导电类型电流扩展层过外延生长或离子注入的方式形成于第一导电类型外延层内部、第二导电类型阱区和第一导电类型结型区下方。
CN202311153998.4A 2023-09-08 2023-09-08 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法 Active CN116995099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311153998.4A CN116995099B (zh) 2023-09-08 2023-09-08 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311153998.4A CN116995099B (zh) 2023-09-08 2023-09-08 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法

Publications (2)

Publication Number Publication Date
CN116995099A true CN116995099A (zh) 2023-11-03
CN116995099B CN116995099B (zh) 2024-02-06

Family

ID=88528519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311153998.4A Active CN116995099B (zh) 2023-09-08 2023-09-08 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法

Country Status (1)

Country Link
CN (1) CN116995099B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690973A (zh) * 2024-02-04 2024-03-12 南京第三代半导体技术创新中心有限公司 集成栅极双向保护结构的SiC FET及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150008448A1 (en) * 2013-07-02 2015-01-08 General Electric Company Metal-oxide-semiconductor (mos) devices with increased channel periphery and methods of manufacture
CN110148629A (zh) * 2019-03-18 2019-08-20 电子科技大学 一种沟槽型碳化硅mosfet器件及其制备方法
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150008448A1 (en) * 2013-07-02 2015-01-08 General Electric Company Metal-oxide-semiconductor (mos) devices with increased channel periphery and methods of manufacture
CN110148629A (zh) * 2019-03-18 2019-08-20 电子科技大学 一种沟槽型碳化硅mosfet器件及其制备方法
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690973A (zh) * 2024-02-04 2024-03-12 南京第三代半导体技术创新中心有限公司 集成栅极双向保护结构的SiC FET及其制造方法
CN117690973B (zh) * 2024-02-04 2024-04-05 南京第三代半导体技术创新中心有限公司 集成栅极双向保护结构的SiC FET及其制造方法

Also Published As

Publication number Publication date
CN116995099B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
US9559188B2 (en) Trench gate type semiconductor device and method of producing the same
US9419133B2 (en) Semiconductor device and fabrication method of semiconductor device
CN102332469B (zh) 纵向导通的GaN常关型MISFET器件及其制作方法
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
JPWO2002043157A1 (ja) 半導体装置およびその製造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN116995099B (zh) 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
JP6269819B2 (ja) 半導体装置及びその製造方法
CN115377200A (zh) 一种半导体器件及其制备方法
CN116230774A (zh) 一种非对称碳化硅槽栅mosfet及其制造方法
JP4049095B2 (ja) 半導体装置及びその製造方法
CN113594232A (zh) 一种多插指埋栅结构的增强型高压hemt器件及其制备方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
EP3637474A1 (en) Silicon carbide switch device and manufacturing method therefor
CN116525683B (zh) 一种深阱型SiC Mosfet器件及制备方法
CN117690973B (zh) 集成栅极双向保护结构的SiC FET及其制造方法
CN111755520B (zh) 一种集成jbs的碳化硅umosfet器件
CN116635984B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant