CN116982413A - 布线电路基板的制造方法 - Google Patents

布线电路基板的制造方法 Download PDF

Info

Publication number
CN116982413A
CN116982413A CN202280021681.2A CN202280021681A CN116982413A CN 116982413 A CN116982413 A CN 116982413A CN 202280021681 A CN202280021681 A CN 202280021681A CN 116982413 A CN116982413 A CN 116982413A
Authority
CN
China
Prior art keywords
insulating layer
opening
circuit board
thickness direction
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280021681.2A
Other languages
English (en)
Inventor
高仓隼人
柴田直树
恒川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN116982413A publication Critical patent/CN116982413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明的布线电路基板的制造方法包含：在基材(60)的厚度方向的一侧的面上形成绝缘层(20)的工序；在绝缘层(20)的厚度方向的一侧的面上形成多个布线(33)的工序；在基材(60)形成在厚度方向上投影观察时包含多个布线(33)的开口部(61)的工序；在绝缘层(20)的厚度方向的另一侧的面上形成具有开口部(81a)的抗蚀剂图案(80)的工序，开口部(81a)具有沿着多个布线(33)的图案形状；在开口部(81a)内的绝缘层(20)上堆积金属材料(12a)而形成金属支承部(12)的工序；以及去除抗蚀剂图案(80)的工序。

Description

布线电路基板的制造方法
技术领域
本发明涉及布线电路基板的制造方法。
背景技术
已知一种具备金属支承基材、金属支承基材上的绝缘层、以及绝缘层上的多个布线的布线电路基板。在该布线电路基板中，为了提高自金属支承基材侧的散热性，例如，以使金属支承基材具有沿着布线的形状的方式对金属支承基材进行图案化，增大金属支承基材的表面积。这样的布线电路基板的制造方法例如记载于下述专利文献1中。
现有技术文献
专利文献
专利文献1：日本特开2019-212659号公报
发明内容
发明要解决的问题
在专利文献1所记载的布线电路基板的制造方法中，金属支承基材如下那样图案化。首先，在形成有预定图案的绝缘层和该绝缘层上的布线的金属支承基材的厚度方向两侧，形成抗蚀剂图案。抗蚀剂图案掩盖金属支承基材中的想要留下的部分。接下来，从金属支承基材的厚度方向单侧或两侧，通过喷涂向该基材吹送蚀刻液。蚀刻液浸蚀金属支承基材，去除浸蚀部分(湿蚀刻)。通过这样的湿蚀刻处理，从而金属支承基材被图案化，针对每个布线均形成沿着布线的金属支承部。
用于湿蚀刻处理的抗蚀剂图案的开口部需要足够大，以供需要量的蚀刻液通过。
另外，在湿蚀刻处理中，利用蚀刻液进行的金属支承基材的蚀刻在该基材的厚度方向上进行，除此以外，还在与厚度方向正交的面方向上以低速进行。因此，在金属支承基材，存在即使在厚度方向上投影观察时被抗蚀剂图案掩盖也会被去除的部分(侧蚀的形成)。金属支承基材中的金属支承部的预定形成部处的抗蚀剂图案的掩盖宽度需要比预定形成的金属支承部的宽度宽出与侧蚀的长度对应的量。
另外，金属支承基材越厚，该基材的湿蚀刻处理所需的时间越长，因而，所形成的侧蚀越长。因此，金属支承基材越厚，抗蚀剂图案的宽度需要更宽。
考虑抗蚀剂图案中的上述开口部的大小和侧蚀的长度来决定在图案化后相邻的金属支承部的设计上的配置。相邻的金属支承部之间的距离需要足够长，以确保开口部的大小和侧蚀的长度。这样的布线电路基板的制造方法不适合于与以细间距形成的布线对应地以细间距对金属支承基材进行图案化的情况。
本发明提供适合于与以细间距形成的布线对应地以细间距形成金属支承部的情况的、布线电路基板的制造方法。
用于解决问题的方案
本发明[1]包含一种布线电路基板的制造方法，其中，该布线电路基板的制造方法包含：第1工序，在该第1工序中，在基材的厚度方向的一侧的面上形成绝缘层；第2工序，在该第2工序中，在所述绝缘层的厚度方向的一侧的面上形成多个布线；第3工序，在该第3工序中，在所述基材形成第1开口部，该第1开口部在厚度方向上投影观察时包含所述多个布线；第4工序，在该第4工序中，在所述绝缘层的厚度方向的另一侧的面上形成具有第2开口部的抗蚀剂图案，该第2开口部具有沿着所述多个布线的图案形状；第5工序，在该第5工序中，在所述第2开口部内的、所述绝缘层的厚度方向的另一侧的面上堆积金属材料而形成金属支承部；以及第6工序，在该第6工序中，去除所述抗蚀剂图案。
在本发明的布线电路基板的制造方法中，如上述那样，在第3工序中，在使第1开口部形成于基材之后，通过经过第4工序和第5工序，从而形成支承布线的金属支承部。在第5工序中，通过向抗蚀剂图案的第2开口部内堆积金属材料，从而形成沿着布线的金属支承部。因此，相邻的金属支承部的配置取决于形成于所述抗蚀剂图案的第2开口部的配置。由于抗蚀剂图案能够通过光刻技术图案化，因此，在这样的抗蚀剂图案中，容易以细间距形成开口部。另外，在本制造方法中，并非通过对金属支承基材的湿蚀刻处理来形成金属支承部，因此，关于金属支承部的配置，与上述以往的制造方法不同，不必考虑抗蚀剂图案的开口部的大小和侧蚀的长度。这样的本制造方法适合于与以细间距形成的布线对应地以细间距形成金属支承部的情况。
本发明[2]在上述[1]所述的布线电路基板的制造方法的基础上，该布线电路基板的制造方法还包含第7工序，在所述第6工序之后，在该第7工序中，在相邻的所述布线之间在所述绝缘层形成第3开口部。
这样的结构对于确保布线附近的绝缘层的表面积而提高布线的散热性而言是优选的。
本发明[3]在上述[2]所述的布线电路基板的制造方法的基础上，所述绝缘层具有厚壁部和薄壁部，在所述第2工序中，在所述厚壁部上形成所述布线，在所述第7工序中，通过从厚度方向的另一侧对所述绝缘层进行的蚀刻处理，从而去除所述薄壁部而形成所述第3开口部。
这样的结构对于在相邻的布线间在绝缘层适当地形成上述第3开口部而言是优选的。
本发明[4]在上述[1]～[3]中任一项所述的布线电路基板的制造方法的基础上，所述金属支承部具有20μm以上且300μm以下的厚度。
这样的结构对于在金属支承部中兼顾支承强度和散热性而言是优选的。
附图说明
图1是通过本发明的布线电路基板的制造方法的一个实施方式制造的布线电路基板的俯视图。
图2是图1所示的布线电路基板的仰视图。
图3是沿着图1的III-III线的剖视图。
图4是沿着图1的IV-IV线的剖视图。
图5是沿着图1的V-V线的剖视图。
图6中的图6A～图6C是本发明的布线电路基板的制造方法的一个实施方式的工序图的一部分。图6A表示基底绝缘层形成工序，图6B表示导体层形成工序，图6C表示覆盖绝缘层形成工序。
图7中的图7A～图7C表示在图6C所示的工序之后继续进行的工序。图7A表示第1抗蚀剂图案形成工序，图7B表示基材图案化工序，图7C表示第1抗蚀剂图案去除工序。
图8中的图8A～图8C表示在图7C所示的工序之后继续进行的工序。图8A表示第2抗蚀剂图案形成工序，图8B表示金属支承层形成工序，图8C表示第2抗蚀剂图案去除工序。
图9中的图9A～图9C表示在图8C所示的工序之后继续进行的工序。图9A表示保护膜形成工序，图9B表示基底绝缘层图案化工序，图9C表示保护膜去除工序。
具体实施方式
图1～图5表示通过本发明的布线电路基板的制造方法的一个实施方式制造的布线电路基板X。布线电路基板X在厚度方向T上依次具备金属支承层10、作为基底绝缘层的绝缘层20、导体层30、以及作为覆盖绝缘层的绝缘层40。布线电路基板X沿与厚度方向T正交的方向(面方向)扩展，且具有预定的俯视形状。图1、图2所示的布线电路基板X的俯视形状是示例性的形状。
金属支承层10是用于确保布线电路基板X的强度的部位。金属支承层10具备多个连接盘部11和多根金属支承部12，且具有预定的图案形状。例示性地示出金属支承层10具备两个连接盘部11和四个金属支承部12的情况。
两个连接盘部11(连接盘部11A、连接盘部11B)在第1方向D1上隔开间隔。连接盘部11A配置于布线电路基板X的第1方向D1的一端。连接盘部11B配置于布线电路基板X的第1方向D1的另一端。各连接盘部11具有预定的俯视形状。例示性地示出连接盘部11的俯视形状为矩形的情况。连接盘部11的厚度优选为20μm以上，更优选为50μm以上，进一步优选为80μm以上，另外优选为300μm以下，更优选为250μm以下。连接盘部11的厚度与金属支承部12的厚度相同，也可以不同。
多个金属支承部12是支承后述的布线33的部位，其从连接盘部11A延伸至连接盘部11B。例示性地示出各金属支承部12在连接盘部11A、11B之间沿第1方向D1直线地延伸的情况。金属支承部12的第1方向D1的一端与连接盘部11A连接。金属支承部12的第1方向D1的另一端与连接盘部11B连接。金属支承部12的从连接盘部11A起到连接盘部11B为止的长度(全长)例如为5mm～40mm。
多个金属支承部12在第2方向D2上相互分开地配置。第2方向D2与厚度方向T和第1方向D1正交。金属支承部12的宽度W1(第2方向D2的长度)例如为10μm以上，优选为15μm以上。宽度W1例如为100μm以下，优选为50μm以下。相邻的金属支承部12之间的分开距离d1例如为50μm以上，优选为80μm以上。分开距离d1例如为300μm以下，优选为150μm以下。分开距离d1相对于金属支承部12的宽度W1的比率(d1/W1)例如为0.5以上，优选为1.2以上。该比率(d1/W1)例如为30以下，优选为5以下。
金属支承部12的厚度H1优选为20μm以上，更优选为80μm以上。金属支承部12的厚度H1优选为300μm以下，更优选为250μm以下。金属支承部12的厚度H1相对于宽度W1的比率(H1/W1)例如为0.2以上，优选为1.0以上。该比率(H1/W1)例如为30以下，优选为5以下。这些结构对于在金属支承部12中兼顾支承强度和散热性而言是优选的。另外，金属支承部12的厚度H1相对于后述的布线33的厚度H2的比率(H1/H2)例如为0.4以上，优选为3.0以上。该比率(H1/H2)例如为100以下，优选为25以下。
作为金属支承层10的材料，例如，可举出铜、铜合金、铝、镍、钛和铁镍42合金(42Alloy)。从金属支承层10的强度的观点出发，金属支承层10优选包含从由铜、铜合金、铝、镍和钛组成的组中选择的至少一种金属，更优选由从铜、铜合金、铝、镍和钛组成的组中选择出的至少一种金属构成。从兼顾金属支承层10的强度和柔软性的观点出发，金属支承层10优选由铜或铜合金构成。
绝缘层20配置于金属支承层10的厚度方向T的一侧。在本实施方式中，绝缘层20配置于金属支承层10的厚度方向T的一侧的面上。绝缘层20包含多个第1部分21和多个第2部分22，且具有预定的图案形状。例示性地示出绝缘层20包含两个第1部分21(第1部分21A、第1部分21B)和四个第2部分22的情况。
如图1和图3所示，第1部分21A配置在金属支承层10的连接盘部11A上。如图1和图4所示，第1部分21B配置在连接盘部11B上。各第1部分21具有预定的俯视形状。例示性地示出第1部分21的俯视形状为矩形的情况。第1部分21的厚度优选为1μm以上，更优选为3μm以上，另外优选为35μm以下，更优选为20μm以下。
第2部分22针对每个金属支承部12沿着该金属支承部12配置，且从第1部分21A延伸至第1部分21B。多个部分22以与多个金属支承部12对应的方式配置，且在第2方向D2上相互分离。各第2部分22的第1方向D1的一端与第1部分21A连接。各第2部分22的第1方向D1的另一端与第1部分21B连接。
如图5所示，第2部分22具有厚壁部22a和比该厚壁部22a薄的薄壁部22b。厚壁部22a配置在金属支承部12上。薄壁部22b分别配置于厚壁部22a的第2方向D2的两侧。厚壁部22a的厚度H3优选为1μm以上，更优选为3μm以上，另外优选为35μm以下，更优选为20μm以下。薄壁部22b的厚度H4只要比厚壁部22a的厚度薄，则优选为0.5μm以上，更优选为1μm以上，另外优选小于35μm，更优选为20μm以下。厚度H4相对于厚度H3的比率(H4/H3)优选为0.1以上，更优选为0.2以上，另外优选为小于1，更优选为0.9以下。
作为绝缘层20的材料，例如，可举出聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯和聚氯乙烯等树脂材料，优选使用聚酰亚胺(作为后述的绝缘层40的材料也是同样的)。
导体层30配置于绝缘层20的厚度方向T的一侧。在本实施方式中，导体层30配置在绝缘层20的厚度方向T的一侧的面上。导体层30包含多个第1端子部31、多个第2端子部32和多个布线33，具有预定的图案形状。
第1端子部31配置在第1部分21A上。多个第1端子部31在第2方向D2上相互空开间隔地配置。第2端子部32配置在第1部分21B上。多个第2端子部32在第2方向D2上相互空开间隔地配置。第1端子部31的俯视形状和第2端子部32的俯视形状在第2方向D2上比布线33的宽度宽。作为端子部31、32的俯视形状，例如，可举出圆形、四边形和圆角四边形。作为四边形，可举出正方形和长方形。作为圆角四边形，可举出圆角正方形和圆角长方形。示例性地图示端子部31、32的俯视形状为长方形的情况。
布线33配置在绝缘层20的第1部分21A上、第2部分22上和第1部分21B上，且沿第1方向D1延伸。多个布线33以与多个第2部分22对应的方式配置，且在第2方向D2上相互分离。各布线33的第1方向D1的一端与第1端子部31连接。各布线33的第1方向D1的另一端与第2端子部32连接。
布线33的宽度W2(第2方向D2的长度)例如为10μm以上，优选为20μm以上。宽度W2例如为80μm以下，优选为50μm以下。布线33的宽度W2相对于上述金属支承部12的宽度W1的比率(W2/W1)例如为0.1以上，优选为0.3以上。该比率(W2/W1)例如为4以下，优选为2以下。
相邻的布线33之间的分开距离d2例如为50μm以上，优选为80μm以上。分开距离d2例如为300μm以下，优选为150μm以下。分开距离d2相对于布线33的宽度W2的比率(d2/W2)例如为0.6以上，优选为1以上。该比率(d2/W2)例如为30以下，优选为7.5以下。
作为导体层30的材料，例如，可举出铜、镍、金和它们的合金，优选使用铜。导体层30的厚度例如为3μm以上，优选为5μm以上。导体层30的厚度例如为50μm以下，优选为30μm以下。
绝缘层40以覆盖导体层30的方式配置在绝缘层20的厚度方向T的一侧。在本实施方式中，绝缘层40以覆盖布线33的方式配置在绝缘层20的厚度方向T的一侧的面上。绝缘层20上和布线33上的绝缘层40的厚度优选为2μm以上，更优选为4μm以上，另外优选为60μm以下，更优选为40μm以下。
图6A～图9C表示本发明的布线电路基板的制造方法的一个实施方式。图6A～图9C以相当于图5的截面的变化来表示本制造方法。本制造方法在本实施方式中包含基底绝缘层形成工序、导体层形成工序、覆盖绝缘层形成工序、第1抗蚀剂图案形成工序、基材图案化工序、第1抗蚀剂图案去除工序、第2抗蚀剂图案形成工序、金属支承层形成工序、第2抗蚀剂图案去除工序、保护膜形成工序、基底绝缘层图案化工序以及保护膜去除工序。
在本制造方法中，首先，如图6A所示，在基材60的厚度方向T的一侧的面上形成绝缘层20A(基底绝缘层形成工序)。
对于基材60，优选使用金属制基材。作为金属制基材的材料，例如，可举出不锈钢、铜、铜合金、镍、钛和铁镍42合金(42Alloy)。作为不锈钢，例如，可举出基于AISI(美国钢铁协会)的标准的SUS304。基材60的厚度例如为10μm～50μm。
绝缘层20A包含相对较厚的第1区域20a(厚壁部)和相对较薄的第2区域20b(薄壁部)。第1区域20a是在绝缘层20A的后述的图案化工序(图9B所示)中残留下来成为绝缘层20的部分。
在本工序中，例如如下那样形成绝缘层20A。首先，在基材60上涂敷正型的感光性树脂的溶液(清漆)而形成涂膜。接下来，通过加热使该涂膜干燥。接下来，对涂膜实施经由预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。在曝光处理中，相对地减小对预定形成第1区域20a的部位的曝光量，相对地增大对预定形成第2区域20b的部位的曝光量。由此，能够在本工序中形成包含第1区域20a和第2区域20b的绝缘层20A。本工序相当于本发明的第1工序。
接下来，如图6B所示，在绝缘层20A的第1区域20a上形成上述导体层30(导体层形成工序)。在本工序中，首先，在绝缘层20A上，例如通过溅射法形成第1晶种层(省略图示)。作为晶种层的材料，例如，可举出Cr、Cu、Ni、Ti和它们的合金。晶种层可以具有单层构造，也可以具有两层以上的多层构造。在晶种层具有多层构造的情况下，该晶种层例如由作为下层的铬层和该铬层上的铜层构成。接下来，在晶种层上形成抗蚀剂图案。抗蚀剂图案具有形状与导体层30的图案形状相当的开口部。在抗蚀剂图案的形成中，例如，将感光性的抗蚀薄膜贴合在晶种层上而形成抗蚀剂膜，之后，对该抗蚀剂膜实施经由预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。在导体层30的形成中，接着，通过电镀法，使上述金属在抗蚀剂图案的开口部内的晶种层上生长成导体层30。接下来，通过蚀刻去除抗蚀剂图案。接下来，通过蚀刻去除晶种层中的通过抗蚀剂图案去除而暴露的部分。例如通过如上这样做，从而在第1区域20a上形成预定图案的导体层30(第1端子部31、第2端子部32、布线33)。本工序相当于本发明的第2工序。
接下来，如图6C所示，在绝缘层20A上，以覆盖导体层30的方式形成绝缘层40(覆盖绝缘层形成工序)。在本工序中，首先，在绝缘层20A上和导体层30上涂敷感光性树脂的溶液(清漆)而形成涂膜。接下来，使该涂膜干燥。接下来，对涂膜实施经由预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。例如通过如上这样做，能够形成预定图案的绝缘层40。
接下来，如图7A所示，在基材60的厚度方向T的另一侧的面上形成抗蚀剂图案70(第1抗蚀剂图案形成工序)。抗蚀剂图案70具有开口部71，且具有在俯视时掩盖基材60的周缘部的框形状。开口部71具有在厚度方向上投影观察时包含上述布线电路基板X的形状。在抗蚀剂图案70的形成中，例如，将感光性的抗蚀薄膜贴合在基材60的厚度方向T的另一侧的面上而形成抗蚀剂膜，之后，对该抗蚀剂膜实施经由预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理(后述的抗蚀剂图案80的形成方法也是同样的)。
接下来，如图7B所示，在基材60形成开口部61(第1开口部)(基材图案化工序)。在本工序中，将抗蚀剂图案70作为蚀刻掩模，从厚度方向T的另一侧对基材60进行湿蚀刻处理。作为用于湿蚀刻的蚀刻液，例如，可举出氯化铁水溶液和氯化铜溶液。蚀刻液的浓度例如为30质量％～55质量％。蚀刻液的温度例如为20℃～55℃。蚀刻的时间例如为1分钟～15分钟。如此形成的开口部61具有在厚度方向上投影观察时包含上述布线电路基板X的形状。即，开口部61具有在厚度方向上投影观察时包含上述多个布线33的形状。本工序相当于本发明的第3工序。另外，在本工序之后，在本实施方式中，通过例如溅射法在绝缘层20A的厚度方向T的另一侧的面上形成第2晶种层(省略图示)。第2晶种层的材料和层结构与以上参照图6B叙述的第1晶种层相同。
接下来，如图7C所示，去除抗蚀剂图案70(第1抗蚀剂图案去除工序)。
接下来，如图8A所示，在绝缘层20A的厚度方向T的另一侧的面上形成抗蚀剂图案80(第2抗蚀剂图案形成工序)。抗蚀剂图案80具有开口部81。开口部81具有在俯视时与上述导体层30对应的图案形状。开口部81包含开口部81a(第2开口部)，该开口部81a具有在厚度方向上投影观察时沿着多个布线33的图案形状。本工序相当于本发明的第4工序。
接下来，如图8B所示，使金属材料12a堆积在开口部81内的、绝缘层20A的厚度方向T的另一侧的面上而形成上述金属支承层10(金属支承层形成工序)。在本工序中，具体而言，通过电镀法，使金属材料12a在抗蚀剂图案80的开口部81内的晶种层(第2晶种层)上生长。由此，在开口部81内形成金属支承层10。在开口部81a内，通过金属材料12a的堆积而形成金属支承部12。本工序相当于本发明的第5工序。
接下来，如图8C所示，去除抗蚀剂图案80(第2抗蚀剂图案去除工序)。本工序相当于本发明的第6工序。在去除抗蚀剂图案80之后，通过蚀刻去除第2晶种层中的因抗蚀剂图案去除而暴露的部分。
接下来，如图9A所示，在绝缘层20A的厚度方向T的一侧形成将导体层30和覆盖绝缘层40覆盖的保护膜90(保护膜形成工序)。作为保护膜90，例如能够使用干膜抗蚀剂。
接下来，如图9B所示，对绝缘层20A进行图案化(基底绝缘层图案化工序)。在本工序中，通过从厚度方向T的另一侧对绝缘层20A进行的湿蚀刻处理，从而去除绝缘层20A的第2区域20b而形成开口部20c(第3开口部)。由此，形成上述绝缘层20，得到借助保护膜90保持于框状的基材70的布线电路基板X。本工序相当于本发明的第7工序。
接下来，如图9C所示，去除保护膜90(保护膜去除工序)。通过去除保护膜90，从而分离出布线电路基板X。通过如上这样做，从而制得布线电路基板X。
在上述布线电路基板的制造方法中，在导体层形成工序(图8B)中，通过向抗蚀剂图案80的开口部81a内堆积金属材料12a，从而形成沿着布线33的金属支承部12。因此，相邻的金属支承部12的配置取决于形成于抗蚀剂图案80的开口部81a的配置。由于抗蚀剂图案能够通过光刻技术图案化，因此，在这样的抗蚀剂图案中，容易以细间距形成开口部。另外，在本制造方法中，并非通过对金属支承基材的湿蚀刻处理来形成金属支承部12，因此，关于金属支承部12的配置，不必考虑抗蚀剂图案的开口部的大小和侧蚀的长度。这样的本制造方法适合于与以细间距形成的布线对应地以细间距形成金属支承部的情况。金属支承部12的宽度W1、相邻的金属支承部12之间的分开距离d1、分开距离d1相对于宽度W1的比率(d1/W1)和金属支承部12的厚度H1相对于宽度W1的比率(H1/W1)如上所述。
在本制造方法中，如上述那样，包含在相邻的布线33之间在绝缘层20A形成开口部20c的基底绝缘层图案化工序(图9B)。这样的结构对于确保布线33附近的绝缘层20的表面积而提高布线33的散热性而言是优选的。
在本制造方法中，在基底绝缘层形成工序(图6A)中形成的绝缘层20A具有第1区域20a(厚壁部)和第2区域20b(薄壁部)，在导体层形成工序(图6B)中，在第1区域20a上形成布线33，在基底绝缘层图案化工序(图9B)中，通过从厚度方向的另一侧对绝缘层20A进行的蚀刻处理，从而去除第2区域20b(薄壁部)而形成开口部20c。这样的结构对于在相邻的布线33之间在绝缘层20A适当地形成开口部20c而言是优选的。
上述实施方式是本发明的例示，不能通过该实施方式限定性地解释本发明。对于本领域的技术人员来说显而易见的本发明的变形例包含在权利要求书中。
产业上的可利用性
本发明的布线电路基板的制造方法能够适用于具备支承布线的支承部的布线电路基板的制造方法。
附图标记说明
X、布线电路基板；D1、第1方向；D2、第2方向；T、厚度方向；10、金属支承层；11、连接盘部；12、金属支承部；12a、金属材料；20、40、绝缘层；20A、绝缘层；20a、第1区域(厚壁部)；20b、第2区域(薄壁部)；21、第1部分；22、第2部分；22a、厚壁部；22b、薄壁部；30、导体层；33、布线；60、基材；61、开口部(第1开口部)；80、抗蚀剂图案；81、开口部(第2开口部)。

Claims (4)

1.一种布线电路基板的制造方法，其中，
该布线电路基板的制造方法包含：
第1工序，在该第1工序中，在基材的厚度方向的一侧的面上形成绝缘层；
第2工序，在该第2工序中，在所述绝缘层的厚度方向的一侧的面上形成多个布线；
第3工序，在该第3工序中，在所述基材形成第1开口部，该第1开口部在厚度方向上投影观察时包含所述多个布线；
第4工序，在该第4工序中，在所述绝缘层的厚度方向的另一侧的面上形成具有第2开口部的抗蚀剂图案，该第2开口部具有沿着所述多个布线的图案形状；
第5工序，在该第5工序中，在所述第2开口部内的、所述绝缘层的厚度方向的另一侧的面上堆积金属材料而形成金属支承部；以及
第6工序，在该第6工序中，去除所述抗蚀剂图案。
2.根据权利要求1所述的布线电路基板的制造方法，其中，
该布线电路基板的制造方法还包含第7工序，在所述第6工序之后，在该第7工序中，在相邻的所述布线之间在所述绝缘层形成第3开口部。
3.根据权利要求2所述的布线电路基板的制造方法，其中，
所述绝缘层具有厚壁部和薄壁部，在所述第2工序中，在所述厚壁部上形成所述布线，在所述第7工序中，通过从厚度方向的另一侧对所述绝缘层进行的蚀刻处理，从而去除所述薄壁部而形成所述第3开口部。
4.根据权利要求1所述的布线电路基板的制造方法，其中，
所述金属支承部具有20μm以上且300μm以下的厚度。
CN202280021681.2A 2021-03-23 2022-01-25 布线电路基板的制造方法 Pending CN116982413A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021048253A JP2022147128A (ja) 2021-03-23 2021-03-23 配線回路基板の製造方法
JP2021-048253 2021-03-23
PCT/JP2022/002678 WO2022201833A1 (ja) 2021-03-23 2022-01-25 配線回路基板の製造方法

Publications (1)

Publication Number Publication Date
CN116982413A true CN116982413A (zh) 2023-10-31

Family

ID=83395329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280021681.2A Pending CN116982413A (zh) 2021-03-23 2022-01-25 布线电路基板的制造方法

Country Status (6)

Country Link
US (1) US20240224435A1 (zh)
JP (1) JP2022147128A (zh)
KR (1) KR20230160259A (zh)
CN (1) CN116982413A (zh)
TW (1) TW202241226A (zh)
WO (1) WO2022201833A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134480A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法
JP6152677B2 (ja) * 2013-03-27 2017-06-28 大日本印刷株式会社 サスペンション用基板
JP6587373B2 (ja) * 2013-07-03 2019-10-09 三菱電機株式会社 セラミック回路基板、放熱器付セラミック回路基板、及びセラミック回路基板の製造方法
JP6985211B2 (ja) * 2018-05-31 2021-12-22 日東電工株式会社 配線回路基板
JP7066528B2 (ja) 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート
EP3850662B1 (en) * 2018-09-14 2023-05-17 Raytheon Company Module base with integrated thermal spreader and heat sink for thermal and structural management of high-performance integrated circuits or other devices

Also Published As

Publication number Publication date
US20240224435A1 (en) 2024-07-04
KR20230160259A (ko) 2023-11-23
WO2022201833A1 (ja) 2022-09-29
JP2022147128A (ja) 2022-10-06
TW202241226A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
KR100941570B1 (ko) 인쇄 회로 기판의 제조방법
US20050124091A1 (en) Process for making circuit board or lead frame
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
CN112544125A (zh) 布线电路基板集合体片及其制造方法
CN116982413A (zh) 布线电路基板的制造方法
US6217783B1 (en) Method for strengthening air bridge circuits
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
JP5486459B2 (ja) 配線回路基板
WO2021256208A1 (ja) 配線回路基板
JP3694313B2 (ja) Ｔａｂ用テープキャリアの製造方法
US20240107683A1 (en) Wiring circuit board
US20240107667A1 (en) Method for producing wiring circuit board
US20240107664A1 (en) Method for producing wiring circuit board and wiring circuit board
JP2022115402A (ja) 配線回路基板
US20240114628A1 (en) Method for producing wiring circuit board and wiring circuit board
KR20220101628A (ko) 배선 회로 기판
US20240040705A1 (en) Wiring circuit board assembly sheet
JP2022115403A (ja) 配線回路基板
CN116670762A (zh) 布线电路基板
CN116075038A (zh) 布线电路基板及其制造方法
TW202145840A (zh) 配線電路基板集合體片材
KR20230110264A (ko) 배선 회로 기판
CN116420431A (zh) 布线电路基板和布线电路基板的制造方法
KR20220118414A (ko) 배선 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination