CN116075038A - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN116075038A
CN116075038A CN202211327691.7A CN202211327691A CN116075038A CN 116075038 A CN116075038 A CN 116075038A CN 202211327691 A CN202211327691 A CN 202211327691A CN 116075038 A CN116075038 A CN 116075038A
Authority
CN
China
Prior art keywords
opening
metal
thin film
metal thin
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211327691.7A
Other languages
English (en)
Inventor
池田敬裕
新纳铁平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN116075038A publication Critical patent/CN116075038A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供适合于在金属支承基板与在该基板上的绝缘层上形成的布线层之间实现低电阻的电连接的布线电路基板及其制造方法。布线电路基板(X)在厚度方向上依次具备金属支承基板、金属薄膜(20)、绝缘层、金属薄膜(40)及导体层(50)。绝缘层具有在厚度方向上贯通的贯通孔(30A)。贯通孔具有金属薄膜侧的开口端(31)、与开口端(31)相反的一侧的开口端(32)、及开口端间的内壁面(33)。金属薄膜具有开口部(20A)。开口部在厚度方向上投影观察时与开口端(31)重叠。金属薄膜(40)具有开口部(40A)。开口部(40A)在厚度方向上投影观察时与开口部(20A)及开口端(32)重叠。导体层具有配置于贯通孔且与金属支承基板连接的通路部(52)。

Description

布线电路基板及其制造方法
技术领域
本发明涉及布线电路基板及其制造方法。
背景技术
公知一种具备金属支承基板、金属支承基板上的绝缘层以及绝缘层上的布线图案(布线层)的布线电路基板。在该布线电路基板中，例如，在金属支承基板与绝缘层之间设有用于确保绝缘层相对于金属支承基板的紧贴性的金属薄膜。与这样的布线电路基板相关的技术例如记载于下述的专利文献1。
现有技术文献
专利文献
专利文献1：日本特开2019-212659号公报
发明内容
发明要解决的问题
布线电路基板例如具有在厚度方向上贯通绝缘层来将金属支承基板与布线图案电连接的通路。这样的布线电路基板以往例如如下这样制造。
首先，在金属支承基板上形成金属薄膜(第1金属薄膜)。接着，在第1金属薄膜上形成具有导通孔的绝缘层(绝缘层形成工序)。在该绝缘层形成工序中包括加热工序。接着，在绝缘层上形成晶种层。晶种层也形成于导通孔。在导通孔中，晶种层以覆盖暴露的第1金属薄膜表面和导通孔内壁面的方式形成。晶种层是金属薄膜(第2金属薄膜)。接着，在晶种层上形成导体层。导体层包括在绝缘层上具有预定图案的第1导体部和导通孔内的第2导体部。接着，去除晶种层中的未被导体层覆盖的部分。由此，由晶种层及其上的第1导体部构成的布线图案形成在绝缘层上，由晶种层及其上的第2导体部构成的通路形成于导通孔内的第1金属薄膜上。
在这样的以往的制造方法中，在绝缘层形成工序(包括加热工序)中，在导通孔暴露的第1金属薄膜表面被氧化。因此，在导通孔中，在表面具有氧化膜的第1金属薄膜上形成通路。因此，在所制造的布线电路基板中，通路经由具有氧化膜的第1金属薄膜而与金属支承基板电连接。另外，在晶种层由电阻比较高的材料构成的情况下，通路经由这样的晶种层与金属支承基板电连接。这些结构从金属支承基板与布线层之间的电连接的低电阻化的观点出发不优选。
本发明提供适合于在金属支承基板与在该基板上的绝缘层上形成的布线层之间实现低电阻的电连接的布线电路基板及其制造方法。
用于解决问题的方案
本发明[1]包含布线电路基板，其在厚度方向上依次具备金属支承基板、第1金属薄膜、绝缘层、第2金属薄膜以及导体层，其中，所述绝缘层具有在所述厚度方向上贯通的贯通孔，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面，所述第1金属薄膜具有第1开口部，该第1开口部在所述厚度方向上投影观察时与所述第1开口端重叠，所述第2金属薄膜具有第2开口部，该第2开口部在所述厚度方向上投影观察时与所述第1开口部以及所述第2开口端重叠，所述导体层具有配置于所述贯通孔且与所述金属支承基板连接的通路部。
本发明[2]在上述[1]所述的布线电路基板的基础上，所述金属支承基板具备金属支承层和配置于该金属支承层的所述绝缘层侧且导电率比所述金属支承层高的表面金属层，所述通路部与所述表面金属层连接。
本发明[3]在上述[1]或[2]所述的布线电路基板的基础上，所述第1开口部沿着所述第1开口端开口。
本发明[4]在上述[1]～[3]中任一项所述的布线电路基板的基础上，所述第2金属薄膜具有所述内壁面上的第1覆盖部。
本发明[5]在上述[4]所述的布线电路基板的基础上，所述第2开口部在所述金属支承基板上沿着所述第1开口部开口。
本发明[6]在上述[4]所述的布线电路基板的基础上，所述第2金属薄膜具有所述金属支承基板上的第2覆盖部，所述第2开口部在所述金属支承基板上配置于所述第1开口部的内侧。
本发明[7]在上述[1]～[3]中任一项所述的布线电路基板的基础上，所述第2开口部在所述绝缘层上沿着所述第2开口端开口。
本发明[8]在上述[1]～[3]中任一项所述的布线电路基板的基础上，所述第2开口部在所述绝缘层上开口，在所述厚度方向上投影观察时，所述第2开口端配置于所述第2开口部内。
本发明[9]在上述[1]或[2]所述的布线电路基板的基础上，所述第1金属薄膜具有延伸部，在所述厚度方向上投影观察时，该延伸部向所述第1开口端内延伸并限定所述第1开口部，所述第2金属薄膜具有所述内壁面上的第1覆盖部和所述延伸部上的第2覆盖部，所述第2开口部沿着所述第1开口部开口。
本发明[10]包含布线电路基板的制造方法，该制造方法包括：第1金属薄膜形成工序，在该工序中，在金属支承基板的厚度方向一侧的面上形成第1金属薄膜；绝缘层形成工序，在该工序中，在所述第1金属薄膜的厚度方向一侧的面上形成具有贯通孔的绝缘层，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面；第2金属薄膜形成工序，在该工序中，跨所述绝缘层的厚度方向一侧的面和所述第1金属薄膜的位于所述贯通孔的部分地形成第2金属薄膜；开口部形成工序，在该工序中，在所述第1金属薄膜以及所述第2金属薄膜形成在所述厚度方向上投影观察时与所述第1开口端以及所述第2开口端重叠的开口部，使所述金属支承基板在所述贯通孔暴露；以及导体层形成工序，在该工序中，跨所述第2金属薄膜的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成导体层。
本发明[11]包含布线电路基板的制造方法，该制造方法包括：第1金属薄膜形成工序，在该工序中，在金属支承基板的厚度方向一侧的面上形成第1金属薄膜；绝缘层形成工序，在该工序中，在所述第1金属薄膜的厚度方向一侧的面上形成具有贯通孔的绝缘层，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面；第1开口部形成工序，在该工序中，在所述第1金属薄膜形成沿着所述第1开口端开口的第1开口部，使所述金属支承基板在所述贯通孔暴露；第2金属薄膜形成工序，在该工序中，跨所述绝缘层的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成第2金属薄膜；第2开口部形成工序，在该工序中，在所述第2金属薄膜形成在所述厚度方向上投影观察时与所述第1开口部以及所述第2开口端重叠的第2开口部，使所述金属支承基板在所述贯通孔暴露；以及导体层形成工序，在该工序中，跨所述第2金属薄膜的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成导体层。
发明的效果
在本发明的布线电路基板中，在厚度方向上投影观察时，第1金属薄膜的第1开口部与绝缘层的贯通孔的第1开口端重叠，第2金属薄膜的第2开口部与第1开口部以及贯通孔的第2开口端重叠。该布线电路基板适合于在制造过程中确保跨第1开口部、贯通孔以及第2开口部地在厚度方向上连通的空隙作为通路部形成用的空隙。而且，在布线电路基板中，如上所述，导体层的通路部不经由第1金属薄膜且也不经由第2金属薄膜而与金属支承基板直接连接。这样的布线电路基板适合于在金属支承基板与在该基板上的绝缘层上形成的布线层之间实现低电阻的电连接。
本发明的布线电路基板的制造方法适合于制造这样的布线电路基板。
附图说明
图1是本发明的布线电路基板的一实施方式的局部剖视图。
图2是图1所示的布线电路基板的局部放大剖视图。
图3A～图3D表示本发明的布线电路基板的制造方法的一实施方式中的一部分工序。图3A表示准备工序，图3B表示第1金属薄膜形成工序，图3C表示基底绝缘层形成工序，图3D表示第2金属薄膜形成工序。
图4A～图4D表示接着图3D所示的工序之后的工序。图4A表示开口部形成工序，图4B表示导体层形成工序，图4C表示蚀刻工序，图4D表示覆盖绝缘层形成工序。
图5A～图5C表示导体层形成工序和蚀刻工序的变形例。
图6是图1所示的布线电路基板的第1变形例的局部放大剖视图。
图7是图1所示的布线电路基板的第2变形例的局部放大剖视图。
图8是图1所示的布线电路基板的第3变形例的局部放大剖视图。
图9是图1所示的布线电路基板的第4变形例的局部放大剖视图。
图10是图1所示的布线电路基板的第5变形例的局部放大剖视图。
图11是图1所示的布线电路基板的第6变形例的局部放大剖视图。
图12是图1所示的布线电路基板的第7变形例的局部放大剖视图。
图13是图1所示的布线电路基板的第8变形例的局部放大剖视图。
图14是图1所示的布线电路基板的第9变形例的局部放大剖视图。
图15是图1所示的布线电路基板的第10变形例的局部放大剖视图。
图16是图1所示的布线电路基板的第11变形例的局部放大剖视图。
图17是图1所示的布线电路基板的第12变形例的局部放大剖视图。
图18A～图18C表示本发明的布线电路基板的制造方法的其他实施方式中的一部分工序。图18A表示准备工序，图18B表示第1金属薄膜形成工序，图18C表示基底绝缘层形成工序。
图19A～图19C表示接着图18C所示的工序之后的工序。图19A表示第1开口部形成工序，图19B表示第2金属薄膜形成工序，图19C表示第2开口部工序。
图20A～图20C表示接着图19C所示的工序之后的工序。图20A表示导体层形成工序，图20B表示蚀刻工序，图20C表示覆盖绝缘层形成工序。
图21是图1所示的布线电路基板的第13变形例的局部放大剖视图。
图22是图1所示的布线电路基板的第14变形例的局部放大剖视图。
图23是图1所示的布线电路基板的第15变形例的局部放大剖视图。
附图标记说明
X、布线电路基板；D、厚度方向；10、金属支承基板；10a、部分；11、金属支承层；12、表面金属层；20、金属薄膜(第1金属薄膜)；20A、开口部(第1开口部)；20a、部分；30、绝缘层；30A、H、贯通孔；31、开口端(第1开口端)；32、开口端(第2开口端)；33、内壁面；40、金属薄膜(第2金属薄膜)；40A、开口部(第2开口部)；40a、部分；50、导体层；51、布线部；52、通路部；60、绝缘层；71、布线层；72、通路。
具体实施方式
如图1和图2所示，作为本发明的布线电路基板的一实施方式的布线电路基板X朝向厚度方向D的一侧依次具备金属支承基板10、金属薄膜20(第1金属薄膜)、作为基底绝缘层的绝缘层30、金属薄膜40(第2金属薄膜)、导体层50以及作为覆盖绝缘层的绝缘层60。布线电路基板X在与厚度方向D正交的方向(面方向)上扩展，具有预定的俯视形状。
金属支承基板10是用于确保布线电路基板X的强度的基材。作为金属支承基板10的材料，能够举出例如不锈钢、铜、铜合金、铝、镍、钛以及42合金(42alloy)。作为不锈钢，能够举出例如基于AISI(美国钢铁协会)的标准的SUS304。从金属支承基板10的强度的观点出发，金属支承基板10优选包含从由不锈钢、铜合金、铝、镍以及钛组成的组中选择的至少一种，更优选地由从由不锈钢、铜合金、铝、镍以及钛组成的组中选择的至少一种形成。从兼顾金属支承基板10的强度和导电性的观点出发，金属支承基板10优选地由铜合金形成。金属支承基板10的厚度例如为15μm以上。金属支承基板10的厚度例如为500μm以下，优选为250μm以下。
金属薄膜20配置于金属支承基板10的厚度方向D一侧的面上。金属薄膜20与金属支承基板10接触。金属薄膜20是用于确保绝缘层30相对于金属支承基板10的紧贴性的膜。作为金属薄膜20，能够举出例如通过溅射法成膜的膜(溅射膜)、通过镀敷法成膜的膜(镀敷膜)以及通过真空蒸镀法成膜的膜(真空蒸镀膜)。
作为金属薄膜20的材料，能够举出例如铬、镍以及钛。金属薄膜20的材料也可以是包含从由铬、镍以及钛组成的组中选择的两种以上的金属的合金。作为金属薄膜20的材料，优选使用铬。
金属薄膜20的厚度例如为1nm以上，优选为10nm以上，更优选为20nm以上。金属薄膜20的厚度例如为1000nm以下，优选为1000nm以下，更优选为500nm以下。
金属薄膜20具有在厚度方向D上贯通该金属薄膜20的开口部20A(第1开口部)。开口部20A在俯视时例如具有大致圆形形状。开口部20A的俯视时的最大长度(在开口部20A在俯视时具有圆形形状的情况下为直径)根据绝缘层30的后述的贯通孔30A的大小，例如为1μm以上，另外，例如为1000μm以下。金属支承基板10具有面向开口部20A的部分10a。部分10a未被金属薄膜20、40覆盖。
绝缘层30配置在金属薄膜20的厚度方向D一侧的面上。绝缘层30与金属薄膜20接触。作为绝缘层30的材料，能够举出例如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯以及聚氯乙烯等树脂材料(作为后述的绝缘层60的材料，也能够举出同样的树脂材料)。绝缘层30的厚度例如为1μm以上，优选为3μm以上。绝缘层30的厚度例如为35μm以下。
绝缘层30具有在厚度方向D上贯通该绝缘层30的贯通孔30A。贯通孔30A具有金属薄膜20侧的开口端31(第1开口端)、与该开口端31相反的一侧的开口端32(第2开口端)、以及开口端31、32间的内壁面33。
开口端31在俯视时例如具有大致圆形形状。开口端31的最大长度(在开口端31具有圆形形状的情况下为直径)例如为1μm以上，另外，例如为1000μm以下。在厚度方向D上投影观察时，开口端31与金属薄膜20的开口部20A重叠(在图2内的剖视图的下方示意性地示出在厚度方向D上投影观察时的开口端31与开口部20A的位置关系)。即，开口部20A在厚度方向D上投影观察时与开口端31重叠。在本实施方式中，开口端31沿着开口部20A开口。即，开口部20A沿着开口端31开口。另外，在厚度方向D上投影观察时，开口端31包含开口部20A。
开口端32的最大长度(在开口端32具有圆形形状的情况下为直径)例如为1μm以上，另外，例如为1000μm以下。在本实施方式中，开口端32具有比开口端31大的面积。在厚度方向D上投影观察时，开口端32包含开口端31。
在本实施方式中，内壁面33倾斜。内壁面33以越是靠近金属支承基板10的部分则越配置于内侧的方式倾斜。即，内壁面33以越是靠近金属支承基板10的部分则贯通孔30A的开口截面积越小的方式倾斜。
这样的贯通孔30A和金属薄膜20的开口部20A形成贯通孔H。
在本实施方式中，金属薄膜40直接配置在绝缘层30的厚度方向D一侧的面上和贯通孔30A的内壁面33上。金属薄膜40是用于形成导体层50的晶种层。作为金属薄膜40，能够举出例如溅射膜、镀敷膜以及真空蒸镀膜。
金属薄膜40包括配置在贯通孔H外的金属薄膜41和配置在贯通孔H内的金属薄膜42。金属薄膜41与金属薄膜42相连。金属薄膜41在绝缘层30上具有预定的图案形状。金属薄膜42覆盖整个内壁面33。即，在本实施方式中，金属薄膜42是内壁面33上的覆盖部42a(第1覆盖部)。金属薄膜42具有覆盖部42a有助于在后述的导体层形成工序(图4B所示)中，使金属在覆盖部42a上生长来适当地形成通路部52。另外，金属薄膜42在贯通孔H内与金属薄膜20连接。
金属薄膜40具有在厚度方向D上贯通该金属薄膜40的开口部40A(第2开口部)。在本实施方式中，开口部40A位于贯通孔H内。开口部40A在俯视时具有例如大致圆形形状。开口部40A的俯视时的最大长度(在开口部40A在俯视时具有圆形形状的情况下为直径)根据贯通孔30A的大小，例如为1μm以上，另外，例如为1000μm以下。
开口部40A在厚度方向D上投影观察时，与金属薄膜20的开口部20A以及贯通孔30A的开口端32重叠(在图2内的剖视图的下方示意性地示出在厚度方向D上投影观察时的开口部20A、40A以及开口端32的位置关系)。本实施方式中，开口部40A在金属支承基板10上沿着开口部20A开口。
作为金属薄膜40的材料，能够举出例如铬、铜、镍以及钛。金属薄膜40的材料也可以是包含从由铬、铜、镍以及钛组成的组中选择的两种以上的金属的合金。作为金属薄膜40的材料，优选使用铬。金属薄膜40既可以具有单层构造，也可以具有两层以上的多层构造。在金属薄膜40具有单层构造的情况下，该金属薄膜40优选为铬层。在金属薄膜40具有多层构造的情况下，该金属薄膜40优选由作为下层的铬层和该铬层上的铜层构成。
金属薄膜40的厚度例如为1nm以上，优选为10nm以上。金属薄膜40的厚度例如为500nm以下，优选为200nm以下。
导体层50直接配置在金属薄膜40的厚度方向D一侧的面上和贯通孔H内的部分10a(金属支承基板10的一部分)上。导体层50包含配置在贯通孔H外的布线部51和配置在贯通孔H内的通路部52。布线部51具有预定的图案形状。布线部51的一部分与通路部52相连。通路部52在图2所示的纵剖面中具有凹形状。通路部52具有倾斜的周侧面52a。周侧面52a以越是靠近金属支承基板10的部分则越配置于内侧的方式倾斜。即，周侧面52a以越是靠近金属支承基板10的部分则通路部52的横截面积越小的方式倾斜。另外，通路部52与金属支承基板10连接。具体而言，通路部52不经由金属薄膜20、40而与金属支承基板10直接连接。
作为导体层50的材料，能够举出例如铜、镍以及金。导体层50的材料也可以是包含从由铜、镍以及金组成的组中选择的两种以上的金属的合金。作为导体层50的材料，优选使用铜。
在绝缘层30上，金属薄膜41和金属薄膜41上的布线部51形成具有预定的图案形状的布线层71。在贯通孔H中，金属薄膜42和通路部52形成通路72。金属支承基板10与布线层71的一部分经由通路72电连接。布线层71能够经由通路72以及金属支承基板10接地连接。
布线层71的厚度例如为3μm以上，优选为5μm以上。布线层71的厚度例如为50μm以下，优选为30μm以下。布线层71的宽度(与布线层71的延伸方向正交的方向的尺寸)例如为5μm以上，优选为8μm以上。布线层71的宽度例如为100μm以下，优选为50μm以下。
绝缘层60以在绝缘层30的厚度方向D的一侧的面覆盖布线层71和通路72的方式直接配置。绝缘层60的厚度例如为4μm以上，优选为6μm以上。绝缘层60的厚度(距绝缘层30的高度)例如为60μm以下，优选为40μm以下。绝缘层60也可以具有使布线层71和/或通路72局部地暴露的开口部。即，也可以是，绝缘层60具有开口部，布线层71和/或通路72在该开口部暴露。布线层71和/或通路72中的在该开口部暴露的部分例如能够作为布线电路基板X的端子部发挥功能。
在布线电路基板X中，如上所述，在厚度方向D上投影观察时，金属薄膜20的开口部20A与绝缘层30的贯通孔30A的开口端31重叠，金属薄膜40的开口部40A与开口部20A以及贯通孔30A的开口端32重叠。在本实施方式中，在厚度方向D上投影观察时，开口部20A与开口部40A实质上一致。在图2中的投影示意图中，对开口部20A、40A以及开口端31、32全部重叠的区域R标注交叉影线。
这样的布线电路基板X适合于在制造过程中确保跨开口部20A、贯通孔30A以及开口部40A地在厚度方向D上连通的空隙作为通路部形成用的空隙(区域R跨开口部20A、贯通孔30A以及开口部40A地在厚度方向D上连续)。而且，在布线电路基板X中，如上所述，导体层50的通路部52不经由金属薄膜20、40而与金属支承基板10直接连接。这样的布线电路基板X适合于在金属支承基板10与绝缘层30上的布线层71之间实现低电阻的电连接。
在布线电路基板X中，如上所述，金属薄膜40包含绝缘层30的贯通孔30A内的金属薄膜42，金属薄膜42与金属支承基板10上的金属薄膜20连接，开口部40A沿着金属薄膜20的开口部20A开口。这样的结构有助于在后述的导体层形成工序(图4B所示)中，使金属在覆盖部42a上生长而适当地形成通路部52。
图3A至图3D以及图4A至图4D表示作为本发明的布线电路基板的制造方法的一实施方式的布线电路基板X的制造方法。图3A至图3D以及图4A至图4D将本制造方法表示为相当于图1的剖面的变化。
在本制造方法中，首先，如图3A所示，准备金属支承基板10(准备工序)。
接着，如图3B所示，在金属支承基板10的厚度方向D的一侧的面上形成金属薄膜20(第1金属薄膜形成工序)。作为金属薄膜20的形成方法，能够举出例如溅射法、真空蒸镀法以及镀敷法。作为镀敷法，能够举出电镀法和化学镀法。金属薄膜20优选通过溅射法形成。
接着，如图3C所示，在金属薄膜20的厚度方向D一侧的面上形成绝缘层30(基底绝缘层形成工序)。在本工序中，例如以如下方式形成绝缘层30。首先，在金属薄膜20上涂布感光性树脂的溶液(清漆)来形成涂膜。接着，通过加热使该涂膜干燥。接着，对涂膜实施隔着预定的掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。例如，如上所述，能够在金属薄膜20上形成具有贯通孔30A的绝缘层30。如上所述，贯通孔30A具有金属薄膜20侧的开口端31(第1开口端)、与该开口端31相反的一侧的开口端32(第2开口端)、以及开口端31、32间的内壁面33。金属薄膜20的部分20a在这样的贯通孔30A暴露。部分20a的暴露面(图中上表面)经过本工序所包含的加热工序而被氧化。
接着，如图3D所示，形成金属薄膜40作为晶种层(第2金属薄膜形成工序)。在本工序中，金属薄膜40在绝缘层30的厚度方向D一侧的面上、贯通孔30A的内壁面33上、以及在贯通孔30A暴露的金属薄膜20的部分20a上连续地形成(金属薄膜40包含贯通孔30A外的金属薄膜41和贯通孔30A内的金属薄膜42)。作为金属薄膜40的形成方法，能够举出例如溅射法、真空蒸镀法以及镀敷法。作为镀敷法，能够举出电镀法和化学镀法。金属薄膜40优选通过溅射法形成。
接着，如图4A所示，在金属薄膜20、40形成开口部20A、40A(开口部形成工序)。具体而言，例如如下所述。
首先，在金属薄膜40上形成蚀刻掩模M。蚀刻掩模M具有蚀刻开口部Ma。蚀刻开口部Ma具有与开口部40A的俯视形状相当的俯视形状。在蚀刻掩模M的形成中，首先，将感光性的抗蚀剂薄膜贴合在金属薄膜40上而形成抗蚀膜。接着，对抗蚀膜实施隔着预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。这样，形成与要形成于金属薄膜20、40的开口部20A、40A相对应的蚀刻开口部Ma。
在本工序中，接着，隔着金属薄膜40上的蚀刻掩模M对金属薄膜20、40进行蚀刻处理。由此，去除金属薄膜40中的面向蚀刻开口部Ma的部分，接着，去除金属薄膜20中的面向蚀刻开口部Ma的部分。由此，形成开口部20A、40A。之后，从金属薄膜40上去除蚀刻掩模M。作为蚀刻处理，能够举出湿式蚀刻和干式蚀刻，优选湿式蚀刻。作为在该湿式蚀刻中使用的蚀刻液，能够举出例如硝酸铈铵溶液、苛性钠水溶液、高锰酸钾溶液以及偏硅酸钠溶液，优选使用硝酸铈铵溶液。该湿式蚀刻中的蚀刻液的温度例如为20℃以上，优选为30℃以上。该蚀刻液温度例如为80℃以下，优选为65℃以下。该湿式蚀刻中的蚀刻时间例如为1分钟以上。该蚀刻时间例如为15分钟以下，优选为10分钟以下。
在本工序中，能够如以上那样在金属薄膜20、40形成开口部20A、40A。开口部20A、40A在厚度方向D上投影观察时与贯通孔30A的开口端31、32重叠。因此，通过本工序，金属支承基板10在贯通孔30A暴露。
接着，如图4B所示，跨金属薄膜40的厚度方向D一侧的面和金属支承基板10的位于贯通孔30A的部分地形成导体层50(导体层形成工序)。具体而言，例如如下所述。
首先，在金属薄膜40上形成抗蚀剂图案。抗蚀剂图案具有俯视形状与导体层50的图案形状相当的开口部。在抗蚀剂图案的形成中，首先，将感光性的抗蚀剂薄膜贴合在金属薄膜40上而形成抗蚀膜。接着，对抗蚀膜实施隔着预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。在导体层50的形成中，接着，通过电镀法，使上述的金属在抗蚀剂图案的开口部内的金属薄膜40上生长。在电镀法中，作为电镀用的供电构件，同时使用金属薄膜20和金属支承基板10。接着，去除抗蚀剂图案。例如，如以上那样，能够在金属薄膜40的厚度方向D一侧的面上形成预定图案的导体层50(包含布线部51和通路部52)。
在本制造方法中，接下来，如图4C所示，通过蚀刻去除金属薄膜40中的未被导体层50覆盖的部分(蚀刻工序)。由此，形成布线层71(布线部51、金属薄膜41)和通路72(通路部52、金属薄膜42)。在本工序之后，例如也可以通过化学镀法或电镀法在布线层71的表面形成镍覆膜。
接着，如图4D所示，在绝缘层30上以覆盖布线层71和通路72的方式形成绝缘层60(覆盖绝缘层形成工序)。在本工序中，例如以如下方式形成绝缘层60。首先，在绝缘层30上、布线层71以及通路72上涂布感光性树脂的溶液(清漆)来形成涂膜。接着，使该涂膜干燥。接着，对涂膜实施隔着预定的掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。例如，如上所述，能够形成作为覆盖绝缘层的绝缘层60。
如上所述，能够制造布线电路基板X。
在本制造方法的基底绝缘层形成工序(图3C所示)中，金属薄膜20的面向贯通孔30A的部分20a的表面被氧化。另外，在第2金属薄膜形成工序(图3D所示)中，金属薄膜40作为晶种层在绝缘层30上和贯通孔30A内的部分20a上连续地形成。作为金属薄膜40的材料，如上所述优选使用铬，铬例如是电阻比铜高且电阻比较高的导体。但是，在开口部形成工序(图4A所示)中，金属薄膜20、40中的部分20a、40a被去除。由此，金属支承基板10的一部分(部分10a)暴露。因此，在导体层形成工序(图4B所示)中，形成与金属支承基板10的部分10a直接连接的通路部52。
这样，根据本制造方法，能够以与金属支承基板10直接连接的方式形成布线电路基板X中的通路部52(通路部52不是经由金属薄膜20、40与金属支承基板10电连接)。因此，本制造方法适合于在布线电路基板X中的金属支承基板10与布线层71之间实现低电阻的电连接。
在本制造方法中，也可以在上述的开口部形成工序(图4A所示)之后，代替导体层形成工序(图4B所示)以及蚀刻工序(图4C所示)，而实施图5A和图5B所示的导体层形成工序，之后实施图5C所示的蚀刻工序。
在导体层形成工序中，首先，如图5A所示，形成导体薄膜50a。作为导体薄膜50a的材料，能够举出例如作为导体层50的材料而在上文中所述的材料，优选使用铜。作为导体薄膜50a的形成方法，能够举出例如溅射法和真空蒸镀法。导体薄膜50a优选通过溅射法形成。导体薄膜50a的厚度例如为1nm以上，优选为10nm以上，另外，例如为500nm以下，优选为200nm以下。
接下来，如图5B所示，在导体薄膜50a的厚度方向D一侧的面上形成导体层50b。具体而言，作为导体层50的形成方法，与参照图4B的上述方法同样地，能够通过电镀法形成导体层50b。在该电镀法中，作为电镀用的供电构件，使用金属薄膜20和导体薄膜50a，优选同时使用金属薄膜20、导体薄膜50a以及金属支承基板10。该同时使用有助于适当地形成通路部52。
在之后的蚀刻工序中，如图5C所示，通过蚀刻去除金属薄膜40和导体薄膜50a中的未形成有导体层50b的区域。由此，形成布线层71(布线部51、金属薄膜41)和通路72(通路部52、金属薄膜42)。布线部51和通路部52分别由导体薄膜50a和其上的导体层50b构成。在图2中，用虚线表示如以上那样形成导体层50的情况下的导体薄膜50a与导体层50b的边界(在后述的变形例中也同样)。
在布线电路基板X中，如图6所示，也可以是，金属薄膜20具有延伸部22，金属薄膜40在贯通孔H内除了具有覆盖部42a之外还具有覆盖部42b。在厚度方向D上投影观察时，延伸部22向贯通孔30A的开口端31内延伸并限定开口部20A。覆盖部42b覆盖这样的延伸部22。而且，金属薄膜40的开口部40A沿着开口部20A开口。
在图6内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第1变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。在本变形例中，在厚度方向D上投影观察时，开口部20A与开口部40A实质上一致。在图6中的投影示意图中，对开口部20A、40A以及开口端31、32全部重叠的区域标注交叉影线(在后述的变形例的附图中也相同)。
第1变形例除了以下内容以外，能够通过与上述的制造方法同样的方法来制造。在开口部形成工序(图4A所示)中，使用在贯通孔30A的开口端31内具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时直径比开口端31小。
这样的第1变形例也适合于在制造过程中确保跨开口部20A、贯通孔30A以及开口部40A地在厚度方向D上连通的空隙作为通路部形成用的空隙(区域R跨开口部20A、贯通孔30A以及开口部40A地在厚度方向D上连续)。而且，导体层50的通路部52不经由金属薄膜20、40而与金属支承基板10直接连接。因此，布线电路基板X的第1变形例也适合于在金属支承基板10与绝缘层30上的布线层71之间实现低电阻的电连接。在厚度方向D上投影观察时，存在开口部20A、40A以及开口端31、32全部重叠的区域，因此，在制造过程中，适合于确保跨开口部20A、贯通孔30A以及开口部40A地在厚度方向D上连通的空隙作为通路部形成用的空隙，因此，适合于在金属支承基板10与绝缘层30上的布线层71之间实现低电阻的电连接，这些情况在后述的变形例中也都是同样的。
在布线电路基板X中，也可以是，如图7所示，金属薄膜40的开口部40A在绝缘层30上沿着贯通孔30A的开口端32开口，金属薄膜20的开口部20A在金属支承基板10上沿着贯通孔30A的开口端31开口(在该情况下，金属薄膜40在贯通孔30A内不具有金属薄膜42)。
在图7内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第2变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。在本变形例中，在厚度方向D上投影观察时，开口部20A与开口端31实质上一致，开口部40A与开口端32实质上一致。
第2变形例除了以下内容以外，能够通过与上述的制造方法同样的方法来制造。在开口部形成工序(图4A所示)中，使用具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时与贯通孔30A的开口端32实质上一致。
在布线电路基板X中，也可以是，如图8所示，金属薄膜40的开口部40A在绝缘层30上开口，在厚度方向D上投影观察时，开口端32配置于开口部40A内，金属薄膜20的开口部20A在金属支承基板10中沿着贯通孔30A的开口端31开口(该情况下，金属薄膜40在贯通孔30A内不具有金属薄膜42)。
在图8内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第3变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。在本变形例中，在厚度方向D上投影观察时，开口部20A与开口端31实质上一致。
第3变形例除了以下内容以外，能够通过与上述的制造方法同样的方法来制造。在开口部形成工序(图4A所示)中，使用具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时直径比贯通孔30A的开口端32大且包含开口端32。
在布线电路基板X中，也可以是，如图9所示，以在厚度方向D上投影观察时金属薄膜40的开口部40A与绝缘层30的贯通孔30A的开口端31、32局部地重叠的方式形成开口部40A。在该情况下，贯通孔30A的内壁面33具有由金属薄膜40覆盖的部分33a和未由金属薄膜40覆盖的部分33b。
在图9内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第4变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。
第4变形例除了以下内容以外，能够通过与上述的制造方法同样的方法来制造。在开口部形成工序(图4A所示)中，使用具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时与贯通孔30A的开口端31、32局部地重叠。
在布线电路基板X中，也可以是，如图10所示，以在厚度方向D上投影观察时金属薄膜20的开口部20A与绝缘层30的贯通孔30A的开口端31局部地重叠的方式形成开口部20A。
在图10内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第5变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。
第5变形例除了以下内容以外，能够通过与上述的制造方法同样的方法来制造。在第1金属薄膜形成工序(图3B所示)之后，形成金属薄膜20的开口部20A。形成开口部20A的位置是与在基底绝缘层形成工序(图3C所示)中形成的绝缘层30的贯通孔30A局部地重叠的位置。开口部20A的形成方法例如与关于开口部形成工序(图4A所示)的上述方法相同。另外，在开口部形成工序(图4A所示)中，使用在开口端31内具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时直径比贯通孔30A的开口端31小。
如图11所示，布线电路基板X也可以具备金属支承基板10’来代替金属支承基板10。金属支承基板10’具备金属支承层11和配置于该金属支承层11的绝缘层30侧的表面金属层12。
金属支承层11是用于确保布线电路基板X的强度的基材。作为金属支承层11的材料，能够举出例如作为金属支承基板10的材料而在上文中所述的材料。从金属支承层11的强度的观点出发，金属支承层11优选包含从由不锈钢、铜合金、铝、镍以及钛组成的组中选择的至少一种，更优选地由从由不锈钢、铜合金、铝、镍以及钛组成的组中选择的至少一种形成。从兼顾金属支承层11的强度和导电性的观点出发，金属支承层11优选地由铜合金形成。金属支承层11的厚度例如为15μm以上。金属支承层11的厚度例如为500μm以下，优选为250μm以下。
表面金属层12配置在金属支承层11的厚度方向D一侧的面上。表面金属层12与金属支承层11接触。在本实施方式中，表面金属层12配置于金属支承层11的厚度方向D的一侧的整个面。作为表面金属层12，能够举出例如溅射膜、镀敷膜以及真空蒸镀膜。表面金属层12的导电率比金属支承层11的导电率高。从表面金属层12的导电性的观点出发，表面金属层12优选包含从由金、银以及铜组成的组中选择的至少一种，更优选地由从由金、银以及铜组成的组中选择的至少一种形成。从金属支承层11为铜合金制的情况下的表面金属层12的成膜性的观点出发，表面金属层12优选地由铜形成。表面金属层12的厚度优选为0.5μm以上，更优选为3μm以上。
在本变形例(第6变形例)中，导体层50的通路部52与金属支承基板10’的表面金属层12连接。
第6变形例在准备工序中准备金属支承基板10’来代替金属支承基板10，除此以外，能够通过与上述的制造方法同样的方法来制造。
在第6变形例中，如上所述，通路部52在金属支承基板10’中与导电率比金属支承层11高的表面金属层12连接。这样的结构对于在金属支承基板10’与布线层71之间实现低电阻的电连接而言是优选的。
在图12中示出将第1变形例中的金属支承基板10替换为金属支承基板10’的第7变形例。在图13中示出将第2变形例中的金属支承基板10替换为金属支承基板10’的第8变形例。在图14中示出将第3变形例中的金属支承基板10替换为金属支承基板10’的第9变形例。在图15中示出将第4变形例中的金属支承基板10替换为金属支承基板10’的第10变形例。在图16中示出将第5变形例中的金属支承基板10替换为金属支承基板10’的第11变形例。
在布线电路基板X中，也可以是，如图17所示，金属薄膜40通过贯通孔H与金属支承基板10接触，该金属薄膜40的开口部40A在金属支承基板10上沿着金属薄膜20的开口部20A开口。在这样的布线电路基板X中也是，在厚度方向D上投影观察时，金属薄膜20的开口部20A与绝缘层30的贯通孔30A的开口端31重叠，金属薄膜40的开口部40A与开口部20A以及贯通孔30A的开口端32重叠。在本变形例(第12变形例)中，在厚度方向D上投影观察时，开口部20A与开口端31实质上一致。
图18A至图18C、图19A至图19C以及图20A至图20C表示作为本发明的布线电路基板的制造方法的其他实施方式的、布线电路基板X的第12变形例(图17所示)的制造方法。
在本制造方法中，首先，如图18A所示，准备金属支承基板10(准备工序)。
接着，如图18B所示，在金属支承基板10的厚度方向D的一侧的面上形成金属薄膜20(第1金属薄膜形成工序)。具体而言，与参照图3B所进行的说明相同。
接着，如图18C所示，在金属薄膜20的厚度方向D一侧的面上形成绝缘层30(基底绝缘层形成工序)。具体而言，与参照图3C所进行的说明相同。
接着，如图19A所示，在金属薄膜20形成开口部20A(第1开口部形成工序)。具体而言，例如如下所述。
首先，在绝缘层30上形成蚀刻掩模M’。蚀刻掩模M’具有蚀刻开口部Mb。蚀刻开口部Mb具有与绝缘层30的贯通孔30A的开口端31的俯视形状相当的俯视形状。在蚀刻掩模M’的形成中，首先，将感光性的抗蚀剂薄膜贴合在绝缘层30上而形成抗蚀膜。接着，对抗蚀膜实施隔着预定掩模的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。这样，形成与要形成于金属薄膜20的开口部20A相对应的蚀刻开口部Mb。
在本工序中，接着，隔着绝缘层30上的蚀刻掩模M’对金属薄膜20进行蚀刻处理。由此，去除金属薄膜20中的面向蚀刻开口部Mb的部分。由此，形成开口部20A。之后，从绝缘层30上去除蚀刻掩模M’。作为蚀刻处理，能够举出湿式蚀刻和干式蚀刻，优选湿式蚀刻。关于蚀刻液和蚀刻条件，与上文参照图4A所述的蚀刻处理中的蚀刻液和蚀刻条件相同。
在本工序中，能够如以上那样在金属薄膜20形成开口部20A。在厚度方向D上投影观察时，开口部20A与贯通孔30A的开口端31重叠，且实质上一致。通过本工序，金属支承基板10在贯通孔30A暴露。
接着，如图19B所示，形成金属薄膜40作为晶种层(第2金属薄膜形成工序)。在本工序中，金属薄膜40在绝缘层30的厚度方向D一侧的面上、贯通孔30A的内壁面33上、以及在贯通孔30A暴露的金属支承基板10的部分10a上连续地形成(金属薄膜40包含贯通孔30A外的金属薄膜41和贯通孔30A内的金属薄膜42)。金属薄膜40的形成方法与上文参照图3D所述的方法相同。
接着，如图19C所示，在金属薄膜40形成开口部40A(第2开口部形成工序)。具体而言，与上文参照图4A所述的相同。通过本工序，在金属支承基板10上形成有沿着开口部20A开口的开口部40A，金属支承基板10在贯通孔30A暴露。开口部20A、40A在厚度方向D上投影观察时与贯通孔30A的开口端31、32重叠。
接着，如图20A所示，跨金属薄膜40的厚度方向D一侧的面和金属支承基板10的位于贯通孔30A的部分地形成导体层50(包含布线部51和通路部52)(导体层形成工序)。具体而言，与上文参照图4B所述的相同。
接着，如图20B所示，通过蚀刻去除金属薄膜40中的未被导体层50覆盖的部分(蚀刻工序)。具体而言，与上文参照图4C所述的相同。通过本工序，形成布线层71(布线部51、金属薄膜41)和通路72(通路部52、金属薄膜42)。
接着，如图20C所示，在绝缘层30上以覆盖布线层71和通路72的方式形成绝缘层60(覆盖绝缘层形成工序)。具体而言，与上文参照图4D所述的相同。
如上所述，能够制造布线电路基板X的第12变形例。
在本制造方法的基底绝缘层形成工序(图18C所示)中，面向贯通孔30A的金属薄膜20的部分20a的表面被氧化。但是，在之后的第1开口部形成工序(图19A所示)中，去除金属薄膜20中的部分20a。另外，在第2金属薄膜形成工序(如图19B所示)中，金属薄膜40作为晶种层连续地形成于绝缘层30上和金属支承基板10的部分10a上。作为金属薄膜40的材料，如上所述，优选使用铬，铬例如是电阻比铜高且电阻比较高的导体。但是，在之后的第2开口部形成工序(图19C所示)中，去除金属薄膜40中的部分40a。由此，金属支承基板10的一部分(部分10a)暴露。因此，在导体层形成工序(图20A所示)中，形成与金属支承基板10的部分10a直接连接的通路部52。
这样，根据本制造方法，能够以与金属支承基板10直接连接的方式形成布线电路基板X中的通路部52(通路部52不是经由金属薄膜20、40与金属支承基板10电连接)。因此，本制造方法适合于在布线电路基板X中的金属支承基板10与布线层71之间实现低电阻的电连接。
在本制造方法中，也可以在上述的第2开口部形成工序(图19C所示)之后，代替导体层形成工序(图20A所示)以及蚀刻工序(图20B所示)，而实施上文中参照图5A和图5B所述的导体层形成工序，之后实施上文中参照图5C所述的蚀刻工序。根据这样的方法，与上文参照图5A至图5C所述内容同样地，能够形成具有导体薄膜50a与导体层50b的层叠构造的导体层50。
在布线电路基板X中，也可以是，如图21所示，金属薄膜40在贯通孔H内具有与金属支承基板10接触并将其覆盖的覆盖部42b。覆盖部42b在厚度方向D上投影观察时，向贯通孔30A的开口端31内延伸并限定开口部40A。该开口部40A配置于金属薄膜20的开口部20A的内侧。
在图21内的剖视图的下方示意性地示出布线电路基板X的这样的变形例(第13变形例)在厚度方向D上投影观察时的、金属薄膜20的开口部20A、贯通孔30A的开口端31、32以及金属薄膜40的开口部40A的位置关系。在厚度方向D上投影观察时，开口部20A与开口端31重叠，开口部40A与开口部20A以及开口端32重叠。在本变形例中，在厚度方向D上投影观察时，开口部20A与开口端31实质上一致，开口部40A配置于开口端31内。
第13变形例除了以下内容以外，能够通过与第12变形例的制造方法(图18A～图20C所示)同样的方法来制造。在第2开口部形成工序(图19C所示)中，使用在开口端31内具有蚀刻开口部Ma的蚀刻掩模M，该蚀刻开口部Ma在厚度方向D上投影观察时直径比贯通孔30A的开口端31小。
在图22中示出将第12变形例中的金属支承基板10替换为金属支承基板10’的第14变形例。第14变形例在准备工序中准备金属支承基板10’来代替金属支承基板10，除此以外，能够与第12变形例同样地制造。
在图23中示出将第13变形例中的金属支承基板10替换为金属支承基板10’的第15变形例。第15变形例在准备工序中准备金属支承基板10’来代替金属支承基板10，除此以外，能够与第13变形例同样地制造。

Claims (11)

1.一种布线电路基板，其在厚度方向上依次具备金属支承基板、第1金属薄膜、绝缘层、第2金属薄膜以及导体层，其中，
所述绝缘层具有在所述厚度方向上贯通的贯通孔，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面，
所述第1金属薄膜具有第1开口部，该第1开口部在所述厚度方向上投影观察时与所述第1开口端重叠，
所述第2金属薄膜具有第2开口部，该第2开口部在所述厚度方向上投影观察时与所述第1开口部以及所述第2开口端重叠，
所述导体层具有配置于所述贯通孔且与所述金属支承基板连接的通路部。
2.根据权利要求1所述的布线电路基板，其中，
所述金属支承基板具备金属支承层和配置于该金属支承层的所述绝缘层侧且导电率比所述金属支承层高的表面金属层，
所述通路部与所述表面金属层连接。
3.根据权利要求1所述的布线电路基板，其中，
所述第1开口部沿着所述第1开口端开口。
4.根据权利要求1～3中任一项所述的布线电路基板，其中，
所述第2金属薄膜具有所述内壁面上的第1覆盖部。
5.根据权利要求4所述的布线电路基板，其中，
所述第2开口部在所述金属支承基板上沿着所述第1开口部开口。
6.根据权利要求4所述的布线电路基板，其中，
所述第2金属薄膜具有所述金属支承基板上的第2覆盖部，所述第2开口部在所述金属支承基板上配置于所述第1开口部的内侧。
7.根据权利要求1～3中任一项所述的布线电路基板，其中，
所述第2开口部在所述绝缘层上沿着所述第2开口端开口。
8.根据权利要求1～3中任一项所述的布线电路基板，其中，
所述第2开口部在所述绝缘层上开口，在所述厚度方向上投影观察时，所述第2开口端配置于所述第2开口部内。
9.根据权利要求1或2所述的布线电路基板，其中，
所述第1金属薄膜具有延伸部，在所述厚度方向上投影观察时，该延伸部向所述第1开口端内延伸并限定所述第1开口部，
所述第2金属薄膜具有所述内壁面上的第1覆盖部和所述延伸部上的第2覆盖部，所述第2开口部沿着所述第1开口部开口。
10.一种布线电路基板的制造方法，其中，
该制造方法包括：
第1金属薄膜形成工序，在该工序中，在金属支承基板的厚度方向一侧的面上形成第1金属薄膜；
绝缘层形成工序，在该工序中，在所述第1金属薄膜的厚度方向一侧的面上形成具有贯通孔的绝缘层，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面；
第2金属薄膜形成工序，在该工序中，跨所述绝缘层的厚度方向一侧的面和所述第1金属薄膜的位于所述贯通孔的部分地形成第2金属薄膜；
开口部形成工序，在该工序中，在所述第1金属薄膜以及所述第2金属薄膜形成在所述厚度方向上投影观察时与所述第1开口端以及所述第2开口端重叠的开口部，使所述金属支承基板在所述贯通孔暴露；以及
导体层形成工序，在该工序中，跨所述第2金属薄膜的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成导体层。
11.一种布线电路基板的制造方法，其中，
该制造方法包括：
第1金属薄膜形成工序，在该工序中，在金属支承基板的厚度方向一侧的面上形成第1金属薄膜；
绝缘层形成工序，在该工序中，在所述第1金属薄膜的厚度方向一侧的面上形成具有贯通孔的绝缘层，该贯通孔具有所述第1金属薄膜侧的第1开口端、与该第1开口端相反的一侧的第2开口端、以及该第1开口端与第2开口端之间的内壁面；
第1开口部形成工序，在该工序中，在所述第1金属薄膜形成沿着所述第1开口端开口的第1开口部，使所述金属支承基板在所述贯通孔暴露；
第2金属薄膜形成工序，在该工序中，跨所述绝缘层的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成第2金属薄膜；
第2开口部形成工序，在该工序中，在所述第2金属薄膜形成在所述厚度方向上投影观察时与所述第1开口部以及所述第2开口端重叠的第2开口部，使所述金属支承基板在所述贯通孔暴露；以及
导体层形成工序，在该工序中，跨所述第2金属薄膜的厚度方向一侧的面和所述金属支承基板的位于所述贯通孔的部分地形成导体层。
CN202211327691.7A 2021-10-29 2022-10-27 布线电路基板及其制造方法 Pending CN116075038A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021177287A JP2023066606A (ja) 2021-10-29 2021-10-29 配線回路基板およびその製造方法
JP2021-177287 2021-10-29

Publications (1)

Publication Number Publication Date
CN116075038A true CN116075038A (zh) 2023-05-05

Family

ID=86146110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211327691.7A Pending CN116075038A (zh) 2021-10-29 2022-10-27 布线电路基板及其制造方法

Country Status (5)

Country Link
US (1) US20230133282A1 (zh)
JP (1) JP2023066606A (zh)
KR (1) KR20230062381A (zh)
CN (1) CN116075038A (zh)
TW (1) TW202332345A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066528B2 (ja) 2018-05-31 2022-05-13 日東電工株式会社 配線回路基板、その製造方法および配線回路シート

Also Published As

Publication number Publication date
JP2023066606A (ja) 2023-05-16
TW202332345A (zh) 2023-08-01
KR20230062381A (ko) 2023-05-09
US20230133282A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR101983190B1 (ko) 박막 인덕터
CN116075038A (zh) 布线电路基板及其制造方法
JP6979486B1 (ja) 配線回路基板集合体シートおよびその製造方法
CN116420431A (zh) 布线电路基板和布线电路基板的制造方法
CN116058080A (zh) 布线电路基板的制造方法和布线电路基板
JP7179044B2 (ja) 配線回路基板
TWI385765B (zh) 內埋式線路結構及其製作方法
US20230240007A1 (en) Wiring circuit board
JP7515339B2 (ja) 配線回路基板の製造方法、および配線回路基板
US20240107664A1 (en) Method for producing wiring circuit board and wiring circuit board
US20240224435A1 (en) Method for producing wiring circuit board
US20240107667A1 (en) Method for producing wiring circuit board
US20240107683A1 (en) Wiring circuit board
TW202130233A (zh) 配線電路基板
JP2024008277A (ja) 配線回路基板およびその製造方法
JP2601079B2 (ja) 複合リードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication