KR100941570B1 - 인쇄 회로 기판의 제조방법 - Google Patents

인쇄 회로 기판의 제조방법 Download PDF

Info

Publication number
KR100941570B1
KR100941570B1 KR1020030015130A KR20030015130A KR100941570B1 KR 100941570 B1 KR100941570 B1 KR 100941570B1 KR 1020030015130 A KR1020030015130 A KR 1020030015130A KR 20030015130 A KR20030015130 A KR 20030015130A KR 100941570 B1 KR100941570 B1 KR 100941570B1
Authority
KR
South Korea
Prior art keywords
pattern
insulating layer
dummy pattern
circuit board
printed circuit
Prior art date
Application number
KR1020030015130A
Other languages
English (en)
Other versions
KR20030074364A (ko
Inventor
고마츠바라마코토
오와키야스히토
요시미다케시
모리타시게노리
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=28034938&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100941570(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20030074364A publication Critical patent/KR20030074364A/ko
Application granted granted Critical
Publication of KR100941570B1 publication Critical patent/KR100941570B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은, 더미 패턴의 제거를 위한 특별한 공정없이 저비용으로, 두께 변화가 적은 회로 패턴을 갖는 인쇄 회로 기판(printed circuit board)을 제조하는 방법에 관한 것이다. 본 발명은, 지지 기판(1)의 한쪽 면상에 소정 패턴의 절연층(2)을 형성시키고, 상기 절연층(2)상에 회로 패턴(6)을 형성시킴과 동시에, 상기 지지 기판(1)의 한쪽 면상의 절연층(2)이 없는 영역에 더미 패턴(7)을 형성시키고, 절연층(2) 및 회로 패턴(6)이 없는 지지 기판(1)의 불필요한 부분을 더미 패턴(7)과 함께 용해시켜 제거하는 것을 특징으로 한다.

Description

인쇄 회로 기판의 제조방법{PRODUCTION METHOD OF PRINTED CIRCUIT BOARD}
도 1은, 지지 기판상에 소정의 패턴을 갖는 절연층이 형성된, 본 발명의 제조방법에 의해 제조된 인쇄 회로 기판의 한 실시양태의 개략적 단면도를 도시하고 있다.
도 2는, 도 1에 도시된 상태 이후, 지지 기판의 한쪽 면 전체에 도전층이 형성되어 절연층을 덮은 상태의 개략적 단면도를 도시하고 있다.
도 3은, 도 2에 도시된 상태 이후, 회로 패턴 및 더미 패턴을 형성시키기 위한 레지스트 패턴이 형성된 상태의 개략적 단면도를 도시하고 있다.
도 4는, 도 3에 도시된 상태 이후, 레지스트의 개구에 배선용 금속을 침착시켜 회로 패턴 및 더미 패턴이 형성된 상태의 개략적 단면도를 도시하고 있다.
도 5는, 도 4에 도시된 상태 이후, 레지스트 패턴(4)이 제거되고 도전층의 불필요한 부분이 제거된 상태의 개략적 단면도를 도시하고 있다.
도 6a 내지 6d는, 도 5에 도시된 상태 이후, 더미 패턴을 지지 기판의 불필요한 부분과 함께 습식 에칭에 의해 제거하는 일련의 공정을 나타내는 개략적 단면도를 도시하고 있다.
도 7a 내지 7c는 더미 패턴을 형성시키기 위한 개구의 패턴 변형예를 도시하고 있다.
도 8은 실시예에서의 회로 패턴 및 더미 패턴의 설계도이다.
도 9a 내지 9c는 종래의 인쇄 회로 기판에서의 회로 패턴과 더미 패턴 사이의 위치 관계를 개략적으로 도시하고 있다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 지지 기판 2 : 절연층
3 : 도전층 4 : 레지스트 패턴
6 : 회로 패턴 7 : 더미 패턴
100 : 인쇄 회로 기판
본 출원은 일본에서 출원된 특허 출원 제 2002-67245 호를 기초로 하며, 그의 내용은 본원에 참고로 인용되고 있다.
본 발명은 인쇄 회로 기판의 제조방법에 관한 것이다. 더욱 구체적으로는, 본 발명은 회로 패턴의 두께 변화를 감소시킬 수 있는 인쇄 회로 기판의 제조방법에 관한 것이다.
최근, 전기 장치 및 전자 장치의 소형화 및 고집적화의 요청에 부합하기 위해, 인쇄 회로 기판상의 회로 패턴의 피치가 더욱 작아져 왔다. 약 75㎛ 이하의 미세한 피치(인접 패턴간의 거리)를 갖는 회로 패턴은 부가 방법(additive method), 반-부가 방법(semi-additive method) 등에 의해 형성되고 있다.
부가 방법에 따르면, 예컨대 절연 기판상에 레지스트 패턴을 형성시키고, 상기 레지스트 패턴 이외의 영역에 구리제 도전층을 도금에 의해 형성시킨 후, 상기 레지스트 패턴을 제거한다. 이 방식으로, 레지스트 패턴 이외의 영역에 회로 패턴이 형성된다.
반-부가 방법에 따르면, 절연 기판상에 우선 도금, 증착 등에 의해 Cr 등의 금속 배킹층(metal backing layer)을 형성시키고, 상기 금속 배킹층상에 레지스트 패턴을 형성시킨다. 후속적으로, 상기 레지스트 패턴 이외의 영역의 상기 금속 배킹층상에 도금에 의해 Cu층을 형성시키고, 레지스트 패턴을 제거하여 회로 패턴을 형성시킨다. 그 다음, 마스크와 같은 회로 패턴을 사용하여, 금속 배킹층을 에칭한다. 이 방식으로, 레지스트 패턴 이외의 영역에 회로 패턴이 형성된다. 반-부가 방법에 의해 제조된 인쇄 회로 기판에서는, 회로 패턴을 구성하는 금속 이온이 절연 기판내로 용출되는 것("이온 이동(ion migration)"으로 지칭되는 것임)을 방지할 수 있는데, 이는 회로 패턴이 Cr층 등의 금속 배킹층을 통해 절연 기판상에 형성되기 때문이다.
부가 방법 또는 반-부가 방법에 따른 인쇄 회로 기판의 제조에 있어서는, 회로 패턴의 두께 변화가 문제로 되어 왔다. 즉, 다수의 회로 패턴이 배치되는 인쇄 회로 기판의 중앙 영역에 존재하는 패턴과, 회로 패턴이 없는 영역에 의해 둘러싸인 인쇄 회로 기판의 외주 영역에 존재하는 패턴은, 도금 동안 상이한 전류 밀도를 나타낸다. 그 결과, 동일한 공정에 의해 형성된다는 사실에도 불구하고, 중앙 영역에 존재하는 패턴과 외주 영역에 존재하는 패턴은 상이한 두께를 갖는다. 이 문제를 해결하기 위해, 종래부터 회로 패턴의 외측에 더미 패턴을 형성시켜 왔다(JP-A-2001-101637 호).
도 9a 내지 9c는 이러한 더미 패턴의 구체적인 예를 도시하고 있다.
도 9a는 솔리드(solid) 더미 패턴이 회로 패턴의 근방에 배치된 실시양태를 도시하고 있고, 도 9b는 회로 패턴이 솔리드 더미 패턴에 의해 둘러싸인 실시양태를 도시하고 있으며, 도 9c는 회로 패턴과 동일한 형상을 갖는 더미 패턴이 상기 회로 패턴의 근방에 배열된 실시양태를 도시하고 있다.
그러나, 더미 패턴은 인쇄 회로 기판에서 본래 불필요한 것으로, 궁극적으로는 제거되어야 한다. 절연 기판에 대한 에칭 공정에서 더미 패턴만을 독점적으로 제거하기 위한 공정을 특별히 적용하지 않고서 더미 패턴을 절연 기판과 함께 동시에 제거하는(용해시키는) 경우, 상기 더미 패턴은 완전히 용해되지 않으며 잔여물로서 남아 있다. 따라서, 상기 예의 경우, 회로 패턴(더미 패턴)을 형성한 후, 더미 패턴을 에칭 등에 의해 제거한다. 즉, 더미 패턴을 형성하는 것은, 더미 패턴의 제거 공정을 필요로 하여 인쇄 회로 기판의 제조 비용을 높이게 된다.
상기 상황을 감안하여, 본 발명의 목적은, 특별한 더미 패턴 제거 공정없이 더미 패턴을 제거할 수 있으며, 두께 변화가 적은 회로 패턴을 갖는 인쇄 회로 기판을 수득하는 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해, 본 발명은 하기의 특징을 갖는다.
(1) 지지 기판의 한쪽 면상에 소정 패턴의 절연층을 형성시키는 공정,
상기 절연층상에 회로 패턴을 형성시킴과 동시에, 상기 지지 기판의 한쪽 면상의 절연층이 없는 영역에 더미 패턴을 형성시키는 공정, 및
절연층 및 회로 패턴이 없는 지지 기판의 불필요한 부분을 더미 패턴과 함께 용해시켜 제거하는 공정을 포함하는, 인쇄 회로 기판의 제조방법.
(2) 상기 (1)에 있어서, 상기 더미 패턴이 200㎛ 이하의 패턴 폭을 갖는 인쇄 회로 기판의 제조방법.
(3) 상기 (1)에 있어서, 상기 지지 기판을 스테인리스 스틸, Ni-Fe 합금, 구리, 알루미늄, 구리-베릴륨 또는 인청동(phosphor bronze)으로 제조하는 인쇄 회로 기판의 제조방법.
(4) 상기 (1)에 있어서, 상기 절연층을, 감광성 물질을 함유하는 폴리이미드 수지로 제조하는 인쇄 회로 기판의 제조방법.
본 발명에서는, 회로 패턴 및 더미 패턴이 종래의 방식과 달리 동일한 평면상에 형성되지 않는다. 본 발명에서는, 용해(습식 에칭)에 의해 일부가 제거되도록 계획된 지지 기판(금속 호일, 금속 박판 등)을 사용하고, 상기 지지 기판의 한쪽 면상의 소정의 영역에 절연층을 형성시키고, 상기 절연층상에 회로 패턴을 형성시킴과 동시에, 상기 지지 기판의 한쪽 면상의 절연층이 없는 영역에 더미 패턴을 형성시킨다. 그 다음, 절연층 및 회로 패턴이 없는 지지 기판의 불필요한 부분을 더미 패턴과 함께 습식 에칭에 의해 제거하므로, 더미 패턴의 제거를 위한 종래의 공정이 불필요하게 된다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 인쇄 회로 기판의 제조방법은 하기 공정 1 내지 3을 포함함을 특징으로 한다.
공정 1: 지지 기판의 한쪽 면상에 소정 패턴의 절연층을 형성시키는 공정.
공정 2: 상기 절연층상에 회로 패턴을 형성시킴과 동시에, 지지 기판의 한쪽 면상의 절연층이 없는 영역에 더미 패턴을 형성시키는 공정.
공정 3: 절연층 및 회로 패턴이 없는 지지 기판의 불필요한 부분(더미 패턴을 포함하는 부분)을 용해시켜 제거하는 공정.
본 발명의 인쇄 회로 기판의 제조방법은 "부가 방법" 및 "반-부가 방법" 모두를 포함한다. 이하에, 반-부가 방법에 의한 인쇄 회로 기판 제조공정의 일례에 의해 본 발명을 더욱 상세하게 설명한다.
도 1 내지 6은 본 발명의 제조방법에 따른 인쇄 회로 기판의 제조를 도시하는 개략적 단면도이다.
[공정 1]
도 1에 도시된 바와 같이, 지지 기판(1)의 한쪽 면(상면)(1A)상에 소정의 패턴을 갖는 절연층(2)을 형성시킨다.
지지 기판(1)으로서, 다양한 금속으로 제조된 금속 박판 및 금속 호일을 사용할 수 있다. 이들중에서, 내부식성, 탄성 등의 관점에서, 스테인리스 스틸, Ni-Fe 합금(예컨대, 42 합금(42% Ni-Fe 합금)), 구리, 알루미늄, 구리-베릴륨, 인청동 등으로 제조된 금속 박판 및 금속 호일이 바람직하다. 특히, 스테인리스 스틸 및 42 합금이 바람직하다. 지지 기판(1)은, 후술되는 상기 지지 기판의 용해(습식 에칭)에 의한 효과적 제거 및 인쇄 회로 기판의 진동 특성을 달성하기 위해서, 바람직하게는 약 10 내지 60㎛, 더욱 바람직하게는 15 내지 30㎛의 두께를 갖는다. 지지 기판(1)은 일반적으로 약 50 내지 500㎜, 바람직하게는 약 125 내지 300㎜의 폭을 갖는다. 본원에 사용되는 "지지 기판의 폭"은, 지지 기판(1)의 외형이 사각형(정사각형, 직사각형)인 경우, 직교하는 2개의 변 각각의 길이를 의미하고, 지지 기판(1)의 외형이 원형, 타원형 또는 그와 유사한 형상인 경우, 직경, 장축(major axis) 또는 단축(minor axis)의 길이를 의미한다.
절연층(2)의 재료(절연체)는 특별히 한정되지 않지만, 합성 수지, 예컨대 폴리이미드 수지, 아크릴계 수지, 폴리에테르 니트릴 수지, 폴리에테르 설폰 수지, 폴리에틸렌 테레프탈레이트 수지, 폴리에틸렌 나프탈레이트 수지, 폴리비닐 클로라이드 수지 등이 바람직하다. 이들중에서, 폴리이미드 수지가 바람직하고, 감광성 물질(예: 디하이드로피리딘 유도체 등)을 첨가하여 감광성이 부여된(노광 및 현상에 의해 패턴화된) 폴리이미드 수지가 특히 바람직한데, 이는 내열성, 기계적 강도 및 치수 안정성이 우수해지기 때문이다. 감광성이 없는 수지를 사용하는 경우, 소정의 형상으로 형성된 필름을, 적합한 방법에 의해 접착제(열경화성 접착제, 열가소성 접착제 등)를 사용하여 지지 기판(1)의 한쪽 면(1A)상에 접착시킴으로써, 지지 기판의 한쪽 면(1A)상에 소정의 패턴을 갖는 절연층(2)을 형성시킨다.
절연층(2)의 두께는 절연성의 관점에서 바람직하게는 2 내지 20㎛, 더욱 바람직하게는 5 내지 15㎛이다.
이하에, 감광성을 갖는 폴리이미드 수지를 사용하여 소정의 패턴을 갖는 절연층(2)을 형성하기 위한 방법을 설명한다. 우선, 폴리이미드 전구체 용액을 지지 기판의 한쪽 면 전체에 도포하고, 예컨대 60 내지 150℃, 바람직하게는 80 내지 120℃에서 건조시켜 폴리이미드 전구체의 피막을 형성시킨다. 그 다음, 상기 피막을 포토마스크를 통해 노광시키고, 노광된 부분을 가열하고 현상하여 상기 피막을 소정의 패턴으로 패턴화시킨다.
상기 노광을 위한 조사광은 바람직하게는 300 내지 450㎚, 더욱 바람직하게는 350 내지 420㎚의 노광 파장을 갖는다. 노광 적산 에너지는 바람직하게는 100 내지 1000mJ/㎠, 더욱 바람직하게는 200 내지 700mJ/㎠이다.
피막에서, 노광되고 130℃ 이상 150℃ 미만의 온도에서 가열된 부분은 현상 도중 용해되며(노광되지 않은 부분은 불용화되며(포지티브형)), 노광되고 150℃ 이상 180℃ 미만의 온도에서 가열된 부분은 현상 도중 용해되지 않는다(노광되지 않은 부분은 가용화된다(네거티브형)). 상기 현상은 공지된 방법(예: 침지법, 분사법 등)에 따라 공지된 현상액(예: 알칼리성 현상액 등)을 사용하여 실시된다.
상기 방식으로 패턴화시킨 후의 피막은 250℃ 이상(바람직하게는 250 내지 400℃)으로 가열하여 경화(이미드화)시키며, 이로 인해 소정의 패턴을 갖는 폴리이미드 수지제 절연층(2)이 수득된다. 이 방식으로 폴리이미드 수지로부터 소정의 패턴을 갖는 절연층(2)이 형성되는 경우, 그의 두께는 바람직하게는 2 내지 20㎛, 더욱 바람직하게는 5 내지 15㎛이다. 이상 언급한 것이 공정 1이다.
[공정 2]
소정의 패턴을 갖는 절연층(2)을 형성한 후, 하기 공정에 의해 회로 패턴을 형성시킨다.
도 2에 도시된 바와 같이, 지지 기판(1)의 한쪽 면(1A) 전체에 도전층(3)을 형성시켜 절연층(2)을 덮는다. 도전층(3)을 형성시키기 위한 재료(도전체)는 특별히 한정되지 않으며, 그 예로는 Cr, Cu, Ni, Ti, Ni-Cr 합금 등이 있다. 이들중에서, Cr 및 Cu가 절연층(2)에 대한 밀착성의 관점에서 바람직하다. 이러한 도전층(3)은 단일층, 또는 여러 금속으로 제조된 2개 이상의 층(필름)의 적층물로 이루어질 수 있다. 2개 이상의 층(필름)의 적층물의 경우, 절연층(2)을 덮도록 Cr층(필름), 그 다음에 Cu층(필름)의 순서대로 적층하여 강한 밀착성을 달성하는 것이 바람직하다. 도전층(3)의 두께는 특별히 한정되지 않지만, 밀착성 개선의 관점에서 바람직하게는 약 600 내지 6000Å, 더욱 바람직하게는 약 1300 내지 3700Å이다. 도전층(3)이 상기 Cr층(필름)과 Cu층(필름)의 적층물로 이루어지는 경우, Cr층(필름)의 두께는 바람직하게는 100 내지 1000Å(더욱 바람직하게는 300 내지 700Å)이고, Cu층(필름)의 두께는 바람직하게는 500 내지 5000Å(더욱 바람직하게는 1000 내지 3000Å)이다.
도전층(3)을 형성시키기 위한 방법은 특별히 한정되지 않으며, 그 예로는 무전해 도금법, 스퍼터링 증착법 등이 있다.
도 3에 도시된 바와 같이, 상기 도전층(3)상에, 회로 패턴 및 더미 패턴을 형성시키기 위한 레지스트 패턴(4)을 형성시킨다. 레지스트 패턴(4)을 형성시키는데 사용되는 레지스트의 예로는 건식 필름 레지스트(dry film resist) 및 액상 레지스트(liquid resist)가 있고, 제조 비용 등의 관점에서 건식 필름 레지스트가 바람직하다. 건식 필름 레지스트중에서도, 아크릴계 건식 필름 레지스트가 내산성을 위해 바람직하다. 액상 레지스트의 경우, 스크린 인쇄, 스핀 코터(spin coater) 등과 같은 방법에 의해 레지스트 필름을 형성시킨다. 건식 필름 레지스트의 경우, 적합한 롤러를 사용하여 가압시켜 도전층(3)상에 정착시킨다.
레지스트 패턴(4)의 두께는, 후술되는 회로 패턴 및 더미 패턴을 형성시키는 전기도금 동안의 도금 금속의 침착 용이성 및 최종 회로 패턴의 두께를 고려하면, 바람직하게는 약 1 내지 50㎛, 더욱 바람직하게는 약 20 내지 40㎛이다.
레지스트 패턴(4)을 형성시키는 방법(레지스트 필름에 개구를 형성시키는 방법)의 예로는 레이저 가공법, 사진석판 가공법 등이 있다. 치수 정확성 및 가공 비용의 관점에서, 사진석판 가공법(포토마스크를 통한 노출 및 현상에 의한 개구 형성)이 바람직하다. 회로 패턴을 형성시키기 위한 개구(5A)의 폭(= 후술되는 회로 패턴(6)의 패턴 폭)은 일반적으로 1 내지 2000㎛, 바람직하게는 5 내지 200㎛이다. 반면, 더미 패턴을 형성시키기 위한 개구(5B)의 폭(= 아래에 언급되는 더미 패턴(7)의 패턴 폭)은 바람직하게는 200㎛ 이하, 더욱 바람직하게는 10 내지 60㎛이다. 이러한 바람직한 폭을 사용함으로써, 후술되는 지지 기판을 용해(습식 에칭)시키는 공정에서 더미 패턴이 확실하게 용해되어 제거될 수 있다. 도 3에서는 더미 패턴을 형성시키기 위한 개구(5B)가 2개 형성되어 있지만, 개구의 개수 및 형상은 특별히 한정되지 않으며, 회로 패턴의 형상, 개수, 설계도 등에 따라 적절하게 변할 수 있다.
도 7a 내지 도 7c는 더미 패턴을 형성시키기 위한 개구의 패턴 변형예의 구체적인 예를 도시하고 있다. 도 7a에서는 하나의 선형 개구(5B-1)가 형성되고, 도 7b에서는 복수개의 선형 개구(5B-1)가 형성되며, 도 7c에서는 더미 패턴을 형성시키기 위한 격자형 개구(5B-2)가 형성되었다.
더미 패턴을 형성시키기 위한 개구의 형상은, 직선형(예컨대, 도 7a 및 도 7b), 곡선형, 지그재그형 등과 같은 선형, 격자형(상기 도 7c), 원형, 타원형, 다각형, 이들의 조합형 등이다. 도 7c에 도시된 바와 같은 격자형의 경우, 선형 개구가 교차되는 부분의 레지스트의 형상은 특별히 한정되지 않으며, 사각형, 원형, 타원형 등과 같은 임의의 형상일 수 있다.
본 발명에서, 더미 패턴을 형성시키기 위한 개구의 폭(= 더미 패턴의 패턴 폭)은 개구의 형상이 선형 또는 격자형인 경우에는 선의 폭(격자형인 경우, 격자를 형성하는 선의 폭)에 해당한다. 상기 도 7a 내지 도 7c의 경우, 그 안에 존재하는 W1은 개구의 폭(= 더미 패턴의 패턴 폭)을 나타낸다. 개구의 형상이 원형인 경우, 이는 직경을 나타내고, 개구의 형상이 타원형인 경우, 이는 그의 단축을 나타내며, 개구의 형상이 다각형인 경우, 이는 최소 폭 부분의 폭을 나타낸다. 본원에 사용되는 "다각형의 최소 폭 부분"은, 다각형이 홀수의 꼭지점을 갖는 경우(삼각형, 오각형 등), 각각의 꼭지점으로부터 그들이 향하는 변까지 그려진 모든 수직선중 최소 수직선의 (경로) 길이에 해당한다. 짝수의 꼭지점을 갖는 다각형(사각형, 육각형 등)의 경우, 다각형의 최소 폭 부분은, 수직선이 그려지는 변의 중간점으로부터 그들이 향하는 변과의 교차점까지의, 변에 대한 모든 수직선중 최소 수직선의 (경로) 길이에 해당한다.
상기한 바와 같이, 본 발명에서는 더미 패턴을 형성시키기 위한 개구의 폭(= 더미 패턴의 패턴 폭)을, 바람직하게는 200㎛ 이하로 설정하므로 더미 패턴을 지지 기판과 함께 에칭에 의해 확실하게 용해 제거할 수 있다. 더미 패턴의 에칭은 레지스트와 더미 패턴 사이의 에칭액의 침투와 함께 실시된다. 더미 패턴이 타원형 또는 다각형을 형성하는 경우, 200㎛ 이하의 단축, 또는 200㎛ 이하의 다각형의 최소 폭 부분은, 짧은 에칭 시간에도 더미 패턴과 레지스트 사이의 에칭액의 충분한 침투를 허용하여, 더미 패턴의 제거를 초래한다.
상기 방식으로, 회로 패턴을 형성시키기 위한 개구 및 더미 패턴을 형성시키기 위한 개구를 형성시킨 후, 회로 패턴 및 더미 패턴을 하기에 제시되는 바와 같이 형성시킨다. 즉, 상기 레지스트 패턴(4)의, 회로 패턴을 형성시키기 위한 개구(5A) 및 더미 패턴을 형성시키기 위한 개구(5B)에, 배선용 금속(합금)을 전기도금에 의해 침착시켜 회로 패턴(6) 및 더미 패턴(7)을 형성시킨다(도 4). 배선용 금속(합금)으로는 Cu, Au, 스테인리스 스틸, Al, Ni 등과 같은 금속, 및 이들 금속에 Be, Ni, Co, Ag, Pb, Cr 등을 첨가함으로써 수득된 합금이 바람직하다. 이들중에서, Cu는 기계적 특성(예: 강도, 탄성률 등) 및 전기적 특성(예: 도전성 등) 면에서 더욱 바람직하다. 회로 패턴(6)의 두께는 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 20㎛이다.
그 다음, 예컨대 알칼리성 용액 등을 사용하는 습식 에칭에 의해 레지스트 패턴(4)을 제거한 후, 도전층(3)의 불필요한 부분을 제거한다(도 5). 도전층(3)의 불필요한 부분을 제거하기 위한 방법은 특별히 한정되지 않지만, 그 예로는 지지 기판(1)의 노출 부분 전체, 회로 패턴(6) 전체 및 더미 패턴(7) 일부를 마스킹하고 습식 에칭 등을 적용하는 것을 포함하는 방법이 있다. 이 방법에서는, 예컨대 아크릴계 건식 필름 레지스트로 제조된 마스크가 사용되는 것이 바람직하며, 에칭액으로서는 페리시안화칼륨계, 과망간산칼륨계, 메타규산나트륨계 등의 수용액을 사용하는 것이 바람직하다. 이상의 사항은 공정 2를 구성한다.
[공정 3]
회로 패턴(6) 및 더미 패턴(7)을 상기 방식으로 형성한 후, 하기 공정에 의해 상기 더미 패턴(7)을 지지 기판(1)의 불필요한 부분과 함께 제거한다.
도 6a에 도시된 바와 같이, 지지 기판(1)의 한쪽 면(상면)(1A)상에서, 도전층(2), 회로 패턴(6) 및 더미 패턴(7)의 전부를 레지스트(필름)(8)로 덮고, 지지 기판(1)의 다른쪽 면(하면)(1B)의 전체 면을 레지스트(필름)(9)로 덮는다. 레지스트(필름)(8, 9)로서는 예컨대 건식 필름 레지스트, 액상 레지스트 등을 사용하는 것이 바람직하며, 건식 필름 레지스트가 더욱 바람직하다. 건식 필름 레지스트중에서도, 아크릴계 건식 필름 레지스트가 내산성 관점에서 특히 바람직하다.
그 다음, 도 6b에 도시된 바와 같이, 지지 기판(1)의 다른쪽 면(하면)(1B)의 전체 면을 덮고 있는 레지스트(필름)(9)에 사진석판 가공을 실시하여, 지지 기판(1)상의 절연층(2) 및 회로 패턴(6)이 없는 불필요한 부분(더미 패턴(7)을 갖는 부분)(D)을 노출시킨다.
그 다음, 도 6c에 도시된 바와 같이, 지지 기판(1)의 다른쪽 면(하면)(1B)에 습식 에칭을 실시하여 지지 기판의 불필요한 부분(D)을 더미 패턴(7)과 함께 동시에 제거한다. 습식 에칭을 위한 에칭액은 지지 기판(1) 및 더미 패턴(7)(회로 패턴(6))의 재료에 따라 변하지만, 염화제2철, 염화제2구리 등의 수용액 등이 바람직하다.
이후에, 레지스트(필름)(8, 9)를 완전히 제거하면, 도 6d에 도시된 인쇄 회로 기판(100)이 완성된다.
상기에서 도 1 내지 6을 참조하면서 설명된 인쇄 회로 기판(100)의 제조예는 반-부가 방법에 의한 제조예이다. 부가 방법에 의해 회로 기판을 제조하는 경우, 상기 도전층(3)을 제외하고는 기본적으로 동일한 공정이 적용된다.
본 발명의 제조방법에 의해 제조되는 인쇄 회로 기판은, 지지 기판(1)(금속 호일, 금속 박판 등)상에 절연층(2)(패턴)이 형성되며, 상기 절연층(2)상에 회로 패턴(6)이 형성된다. 이는 절연 기판상에 형성된 회로 패턴을 포함하는 종래의 것과 비교할 때, 우수한 탄성을 나타내며 굴곡 가공을 허용한다는 관점에서 유리하다.
실시예
본 발명은 실시예를 참고하여 상세하게 설명되지만, 본 발명이 실시예로 한정되는 것으로 해석되지는 않는다.
실시예 1
감광성을 갖는 폴리이미드 수지 전구체 용액을 건조 후의 두께가 24㎛가 되도록 20㎛ 두께의 스테인리스 스틸 호일(SUS304 H-TA)상에 도포하고, 130℃에서 건조시켜 폴리이미드 수지 전구체의 피막을 수득하였다.
이 피막을 포토마스크를 통해 노광시켰다(파장: 405㎚, 노광 적산 에너지 700mJ/㎠). 노광 부분을 180℃로 가열한 후, 알칼리성 현상액을 사용하여 피막을 현상하여 네거티브형 이미지를 패턴화시켰다. 패턴화된 폴리이미드 수지 전구체 피막을 350℃에서 가열하여 경화(이미드화)시켜, 소정의 패턴을 갖는 10㎛ 두께의 폴리이미드제 기본층(절연층)을 제조하였다.
그 다음, 스테인리스 스틸 호일과 기본층(절연층) 전체에 스퍼터링 증착 방법에 의해 300Å 두께의 Cr 박막 및 700Å 두께의 Cu 박막을 이 순서대로 형성시켰다.
이후에, 상기 Cu 박막에 30㎛ 두께의 아크릴계 건식 필름 레지스트를 접착시켰다.
그 다음, 상기 건식 필름 레지스트에 사진석판 가공을 실시하여, 회로 패턴을 형성시키기 위한 개구 및 더미 패턴을 형성시키기 위한 개구를 형성시켰다. 회로 패턴을 형성시키기 위한 개구 패턴은 15 내지 1500㎛의 폭을 갖고, 세트당 4개씩, 84 세트가 피치 3㎜로 배열되었으며, 더미 패턴을 형성시키기 위한 개구는 직선이고, 50㎛의 폭을 갖고, 복수개의 개구가 피치 120㎛로 배열되었다. 더미 패턴을 형성시키기 위한 개구는, 상기 회로 패턴으로부터 100㎛ 내지 5㎜ 떨어져 형성되었다.
Cu를 전기도금에 의해 상기 개구 패턴 내측에 침착시켜 14㎛ 두께의 회로 패턴 및 더미 패턴을 형성시켰다. 도 8은 회로 패턴(6) 및 더미 패턴(7)의 설계도이다.
화학 에칭(에칭제: 알칼리성 수용액)에 의해 상기 건식 레지스트 필름을 완전히 제거시킨 후, 도전체 패턴 전체 및 더미 패턴 일부를 아크릴계 건식 필름 레지스트를 사용하여 마스킹하고, 습식 에칭(에칭액: 과망간산칼륨 수용액)에 의해 Cr 박막 및 Cu 박막을 제거하였다.
스테인리스 스틸 호일의 상면측 및 하면측으로부터, 스테인리스 스틸 호일, 회로 패턴, 기본층 및 더미 패턴의 노출된 전체 면을 아크릴계 건식 필름 레지스트로 덮고, 그 후에 상기 스테인리스 스틸 호일의 불필요한 부분(기본층 및 회로 패턴이 없는 부분)을 사진석판 가공에 의해 노출시켰다.
그 다음, 에칭액으로서 염화제2철 수용액을 사용하여 스테인리스 스틸 호일의 하면측으로부터 습식 에칭을 적용하여 스테인리스 스틸 호일의 불필요한 부분 및 더미 패턴을 제거하였다. 잔여 레지스트 필름을 제거하여 인쇄 회로 기판을 완성시켰다.
(비교예 1)
더미 패턴을 형성시키기 위한 공정이 포함되지 않은 것을 제외하고는 실시예 1과 동일한 방식으로 인쇄 회로 기판을 수득하였다.
(평가)
상기 인쇄 회로 기판의 회로 패턴의 두께 및 그의 변화를 다음과 같이 측정하였다.
기본층(절연층)에 대해 선형 게이지(ZC-101, NIKON CORPORATION)의 "0" 지점을 세팅하고, 기본 지점으로서의 상기 기본층으로부터 측정된 회로 패턴의 높이를 회로 패턴의 두께로 취하였다. 측정되는 회로 패턴은 100㎛의 폭을 가졌고, 162회 측정의 평균 및 표준편차를 계산하였다. 결과는 다음과 같다.
실시예 1: 평균 두께 14.0㎛, 표준편차 0.37㎛
비교예 1: 평균 두께 14.0㎛, 표준편차 0.74㎛
상기 설명으로부터 분명한 바와 같이, 본 발명의 인쇄 회로 기판의 제조방법은 더미 패턴의 제거를 위한 임의의 특별한 공정이 필요하지 않으므로 종래의 방법들에서 공정 수를 감소시키게 된다. 그 결과, 두께 변화가 적은 회로 패턴을 갖는 인쇄 회로 기판이 저비용으로 제조될 수 있다. 또한, 더미 패턴이 회로 패턴의 형상과 관계없이 형성될 수 있기 때문에, 더미 패턴의 형상 설계가 용이하다는 이점이 있다.

Claims (4)

  1. 지지 기판의 한쪽 면상에 소정 패턴의 절연층을 형성시키는 공정,
    상기 절연층상에 회로 패턴을 형성시킴과 동시에, 상기 지지 기판의 한쪽 면상의 절연층이 없는 영역에 더미 패턴을 형성시키는 공정, 및
    절연층 및 회로 패턴이 없는 지지 기판의 불필요한 부분을 더미 패턴과 함께 용해시켜 제거하는 공정을 포함하는, 인쇄 회로 기판(printed circuit board)의 제조방법.
  2. 제 1 항에 있어서,
    상기 더미 패턴이 10 내지 200㎛의 패턴 폭을 갖는 인쇄 회로 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 지지 기판을 스테인리스 스틸, Ni-Fe 합금, 구리, 알루미늄, 구리-베릴륨 또는 인청동(phosphor bronze)으로 제조하는 인쇄 회로 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 절연층을, 감광성 물질을 함유하는 폴리이미드 수지로 제조하는 인쇄 회로 기판의 제조방법.
KR1020030015130A 2002-03-12 2003-03-11 인쇄 회로 기판의 제조방법 KR100941570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002067245A JP3843027B2 (ja) 2002-03-12 2002-03-12 プリント配線板の製造方法
JPJP-P-2002-00067245 2002-03-12

Publications (2)

Publication Number Publication Date
KR20030074364A KR20030074364A (ko) 2003-09-19
KR100941570B1 true KR100941570B1 (ko) 2010-02-10

Family

ID=28034938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030015130A KR100941570B1 (ko) 2002-03-12 2003-03-11 인쇄 회로 기판의 제조방법

Country Status (5)

Country Link
US (1) US7007379B2 (ko)
JP (1) JP3843027B2 (ko)
KR (1) KR100941570B1 (ko)
CN (1) CN1316862C (ko)
SG (1) SG108908A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146166A1 (ko) * 2022-01-28 2023-08-03 엘지이노텍 주식회사 스마트 ic 기판 모듈 및 스마트 ic 기판

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111751B2 (ja) * 2005-10-31 2013-01-09 凸版印刷株式会社 半導体装置の製造方法
EP2763443B1 (en) 2005-12-01 2019-05-22 Ruckus Wireless, Inc. On-demand services by wireless base station virtualization
EP2013758B1 (en) 2006-04-24 2016-08-03 Ruckus Wireless, Inc. Dynamic authentication in secured wireless networks
US9071583B2 (en) 2006-04-24 2015-06-30 Ruckus Wireless, Inc. Provisioned configuration for automatic wireless connection
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
CN101483973B (zh) * 2008-01-11 2011-12-07 富葵精密组件(深圳)有限公司 补强板及包括该补强板的补强软性电路板
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
KR100992187B1 (ko) * 2008-08-28 2010-11-04 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5190696B2 (ja) * 2008-10-08 2013-04-24 住友電工プリントサーキット株式会社 フレキシブルプリント配線板シートの製造方法
JP2010114177A (ja) * 2008-11-05 2010-05-20 Nippon Mektron Ltd プリント配線板の形成方法
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5502647B2 (ja) 2010-08-06 2014-05-28 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP2012049256A (ja) * 2010-08-25 2012-03-08 Japan Electronic Materials Corp 配線基板
JP5865769B2 (ja) * 2011-06-09 2016-02-17 日本特殊陶業株式会社 多層配線基板の製造方法
US8756668B2 (en) 2012-02-09 2014-06-17 Ruckus Wireless, Inc. Dynamic PSK for hotspots
US9092610B2 (en) 2012-04-04 2015-07-28 Ruckus Wireless, Inc. Key assignment for a brand
JP6843676B2 (ja) * 2017-03-30 2021-03-17 日本発條株式会社 剤料供給方法及び対象構造体
JP7223504B2 (ja) * 2018-03-02 2023-02-16 日東電工株式会社 回路付サスペンション基板集合体および回路付サスペンション基板集合体の製造方法
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
JP6979486B1 (ja) * 2020-06-25 2021-12-15 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP7184865B2 (ja) * 2020-12-14 2022-12-06 日東電工株式会社 配線回路基板集合体シート
WO2022264756A1 (ja) * 2021-06-14 2022-12-22 日東電工株式会社 配線回路基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049443A (ja) 1998-07-30 2000-02-18 Hitachi Chem Co Ltd 電気めっきパターン
JP2001015888A (ja) 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法
JP2002009203A (ja) 2000-06-23 2002-01-11 Dainippon Printing Co Ltd 配線形成方法と配線基板
JP2002025028A (ja) 2000-07-07 2002-01-25 Dainippon Printing Co Ltd ワイヤレスサスペンションブランクの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
US5120384A (en) * 1989-05-25 1992-06-09 Matsushita Electric Works, Ltd. Method of manufacturing multilayer laminate
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
JPH09260844A (ja) 1996-03-21 1997-10-03 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP2001101637A (ja) 1999-09-29 2001-04-13 Nitto Denko Corp 磁気ヘッドサスペンションの製造方法
JP2001185849A (ja) 1999-12-27 2001-07-06 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049443A (ja) 1998-07-30 2000-02-18 Hitachi Chem Co Ltd 電気めっきパターン
JP2001015888A (ja) 1999-07-02 2001-01-19 Ngk Spark Plug Co Ltd 配線基板集合体の製造方法
JP2002009203A (ja) 2000-06-23 2002-01-11 Dainippon Printing Co Ltd 配線形成方法と配線基板
JP2002025028A (ja) 2000-07-07 2002-01-25 Dainippon Printing Co Ltd ワイヤレスサスペンションブランクの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023146166A1 (ko) * 2022-01-28 2023-08-03 엘지이노텍 주식회사 스마트 ic 기판 모듈 및 스마트 ic 기판

Also Published As

Publication number Publication date
US20030172526A1 (en) 2003-09-18
SG108908A1 (en) 2005-02-28
JP2003273498A (ja) 2003-09-26
JP3843027B2 (ja) 2006-11-08
CN1316862C (zh) 2007-05-16
CN1444435A (zh) 2003-09-24
KR20030074364A (ko) 2003-09-19
US7007379B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100941570B1 (ko) 인쇄 회로 기판의 제조방법
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
EP1968364B1 (en) Wired circuit board and producing method thereof
US7405479B2 (en) Wired circuit board
JP4520392B2 (ja) プリント基板の製造方法
EP1651016A2 (en) Wired circuit board comprising terminals for connecting to external terminals through molten metal
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH09312471A (ja) 多層配線板及びその製造方法
KR20030044046A (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR101247303B1 (ko) 인쇄회로기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JPH06314865A (ja) プリント配線板
EP1399935A1 (en) Improved method for forming magnetic layers in printed circuit boards
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4311157B2 (ja) 半導体装置用基板の製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JPH0563340A (ja) 機能素子を有する配線板の製造法
JP2738372B2 (ja) 同軸配線パターンの形成方法
CN114641136A (zh) 电路板的铜层凸台制作方法及电路板
JPH03225894A (ja) プリント配線板の製造方法
JP3187630B2 (ja) 電鋳法
JP3648753B2 (ja) 配線基板の製造方法
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee