CN116710992A - 显示面板及显示装置 - Google Patents

Abstract

显示面板及显示装置，涉及显示技术领域。显示面板包括显示区域以及位于显示区域外围的边框区域，显示区域包括多个子像素以及与子像素连接的多条数据线，边框区域包括测试区域和绑定区域；测试区域包括沿第一方向周期排列的多个测试单元，测试单元包括至少一个开关晶体管，开关晶体管的第一极与测试信号引线连接，第二极与数据线连接；绑定区域包括沿第一方向周期排列的多个绑定单元，绑定单元包括至少一个绑定衬垫，绑定衬垫与数据线连接；其中，在第一方向上，测试单元的一个排列周期所包含的开关晶体管的数量与绑定单元的一个排列周期所包含的绑定衬垫的数量之间的比值大于0且小于2。

Description

显示面板及显示装置 技术领域

本公开涉及显示技术领域，特别是涉及一种显示面板及显示装置。

背景技术

液晶显示面板作为一种广泛使用的平面显示面板，在显示领域占有重要地位。为了尽可能地降低生产成本，在生产显示面板的各个工序都会进行不良检测，避免不良品流入后端工序造成生产资材的浪费。例如，在对盒工艺完成后需要进行液晶盒测试(cell test，CT)检测。

概述

本公开提供了一种显示面板，包括显示区域以及位于所述显示区域外围的边框区域，所述显示区域包括多个子像素以及与所述子像素连接的多条数据线，所述边框区域包括测试区域和绑定区域；

所述测试区域包括沿第一方向周期排列的多个测试单元，所述测试单元包括至少一个开关晶体管，所述开关晶体管的第一极与测试信号引线连接，所述测试信号引线用于传输测试信号，所述开关晶体管的第二极与所述数据线连接；

所述绑定区域包括沿所述第一方向周期排列的多个绑定单元，所述绑定单元包括至少一个绑定衬垫，所述绑定衬垫与所述数据线连接；

其中，在所述第一方向上，所述测试单元的一个排列周期所包含的开关晶体管的数量与所述绑定单元的一个排列周期所包含的绑定衬垫的数量之间的比值大于0且小于2。

在一种可选的实现方式中，在所述测试区域内，所述测试信号引线和所述数据线均沿第二方向延伸，所述第二方向与所述第一方向垂直；

所述测试信号引线的一部分复用为所述开关晶体管的第一极，所述数据线的一部分复用为所述开关晶体管的第二极。

在一种可选的实现方式中，所述测试单元包括多个所述开关晶体管；

在所述测试单元内，各所述开关晶体管的第一极均位于第二极的同一侧，各所述开关晶体管分别在第二方向上的正投影相互无交叠，所述第二方向与所述第一方向垂直；多个所述开关晶体管包括第一晶体管和第二晶体管，所述第一晶体管的第二极与所述第二晶体管的第一极分别在所述第一方向上的正投影有交叠。

在一种可选的实现方式中，在所述测试单元内，多个所述开关晶体管还包括第三晶体管，所述第三晶体管与所述第二晶体管相邻，所述第二晶体管的第二极与所述第三晶体管的第一极分别在所述第一方向上的正投影有交叠。

在一种可选的实现方式中，所述测试区域和所述绑定区域分别位于所述显示区域相对的两侧。

在一种可选的实现方式中，所述测试区域和所述绑定区域位于所述显示区域的同一侧，所述绑定区域位于所述显示区域与所述测试区域之间。

在一种可选的实现方式中，所述数据线包括数据传输线和数据输入线，所述数据传输线的两端分别与所述开关晶体管的第二极以及所述绑定衬垫的第一端连接，所述绑定衬垫的第二端与所述数据输入线连接。

在一种可选的实现方式中，所述开关晶体管包括沟道区域，所述沟道区域的宽长比大于或等于13/3，且小于或等于200/4。

在一种可选的实现方式中，所述比值为1。

在一种可选的实现方式中，所述边框区域还包括输入区域，所述输入区域位于所述测试区域远离所述显示区域的一侧，所述输入区域包括多条测试信号总线，所述测试信号总线的延伸方向与所述测试信号引线的延伸方向相交；

所述测试信号总线与所述测试信号引线连接，所述测试信号总线用于通过所述测试信号引线将测试信号输入至颜色相同的子像素的数据线上。

在一种可选的实现方式中，所述多条测试信号总线包括至少一条内部传输总线，所述内部传输总线位于第一金属层；

所述测试信号引线位于第二金属层，所述第一金属层与所述第二金属层之间设置有第一绝缘层；

在所述第二金属层背离所述第一金属层的一侧设置有第二绝缘层，在所述第二绝缘层背离所述第一金属层的一侧设置有第一电极层，所述第一电极层包括多个转接电极；或者在所述第一金属层背离所述第二金属层的一侧设 置有第三绝缘层，在所述第三绝缘层背离所述第二金属层的一侧设置有第二电极层，所述第二电极层包括多个转接电极；

其中，所述测试信号引线与所述内部传输总线通过所述转接电极连接；所述转接电极的第一部分与所述测试信号引线通过第一过孔连接，所述转接电极的第二部分与所述内部传输总线通过第二过孔连接。

在一种可选的实现方式中，所述第一过孔在所述测试信号引线所在平面上的正投影位于所述测试信号引线的范围内。

在一种可选的实现方式中，所述至少一条内部传输总线包括第一内部总线和第二内部总线，所述第一内部总线位于所述第二内部总线靠近所述显示区域的一侧；

连接所述测试信号引线与所述第一内部总线的第一过孔和第二过孔的排布方向与所述第一内部总线的延伸方向垂直；

连接所述测试信号引线与所述第二内部总线的第一过孔和第二过孔的排布方向与所述第二内部总线的延伸方向平行。

在一种可选的实现方式中，所述多条测试信号总线还包括一条边缘传输总线，所述边缘传输总线位于所述至少一条内部传输总线远离所述显示区域的一侧，所述边缘传输总线位于所述第二金属层，相互连接的边缘传输总线与测试信号引线为一体结构。

在一种可选的实现方式中，所述多条测试信号总线包括第一测试信号总线、第二测试信号总线和第三测试信号总线；

所述第一测试信号总线用于将第一测试信号输入至第一颜色子像素的数据线上，所述第二测试信号总线用于将第二测试信号输入至第二颜色子像素的数据线上，所述第三测试信号总线用于将第三测试信号输入至第三颜色子像素的数据线上；

其中，所述第一颜色子像素、所述第二颜色子像素以及所述第三颜色子像素的发光颜色互不相同。

在一种可选的实现方式中，所述多条测试信号总线还包括第四测试信号总线，所述第四测试信号总线用于将第四测试信号输入至第四颜色子像素的数据线上；

其中，所述第四颜色子像素与所述第一颜色子像素的发光颜色相同，连接 所述第四测试信号总线的数据线与连接所述第一测试信号总线的数据线交替设置。

在一种可选的实现方式中，所述多条测试信号总线还包括第五测试信号总线，所述第五测试信号总线用于将第五测试信号输入至第五颜色子像素的数据线上；

其中，所述第五颜色子像素与所述第二颜色子像素的发光颜色相同，连接所述第五测试信号总线的数据线与连接所述第二测试信号总线的数据线交替设置。

在一种可选的实现方式中，所述多条测试信号总线还包括第六测试信号总线，所述第六测试信号总线用于将第六测试信号输入至第六颜色子像素的数据线上；

其中，所述第六颜色子像素与所述第三颜色子像素的发光颜色相同，连接所述第六测试信号总线的数据线与连接所述第三测试信号总线的数据线交替设置。

在一种可选的实现方式中，所述输入区域还包括第一信号输入端子、第二信号输入端子和第三信号输入端子；

其中，所述第四测试信号总线和所述第一测试信号总线均连接至所述第一信号输入端子，所述第五测试信号总线和所述第二测试信号总线均连接至所述第二信号输入端子，所述第六测试信号总线和所述第三测试信号总线均连接至所述第三信号输入端子。

在一种可选的实现方式中，在所述输入区域内，多条所述测试信号引线构成多个引线单元，多个所述引线单元在所述第一方向上周期排列；

在所述第一方向上，所述引线单元的排列周期与所述绑定单元的排列周期之间的比值，等于所述引线单元所包含的测试信号引线的数量与所述绑定单元所包含的绑定衬垫的数量之间的比值。

在一种可选的实现方式中，所述多个子像素包括N种颜色的子像素，所述N大于或等于1；

若所述测试信号总线的数量为所述N，所有颜色相同的子像素的数据线与同一条所述测试信号总线连接，则所述引线单元所包含的测试信号引线的数量为所述N；

若所述测试信号总线的数量大于a×N，且小于或等于(a+1)×N，与所有颜色相同的子像素的数据线连接的测试信号总线的数量大于或等于所述a，且小于或等于所述a+1，则所述引线单元所包含的测试信号引线的数量为所述(a+1)×N，所述a为正整数。

本公开提供了一种显示装置，包括任一项所述的显示面板。

上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。

附图简述

为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。需要说明的是，附图中的比例仅作为示意并不代表实际比例。

图1示意性地示出了相关技术中一种显示面板的结构示意图；

图2示意性地示出了本公开提供的一种显示面板的平面结构示意图；

图3示意性地示出了本公开提供的显示面板边框区域的结构示意图；

图4示意性地示出了本公开提供的第一种显示面板测试区域的结构示意图；

图5示意性地示出了本公开提供的第一种驱动芯片的结构示意图；

图6示意性地示出了本公开提供的第二种显示面板测试区域的结构示意图；

图7示意性地示出了本公开提供的第二种驱动芯片的结构示意图；

图8示意性地示出了本公开提供的输入区域AA’位置处的一种剖面结构示意图；

图9示意性地示出了本公开提供的输入区域AA’位置处的另一种剖面结构示意图；

图10示意性地示出了本公开提供的第一种输入区域的结构示意图；

图11示意性地示出了本公开提供的第二种输入区域的结构示意图；

图12示意性地示出了本公开提供的第三种输入区域的结构示意图；

图13示意性地示出了本公开提供的第四种输入区域的结构示意图；

图14示意性地示出了本公开提供的第二种输入区域结构的实体图片。

详细描述

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

Switch Test是CT检测的一种，在液晶盒制程完成后，通过给液晶盒加载电学信号将液晶盒点亮，人工进行不良检测和判级，避免不良品流入后段工序造成浪费。由于Switch Test可以节省一道激光切割工艺，有利于产能提升，因此应用较为广泛。

参照图1示意性示出了相关技术中一种显示面板的结构示意图。在相关技术中，Switch Test结构10通常包括位于边框区域且在横向上周期排布的多个第一单元11，各第一单元11包括一定数量的薄膜晶体管12。边框区域通常还包括在横向上周期排列的多个第二单元13，各第二单元13包括一定数量的绑定衬垫14。相关技术中，第一单元11所包含的薄膜晶体管12数量通常是第二单元13所包含的绑定衬垫14数量的两倍。

当第二单元13包括沿竖向排布的三个绑定衬垫14时，如图1所示，相各第一单元11包括沿竖向排布的六个薄膜晶体管12。由于沿竖向排布的六个薄膜晶体管12占用空间较大，因此不适用于窄边框尺寸的产品。

为了解决上述问题，本公开一实施例提供了一种显示面板，参照图2示意性示出了本公开提供的一种显示面板的平面结构示意图，如图2所示，该显示面板包括显示区域A以及位于显示区域A外围的边框区域B，显示区域A包括多个子像素21以及与子像素21连接的多条数据线22，边框区域B包括测试区域B1和绑定区域B2。

参照图3示性示出了本公开提供的一种显示面板的边框区域的结构示意图。参照图4示出了图3中测试区域B1的局部结构示意图。如图4所示， 测试区域B1包括沿第一方向周期排列的多个测试单元31，测试单元31包括至少一个开关晶体管32，开关晶体管32的第一极与测试信号引线33连接，测试信号引线33用于传输测试信号，开关晶体管32的第二极与数据线22连接。

如图3所示，绑定区域B2包括沿第一方向周期排列的多个绑定单元34，绑定单元34包括至少一个绑定衬垫35，绑定衬垫35与数据线22连接。

其中，在第一方向上，测试单元31的一个排列周期T1所包含的开关晶体管32的数量与绑定单元34的一个排列周期T2所包含的绑定衬垫35的数量之间的比值大于0且小于2。

在具体实现中，测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，可以等于测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值。

本实施例中，测试区域B1包括多个开关晶体管32，多个开关晶体管32构成沿第一方向周期排列的多个测试单元31。

绑定区域B2包括多个绑定衬垫35，多个绑定衬垫35构成沿第一方向周期排列的多个绑定单元34。

其中，开关晶体管32例如可以为薄膜晶体管等，本公开对此不作限定。开关晶体管32用于控制接测试信号引线33和数据线22之间的导通与关断。

当开关晶体管32为薄膜晶体管时，开关晶体管32的第一极可以为薄膜晶体管的源极，第二极可以为薄膜晶体管的漏极。测试区域B1内所有开关晶体管32的栅极可以连通在一起，由同一个信号控制，本公开对此不作限定。

在进行CT检测的过程中，可以将测试信号输入至测试信号引线33，控制开关晶体管32导通测试信号引线33和数据线22，从而将测试信号输入至显示区域的子像素中。

可选地，在完成CT检测后，可以将测试区域B1内的开关晶体管32的栅极连接一个关断信号，确保开关晶体管32处于关断状态；还可以将开关晶体管32的第一极连接地电位信号，避免在正常显示时有干扰信号输入至 显示区域A内的数据线22上，导致显示异常。

本实施例中，绑定区域B2内的绑定衬垫35用于绑定驱动芯片，驱动芯片用于在显示面板的显示过程中，通过数据线22向各个子像素21提供显示信号。

本实施例中，当绑定单元34所包含的绑定衬垫35的数量为3时，测试单元31所包含的开关晶体管32的数量小于6。具体地，测试单元31所包含的开关晶体管32的数量例如可以为3、4或5。与图1所示的显示面板相比，本实施例提供的显示面板，通过在测试单元31内设置较少数量的开关晶体管32，可以缩小各测试单元31在垂直于第一方向上的占用空间，有利于缩小边框尺寸，适用于窄边框尺寸的产品。

另外，由于测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，等于测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值，因此在第一方向上的一定宽度范围内，开关晶体管32的数量与绑定衬垫35的数量相等，二者一一对应连接。通过合理设计，可以提高设置在开关晶体管32与绑定衬垫35之间数据线的长度均一性。

在垂直于第一方向上，测试区域尺寸一定的情况下，由于各测试单元31内设置的开关晶体管32的数量较少，因此当开关晶体管32具有沟道区域时，可以设计具有较大宽长比的沟道区域。较大宽长比的沟道区域允许较大电流的测试信号通过，可以满足较大尺寸显示面板的检测需求。在图3和图4中，沟道区域的宽度方向为第二方向，沟道区域的长度方向为第一方向。

本实施例中，第二方向与第一方向相互垂直。

在具体实现中，绑定区域B2内的绑定衬垫35的结构与驱动芯片上输出引脚的结构相同。其中，绑定衬垫35的结构例如可以包括绑定衬垫35的排布周期以及各周期内的绑定衬垫35数量等。

如图5示出了与图3所示的绑定区域B2对应的驱动芯片的结构示意图。如图5所示，驱动芯片包括沿第一方向周期排列的多个第一引脚单元51，各第一引脚单元51包括三个第一引脚52，三个第一引脚52在第二方向上依次排布，相邻的两个第一引脚52在第一方向上部分交叠。图5所示的第一引脚单元51在第一方向上的排列周期T3为33um。

相应地，如图3所示，绑定区域B2内各绑定单元34包括三个绑定衬垫35，三个绑定衬垫35在第二方向上依次排布，相邻的两个绑定衬垫35在第一方向上部分交叠。其中，绑定单元34在第一方向上的排列周期T2为33um。

如图3和图4所示，测试区域B1内各测试单元31包括三个开关晶体管32，三个开关晶体管32在第二方向上依次排布，相邻的两个开关晶体管32在第一方向上部分交叠。其中，测试单元31在第一方向上的排列周期T1为33um。

图3所示的显示面板中，在第一方向上，测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值为1，测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值为1。

如图4所示，在一个测试单元31的排列周期T1内，需要间隔设置四条走线，因此，当测试单元31的排列周期T1为33um时，各走线的周期为33um/4＝8.25um。具体地，走线宽度为4.25um，走线间距为4um。该走线宽度和走线间距为普通掩膜版的工艺极限，因此，图3和图4所示的测试区域的结构可以最大程度地缩小测试区域在第一方向上的空间占用。

需要说明的是，对于图3所示的绑定区域B2，测试区域B1不仅限于图3所示的结构。测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，以及测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值还可以为其它数值。例如，当绑定单元34所包含的绑定衬垫35的数量为3时，测试单元31所包含的开关晶体管32的数量还可以为4或5，即上述比值可以为4/3、5/3等等。当上述比值为4/3，绑定单元34的排列周期T2为33μm时，测试单元31的排列周期T1为44μm；当上述比值为5/3，绑定单元34的排列周期T2为33μm时，测试单元31的排列周期T1为55μm。

如图3和图4所示，通过将测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，以及测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值设置为1，在不超出普通掩膜版工艺极限的情况下，可以最大程度地缩小测试单元31在第一方向以及第二方向上的空间占用，可以最大化地缩小显示面板的边框尺寸。

当绑定单元34所包含的绑定衬垫35的数量为2时，参照图6示出了对应的测试区域的结构示意图，参照图7示出了对应的驱动芯片的结构示意图。如图7所示，驱动芯片包括沿第一方向周期排列的多个第二引脚单元71，各第二引脚单元71包括两个第二引脚72，两个第二引脚72在垂直于第一方向上依次排布，相邻的两个第二引脚72在第一方向上部分交叠。图7所示的第二引脚单元71在第一方向上的排列周期T3为28um。

相应地，在用于绑定图7所示驱动芯片的绑定区域B2内，各绑定单元34包括两个绑定衬垫35，两个绑定衬垫35在垂直于第一方向上依次排布，相邻的两个绑定衬垫35在第一方向上部分交叠。其中，绑定单元34在第一方向上的排列周期T2为28um。

如图6所示，测试区域B1内各测试单元31包括两个开关晶体管32，两个开关晶体管32在第二方向上依次排布，相邻的两个开关晶体管32在第一方向上部分交叠。其中，测试单元31在第一方向上的排列周期T1为28um。

图6所示的测试区域，在第一方向上，测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值为1，即测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值为1。即绑定单元34所包含的绑定衬垫35的数量为2，测试单元31所包含的开关晶体管32的数量为2。

需要说明的是，当绑定单元34所包含的绑定衬垫35的数量为2时，测试单元31所包含的开关晶体管32的数量还可以为1或3，即上述比值可以为1/2、3/2等等。当上述比值为1/2，绑定单元34的排列周期T2为28μm时，测试单元31的排列周期T1为14μm；当上述比值为3/2，绑定单元34的排列周期T2为28μm时，测试单元31的排列周期T1为42μm。

如图6所示，在一个测试单元31的排列周期T1内，需要间隔设置2条走线，当测试单元31的排列周期T1为14μm时，走线周期为14um/2＝7um，即走线宽度与走线间距之和为7μm，该数值低于普通掩膜版的工艺极限8.25μm。

如图6所示，通过将测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，以及测试单元31所包含的开关晶体管32的数量与绑 定单元34所包含的绑定衬垫35的数量之间的比值设置为1，可以在不超出普通掩膜版工艺极限的情况下，最大程度地缩小测试单元31在第一方向以及第二方向上的空间占用，可以最大化地缩小显示面板的边框尺寸。

因此，在一种可选的实现方式中，测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，等于测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值，且该比值为1。这样，可以在不超出普通掩膜版工艺极限的情况下，可以最大程度地缩小测试单元31在第一方向以及第二方向上的空间占用，可以最大化地缩小显示面板的边框尺寸。

在具体实现中，测试区域B1和绑定区域B2在边框区域B内的设置方式可以有多种。

在第一种实现方式中，测试区域B1和绑定区域B2分别位于显示区域A相对的两侧，如图2所示出的。该实现方式中，每条数据线22的一端连接开关晶体管32的第二极，另一端连接绑定衬垫35。

在第二种实现方式中，如图3所示，测试区域B1和绑定区域B2位于显示区域A的同一侧，绑定区域B2位于显示区域A与测试区域B1之间。通过将测试区域B1和绑定区域B2位于显示区域A的同一侧，可以使边框区域B的结构设置更加紧凑，有助于进一步缩小边框尺寸。

如图3所示，数据线22可以包括数据传输线221和数据输入线222，数据传输线221的两端分别与开关晶体管32的第二极以及绑定衬垫35的第一端连接，绑定衬垫35的第二端与数据输入线222连接。

其中，绑定衬垫35位于数据传输线221和数据输入线222之间，数据传输线221和数据输入线222通过绑定衬垫35连接，测试区域B1内的开关晶体管32的第二极与数据传输线221连接，第一极与测试信号引线33连接。当开关晶体管32的第一极与第二极导通时，测试信号引线33上的测试信号可以传输至数据传输线221和数据输入线222中。

本实现方式中，通过将绑定区域B2设置于显示区域A与测试区域B1之间，在进行CT检测时，测试信号由测试信号引线33依次传输至数据传输线221、绑定衬垫35和数据输入线222中，因此，CT检测可以同时检测绑定区域B2以及显示区域A的不良，检测范围更全面。

在具体实现中，开关晶体管32可以包括沟道区域。沟道区域的宽长比可以大于或等于13/3，且小于或等于200/4。例如，沟道区域的宽长比可以为42/4，50/4等等。在具体实现中，沟道区域的宽长比可以根据实际可利用空间以及工艺条件等因素确定，本公开对此不作限定。

由于具有较大宽长比沟道区域的开关晶体管32可以允许较大电流的测试信号通过，因此可以满足较大尺寸显示面板的检测需求。

可选地，在测试区域B1内，如图4和图6所示，测试信号引线33和数据线22均沿第二方向延伸，其中，第二方向与第一方向垂直。

可选地，如图4和图6所示，测试信号引线33的一部分复用为开关晶体管32的第一极，数据线22的一部分复用为开关晶体管32的第二极。

通过将测试信号引线33的一部分用作开关晶体管32的第一极，数据线22的一部分用作开关晶体管32的第二极，可以不必单独设置开关晶体管32的各个膜层结构，从而可以减少制备工艺难度，节约制备成本。

在一种可选的实现方式中，如图4和图6所示，测试单元31包括多个开关晶体管32。即各测试单元31包括至少两个开关晶体管32。

如图4和图6所示，在测试单元31内，各开关晶体管32的第一极均位于第二极的同一侧，各开关晶体管32分别在第二方向上的正投影相互无交叠，其中，第二方向与第一方向垂直。

各开关晶体管32的第一极均位于第二极的同一侧，是指各开关晶体管32的第一极均靠近测试区域B1的同一个边缘设置。如图4和图6所示，测试单元31内各开关晶体管32的第一极均位于第二极的左侧，即各开关晶体管32的第一极均靠近测试区域B1的左侧边缘设置。

如图4和图6所示，测试单元31内的多个开关晶体管32可以包括第一晶体管321和第二晶体管322，第一晶体管321的第二极与第二晶体管322的第一极分别在第一方向上的正投影有交叠。通过设置第一晶体管321的第二极与第二晶体管322的第一极在第一方向上相互交叠，可以有效利用第一方向上的空间，缩小测试单元31在第一方向上的空间占用。

可选地，第一晶体管321的第二极与第二晶体管322的第一极分别在第一方向上的正投影可以完全交叠，如图4和图6所示出的。通过设置第一晶体管321的第二极与第二晶体管322的第一极在第一方向上完全交叠，可以 最大程度地缩小测试单元31在第一方向上的空间占用。

当测试单元31内包括至少三个开关晶体管32时，测试单元31内的多个开关晶体管32还可以包括第三晶体管323，如图4所示，第三晶体管323与第二晶体管322相邻，第二晶体管322的第二极与第三晶体管323的第一极分别在第一方向上的正投影有交叠。第二晶体管322的第二极与第三晶体管323的第一极在第一方向上相互交叠，可以有效利用第一方向上的空间，缩小测试单元31在第一方向上的空间占用。

可选地，第二晶体管322的第二极与第三晶体管323的第一极分别在第一方向上的正投影可以完全交叠，如图4所示出的。通过设置第二晶体管322的第二极与第三晶体管323的第一极在第一方向上完全交叠，可以最大程度地缩小测试单元31在第一方向上的空间占用。

为了将测试信号输入至测试信号引线33上，在具体实现中，如图2所示，边框区域B还可以包括输入区域B3，输入区域B3可以位于测试区域B1远离显示区域A的一侧。通过将输入区域B3设置在测试区域B1远离显示区域A的一侧，测试区域B1与输入区域B3之间的距离较近，因此可以节省二者之间的连接线所占用的空间，有助于缩小边框区域尺寸。

如图3所示，输入区域B3可以包括多条测试信号总线36，测试信号总线36的延伸方向与测试信号引线33的延伸方向相交。

其中，测试信号总线36与测试信号引线33连接，测试信号总线36用于通过测试信号引线33将测试信号输入至颜色相同的子像素的数据线22上。即，连接同一条测试信号总线36的子像素的发光颜色相同。

测试信号总线36的延伸方向例如可以为第一方向，如图3所示，本公开对此不作限定。

在具体实现中，测试信号总线36与测试信号引线33之间的连接方式可以有多种。参照图10至图13示意性示出了几种输入区域的平面结构示意图。

在一种可选的实现方式中，如图10至图13所示，多条测试信号总线36包括至少一条内部传输总线101。参照图8和图9分别示出了测试信号引线与内部传输总线连接位置处的剖面结构示意图。如图8和图9所示，内部传输总线101位于第一金属层81，测试信号引线33位于第二金属层82，第一 金属层81与第二金属层82之间设置有第一绝缘层83。

如图8所示，在第二金属层82背离第一金属层81的一侧设置有第二绝缘层84，在第二绝缘层84背离第一金属层81的一侧设置有第一电极层85，第一电极层85包括多个转接电极86；或者，如图9所示，在第一金属层81背离第二金属层82的一侧设置有第三绝缘层91，在第三绝缘层91背离第二金属层82的一侧设置有第二电极层92，第二电极层92包括多个转接电极86。

如图8和图9所示，测试信号引线33与内部传输总线101通过转接电极86连接；转接电极86的第一部分与测试信号引线33通过第一过孔87连接，转接电极86的第二部分与内部传输总线101通过第二过孔88连接。

其中，第一金属层81例如可以与显示区域内的栅线为同一层且材料相同，第二金属层82可以与显示区域内的数据线为同一层且材料相同，转接电极86可以与显示区域A内的像素电极为同一层且材料相同，本公开对此不作限定。

本实现方式中，通过转接电极86分别与测试信号引线33和内部传输总线101过孔连接，由于第一过孔87和第二过孔88可以与显示区域内像素电极与子像素中薄膜晶体管的漏极之间相互连接的过孔同步形成，因此不必单独增加掩膜板，可以减少制备工艺难度，节约制备成本。

在具体实现中，测试信号引线33与内部传输总线101之间还可以通过设置在第一绝缘层83上的过孔连接，本公开对测试信号总线36与测试信号引线33之间的连接方式不作限定。

可选地，如图8和图9所示，第一过孔87在测试信号引线33所在平面上的正投影位于测试信号引线33的范围内。通过设置测试信号引线33完全覆盖第一过孔87在测试信号引线33所在平面上的正投影，可以降低在第一过孔87位置处出现跳孔失效和电阻过大的风险。

可选地，如图10至图13所示，至少一条内部传输总线101包括第一内部总线111，连接测试信号引线33与第一内部总线111的第一过孔87和第二过孔88的排布方向可以与第一内部总线111的延伸方向垂直。

如图10至图13所示，连接测试信号引线33与第一内部总线111的第一过孔87在第一内部总线111所在平面上的正投影位于第一内部总线11靠 近显示区域A的一侧，连接测试信号引线33与第一内部总线111的第一过孔87在第一内部总线111所在平面上的正投影位于第一内部总线11的范围内。

可选地，如图11至图13所示，至少一条内部传输总线101还可以包括第二内部总线112，第二内部总线112位于第一内部总线111远离显示区域A的一侧。即第一内部总线111位于第二内部总线112靠近显示区域A的一侧。连接测试信号引线33与第二内部总线112的第一过孔87和第二过孔88的排布方向可以与第二内部总线112的延伸方向平行。

如图11至图13所示，连接测试信号引线33与第二内部总线112的第一过孔87和第二过孔88分别在第一内部总线111所在平面上的正投影均位于第一内部总线11的范围内。

由于第一内部总线111距离显示区域A较近，在第一方向上需要设置的测试信号引线33的数量较多，过孔的可用空间较少，因此连接任一条测试信号引线33与第一内部总线111的两个过孔(第一过孔87和第二过孔88)可以垂直于第一内部总线111的延伸方向排布，降低短路风险。

由于第二内部总线112距离显示区域A较远，在第一方向上需要设置的测试信号引线33的数量较少，过孔的可用空间较多，因此连接任一条测试信号引线33与第二内部总线112的两个过孔(第一过孔87和第二过孔88)可以平行于第一内部总线111的延伸方向排布，这样可以减小输入区域B3在垂直于第一方向上的空间占用，有助于缩小显示面板的边框尺寸。

在图10中，输入区域B3内的所有测试信号总线36全部为内部传输总线101，即所有测试信号总线36均位于第一金属层81。进一步地，内部传输总线101可以全部为第一内部总线111，如图10所示出的，本公开对此不作限定。

在图11至图13中，输入区域B3内的部分测试信号总线36为内部传输总线101。在具体实现中，第一内部总线111以及第二内部总线112的数量可以根据实际空间设计。如图11所示，第一内部总线111的数量为2，第二内部总线112的数量为1；如图12所示，第一内部总线111的数量为2，第二内部总线112的数量为2；如图13所示，第一内部总线111的数量为2，第二内部总线112的数量为3。

可选地，如图11至图13所示，多条测试信号总线36还包括一条边缘传输总线102，边缘传输总线102位于至少一条内部传输总线101远离显示区域A的一侧，边缘传输总线102位于第二金属层82，相互连接的边缘传输总线102与测试信号引线33为一体结构。

在具体实现中，输入区域B3中，除边缘传输总线102之外的所有测试信号总线36都可以为内部传输总线101。

本实现方式中，边缘传输总线102与测试信号引线33位于同一层即第二金属层82，相互连接的边缘传输总线102与测试信号引线33之间可以直接连接或为一体结构，无需设置过孔连接，节省了过孔所占用的空间，因此可以进一步缩小输入区域B3在垂直于第一方向上的空间占用，有助于缩小显示面板的边框尺寸。

本实现方式中，通过将最外侧(与显示区域A之间的距离最远)的一条测试信号总线36即边缘传输总线102设置在第二金属层82，可以避免边缘传输总线102与内部的测试信号引线33之间发生短路。其中，内部的测试信号引线33为与内部传输总线101连接的测试信号引线33。

在具体实现中，输入区域B3内多条测试信号总线36的设置可以有多种实现方式。

在第一种实现方式中，如图10所示，多条测试信号总线36包括第一测试信号总线DR1、第二测试信号总线DG1和第三测试信号总线DB1。

第一测试信号总线DR1用于将第一测试信号输入至第一颜色子像素的数据线上，第二测试信号总线DG1用于将第二测试信号输入至第二颜色子像素的数据线上，第三测试信号总线DB1用于将第三测试信号输入至第三颜色子像素的数据线上。

其中，第一颜色子像素、第二颜色子像素以及第三颜色子像素的发光颜色互不相同。

本实施例中，以第一颜色子像素为红色子像素，第二颜色子像素为绿色子像素，第三颜色子像素为蓝色子像素为例进行说明。

本实现方式中，输入区域B3还包括第一信号输入端子103、第二信号输入端子104和第三信号输入端子105。其中，第一测试信号总线DR1连接至第一信号输入端子103，第二测试信号总线DG1连接至第二信号输入端子 104，第三测试信号总线DB1连接至第三信号输入端子105。

本实现方式中，输入区域B3内不同的测试信号总线36分别用于连接不同颜色子像素的数据线22。当显示区域A包括三种颜色子像素时，至少需要三条测试信号总线36。当输入区域B3仅设置三条测试信号总线36，即设置最小数量的测试信号总线36时，可以缩小输入区域B3的空间占用，缩小显示面板的边框尺寸。

在第二种实现方式中，如图11所示，多条测试信号总线36还包括第四测试信号总线DR2，第四测试信号总线DR2用于将第四测试信号输入至第四颜色子像素的数据线上。

参照图14示出了图11所示输入区域的实体结构图片。

其中，第四颜色子像素与第一颜色子像素的发光颜色相同，连接第四测试信号总线DR2的数据线与连接第一测试信号总线DR1的数据线交替设置。

假设显示区域内的第1列、4列、7列、10列和13列的子像素为红色子像素，则第1列、7列和13列的子像素可以为第一颜色子像素，通过数据线和测试信号引线33连接至第一测试信号总线DR1；第4列和10列的子像素可以为第四颜色子像素，通过数据线和测试信号引线33连接至第四测试信号总线DR2，这样可以实现连接第四测试信号总线DR2的数据线与连接第一测试信号总线DR1的数据线之间的交替设置。

可选地，第四测试信号总线DR2和第一测试信号总线DR1均可以连接至第一信号输入端子103，确保第四测试信号与第一测试信号相同。

本实现方式中，第一颜色子像素和第四颜色子像素为同一颜色子像素，均为红色子像素。第一测试信号总线DR1与第四测试信号总线DR2并联设置，红色子像素中的一部分如第一颜色子像素连接至第一测试信号总线DR1，红色子像素中的另一部分如第四颜色子像素连接至第四测试信号总线DR2，因此可以减少第一测试信号总线DR1或第四测试信号总线DR2上的过孔数量，确保第一测试信号总线DR1或第四测试信号总线DR2对应的第一过孔87具有较大的可用空间，从而可以增大这些第一过孔87处测试信号引线33的线宽，实现测试信号引线33覆盖第一过孔87在测试信号引线33所在平面上的正投影，从而降低过孔失效和电阻过大的风险。

在第三种实现方式中，如图12所示，多条测试信号总线36还包括第五测试信号总线DG2，第五测试信号总线DG2用于将第五测试信号输入至第五颜色子像素的数据线上。

其中，第五颜色子像素与第二颜色子像素的发光颜色相同，连接第五测试信号总线DG2的数据线与连接第二测试信号总线DG1的数据线交替设置。

假设显示区域内的第2列、5列、8列、11列和14列的子像素为绿色子像素，则第2列、8列和14列的子像素可以为第二颜色子像素，通过数据线和测试信号引线33连接至第二测试信号总线DG1；第5列和11列的子像素可以为第五颜色子像素，通过数据线和测试信号引线33连接至第五测试信号总线DG2，这样可以实现连接第五测试信号总线DG2的数据线与连接第二测试信号总线DG1的数据线之间的交替设置。

可选地，第五测试信号总线DG2和第二测试信号总线DG1均可以连接至第二信号输入端子104，确保第五测试信号与第二测试信号相同。

本实现方式中，第五颜色子像素与第二颜色子像素为同一颜色子像素，均为绿色子像素。第二测试信号总线DG1与第五测试信号总线DG2并联设置，绿色子像素中的一部分如第二颜色子像素连接至第二测试信号总线DG1，绿色子像素中另一部分如第五颜色子像素连接至第五测试信号总线

DG2，因此可以减少第二测试信号总线DG1或第五测试信号总线DG2上的过孔数量，确保第二测试信号总线DG1或第五测试信号总线DG2对应的第一过孔87具有较大的可用空间，从而可以增大这些第一过孔87处测试信号引线33的线宽，实现测试信号引线33覆盖第一过孔87在测试信号引线33所在平面上的正投影，从而降低过孔失效和电阻过大的风险。

在第四种实现方式中，如图13所示，多条测试信号总线36还包括第六测试信号总线DB2，第六测试信号总线DB2用于将第六测试信号输入至第六颜色子像素的数据线22上。

其中，第六颜色子像素与第三颜色子像素的发光颜色相同，连接第六测试信号总线DB2的数据线22与连接第三测试信号总线DB1的数据线22交替设置。

假设显示区域内的第3列、6列、9列、12列和15列的子像素为蓝色子 像素，则第3列、9列和15列的子像素可以为第三颜色子像素，通过数据线和测试信号引线33连接至第三测试信号总线DB1；第6列和12列的子像素可以为第六颜色子像素，通过数据线和测试信号引线33连接至第六测试信号总线DB2，这样可以实现连接第六测试信号总线DB2的数据线与连接第三测试信号总线DB1的数据线之间的交替设置。

可选地，第六测试信号总线DB2和第三测试信号总线DB1均可以连接至第三信号输入端子105，确保第六测试信号与第三测试信号相同。

本实现方式中，第六颜色子像素与第三颜色子像素为同一颜色子像素，均为蓝色子像素。第三测试信号总线DB1与第六测试信号总线DB2并联设置，蓝色子像素中的一部分如第三颜色子像素连接至第三测试信号总线DB1，蓝色子像素中的另一部分如第六颜色子像素连接至第六测试信号总线DB2，因此可以减少第三测试信号总线DB1或第六测试信号总线DB2上的过孔数量，确保第三测试信号总线DB1或第六测试信号总线DB2对应的第一过孔87具有较大的可用空间，从而可以增大这些第一过孔87处测试信号引线33的线宽，实现测试信号引线33覆盖第一过孔87在测试信号引线33所在平面上的正投影，从而降低过孔失效和电阻过大的风险。

通过并联设置连接同一颜色子像素的多条测试信号总线36，可以增大连接这些测试信号总线36的第一过孔87的可用空间，增大这些第一过孔87位置处测试信号引线33的线宽，解决由于工艺极限导致第一过孔87处测试信号引线33宽度不足的问题，符合绑定单元34的排列周期越来越小的设计趋势，有助于制作窄边框的显示面板。

随着绑定单元34的排列周期越来越小，可以将连接第一颜色子像素多条测试信号总线36进行并联设置；进一步地，还可以将连接第一颜色子像素多条测试信号总线36进行并联设置，并且将连接第二颜色子像素多条测试信号总线36进行并联设置；进一步地，还可以将连接第一颜色子像素多条测试信号总线36进行并联设置，并且将连接第二颜色子像素多条测试信号总线36进行并联设置，并且将连接第三颜色子像素多条测试信号总线36进行并联设置。

另外，为了获得较大的第一过孔可用空间，在具体实现中，可以采用相移掩模制作第二金属层82。由于相移掩模制作的走线间距最小为2.4μm， 而普通掩膜版制作的走线间距最小为4μm，因此，采用相移掩模制作第二金属层82，可以缩小测试信号引线33之间的间距，从而可以增大第一过孔87的可用空间，增大第一过孔87处测试信号引线33的线宽，确保测试信号引线33覆盖第一过孔87在测试信号引线33所在平面上的正投影，降低过孔失效和电阻过大的风险。

在绑定区域B2的尺寸相同的情况下，图3所示的测试区域B1与输入区域B3的总宽度(垂直于第一方向上的尺寸)为285微米，图1所示的测试区域B1与输入区域B3的总宽度为320微米。由此可见，采用本申请提供的显示面板，可以有效减小显示面板的边框尺寸。

在一种可选的实现方式中，如图10至图13所示，在输入区域B3内，多条测试信号引线33构成多个引线单元106，多个引线单元106在第一方向上周期排列。

在第一方向上，引线单元106的排列周期T4与绑定单元34的排列周期T2之间的比值，等于引线单元106所包含的测试信号引线33的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值。

由于测试单元31的排列周期T1与绑定单元34的排列周期T2之间的比值，等于测试单元31所包含的开关晶体管32的数量与绑定单元34所包含的绑定衬垫35的数量之间的比值，因此，引线单元106的排列周期T4与测试单元31的排列周期T1之间的比值，等于引线单元106所包含的测试信号引线33的数量与测试单元31所包含的开关晶体管32的数量之间的比值。

本实现方式中，在第一方向上的一定宽度范围内，测试信号引线33的数量与开关晶体管32的数量相等，二者一一对应连接。通过合理设计，可以提高测试信号引线33的长度均一性。

在具体实现中，多个子像素21可以包括N种颜色的子像素21，N大于或等于1。

若测试信号总线36的数量为N，所有颜色相同的子像素21的数据线22与同一条测试信号总线36连接，则引线单元106所包含的测试信号引线33的数量可以为N。

若测试信号总线36的数量大于a×N，且小于或等于(a+1)×N，与所有颜色相同的子像素21的数据线22连接的测试信号总线36的数量大于或 等于a，且小于或等于a+1，则引线单元106所包含的测试信号引线33的数量可以为(a+1)×N，a为正整数。

如图10所示，显示区域A包括三种颜色的子像素21(如红色子像素、蓝色子像素和绿色子像素，N＝3)，测试信号总线36的数量为N＝3。所有红色子像素的数据线通过测试信号引线33连接至第一测试信号总线DR1；所有绿色子像素的数据线通过测试信号引线33连接至第二测试信号总线

DG1；所有蓝色子像素的数据线通过测试信号引线33连接至第三测试信号总线DB1。这种情况下，引线单元106所包含的测试信号引线33的数量为N＝3。

如图11所示，显示区域A包括三种颜色的子像素21(如红色子像素、蓝色子像素和绿色子像素，N＝3)，测试信号总线36的数量为4，由于4大于1×3，小于2×3，因此a＝1。连接颜色相同的子像素21的测试信号总线36的数量最少为一条，最多为两条，如图11所示，红色子像素中的一部分如第一颜色子像素连接至第一测试信号总线DR1，红色子像素中的另一部分如第四颜色子像素连接至第四测试信号总线DR2；所有绿色子像素的数据线通过测试信号引线33连接至第二测试信号总线DG1；所有蓝色子像素的数据线通过测试信号引线33连接至第三测试信号总线DB1。这种情况下，引线单元106所包含的测试信号引线33的数量为(a+1)×N＝6。

如图12所示，显示区域A包括三种颜色的子像素21(如红色子像素、蓝色子像素和绿色子像素，N＝3)，测试信号总线36的数量为5，由于5大于1×3，小于2×3，因此a＝1。连接颜色相同的子像素21的测试信号总线36的数量最少为一条，最多为两条，如图12所示，红色子像素中的一部分如第一颜色子像素连接至第一测试信号总线DR1，红色子像素中的另一部分如第四颜色子像素连接至第四测试信号总线DR2；绿色子像素中的一部分如第二颜色子像素连接至第二测试信号总线DG1，绿色子像素中另一部分如第五颜色子像素连接至第五测试信号总线DG2；所有蓝色子像素的数据线通过测试信号引线33连接至第三测试信号总线DB1。这种情况下，引线单元106所包含的测试信号引线33的数量为(a+1)×N＝6。

如图13所示，显示区域A包括三种颜色的子像素21(如红色子像素、蓝色子像素和绿色子像素，N＝3)，测试信号总线36的数量为6，由于6等 于2×3，因此a＝1。连接颜色相同的子像素21的测试信号总线36的数量最少为一条，最多为两条，如图13所示，红色子像素中的一部分如第一颜色子像素连接至第一测试信号总线DR1，红色子像素中的另一部分如第四颜色子像素连接至第四测试信号总线DR2；绿色子像素中的一部分如第二颜色子像素连接至第二测试信号总线DG1，绿色子像素中另一部分如第五颜色子像素连接至第五测试信号总线DG2；蓝色子像素中的一部分如第三颜色子像素连接至第三测试信号总线DB1，蓝色子像素中的另一部分如第六颜色子像素连接至第六测试信号总线DB2。这种情况下，引线单元106所包含的测试信号引线33的数量为(a+1)×N＝6。

如图10所示，引线单元106所包含的测试信号引线33的数量为3，绑定单元34所包含的绑定衬垫35的数量为3，绑定单元34的排布周期为33μm，引线单元106的排布周期为33μm。

如图11至图13所示，引线单元106所包含的测试信号引线33的数量为6，绑定单元34所包含的绑定衬垫35的数量为3，绑定单元34的排布周期为33μm，引线单元106的排布周期为66μm。

本公开实施例还提供了一种显示装置，该显示装置包括如上述任一实施例提供的显示面板。

该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，其实现原理及有益效果与上述提供的显示面板的实现原理及有益效果相同，在此不在赘述。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所 固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本公开所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的一般技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本公开的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本公开的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本公开可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的精神和范围。

Claims (22)

1. 一种显示面板，其中，包括显示区域以及位于所述显示区域外围的边框区域，所述显示区域包括多个子像素以及与所述子像素连接的多条数据线，所述边框区域包括测试区域和绑定区域；

   所述测试区域包括沿第一方向周期排列的多个测试单元，所述测试单元包括至少一个开关晶体管，所述开关晶体管的第一极与测试信号引线连接，所述测试信号引线用于传输测试信号，所述开关晶体管的第二极与所述数据线连接；

   所述绑定区域包括沿所述第一方向周期排列的多个绑定单元，所述绑定单元包括至少一个绑定衬垫，所述绑定衬垫与所述数据线连接；

   其中，在所述第一方向上，所述测试单元的一个排列周期所包含的开关晶体管的数量与所述绑定单元的一个排列周期所包含的绑定衬垫的数量之间的比值大于0且小于2。
2. 根据权利要求1所述的显示面板，其中，在所述测试区域内，所述测试信号引线和所述数据线均沿第二方向延伸，所述第二方向与所述第一方向垂直；

   所述测试信号引线的一部分复用为所述开关晶体管的第一极，所述数据线的一部分复用为所述开关晶体管的第二极。
3. 根据权利要求1或2所述的显示面板，其中，所述测试单元包括多个所述开关晶体管；

   在所述测试单元内，各所述开关晶体管的第一极均位于第二极的同一侧，各所述开关晶体管分别在第二方向上的正投影相互无交叠，所述第二方向与所述第一方向垂直；多个所述开关晶体管包括第一晶体管和第二晶体管，所述第一晶体管的第二极与所述第二晶体管的第一极分别在所述第一方向上的正投影有交叠。
4. 根据权利要求3所述的显示面板，其中，在所述测试单元内，多个所述开关晶体管还包括第三晶体管，所述第三晶体管与所述第二晶体管相邻，所述第二晶体管的第二极与所述第三晶体管的第一极分别在所述第一方向上的正投影有交叠。
5. 根据权利要求1至4任一项所述的显示面板，其中，所述测试区域和所述绑定区域分别位于所述显示区域相对的两侧。
6. 根据权利要求1至4任一项所述的显示面板，其中，所述测试区域和所述绑定区域位于所述显示区域的同一侧，所述绑定区域位于所述显示区域与所述测试区域之间。
7. 根据权利要求6所述的显示面板，其中，所述数据线包括数据传输线和数据输入线，所述数据传输线的两端分别与所述开关晶体管的第二极以及所述绑定衬垫的第一端连接，所述绑定衬垫的第二端与所述数据输入线连接。
8. 根据权利要求1至7任一项所述的显示面板，其中，所述开关晶体管包括沟道区域，所述沟道区域的宽长比大于或等于13/3，且小于或等于200/4。
9. 根据权利要求1至8任一项所述的显示面板，其中，所述比值为1。
10. 根据权利要求1至9任一项所述的显示面板，其中，所述边框区域还包括输入区域，所述输入区域位于所述测试区域远离所述显示区域的一侧，所述输入区域包括多条测试信号总线，所述测试信号总线的延伸方向与所述测试信号引线的延伸方向相交；您之前有个重要专利要提交

    所述测试信号总线与所述测试信号引线连接，所述测试信号总线用于通过所述测试信号引线将测试信号输入至颜色相同的子像素的数据线上。
11. 根据权利要求10所述的显示面板，其中，所述多条测试信号总线包括至少一条内部传输总线，所述内部传输总线位于第一金属层；

    所述测试信号引线位于第二金属层，所述第一金属层与所述第二金属层之间设置有第一绝缘层；

    在所述第二金属层背离所述第一金属层的一侧设置有第二绝缘层，在所述第二绝缘层背离所述第一金属层的一侧设置有第一电极层，所述第一电极层包括多个转接电极；或者在所述第一金属层背离所述第二金属层的一侧设置有第三绝缘层，在所述第三绝缘层背离所述第二金属层的一侧设置有第二电极层，所述第二电极层包括多个转接电极；

    其中，所述测试信号引线与所述内部传输总线通过所述转接电极连接；所述转接电极的第一部分与所述测试信号引线通过第一过孔连接，所述转接电极的第二部分与所述内部传输总线通过第二过孔连接。
12. 根据权利要求11所述的显示面板，其中，所述第一过孔在所述测试 信号引线所在平面上的正投影位于所述测试信号引线的范围内。
13. 根据权利要求11所述的显示面板，其中，所述至少一条内部传输总线包括第一内部总线和第二内部总线，所述第一内部总线位于所述第二内部总线靠近所述显示区域的一侧；

    连接所述测试信号引线与所述第一内部总线的第一过孔和第二过孔的排布方向与所述第一内部总线的延伸方向垂直；

    连接所述测试信号引线与所述第二内部总线的第一过孔和第二过孔的排布方向与所述第二内部总线的延伸方向平行。
14. 根据权利要求11所述的显示面板，其中，所述多条测试信号总线还包括一条边缘传输总线，所述边缘传输总线位于所述至少一条内部传输总线远离所述显示区域的一侧，所述边缘传输总线位于所述第二金属层，相互连接的边缘传输总线与测试信号引线为一体结构。
15. 根据权利要求10至14任一项所述的显示面板，其中，所述多条测试信号总线包括第一测试信号总线、第二测试信号总线和第三测试信号总线；

    所述第一测试信号总线用于将第一测试信号输入至第一颜色子像素的数据线上，所述第二测试信号总线用于将第二测试信号输入至第二颜色子像素的数据线上，所述第三测试信号总线用于将第三测试信号输入至第三颜色子像素的数据线上；

    其中，所述第一颜色子像素、所述第二颜色子像素以及所述第三颜色子像素的发光颜色互不相同。
16. 根据权利要求15所述的显示面板，其中，所述多条测试信号总线还包括第四测试信号总线，所述第四测试信号总线用于将第四测试信号输入至第四颜色子像素的数据线上；

    其中，所述第四颜色子像素与所述第一颜色子像素的发光颜色相同，连接所述第四测试信号总线的数据线与连接所述第一测试信号总线的数据线交替设置。
17. 根据权利要求16所述的显示面板，其中，所述多条测试信号总线还包括第五测试信号总线，所述第五测试信号总线用于将第五测试信号输入至第五颜色子像素的数据线上；

    其中，所述第五颜色子像素与所述第二颜色子像素的发光颜色相同，连接 所述第五测试信号总线的数据线与连接所述第二测试信号总线的数据线交替设置。
18. 根据权利要求17所述的显示面板，其中，所述多条测试信号总线还包括第六测试信号总线，所述第六测试信号总线用于将第六测试信号输入至第六颜色子像素的数据线上；

    其中，所述第六颜色子像素与所述第三颜色子像素的发光颜色相同，连接所述第六测试信号总线的数据线与连接所述第三测试信号总线的数据线交替设置。
19. 根据权利要求18所述的显示面板，其中，所述输入区域还包括第一信号输入端子、第二信号输入端子和第三信号输入端子；

    其中，所述第四测试信号总线和所述第一测试信号总线均连接至所述第一信号输入端子，所述第五测试信号总线和所述第二测试信号总线均连接至所述第二信号输入端子，所述第六测试信号总线和所述第三测试信号总线均连接至所述第三信号输入端子。
20. 根据权利要求10至19任一项所述的显示面板，其中，在所述输入区域内，多条所述测试信号引线构成多个引线单元，多个所述引线单元在所述第一方向上周期排列；

    在所述第一方向上，所述引线单元的排列周期与所述绑定单元的排列周期之间的比值，等于所述引线单元所包含的测试信号引线的数量与所述绑定单元所包含的绑定衬垫的数量之间的比值。
21. 根据权利要求20所述的显示面板，其中，所述多个子像素包括N种颜色的子像素，所述N大于或等于1；

    若所述测试信号总线的数量为所述N，所有颜色相同的子像素的数据线与同一条所述测试信号总线连接，则所述引线单元所包含的测试信号引线的数量为所述N；

    若所述测试信号总线的数量大于a×N，且小于或等于(a+1)×N，与所有颜色相同的子像素的数据线连接的测试信号总线的数量大于或等于所述a，且小于或等于所述a+1，则所述引线单元所包含的测试信号引线的数量为所述(a+1)×N，所述a为正整数。
22. 一种显示装置，其中，包括权利要求1至21任一项所述的显示面板。