CN116710274A - 层叠体的制造方法、层叠体以及多层层叠体 - Google Patents

层叠体的制造方法、层叠体以及多层层叠体 Download PDF

Info

Publication number
CN116710274A
CN116710274A CN202180091153.XA CN202180091153A CN116710274A CN 116710274 A CN116710274 A CN 116710274A CN 202180091153 A CN202180091153 A CN 202180091153A CN 116710274 A CN116710274 A CN 116710274A
Authority
CN
China
Prior art keywords
laminate
resin film
metal layer
layer
coupling agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180091153.XA
Other languages
English (en)
Inventor
奥山哲雄
松尾启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyobo Co Ltd
Original Assignee
Toyobo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyobo Co Ltd filed Critical Toyobo Co Ltd
Publication of CN116710274A publication Critical patent/CN116710274A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/14—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by a layer differing constitutionally or physically in different parts, e.g. denser near its faces
    • B32B5/147—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by a layer differing constitutionally or physically in different parts, e.g. denser near its faces by treatment of the layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/30—Fillers, e.g. particles, powders, beads, flakes, spheres, chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明是一种层叠体的制造方法，其包含以下工序：准备由第1树脂膜与图案化的金属层层叠而成的第1层叠体的工序A；准备具有与金属层图案对应的凹部的第2树脂膜的工序B；一边将金属层图案与第2树脂膜的凹部进行嵌合，一边将第1层叠体与第2树脂膜进行贴合的工序C。

Description

层叠体的制造方法、层叠体以及多层层叠体
技术领域
本发明涉及一种层叠体的制造方法、层叠体以及多层层叠体。
背景技术
一直以来，通过电气绝缘性树脂涂覆图案化金属层而成的片材状层叠体被广泛使用。该层叠体，例如可作为通电发热的面状发热体而使用(例如参考专利文献1)。此外，广义上电路作为印刷基板，广泛使用以电气绝缘性树脂涂覆图案化金属层而成的片材状层叠体。为此，在多层电路基板、半导体封装中，开发了将半导体芯片进行三维层叠的所谓芯片层叠型封装。在三维层面上配置有功能元件的多芯片封装的半导体芯片间插入的中介层(interposer)等，也被称作树脂涂覆的金属图案。更详细地，在具有贯通电极的多芯片封装的半导体芯片间插入的特定物性的高分子膜，使用了该高分子膜的中介层等，也被称作树脂涂覆的金属图案。
作为所述层叠体的制造方法，已知：(a)先准备将图案化的金属层层叠在第1树脂膜上而成的第1层叠体，再在所述第1层叠体的金属层上，涂布第2树脂膜形成用清漆并进行干燥的方法；(b)先准备将图案化的金属层层叠在第1树脂膜上而成的第1层叠体，再在所述第1层叠体的金属层上，配置第2树脂膜形成用树脂粉末，将所述树脂粉末压缩成形的方法；(c)将图案化的金属层配置到模具中央的同时，在模具内填充树脂粉末，将所述树脂粉末压缩成形的方法；(d)先准备将图案化的金属层层叠在第1树脂膜上而成的第1层叠体，再在所述第1层叠体的金属层上涂布粘合剂并进行干燥，进一步在其上层压第2树脂膜并进行粘合的方法；(e)先准备将图案化的金属层层叠在第1树脂膜上而成的第1层叠体，再在所述第1层叠体的金属层上涂布粘合剂并进行干燥，进一步在其上层压第2树脂膜并进行粘合的方法等。
现有技术文献
专利文献
专利文献1：日本专利特开2005-317524号公报
发明内容
发明要解决的问题
然而，在现有的层叠体的制造方法中，存在需要涂布第2树脂膜形成用清漆并进行干燥的工序，或者进行将树脂粉末压缩成形的工序的耗时长之类的问题。
此外，在采用在第1层叠体的金属层上涂布第2树脂膜形成用清漆并进行干燥从而形成层叠体的制造方法的情况下，固化时(干燥时)会发生收缩，在涂布清漆的一侧的层(第2树脂膜)表面会产生凹凸。总之，因第2树脂膜的下侧具有存在金属层的部分和不存在金属层的部分，故层叠体无法均等地收缩，存在在第2树脂膜的表面产生凹凸，平面性较差之类的问题。
本发明是鉴于上述问题而完成的。其目的在于，提供一种层叠体的制造方法，能够用较短时间制作平面性优异的层叠体。此外，本发明提供一种可通过该制造方法得到的层叠体以及多层层叠体。
解决问题的技术手段
本发明对层叠体的制造方法进行深刻研究。结果发现，通过采用下列的结构，能够用较短时间制作平面性优异的层叠体，从而完成本发明。
即，本发明提供如下。
[1]一种层叠体的制造方法，其特征在于,包含以下工序：
工序A：准备第1层叠体，其由第1树脂膜和图案化的金属层层叠而成；
工序B：准备第2树脂膜，其具有对应于所述金属层图案的凹部；
工序C：一边将所述金属层图案与所述第2树脂膜的所述凹部进行嵌合，一边将所述第1层叠体与所述第2树脂膜进行贴合。
根据所述结构，可以分别准备第1层叠体和第2树脂膜，因此只需将第1层叠体与第2树脂膜进行贴合，就能够用较短时间制作层叠体。
此外，一直以来，当在第1层叠体上涂布第2树脂膜形成用清漆并进行干燥以形成层叠体时，固化时会发生收缩，在涂布清漆的一侧的层(第2树脂膜)的表面会产生凹凸，平面性较差。然而，在本发明中，由于分别准备第1层叠体和第2树脂膜后进行贴合，所以无法发生如上述方式的收缩。因此，能够制作两面都具有平坦且平行的面的层叠体。
此外，若将第1树脂膜和第2树脂膜设为上下对称的构造，则可以抑制加热时的翘曲。即，当树脂膜(第1树脂膜、第2树脂膜)和金属层之间存在线膨胀差时，在加热时虽然会产生翘曲，但当第1树脂膜和第2树脂膜设为上下对称的构造，第1树脂膜与金属层之间产生的翘曲力，与第2树脂膜与金属层之间产生的翘曲力可以相互抵消。
[2]在所述[1]的结构中，在所述第1层叠体的所述金属层上设有硅烷偶联剂层，
所述工序C优选通过所述硅烷偶联剂层将所述第1层叠体和所述第2树脂膜进行贴合。
根据所述结构，通过硅烷偶联剂层贴合第1层叠体和第2树脂膜，因此能够牢固地贴合。此外，硅烷偶联剂不同于树脂系粘合剂,在热环境下的劣化较少。因此，能够在热环境下经受长期使用。
[3]在所述[1]的结构中，在所述第2树脂膜上，设有硅烷偶联剂层，
所述工序C优选通过所述硅烷偶联剂层将所述第1层叠体和所述第2树脂膜进行贴合。
根据所述结构，由于是通过硅烷偶联剂层将第1层叠体和第2树脂膜进行贴合，因此能够牢固地贴合。此外，硅烷偶联剂不同于树脂系粘合剂,在热环境下的劣化较少。因此，能够在热环境下经受长期使用。
[4]在所述[1]～[3]的结构中，所述第1树脂膜以及所述第2树脂膜，优选为聚酰亚胺膜。
根据所述结构，所述第1树脂膜以及所述第2树脂膜为聚酰亚胺膜，因此可以得到耐热性优异的层叠体。
[5]在所述[1]～[4]的结构中，所述金属层的厚度为10μm以上100μm以下。
如上所述，一直以来，当在第1层叠上涂布第2树脂膜形成用清漆并进行干燥以形成层叠体时，固化时会发生收缩，在涂布清漆的一侧的层(第2树脂膜)的表面会产生凹凸。特别地，金属层较厚时，这种凹凸变得更显著。
然而，根据所述结构，由于分别准备第1层叠体和第2树脂膜后进行贴合，所以无法发生如上述现有方法的收缩。因此，即便是金属层的厚度为较厚的10μm以上时，也能够制作两面都具有平坦且平行的面的层叠体。
此外，本发明提供如下。
[6]一种层叠体，其特征在于，依次层叠有第1树脂膜、图案化的金属层、硅烷偶联剂层与具有对应于所述金属层图案的凹部的第2树脂膜，
在所述第2树脂膜的所述凹部的第1侧面与同第1侧面相对的所述金属层的第2侧面之间，存在空隙。
使用所述层叠体的制造方法制造的层叠体，其第2树脂膜的凹部的侧面(第1侧面)与同第1侧面相对的所述金属层的侧面(第2侧面)之间，存在空隙。其理由在于，在所述层叠体的制造方法中，由于分别准备第1层叠体和第2树脂膜后，将所述金属层的图案(凸部图案)与所述第2树脂膜的所述凹部进行嵌合，因此凹部形成为相比所述金属层的图案(凸部图案)稍微变大。
需要说明的是，在现有的层叠体的制造方法中，由于在第1层叠体的金属层上涂布第2树脂膜形成用清漆并进行干燥，因此无法如本实施方式相关的层叠体10那样，形成空隙42。
由于上述[6]的层叠体是根据所述层叠体的制造方法制造，因此能够用较短时间制成。此外，也可以制成两面都具有平坦且平行的面的层叠体。
此外，本发明提供如下。
[7]一种多层层叠体，其特征在于，层叠有2个以上的[6]所述的层叠体。
所述[6]的层叠体两面都具有平坦且平行的面，因此即使将2个以上的层叠体进行层叠(层叠多层)，也能够确保平行。此外，由于金属层存在2层以上，因此作为线路层使用时，可以将各金属层分配为例如接地层、电源层等，分离功能。其结果，能够形成抗噪声强、难以产生噪声的线路层。
[8]一种多层层叠体，其特征在于，依次层叠有[6]所述的层叠体、图案化的第2金属层与第3树脂膜。
所述[6]的层叠体两面都具有平坦且平行的面，因此即使针对上述[6]的层叠体进一步地层叠有图案化的第2金属层和第3树脂膜(层叠多层)，也能够确保平行。此外，比较上述[7]的多层层叠体，可以减少至少1层的树脂膜层。此外，由于存在2层以上的金属层，作为线路层使用时，可以将各金属层分配为例如接地层、电源层等，分离功能。其结果，可以制成抗噪声强、难以产生噪声的线路层。此外，在以金属层为热源，将该多层层叠体作为面状发热体使用的情况下，通过2层以上的金属层可使热均匀分布。
[9]一种多层层叠体，其特征在于，层叠有2个[6]所述的层叠体，在所述第1树脂膜或所述第2树脂膜上设有贯通孔，在所述贯通孔中形成有金属填充的金属填充层，其中一方层叠体的所述金属填充层与另一方层叠体的所述金属填充剂层电连接。
所述[6]的层叠体两面都具有平坦且平行的面，因此即使将2个以上层叠体(层叠多层)进行层叠，也能够确保平行。此外，由于存在2层以上的金属层，因此作为线路层使用时，可以将各金属层分配为例如接地层、电源层等，分离功能。其结果，可以制成抗噪声强、难以产生噪声的线路层。此外，由于2层金属层为电连接，故可以形成3维电路。
发明的效果
根据本发明，能够提供一种层叠体的制造方法，其可以用较短时间制作平面性优异的层叠体。此外，本发明还提供可通过该制造方法得到的层叠体以及多层层叠体。
附图说明
[图1]为说明本实施方式相关的层叠体制造方法的截面示意图
[图2]为说明本实施方式相关的层叠体制造方法的截面示意图
[图3]为说明本实施方式相关的层叠体制造方法的截面示意图[图4]为说明本实施方式相关的层叠体制造方法的截面示意图[图5]为说明本实施方式相关的层叠体制造方法的截面示意图[图6]为说明本实施方式相关的层叠体制造方法的截面示意图[图7]为说明300℃下加热后的层叠体翘曲的计算方法的平面图[图8]为图7的A-A截面图[图9]为表示第1实施方式相关的多层层叠体的截面示意图[图10]为说明第2实施方式相关的多层层叠体制造方法的截面示意图[图11]为说明第2实施方式相关的多层层叠体制造方法的截面示意图[图12]为说明第2实施方式相关的多层层叠体制造方法的截面示意图[图13]为说明第2实施方式相关的多层层叠体制造方法的截面示意图[图14]为说明第3实施方式相关的多层层叠体制造方法的截面示意图[图15]为说明第3实施方式相关的多层层叠体制造方法的截面示意图[图16]为说明第3实施方式相关的多层层叠体制造方法的截面示意图[图17]为说明第3实施方式相关的多层层叠体制造方法的截面示意图
符号说明
10层叠体
20第1层叠体
21第1树脂膜
22 未图案化的金属层
24 图案化的金属层
25第2侧面
26硅烷偶联剂层
31未图案化的第2树脂膜
32图案化的第2树脂膜
34凹部
36第1侧面
42空隙
50、70、80多层层叠体
62未图案化的第2金属层
64图案化的第2金属层
72第3树脂膜
74 凹部
82 贯通孔
84 金属填充层
具体实施方式
以下，对本发明的实施方式进行说明。对层叠体的制造方法进行说明，其中，也对层叠体进行说明。
[层叠体的制造方法]
本实施方式相关的层叠体的制造方法
工序A：准备第1层叠体，其由第1树脂膜和图案化的金属层层叠而成；
工序B：准备第2树脂膜，其具有对应于所述金属层图案的凹部；
工序C：一边嵌合所述金属层图案与所述第2树脂膜的所述凹部，一边将所述第1层叠体与所述第2树脂膜贴合。
图1～图6为说明本实施方式相关的层叠体制造方法的截面示意图。
<工序A>
在本实施方式相关的层叠体制造方法中，首先，如图2所示，准备第1层叠体20，其由第1树脂膜21与图案化的金属层24进行层叠而成(工序A)。
第1层叠体20的准备方法没有特别限定，例如，可以按以下顺序准备。首先，如图1所示，准备2层层叠体，该2层层叠体由第1树脂膜21和未图案化的金属层22二者进行层叠而成。所述2层层叠体，例如，可通过向第1树脂膜21贴合金属层22从而得到。作为金属层22，优选使用金属箔。
作为贴合方法，可举出使用下述的硅烷偶联剂进行贴合的方法。若使用硅烷偶联剂进行贴合，则可以牢固地贴合二者。此外，基于热劣化较少而优选使用硅烷偶联剂进行贴合。硅烷偶联剂的涂布可以在第1树脂膜21，也可以在金属层22，也可以在二者都进行。作为其他的贴合方法，可举出压接。压接时，优选事先将第1树脂膜21的表面进行等离子处理。当第1树脂膜21的表面经等离子处理后开始进行压接时，可以牢固地贴合二者。此外，基于热劣化较少而优选第1树脂膜21的表面经等离子处理后开始进行压接。压接优选加热压接。需要说明的是，从防止热劣化的观点出发，优选第1树脂膜21与金属层22贴合时不使用树脂系粘合剂。
准备所述的2层层叠体后，将未图案化的金属层22按现有公知方法蚀刻，形成图案化的金属层24(参考图2)。由此得到第1层叠体20。需要说明的是，金属层24的图案没有限定。当将得到的层叠体用作面状发热体时，以尽可能均匀加热层叠体的面的方式进行图案化即可。此外，当将得到的层叠体用作线路基板时，将其图案化制成期望的线路图案即可。
作为第1树脂膜21，没有特别限定，但可举出：聚酰亚胺、聚酰胺酰亚胺、聚醚酰亚胺、氟化聚酰亚胺之类的聚酰亚胺系树脂(例如：芳香族聚酰亚胺树脂、脂环族聚酰亚胺树脂)；聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚2,6-萘二甲酸乙二醇酯之类的共聚聚酯(例如：全芳香族聚酯、半芳香族聚酯)、以聚甲基丙烯酸甲酯为代表的共聚(甲基)丙烯酸酯；聚碳酸酯；聚酰胺；聚砜；聚醚砜；聚醚酮；乙酸纤维素；硝酸纤维素；芳香族聚酰胺；聚氯乙烯；多酚；聚芳酯；聚苯硫醚；聚苯醚；聚苯乙烯等的膜。其中，第1树脂膜21优选聚酰亚胺膜。若第1树脂膜21为聚酰亚胺膜，则能够得到耐热性优异的层叠体。当第1树脂膜21为聚酰亚胺膜时，优选在工序A的阶段(进行工序C之前的阶段)完成酰亚胺化。总之，作为第1树脂膜21，优选不为包含未完成酰亚胺化的前体溶液的膜。
第1树脂膜21的厚度，没有特别限定，但从能够得到薄型层叠体的观点出发，优选100μm以下，更优选40μm以下，进一步优选为30μm以下。就厚度的下限来说没有特别的限制，但优选5μm以上，更优选10μm以上，进一步优选15μm以上。
作为金属层24(金属层22)，没有特别限定，但优选容易图案加工的，例如优选为Cu、Ni、Al、Ti、Fe、Ag、Au或者这些的合金来构成。此外，作为金属层24(金属层22)，优选不锈钢(SUS)。
金属层24(金属层22)的厚度，没有特别限定，但可以制成3μm以上，10μm以上，20μm以上等。在本实施方式中，由于分别准备第1层叠体和第2树脂膜后进行贴合，故在层叠体制造时不会发生树脂膜(第1树脂膜、第2树脂膜)的固化收缩。因此，金属层24的厚度即使为较厚的10μm以上，也能够制作两面都具有平坦且平行的面的层叠体。金属层24(金属层22)的厚度上限没有特别限定，但可以是100μm以下等。需要说明的是，根据层叠体的用途，金属层24(金属层22)的厚度也可低于3μm。
在第1层叠体20的金属层24上，如图3所示，也可设有硅烷偶联剂层26。
硅烷偶联剂层26在之后贴合第1层叠体20和第2树脂膜32时，以物理上或化学上的方式，夹设在金属层24和第2树脂膜32之间，具有密贴金属层24与第2树脂膜32的作用。
本实施方式所用的硅烷偶联剂，没有特别限定，但优选含有具有氨基的偶联剂。作为硅烷偶联剂的优选具体例，可举出：N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三乙氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1,3-二甲基-丁烯)丙胺、2-(3,4-环氧环己基)乙基三甲氧基硅烷、3-缩水甘油醚氧基丙基三甲氧基硅烷、3-缩水甘油醚氧基丙基甲基二乙氧基硅烷、3-缩水甘油醚氧基丙基三乙氧基硅烷、乙烯基三氯硅烷、乙烯基三甲氧基硅烷、乙烯基三乙氧基硅烷、2-(3,4-环氧环己基)乙基三甲氧基硅烷、3-缩水甘油醚氧基丙基三甲氧基硅烷、3-缩水甘油醚氧基丙基甲基二乙氧基硅烷、3-缩水甘油醚氧基丙基三乙氧基硅烷、对苯乙烯基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、3-甲基丙烯酰氧基丙基三乙氧基硅烷、3-丙烯酰氧基丙基三甲氧基硅烷、N-苯基-3-氨基丙基三甲氧基硅烷、N-(乙烯基苄基)-2-氨基乙基-3-氨基丙基三甲氧基硅烷盐酸盐、3-脲丙基三乙氧基硅烷、3-氯丙基三甲氧基硅烷、3-巯基丙基甲基二甲氧基硅烷、3-巯基丙基三甲氧基硅烷、双(三乙氧基甲硅烷基丙基)四硫化物、3-异氰酸酯丙基三乙氧基硅烷、三(3-三甲氧基甲硅烷基丙基)异氰脲酸酯、氯甲基苯乙基三甲氧基硅烷、氯甲基三甲氧基硅烷、氨基苯基三甲氧基硅烷、氨基苯乙基三甲氧基硅烷、氨基苯基氨基甲基苯乙基三甲氧基硅烷等。
作为所述硅烷偶联剂，除上述之外还可以使用：n-丙基三甲氧基硅烷、丁基三氯硅烷、2-氰乙基三乙氧基硅烷、环己三氯硅烷、癸基三氯硅烷、二乙酰氧基二甲基硅烷、二乙氧基二甲基硅烷、二甲氧基二甲基硅烷、二甲氧基二苯基硅烷、二甲氧基甲基苯基硅烷、十二烷基三氯硅烷、十二烷基三甲氧基硅烷、乙基三氯硅烷、己基三甲氧基硅烷、十八烷基三乙氧基硅烷、十八烷基三甲氧基硅烷、n-辛基三氯硅烷、n-辛基三乙氧基硅烷、n-辛基三甲氧基硅烷、三乙氧基乙基硅烷、三乙氧基甲基硅烷、三甲氧基甲基硅烷、三甲氧基苯基硅烷、戊基三乙氧基硅烷、戊基三氯硅烷、三乙酰氧基甲基硅烷、三氯己基硅烷、三氯甲基硅烷、三氯十八烷基硅烷、三氯丙基硅烷、三氯十四烷基硅烷、三甲氧基丙基硅烷、烯丙基三氯硅烷、烯丙基三乙氧基硅烷、烯丙基三甲氧基硅烷、二乙氧基甲基乙烯基硅烷、二甲氧基甲基乙烯基硅烷、三氯乙烯硅烷、三乙氧基乙烯基硅烷、乙烯基三(2-甲氧基乙氧基)硅烷、三氯-2-氰乙基硅烷、二乙氧基(3-缩水甘油醚氧基丙基)甲基硅烷、3-缩水甘油醚氧基丙基(二甲氧基)甲基硅烷、3-缩水甘油醚氧基丙基三甲氧基硅烷等。
上述硅烷偶联剂之中，特别优选1分子中含有1个硅原子的硅烷偶联剂，例如，可例举：N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三乙氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1,3-二甲基-丁烯基)丙胺、2-(3,4-环氧环己基)乙基三甲氧基硅烷、3-缩水甘油醚氧基丙基三甲氧基硅烷、3-缩水甘油醚氧基丙基甲基二乙氧基硅烷、3-缩水甘油醚氧基丙基三乙氧基硅烷、氨基苯基三甲氧基硅烷、氨基苯乙基三甲氧基硅烷、氨基苯基氨基甲基苯乙基三甲氧基硅烷等。在特别要求高耐热性的情况下，理想的是将Si与氨基之间用芳香族基连接的硅烷偶联剂。
在第1层叠体20的金属层24上，也可设有硅烷偶联剂层26以外的偶联层。
作为用于形成所述偶联层的偶联剂，除上述之外还可以使用：1-巯基-2-丙醇、3-巯基丙酸甲酯、3-巯基-2-丁醇、3-巯基丙酸丁酯、3-(二甲氧基甲基甲硅烷基)-1-丙硫醇、4-(6-巯基己氧基)苄醇、11-氨基-1-十一烷硫醇、11-巯基十一烷基膦酸、11-巯基十一烷基三氟乙酸、2,2’-(1,2-乙二基双氧代)二乙硫醇、11-巯基十一烷基三(乙二醇)、(1-巯基-11-十一烷基)四(乙二醇)、(1-(甲基羧基)-11-十一烷基)六(乙二醇)、羟基十一烷基二硫化物、羧基十一烷基二硫化物、羟基十六烷基二硫化物、羧基十六烷基二硫化物、四(2-乙基己氧基)钛、二辛氧基双(辛二醇酸酯)钛、三丁氧基乙酰丙酮锆、单丁氧基乙酰丙酮双(乙酰乙酸乙酯)锆、三丁氧基单硬脂酸酯锆、乙酰烷氧基二异丙基铝、3-缩水甘油醚氧丙基三甲氧基硅烷、2,3-丁二硫醇、1-丁硫醇、2-丁硫醇、环己硫醇、环戊硫醇、1-癸硫醇、1-十二烷硫醇、3-巯基丙酸-2-乙基己基酯、3-巯基丙酸乙酯、1-庚硫醇、1-十六烷硫醇、己硫醇、异戊基硫醇、异丁基硫醇、3-巯基丙酸、3-巯基丙酸-3-甲氧基丁酯、2-甲基-1-丁硫醇、1-十八烷硫醇、1-辛硫醇、1-十五烷硫醇、1-戊硫醇、1-丙硫醇、1-十四烷硫醇、1-十一烷硫醇、1-(12-巯基十二烷基)咪唑、1-(11-巯基十一烷基)咪唑、1-(10-巯基癸基)咪唑、1-(16-巯基十六烷基)咪唑、1-(17-巯基十七烷基)咪唑、1-(15-巯基)十二烷酸、1-(11-巯基)十一烷酸、1-(10-巯基)癸酸等。
作为硅烷偶联剂的涂布方法(硅烷偶联剂层的形成方法)，能够使用将硅烷偶联剂溶液涂布于金属层24的方法或蒸镀法等。此时，硅烷偶联剂层26不仅在金属层24上，也可在第1树脂膜21上形成。总之，将硅烷偶联剂溶液涂布于金属层24上时，也可以涂布于第1树脂膜21上；将硅烷偶联剂溶液蒸镀于金属层24上时，也可以蒸镀于第1树脂膜21上。此外，硅烷偶联剂层也可以在图案化的金属层24的侧面形成。然而，即使硅烷偶联剂层在金属层24的侧面形成，形成于金属层24的侧面的硅烷偶联剂层，也优选不和第2树脂膜32的凹部34的第1侧面36(参考图6)进行粘合。通过使形成于金属层24的侧面的硅烷偶联剂层与第2树脂膜32的凹部34的第1侧面36不相粘合，得到的层叠体(例如如下所述的层叠体10)为容易弯折的层叠体。
需要说明的是，硅烷偶联剂层的形成可以在第2树脂膜32的凹部34的表面进行。硅烷偶联剂层也可以在金属层24上以及第2树脂膜32的凹部34上形成。
作为硅烷偶联剂层26的膜厚，没有特别限定，只要是能够覆盖金属层24的整体表面的程度即可。
<工序B>
此外，在本实施方式相关的层叠体的制造方法中，除所述工序A之外，如图5所示，准备第2树脂膜32，该膜具有对应于金属层24的图案(凸状的图案)的凹部34(工序B)。
具有凹部34的第2树脂膜32的准备方法没有特别限定，但可以根据例如以下的顺序来准备。
首先，如图4所示，准备未图案化的第2树脂膜31。
作为第2树脂膜31，其材质没有特别限定，但可以使用与第1树脂膜21相同的材质。其中，第2树脂膜31也优选为聚酰亚胺膜。当第2树脂膜31为聚酰亚胺膜时，能够得到耐热性优异的层叠体。第1树脂膜21的材质和第2树脂膜31的材质可以相同也可以不同。
第2树脂膜31的厚度没有特别限定，但从能够得到薄型层叠体的观点出发，优选100μm以下，更优选50μm以下，进一步优选30μm以下。就厚度的下限而言没有特别限定，但优选10μm以上，更优选15μm以上，进一步优选20μm以上。
若得到的层叠体10的上下树脂膜膜厚相同，则第2树脂膜31的厚度优选为第1树脂膜21的厚度加上金属层24的厚度。
接着，根据现有公知的方法将未图案化的第2树脂膜31进行蚀刻，形成对应于金属层24图案的凹部34。在使用聚酰亚胺膜作为第2树脂膜31的情况下，根据现有公知的方法，例如使用碱系药剂进行蚀刻。由此，能够得到具有凹部34的第2树脂膜32(参考图5)。凹部34的深度优选与金属层24的厚度相同。此外，凹部34的大小(宽度)优选设定为稍微大于金属层24的图案(凸部图案)的宽度，这是为了之后，金属层24的图案(凸状的图案)和第2树脂膜32的凹部34相互嵌合时，确保可靠地嵌合。
<工序C>
所述工序A以及所述工序B之后，如图6所示，一边嵌合金属层24的图案与第2树脂膜32的凹部34，一边贴合第1层叠体20和第2树脂膜32(工序C)。
在本实施方式中，第1层叠体20的金属层24上设有硅烷偶联剂层26，故在所述工序C中，通过硅烷偶联剂层26将第1层叠体20和第2树脂膜32进行贴合。由于通过硅烷偶联剂层26将第1层叠体20和第2树脂膜32进行贴合，故可以牢固地贴合。此外，硅烷偶联剂与树脂系粘合剂不同，在热环境下劣化较少。因此，可以在热环境下经受长期使用。
然而，在与本发明相关的层叠体的制造方法中，也可不设置硅烷偶联剂层26。此时，可以通过将第1层叠体20和第2树脂膜32压接从而进行贴合。在压接时，优选事先将第2树脂膜32的表面进行等离子处理。若第2树脂膜32的表面经等离子处理后开始进行压接，可以牢固地贴合二者。另外，若对第二树脂膜32的表面进行等离子体处理后进行压接，则从热劣化少的方面考虑是优选的。压接优选为加热压接。另外，从防止热劣化的观点出发，在第1层叠体20与第2树脂膜32贴合时优选不使用树脂系粘接剂。
通过以上的工序，可以得到层叠体10。
在上述实施方式中，就第1层叠体的金属层上设有硅烷偶联剂层的情况进行了说明。然而，本发明不受此例限定，也可以在第2树脂膜的金属层上设置硅烷偶联剂层，来代替在第1层叠体的金属层上设置硅烷偶联剂层。即使在此结构下，在工序C中，也可以通过硅烷偶联剂层贴合第1层叠体和第2树脂膜。
根据上述的层叠体的制造方法可得的层叠体10，具有以下结构。即，依次层叠有第1树脂膜21、图案化的金属层24、硅烷偶联剂层26以及具有对应于金属层24图案的凹部34的第2树脂膜32。在第2树脂膜32的凹部34的第1侧面36与同第1侧面36相对的金属层24的第2侧面25之间，存在空隙42。
层叠体10因通过所述层叠体的制造方法而制造，故可以用较短时间制成。此外，由于是分别准备第1层叠体和第2树脂膜后再进行贴合制造，故能够得到两面都具有平坦且平行地面的层叠体10。
根据300℃下加热后的以下的测定方法测定的层叠体10的翘曲优选为5％以下，更优选为3％以下，进一步优选为1％以下。
<300℃下加热后的层叠体翘曲>
300℃下加热后的层叠体翘曲(％)表示的是，300℃下加热前后层叠体厚度方向相对于面方向的变形程度。具体地是指按以下的顺序得到的值。图7是用于说明300℃下加热后的层叠体翘曲的计算方法的平面图，图8是其A-A的截面图。首先，如图7、图8所示，准备100mm×100mm的试验片(层叠体)。在室温下，将试验片100呈凹状静置在压板110上，将四角距平面的距离(h1rt、h2rt、h3rt、h4rt：单位mm)的平均值作为“原翘曲量(mm)”。接着，在300℃下加热处理1小时后，在平面上将试验片静置呈凹状，将四角距平面的距离(h1、h2、h3、h4：单位mm)的平均值作为“翘曲量(mm)”。然后，将“翘曲量”减去“原翘曲量”的差值作为“300℃下加热前后的翘曲量”。“300℃下加热后的层叠体翘曲(％)”表示的是，相对于从试验片的各顶点开始到中心的距离(70.7mm)的卷曲量百分率(％)的值。测定值是10个(10个试验片)的平均值。
然而，没有足够的层叠体进行10个抽样时，按3枚以上测定。具体按下式算出。
原翘曲量(mm)：(h1rt+h2rt+h3rt+h4rt)/4
翘曲量(mm)：(h1+h2+h3+h4)/4
300℃下加热前后的翘曲量(mm)＝(翘曲量)-(原翘曲量)
300℃下加热后的层叠体翘曲(％)＝100×(300℃下加热前后的翘曲量)/70.7
接着，就本实施方式相关的多层层叠体以及多层层叠体的制造方法进行说明。
[第1实施方式]
图9是表示第1实施方式相关的多层层叠体的截面示意图。如图9所示，第1实施方式相关的多层层叠体50是将2个按上述说明的层叠体10进行层叠的结构。在多层层叠体50中，将一方层叠体10(图9中为上方的层叠体10)的第1树脂膜21，与另一方层叠体10(图9中为下方的层叠体10)的第2树脂膜32进行相向层叠。
多层层叠体50通过将2个层叠体10进行贴合得到。
作为将一方层叠体10与另一方层叠体10进行贴合的方法，如上所述，可举出通过硅烷偶联剂层进行贴合的方法。具体地可以举出：在一方层叠体10的第1树脂膜21上形成硅烷偶联剂层后，贴合另一方层叠体10的方法；在另一方层叠体10的第2树脂膜32上形成硅烷偶联剂层后，贴合一方层叠体10的方法。若使用硅烷偶联剂进行贴合，则能够牢固地贴合二者。此外，基于热劣化较少而优选使用硅烷偶联剂进行贴合。
作为其他的贴合方法，可举出压接。当压接时，优选事先将作为贴合面的树脂膜(第1树脂膜21和/或第2树脂膜32)进行等离子处理。若经等离子处理后开始进行压接，则可以牢固地贴合二者。此外，基于热劣化较少而优选经等离子处理后开始进行压接。压接优选加热压接。需要说明的是，从防止热劣化的观点出发，贴合第1树脂膜21和金属层22时优选不使用树脂系粘合剂。
在上述多层层叠体50中，对一方层叠体10的第1树脂膜21与另一方层叠体10的第2树脂膜32相向层叠进行了说明，但本发明相关的多层层叠体不受此例限定，可以将一方层叠体的第1树脂膜和另一方层叠体的第1树脂膜进行相向层叠，也可以将一方层叠体的第2树脂膜和另一方层叠体的第2树脂膜进行相向层叠。
在上述多层层叠体50中，对层叠2个层叠体10进行了说明，但本发明相关的多层层叠体不受此例限定，也可将3个以上层叠体10进行层叠。第3层的层叠方法采用上述同样的方法即可。
根据第1实施方式相关的多层层叠体，由于层叠体10两面都具有平坦且平行的面，故即便层叠2个以上(层叠多层)，也可保持平行。此外，由于金属层存在2层以上，作为线路层使用时，可以将各金属层分配为例如接地层、电源层等，分离功能。其结果，能够形成抗噪声强、难以产生噪声的线路层。
[第2实施方式]
图10～图13是表示用于说明第2实施方式相关的多层层叠体制造方法的截面示意图。如图13所示，第2实施方式相关的多层层叠体70是依次将层叠体10、图案化的第2金属层64、第3树脂膜72层叠而成的结构。
多层层叠体70可以通过以下的方法制造。
首先，准备层叠体10。
接着，如图10所示，在层叠体10的第1树脂膜21上贴合未图案化的第2金属层62。作为第2金属层62，可以使用与金属层22同样的金属层。作为第2金属层62的贴合方法，与上述方法相同，可举出使用硅烷偶联剂的贴合、压接(更优选经等离子处理后的压接)。
接着，如图11所示，根据现有公知的方法，将未图案化的第2金属层62进行蚀刻，形成图案化的第2金属层64。
此外，在第2本实施方式相关的多层层叠体的制造方法中，除所述工序之外，如图12所示，准备第3树脂膜72，其具有对应于第2金属层64的图案(凸状的图案)的凹部74。第3树脂膜72可以按照与第2树脂膜32同样的方法进行准备。
之后，如图13所示，一边将第2金属层64的图案与第3树脂膜72的凹部74进行嵌合，一边将二者进行贴合。作为贴合方法，可以与上述的贴合方法相同，可举出使用硅烷偶联剂的贴合、压接(更优选经等离子处理后的压接)。在第3树脂膜72的凹部74的侧面与同所述侧面相对的第2金属层64的侧面之间，存在与空隙42同样的空隙。
作为第3树脂膜72的材质，没有特别限定，可以使用与第1树脂膜21同样的材质。其中，第3树脂膜72也优选为聚酰亚胺膜。当第3树脂膜72为聚酰亚胺膜时，能够得到耐热性优异的层叠体。第3树脂膜72的材质、第1树脂膜21的材质、第2树脂膜32的材质，相互之间可以相同，也可以不同。
通过以上的工序，可以得到多层层叠体70。
在上述的多层层叠体70中，说明了向层叠体10的第1树脂膜21，依次层叠图案化的第2金属层64和第3树脂膜72的情况。然而，本发明相关的多层层叠体不受此例限定，也可以向层叠体10的第2树脂膜32，依次层叠图案化的第2金属层和第3树脂膜。
在上述的多层层叠体70中，就存在2层作为金属层的金属层24和第2金属层64的情况进行了说明。然而，本发明相关的多层层叠体不受此例限定，金属层也可以存在3个以上。作为将金属层制成3层以上的方法，在多层层叠体70的任意一面，使用通过图10～图12所说明的方法，进一步地，只要将图案化的追加金属层以及追加的树脂膜进行层叠即可。
根据第2实施方式相关的多层层叠体，由于层叠体10两面都具有平坦且平行的面，因此即使对层叠体10进一步地层叠图案化的第2金属层和第3树脂膜(层叠多层)，也能够保证平行。此外，比较第1实施方式相关的多层层叠体，树脂膜的层数可以减少一层。此外，由于存在2层以上的金属层，作为线路层使用时，可以将各金属层分配为例如接地层、电源层等，分离功能。其结果，能够形成抗噪声强、难以产生噪声的线路层。此外，在以金属层为热源，将该多层层叠体作为面状发热体使用的情况下，通过2层以上的金属层可使热均匀分布。
[第3实施方式]
图14～图17是表示用于说明第3实施方式相关的多层层叠体制造方法的截面示意图。如图17所示，第3实施方式相关的多层层叠体80是如下结构：其层叠有2个层叠体10，在第1树脂膜21上设有贯通孔82，在贯通孔82中形成有用金属填充的金属填充层84，一方层叠体10的金属填充层84与另一方层叠体10的金属填充层84电连接。
多层层叠体80可以通过以下的方法制造。
首先，准备层叠体10。
接着，如图14所示，在层叠体10的第1树脂膜21上形成贯通孔82至金属层24。贯通孔82能够根据现有公知的方法形成。贯通孔82能够通过例如激光加工形成。
接着，如图15所示，向贯通孔82填充金属形成金属填充层84。金属填充层84的形成方法没有特别限定，但可以填充例如金属浆料(银浆料等)来形成金属填充层84。
按同样方法，再制作1个具有金属填充层84的层叠体10。
接着，将2个具有金属填充层84的层叠体10彼此相互贴合。此时，将一方的层叠体10的金属填充层84与另一方的层叠体10的金属填充层84在符合电连接的位置上进行贴合。
根据以上工序，能够得到多层层叠体80。
在上述多层层叠体80中，对在层叠体10的第1树脂膜21内形成金属填充层84的情况进行了说明。然而，本发明相关的多层层叠体不受此例限定。例如，也可以是在层叠体10的第2树脂膜32内形成金属填充层，将第2树脂膜32内形成了金属填充层的2个层叠体10彼此相互贴合。此外，也可以是在一方的层叠体10的第1树脂膜21内形成金属填充层，另一方面，在另一方的层叠体10的第2树脂膜32内形成金属填充层，将二者以金属填充剂层彼此电连接的方式进行贴合。
对于第1实施方式至第3实施方式的多层层叠体，例如可以将第1实施方式相关的多层层叠体和第2实施方式相关的多层层叠体等进行贴合等，进一步将多层层叠体彼此贴合而使用。作为贴合方法，没有特别限定，但正如已经说明的，优选通过硅烷偶联剂贴合以及压接的贴合方法。
以上，就本发明的实施方式进行了说明，但本发明不受上述示例限定，在充分满足本发明结构的范围内，可以进行适当的设计变更。

Claims (9)

1.一种层叠体的制造方法，其特征在于，包含以下工序：
工序A：准备第1层叠体，其由第1树脂膜和图案化的金属层层叠而成；
工序B：准备第2树脂膜，其具有对应于所述金属层图案的凹部；
工序C：一边将所述金属层图案与所述第2树脂膜的所述凹部进行嵌合，一边将所述第1层叠体与所述第2树脂膜进行贴合。
2.根据权利要求1所述的层叠体的制造方法，其特征在于，在所述第1层叠体的所述金属层上设有硅烷偶联剂层，所述工序C通过所述硅烷偶联剂层，将所述第1层叠体与所述第2树脂膜进行贴合。
3.根据权利要求1所述的层叠体的制造方法，其特征在于，在所述第2树脂膜上设有硅烷偶联剂层，所述工序C通过所述硅烷偶联剂层，将所述第1层叠体与所述第2树脂膜进行贴合。
4.根据权利要求1～3中任一项所述的层叠体的制造方法，其特征在于，所述第1树脂膜以及所述第2树脂膜为聚酰亚胺膜。
5.根据权利要求1～3中任一项所述的层叠体的制造方法，其特征在于，所述金属层的厚度为10μm以上100μm以下。
6.一种层叠体，其特征在于，依次层叠有第1树脂膜、图案化的金属层、硅烷偶联剂层与具有对应于所述金属层图案的凹部的第2树脂膜，
在所述第2树脂膜的所述凹部的第1侧面与同第1侧面相对的所述金属层的第2侧面之间，存在空隙。
7.一种多层层叠体，其特征在于，层叠有2个以上的权利要求6所述的层叠体。
8.一种多层层叠体，其特征在于，依次层叠有权利要求6所述的层叠体、图案化的第2金属层与第3树脂膜。
9.一种多层层叠体，其特征在于，层叠有2个权利要求6所述的层叠体，
所述第1树脂膜或所述第2树脂膜上设有贯通孔，
在所述贯通孔中形成有金属填充的金属填充层，
一方层叠体的所述金属填充层与另一方层叠体的所述金属填充层电连接。
CN202180091153.XA 2021-01-26 2021-11-11 层叠体的制造方法、层叠体以及多层层叠体 Pending CN116710274A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-010212 2021-01-26
JP2021010212 2021-01-26
PCT/JP2021/041458 WO2022163065A1 (ja) 2021-01-26 2021-11-11 積層体の製造方法、積層体、及び、多層積層体

Publications (1)

Publication Number Publication Date
CN116710274A true CN116710274A (zh) 2023-09-05

Family

ID=82653147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180091153.XA Pending CN116710274A (zh) 2021-01-26 2021-11-11 层叠体的制造方法、层叠体以及多层层叠体

Country Status (7)

Country Link
US (1) US20240096774A1 (zh)
EP (1) EP4286153A1 (zh)
JP (1) JPWO2022163065A1 (zh)
KR (1) KR20230136737A (zh)
CN (1) CN116710274A (zh)
TW (1) TW202235252A (zh)
WO (1) WO2022163065A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317524A (ja) 2004-03-30 2005-11-10 Toray Ind Inc 面状発熱体
JP2008031448A (ja) * 2006-06-29 2008-02-14 Nippon Steel Chem Co Ltd ポリイミドフィルムの製造方法及び積層板の製造方法
TW201800543A (zh) * 2016-03-08 2018-01-01 東洋油墨Ｓｃ控股股份有限公司 積層體及其製造方法、以及帶接著劑層的樹脂膜
KR102643949B1 (ko) * 2016-09-26 2024-03-05 가부시끼가이샤 레조낙 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
JP2018122590A (ja) * 2017-02-02 2018-08-09 Ｊｘ金属株式会社 離型層付き金属箔、金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP6423494B1 (ja) * 2017-07-13 2018-11-14 Ａｐｃ株式会社 積層体の製造方法
JP6732706B2 (ja) * 2017-09-01 2020-07-29 タツタ電線株式会社 プリント配線板の製造方法、プリント配線板、多層プリント配線板の製造方法、及び、多層プリント配線板
JP7243724B2 (ja) * 2018-06-27 2023-03-22 Ａｇｃ株式会社 樹脂付金属箔

Also Published As

Publication number Publication date
WO2022163065A1 (ja) 2022-08-04
TW202235252A (zh) 2022-09-16
JPWO2022163065A1 (zh) 2022-08-04
US20240096774A1 (en) 2024-03-21
KR20230136737A (ko) 2023-09-26
EP4286153A1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
KR101260908B1 (ko) 배선판 및 이의 제조 방법
CN108133897B (zh) 多芯片封装
KR100962837B1 (ko) 다층 프린트 배선 기판 및 그 제조 방법
US8222539B2 (en) Wiring board and method for manufacturing the same
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US11277907B2 (en) Component carrier with exposed layer
US11284508B2 (en) Semi-flex component carrier with dielectric material having high elongation and low young modulus
JP5027193B2 (ja) 配線板及びその製造方法
TW200833190A (en) Adhesive sheet for capacitor and method for manufacturing printed circuit board having built-in capacitor using the same
US11570905B2 (en) Method of manufacturing component carrier and component carrier
US20160212856A1 (en) Method for manufacturing electronic component embedding substrate and electronic component embedding substrate
JP2012044163A (ja) 電気的構成要素を埋め込む方法
CN116710274A (zh) 层叠体的制造方法、层叠体以及多层层叠体
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
WO2021025025A1 (ja) 樹脂多層基板および樹脂多層基板の製造方法
JP2004111702A (ja) 配線基板およびその製造方法
JP2008172030A (ja) 多層回路基板の製造方法
US20210358883A1 (en) Fan-out packaging method employing combined process
TW202232612A (zh) 電子元件封裝結構、其製造方法及半成品組合體
JP2022068665A (ja) 固体電解コンデンサおよびその製造方法
CN111081563A (zh) 一种多层膜rf射频器件及其制造方法
JP2021009868A (ja) 配線板の製造方法
JPH0587180B2 (zh)
JP2011253891A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination