CN116710220A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN116710220A
CN116710220A CN202280009666.6A CN202280009666A CN116710220A CN 116710220 A CN116710220 A CN 116710220A CN 202280009666 A CN202280009666 A CN 202280009666A CN 116710220 A CN116710220 A CN 116710220A
Authority
CN
China
Prior art keywords
conductor layer
wiring substrate
crystallites
substrate according
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280009666.6A
Other languages
English (en)
Inventor
东登志文
佐野裕明
井本晃
山元泉太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN116710220A publication Critical patent/CN116710220A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/02Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers
    • B22F7/04Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite layers with one or more layers not made from powder, e.g. made from solid metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Abstract

布线基板是绝缘层与导体层被层叠而得到的。绝缘层是玻璃陶瓷。导体层是以铜为主成分的多个微晶的烧结体。多个微晶包含具有直线状的边的多边形状的微晶。多个微晶将直线状的边作为晶界而相接。

Description

布线基板
技术领域
公开的实施方式涉及布线基板。
背景技术
以往,已知具有绝缘层和以铜为主成分的导体层的布线基板。这种布线基板例如通过同时烧成在铜粉末中添加金属氧化物的导体层材料、和作为绝缘层材料的玻璃陶瓷而得到。
在先技术文献
专利文献
专利文献1:JP特开2003-277852号公报
发明内容
实施方式的一方式所涉及的布线基板是绝缘层与导体层被层叠而得到的。所述绝缘层是玻璃陶瓷。所述导体层是以铜为主成分的多个微晶的烧结体。所述多个微晶包含具有直线状的边的多边形状的微晶,将直线状的边作为晶界而相接。
附图说明
图1是表示实施方式所涉及的布线基板的一例的剖视图。
图2是图1所示的区域A的放大图。
图3是表示微晶的评价方法的说明图。
图4是表示导体层具有的多个微晶的评价结果的图。
图5是表示实施例以及参考例所涉及的布线基板中的频率与界面导电率的关系的图。
具体实施方式
以下,参照附图,对本申请公开的布线基板的实施方式进行说明。另外,并不是通过以下所示的实施方式来限定本公开。
图1是表示实施方式所涉及的布线基板的一例的剖视图。如图1所示,实施方式所涉及的布线基板1具有绝缘层20和导体层10。
绝缘层20是玻璃陶瓷。绝缘层20可以具有夹着导体层10而面对的第1层21和第2层22。第1层21以及第2层22例如设置为分别夹着导体层10的厚度方向的两面。
导体层10作为主成分而含有铜。具体而言,导体层10含有50质量%以上的铜。导体层10也可以含有70质量%以上的铜、80质量%以上的铜、90质量%以上且低于100质量%(99质量%以下)的铜。
导体层10是多个微晶的烧结体。图2是图1所示的区域A的放大图。如图2所示,导体层10在剖视下含有多边形状的微晶11。
此外,相邻的多个微晶11a、11b将各微晶11具有的呈直线状的边作为晶界12而相接。由此,能够提高高频下的界面导电率。能够获得高频下表现出较高的界面导电率的布线基板。
这里,利用图3来说明微晶11具有的“呈直线状的边”的评价方法。图3是表示微晶的评价方法的说明图。如图3所示,微晶11具有多边形状的剖面。作为例子,图3所示的微晶11具有包含边S01~S08的八边形状的轮廓。关于拍摄到包含这种剖面的导体层10的图像,例如准备标尺(或者尺子)30并使其位于沿着边S01的位置。如果边S01之中沿着标尺(或者尺子)30的部分的长度为微晶11的最长径dMAX的1/2以上,则规定为是“呈直线状的边”。此外,关于其他的边S02~S08,也分别与边S01同样地评价是否为“呈直线状的边”。在图3所示的例子中,具有长度L01的边S01以及具有长度L07的边S07被评价为是“呈直线状的边”。即,图3所示的微晶11具有2个“呈直线状的边”。微晶11的最长径dMAX可以是1μm以上且10μm以下。
例如,关于实施方式所涉及的导体层10,针对多个微晶11分别具有的各边,反复进行上述的评价。该情况下,多个微晶11可以具有70%以上的呈直线状的边为2个以上的微晶11。这样,在具有包含2个以上的呈直线状的边的微晶11为70%以上的导体层10的布线基板1中,例如能够减小频率1GHz~49GHz处的界面导电率的降低。由此,能够提高高频下的界面导电率。
图4是表示导体层具有的多个微晶的评价结果的图。如图4所示,导体层10分别具有呈直线状的边的数量为0~5的微晶11。相对于微晶11的总数为7+9+24+23+21+4=88,呈直线状的边的数量为2个以上的微晶11的数量为24+23+21+4=72,其比例为72/88×100≈81.8%。
该情况下,布线基板1在看得到导体层10的剖面的位置切断,对其切剖面进行研磨,由此制作剖面观察用的试样。
接下来,利用电子线背散射衍射(EBSD:Electron Back Scattered DiffractionPattern)法对研磨的面进行解析。导体层10的厚度方向以及长度方向上的试样的拍摄范围例如以下那样进行设定。此外,拍摄范围中包含的微晶11的数量例如设为50以上且100以下。
导体层10的厚度方向:拍摄看得到1层导体层10的范围。
导体层10的长度方向:拍摄20μm左右的范围。此外,也可以设为10μm以上且20μm以下的范围。
实施方式所涉及的布线基板1例如频率2GHz处的界面导电率可以为90%以上。此外,布线基板1例如频率30GHz处的界面导电率可以为85%以上。此外,布线基板1例如频率49GHz处的界面导电率可以为78%以上。布线基板1中,频率30GHz以上且49GHz以下的范围中的界面导电率为78%以上。这样,根据实施方式所涉及的布线基板1,例如能够减小频率2GHz~49GHz处的界面导电率的降低。由此,能够提高高频下的界面导电率。
此外,也可以导体层10在沿着绝缘层20的面具有凹部13、14。这里,凹部13、14例如最大深度可以是1μm以上且3μm以下。此外,凹部13、14的沿着绝缘层20的方向的宽度w可以是导体层10的平均厚度t的50%以上且90%以下的范围。导体层10通过具有这样的凹部13、14,例如能够提高导体层10与绝缘层20的密接性。凹部13、14的曲率半径可以是5μm以上且50μm以下,特别地可以是10μm以上且30μm以下。
例如对将观察的区域(例如长度50μm)在长度方向4等分时的各地点(合计5处)所测定的导体层10的厚度进行平均,来求取导体层10的平均厚度t。导体层10的各地点的厚度设为与导体层10的长度方向垂直的方向的长度。另外,导体层10的平均厚度t例如能够设为5μm以上且15μm以下,能够进一步设为6.5μm以上且10μm以下。
另外,导体层10既可以仅在与绝缘层20面对的两面之中的一个面具有凹部13或者凹部14,也可以在与绝缘层20面对的导体层10的两面分别具有凹部13、14。此外,导体层10具有的凹部13以及/或者凹部14可以是多个。
此外,导体层10除了具有上述的比较大的凹部13、14以外,还可以具有多个宽度比其小的凹凸部10A(图2中,将凹的位置设为凹状部分10a,将处于相邻的位置的凸的位置设为凸状部分10b。)。这里,导体层10即使具有凹凸部10A,也优选导体层10的最大厚度tmax与最小厚度tmin的差为1μm以上且3μm以下。通过导体层10具有这样的凹凸部10A,例如能够提高导体层10与绝缘层20的密接性。此外,能够减小界面导电率的偏差。
此外,导体层10也可以在其表面具有二氧化硅粒子。换言之,在该布线基板1中,二氧化硅以粒子状的状态存在于导体层10的表面。这里,所谓导体层10的表面,是导体层10被形成于绝缘层20的表面时绝缘层20与导体层10的界面附近。所谓界面附近,包含从导体层10的表面到在导体层10的内部少许宽度的范围。所谓少许的宽度,是从导体层10的表面起1μm以内的范围。通过在导体层10的表面存在二氧化硅粒子,例如能够进一步提高导体层10与绝缘层20的密接性。另外,二氧化硅粒子可以遍及与绝缘层20面对的导体层10的整个面而存在,也可以存在于导体层10的表面的一部分。在导体层10的表面存在多个二氧化硅粒子的情况下,这些二氧化硅粒子也可以各个粒子相互孤立地存在。
通过在导体层10的表面、或者在绝缘层20与导体层10的界面附近存在二氧化硅粒子从而绝缘层20与导体层10的密接性得以提高的原因在于,认为导体层10中使用的金属材料(例如铜)的烧成时的收缩动作与二氧化硅粒子的收缩动作接近是一个原因。该情况下,认为导体层10中使用的金属材料的烧成时的收缩动作与二氧化硅粒子的收缩动作接近的主要原因是二氧化硅粒子的尺寸微小。例如,代替后述的尺寸的二氧化硅粒子,尺寸比其大的二氧化硅粒子具有基于尺寸的粒度分布的扩大。此外,存在因尺寸引起的热容量的增加。这些的主要原因成为使烧结动作、密接性变化的要因。另外,在取代微小尺寸的二氧化硅粒子而使用复合氧化物的玻璃粉末的情况下,由于玻璃粉末包含多个成分,因此玻璃粉末成为熔融状态的温度的范围相比于微小尺寸的二氧化硅粒子的情况变宽。例如,对于玻璃粉末而言,相比于微小尺寸的二氧化硅粒子,有时熔融温度从低温开始。此外,玻璃粉末具有较宽的粒度分布的情况较多。在使用具有这些性状的玻璃粉末的情况下,玻璃粉末在烧成中在成为导体层10的印刷图案内容易引起伴随烧结的凝集、移动。其结果,在形成导体层10时,金属粒子容易粒生长,此外,在导体层10中容易产生空隙。这是因为玻璃粉末容易从印刷图案的部分向作为绝缘层20的区域扩散。在使用微小尺寸的二氧化硅粒子的情况下,由于是单一的组成,因此成为熔融状态的温度的范围比玻璃粉末的情况窄。其结果,导体层10成为致密质,容易在沿着绝缘层20的面形成平缓的形状的凹部13、14。二氧化硅粒子的粒径的平均粒径可以是10nm以上且80nm以下。其中,优选平均粒径为30nm。优选下限20nm、上限40nm的累计量的比例为70%以上。
此外,导体层10除了凹部13、14以外,也可以在与绝缘层20面对的两面具有凹凸部10A。在与绝缘层20面对的导体层10的两面、即与绝缘层20的第1层21以及第2层22面对的导体层10的表面,除了具有凹部13、14以外,还具有形成凹凸部10A的部分,由此例如能够进一步提高导体层10与绝缘层20的密接性。
此外,导体层10可以位于在外部露出的布线基板1的表面。该情况下,导体层10可以位于布线基板1的一个面,也可以位于布线基板1的两面。
[实施例]
具体地制作布线基板,对界面导电率的差异进行评价。
首先,作为绝缘层的材料,准备氧化铝粒子40wt%、硼硅酸玻璃60wt%的混合物。该混合物是烧成温度为900℃以上且1000℃以下的玻璃陶瓷原料。此外,作为有机粘结剂,使用相对于玻璃陶瓷原料100质量份为20质量份的甲基丙烯酸异丁基树脂和邻苯二甲酸二丁酯,通过刮刀成形来制作厚度为100μm的生片。
此外,作为导体层的原料,准备平均粒径为2μm的铜粉末和平均粒径为20nm的二氧化硅粒子。二氧化硅粒子的下限10nm、上限30nm的累计量的比例为70%以上。二氧化硅粒子的添加量相对于铜粉末100质量份而设为1质量份。此外,有机粘结剂中使用了甲基丙烯酸异丁基树脂以及、丁基卡必醇乙酸酯、邻苯二甲酸二丁酯的混合溶剂。相对于铜粉末100质量份以5质量份的比例添加甲基丙烯酸异丁基树脂,进一步添加丁基卡必醇乙酸酯、邻苯二甲酸二丁酯的混合溶剂,从而调制出含有铜粉末以及二氧化硅粒子的导体糊膏。
在制作出的生片的两表面以规定的面积印刷导体糊膏并进行烧成。烧成在使用了氢-氮的混合气体的还原气氛中,将最高温度设为930℃、将保持时间设为2小时来进行。层叠多片的生片,将厚度设为500μm。
另一方面,参考例所涉及的布线基板除了将二氧化硅粒子的平均粒径设为1μm以外,与上述的实施例所涉及的布线基板同样地制作。
使用如上述那样制作的布线基板,分别测定界面导电率。界面导电率通过以下所示的电介质圆柱谐振器法来进行测定。作为测定用的试样,使用直径为50mm、遍及两面的大致整面而形成有导体层10的试样。
利用了电介质圆柱谐振器法的界面导电率的测定方法是如下方法:在包含相对介电常数、介电损耗已知的电介质材料的电介质圆柱的两端面或者一个端面,安装在内部形成有上述导体的绝缘层以使得成为规定的关系,从而形成电介质谐振器,由此测定导体与绝缘层的界面、即导体界面处的导电率。
该测定方法的原理如下:在构成在具有规定的尺寸比(高度h/直径d)的电介质圆柱的两端面、平行地设置在能够忽视缘端效应的程度充分大的导体板(通常为具有电介质圆柱的直径d的3倍左右的直径D的导体板)来进行夹持而得到的电磁场谐振器的情况下,通过TEomn谐振模式(以下称为TEomn模式)而流过导体板的高频电流仅分布在短路面、即电介质与导体的对置面。
在电介质谐振器中,利用通过TEomn模式(m=1、2、3…,n=1、2、3…)而流过导体的高频电流仅分布在导体与电介质圆柱相接的电介质基板的界面,能够根据被测定的TEomn模式(m=1、2、3…,n=1、2、3-··)的谐振频率f0和无负载Q、Qu来算出界面导电率。界面导电率在频率2GHz以上且49GHz的范围进行测定。图5中表示结果。
图5是表示实施例以及参考例所涉及的布线基板中的频率与界面导电率的关系的图。实线51是对实施例所涉及的布线基板进行测定的结果,虚线52是对参考例所涉及的布线基板进行测定的结果。
如图5所示,在实施例所涉及的布线基板中,遍及所测定的频域的整体,界面导电率比参考例所涉及的布线基板高。特别地,在参考例所涉及的布线基板中,频率30~48GHz的区域中的界面导电率的降低显著,另一方面,在实施例所涉及的布线基板中,界面导电率的降低较小。由此,可知实施方式所涉及的布线基板能够提高高频下的界面导电率。
此外,在对将铜箔用作为导体层的有机基板的界面导电率进行测定时,其结果如下:频率2GHz、30GHz以及49GHz处的界面导电率分别为99%、81%、61%,特别地频率30~48GHz的区域中的界面导电率的降低较大。
如以上,实施方式所涉及的布线基板1是绝缘层20和导体层10被层叠而得到的。绝缘层20是玻璃陶瓷。导体层10是将铜作为主成分的多个微晶11的烧结体。多个微晶11包含具有直线状的边的多边形状的微晶11,将直线状的边作为晶界12而相接。由此,能够提高高频下的界面导电率。
对于本领域技术人员而言,能够容易导出进一步的效果和其他的方式。因此,本公开的更宽泛的方式并不限定于如以上那样表示并且记述的特定的详细内容以及代表性的实施方式。因此,在不脱离通过附加的权利要求书以及其等同物所定义的总的发明的概念精神或者范围的情况下,能够进行各种变更。
符号说明
1 布线基板
10 导体层
11 微晶
12 晶界
13、14 凹部
20 绝缘层
21 第1层
22 第2层。

Claims (10)

1.一种布线基板,
层叠有绝缘层和导体层,
所述绝缘层是玻璃陶瓷,
所述导体层是以铜为主成分的多个微晶的烧结体,
所述多个微晶包含具有直线状的边的多边形状的微晶,将所述边作为晶界而相接。
2.根据权利要求1所述的布线基板,其中,
所述多个微晶以个数比例具有70%以上的所述边为2个以上的微晶。
3.根据权利要求1或者2所述的布线基板,其中,
所述导体层在沿着所述绝缘层的面具有凹部,
所述凹部的沿着所述绝缘层的方向的宽度为所述导体层的平均厚度的50%以上。
4.根据权利要求1至3的任意一项所述的布线基板,其中,
所述导体层被所述绝缘层夹持,在沿着所述绝缘层的两面具有凹凸部。
5.根据权利要求1至4的任意一项所述的布线基板,其中,
所述导体层作为金属成分而包含铜,该铜的含有率为80质量%以上且99质量%以下。
6.根据权利要求1至5的任意一项所述的布线基板,其中,
所述导体层的频率30GHz以上且49GHz以下的区域中的界面导电率为78%以上。
7.根据权利要求1至6的任意一项所述的布线基板,其中,
所述导体层具有二氧化硅粒子。
8.根据权利要求7所述的布线基板,其中,
所述二氧化硅粒子存在于所述导体层与所述绝缘层的界面附近。
9.根据权利要求7或者8所述的布线基板,其中,
所述二氧化硅粒子的平均粒径为10nm以上且80nm以下。
10.根据权利要求7至9的任意一项所述的布线基板,其中,
所述二氧化硅粒子的平均粒径为30nm,下限20nm、上限40nm的累计量的比例为70%以上。
CN202280009666.6A 2021-01-28 2022-01-24 布线基板 Pending CN116710220A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021012421 2021-01-28
JP2021-012421 2021-01-28
PCT/JP2022/002423 WO2022163574A1 (ja) 2021-01-28 2022-01-24 配線基板

Publications (1)

Publication Number Publication Date
CN116710220A true CN116710220A (zh) 2023-09-05

Family

ID=82653522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280009666.6A Pending CN116710220A (zh) 2021-01-28 2022-01-24 布线基板

Country Status (4)

Country Link
EP (1) EP4286077A1 (zh)
JP (1) JPWO2022163574A1 (zh)
CN (1) CN116710220A (zh)
WO (1) WO2022163574A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244123A (ja) * 1999-02-19 2000-09-08 Hitachi Ltd 多層セラミック回路基板
JP2001202823A (ja) * 2000-01-20 2001-07-27 Hitachi Ltd 厚膜ペースト及びセラミック回路基板
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
WO2017187753A1 (ja) * 2016-04-28 2017-11-02 株式会社村田製作所 多層セラミック基板

Also Published As

Publication number Publication date
JPWO2022163574A1 (zh) 2022-08-04
WO2022163574A1 (ja) 2022-08-04
EP4286077A1 (en) 2023-12-06

Similar Documents

Publication Publication Date Title
US7687137B2 (en) Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
KR101761753B1 (ko) 세라믹 전자부품
US10262797B2 (en) Multilayer body and electronic component
KR101922867B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN103377826A (zh) 多层陶瓷电子元件及其制造方法
James et al. Ba (Mg1/3Ta2/3) O3 filled PTFE composites for microwave substrate applications
WO2016042884A1 (ja) チップ型セラミック半導体電子部品
CN113165982A (zh) 层叠体和电子部件
JP6077353B2 (ja) アルミナ質セラミックス、およびそれを用いた配線基板
CN116710220A (zh) 布线基板
CN110869334B (zh) 氧化铝基板及使用其的电阻器
JP2020096120A (ja) セラミックス配線基板及びその製造方法
WO2023189513A1 (ja) 配線基板
WO2023189338A1 (ja) 配線基板
CN112309672B (zh) 线圈部件
JP4714986B2 (ja) 誘電体磁器組成物及びそれを用いた多層基板
JP6927252B2 (ja) ガラスセラミックス焼結体および配線基板
WO2023228888A1 (ja) 回路部品
WO2023127705A1 (ja) 配線基板
WO2023054137A1 (ja) 配線基板
CN113196418A (zh) 层叠体、电子部件和层叠体的制造方法
CN118020391A (zh) 配线基板
JP4416346B2 (ja) 回路基板の製造方法
JP3420437B2 (ja) 低温焼成磁器組成物
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination