JP2001202823A - 厚膜ペースト及びセラミック回路基板 - Google Patents
厚膜ペースト及びセラミック回路基板Info
- Publication number
- JP2001202823A JP2001202823A JP2000014233A JP2000014233A JP2001202823A JP 2001202823 A JP2001202823 A JP 2001202823A JP 2000014233 A JP2000014233 A JP 2000014233A JP 2000014233 A JP2000014233 A JP 2000014233A JP 2001202823 A JP2001202823 A JP 2001202823A
- Authority
- JP
- Japan
- Prior art keywords
- film paste
- thick film
- circuit board
- ceramic circuit
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【課題】 セラミック回路基板中の配線導体作製時にお
けるボイドの抑制。 【解決手段】 セラミック回路基板中の配線導体を作製
する際のＣｕを主成分とする厚膜ペーストに、Ｃｕ１０
０重量部に対し、粒径０．１〜３μｍでＣｕと固溶せず
溶解温度が焼結温度以上である酸化物又は炭化物又は窒
化物又はホウ化物金属を０．１〜５．０重量部の割合で
含有させたもの。
けるボイドの抑制。 【解決手段】 セラミック回路基板中の配線導体を作製
する際のＣｕを主成分とする厚膜ペーストに、Ｃｕ１０
０重量部に対し、粒径０．１〜３μｍでＣｕと固溶せず
溶解温度が焼結温度以上である酸化物又は炭化物又は窒
化物又はホウ化物金属を０．１〜５．０重量部の割合で
含有させたもの。
Description
【０００１】
【産業上の利用分野】本発明は、半導体部品等を搭載す
るセラミック回路基板の表面や内部に、導体、絶縁体、
誘電体、及び抵抗体を形成するのに用いられる厚膜ペー
スト及び該厚膜ペーストを用いたセラミック回路基板に
関する。
るセラミック回路基板の表面や内部に、導体、絶縁体、
誘電体、及び抵抗体を形成するのに用いられる厚膜ペー
スト及び該厚膜ペーストを用いたセラミック回路基板に
関する。
【０００２】
【従来の技術】一般にセラミック回路基板の表面層や内
部層を構成する導体、絶縁体、誘電体、及び抵抗体は、
Ｃｕを主成分とする厚膜ペーストを焼結した焼成体が用
いられ、この厚膜ペーストは、通常、無機粉末組成物、
有機バインダ、溶剤及び必要により添加剤を混合し、こ
れら混合したものを混練の後に所定の粘度に調整して作
製されている。
部層を構成する導体、絶縁体、誘電体、及び抵抗体は、
Ｃｕを主成分とする厚膜ペーストを焼結した焼成体が用
いられ、この厚膜ペーストは、通常、無機粉末組成物、
有機バインダ、溶剤及び必要により添加剤を混合し、こ
れら混合したものを混練の後に所定の粘度に調整して作
製されている。
【０００３】前記セラミック回路基板に導体等を作成す
る場合、通常、スクリーン印刷によりセラミックグリー
ンシート上に厚膜ペーストを所定パターンで印刷塗布
し、焼成工程によりバインダを除去し、主成分の軟化及
び焼結等を行うことにより作製される。
る場合、通常、スクリーン印刷によりセラミックグリー
ンシート上に厚膜ペーストを所定パターンで印刷塗布
し、焼成工程によりバインダを除去し、主成分の軟化及
び焼結等を行うことにより作製される。
【０００４】この焼結により作成した従来の導体等は、
Ｃｕを主成分とするメタライズ配線層の焼結開始温度が
Ｃｕペースト中のバインダーが完全に熱分解する温度よ
り低いためにＣｕペースト中のバインダが完全に分解す
る前にＣｕ粉末の焼結が開始され、その結果分解しきれ
なかったバインダが配線導体の中にカーボンとして残留
し、配線導体にボイドを発生させてしまうという不具合
がある。
Ｃｕを主成分とするメタライズ配線層の焼結開始温度が
Ｃｕペースト中のバインダーが完全に熱分解する温度よ
り低いためにＣｕペースト中のバインダが完全に分解す
る前にＣｕ粉末の焼結が開始され、その結果分解しきれ
なかったバインダが配線導体の中にカーボンとして残留
し、配線導体にボイドを発生させてしまうという不具合
がある。
【０００５】このボイドは、前記バインダ等の不純物が
所定量以上に集中し、爆発により吹き飛んで形成される
ものであり、配線導体の一部破損や断線等を招き、電気
的特性の劣化、密着強度の劣化、耐温湿特性等の物理的
及び化学的信頼性の劣化といった種々の問題を引き起こ
すものである。このボイドは、図２に示す如く、配線導
体の幅Ｌ1が約６０μｍであるのに対し、直径Ｌ2で示す
約１００〜１５０μｍの大きさになり、配線導体形成時
の大きな障害となっていた。
所定量以上に集中し、爆発により吹き飛んで形成される
ものであり、配線導体の一部破損や断線等を招き、電気
的特性の劣化、密着強度の劣化、耐温湿特性等の物理的
及び化学的信頼性の劣化といった種々の問題を引き起こ
すものである。このボイドは、図２に示す如く、配線導
体の幅Ｌ1が約６０μｍであるのに対し、直径Ｌ2で示す
約１００〜１５０μｍの大きさになり、配線導体形成時
の大きな障害となっていた。
【０００６】このボイドの発生を押さえる従来技術とし
ては、特願平１０−１３６４４４号公報記載のものが挙
げられる。この技術は、無機粉末組成物が、その粒度分
布が正規分布に近い通常の分布であるならば焼成の過程
で閉気孔をあまり作らない特性を利用し、開気孔を残し
ながら不純物を少しずつ外に排出し、有機物起因の炭素
が雰囲気中の微量の酸化剤と熱エネルギーにより不純物
を酸化除去し、前記不純物の集中により発生する爆発を
減少させるものである。この技術では、通常の厚膜の焼
成温度８００℃以上の条件において不純物が数１０重量
ｐｐｍまで減少し、各種厚膜特性の劣化を引き起こすボ
イドは発生しないと述べられている。
ては、特願平１０−１３６４４４号公報記載のものが挙
げられる。この技術は、無機粉末組成物が、その粒度分
布が正規分布に近い通常の分布であるならば焼成の過程
で閉気孔をあまり作らない特性を利用し、開気孔を残し
ながら不純物を少しずつ外に排出し、有機物起因の炭素
が雰囲気中の微量の酸化剤と熱エネルギーにより不純物
を酸化除去し、前記不純物の集中により発生する爆発を
減少させるものである。この技術では、通常の厚膜の焼
成温度８００℃以上の条件において不純物が数１０重量
ｐｐｍまで減少し、各種厚膜特性の劣化を引き起こすボ
イドは発生しないと述べられている。
【０００７】また特開平６−２２３６２３号公報には、
銅を素材とする厚膜ペーストにおいて、銅粒子にクロム
等の高融点金属添加物及び有機材料とを付加することに
より、セラミック基板に開口されたバイヤ（穴）に充填
した厚膜ペーストとセラミック基板との熱膨張差を減少
させ、この熱膨張差による厚膜ペーストとバイヤ（穴）
との間隙の発生を防止することが記載されているが、前
記ボイドの発生に関することは記載されていない。
銅を素材とする厚膜ペーストにおいて、銅粒子にクロム
等の高融点金属添加物及び有機材料とを付加することに
より、セラミック基板に開口されたバイヤ（穴）に充填
した厚膜ペーストとセラミック基板との熱膨張差を減少
させ、この熱膨張差による厚膜ペーストとバイヤ（穴）
との間隙の発生を防止することが記載されているが、前
記ボイドの発生に関することは記載されていない。
【０００８】
【発明が解決しようとする課題】前述の特願平１０−１
３６４４４号公報には、厚膜ペースト中にＦｅ又ははＣ
ｒを１００重量ｐｐｍ以上含ませることにより、導体金
属を酸化せずに有機バインダを酸化除去させるための弱
酸化雰囲気でもこれらは容易に酸化し、この酸化物は８
００℃以上の温度で、残った数１０重量ｐｐｍの炭素を
酸化除去する触媒として作用し、導体、絶縁体、誘電体
及び抵抗体部およびそれらの近傍のセラミック部に大き
なボイドを発生させるように作用することが述べられて
いる。このため当該従来技術は、ガラスセラミックスと
メタライズ配線を同時焼結する際に発生するボイドを抑
制する手段として、メタライズ配線の焼結開始前までに
バインダを完全に分解させることが必要であり、そうで
なければ厚膜ペースト中のＦｅ、Ｃｒの含有量をどちら
も１００重量ｐｐｍ以下とすることが必要となる。
３６４４４号公報には、厚膜ペースト中にＦｅ又ははＣ
ｒを１００重量ｐｐｍ以上含ませることにより、導体金
属を酸化せずに有機バインダを酸化除去させるための弱
酸化雰囲気でもこれらは容易に酸化し、この酸化物は８
００℃以上の温度で、残った数１０重量ｐｐｍの炭素を
酸化除去する触媒として作用し、導体、絶縁体、誘電体
及び抵抗体部およびそれらの近傍のセラミック部に大き
なボイドを発生させるように作用することが述べられて
いる。このため当該従来技術は、ガラスセラミックスと
メタライズ配線を同時焼結する際に発生するボイドを抑
制する手段として、メタライズ配線の焼結開始前までに
バインダを完全に分解させることが必要であり、そうで
なければ厚膜ペースト中のＦｅ、Ｃｒの含有量をどちら
も１００重量ｐｐｍ以下とすることが必要となる。
【０００９】しかしながら、現実の厚膜ペースト中のバ
インダの完全分解及び不純物の完全な除去は、コスト上
昇を招き、セラミック回路基板の製造コストの上昇を招
くと言う不具合があった。
インダの完全分解及び不純物の完全な除去は、コスト上
昇を招き、セラミック回路基板の製造コストの上昇を招
くと言う不具合があった。
【００１０】本発明の目的は、前記従来技術による不具
合を除去することであり、ガラスセラミックスとメタラ
イズ配線を同時焼結する際のＣｕ粒成長を抑制し、セラ
ミック回路基板の表面層や内部層を構成する導体等及び
近傍のセラミック部にボイド発生を抑制することができ
る厚膜ペースト及び該厚膜ペーストを用いたセラミック
回路基板を提供することである。本発明の他の目的は、
電気的特性の劣化、密着強度の劣化、耐温湿特性等の物
理的及び化学的信頼性の劣化等を防止するこどできる厚
膜ペースト及び該厚膜ペーストを用いたセラミック回路
基板を提供することである。
合を除去することであり、ガラスセラミックスとメタラ
イズ配線を同時焼結する際のＣｕ粒成長を抑制し、セラ
ミック回路基板の表面層や内部層を構成する導体等及び
近傍のセラミック部にボイド発生を抑制することができ
る厚膜ペースト及び該厚膜ペーストを用いたセラミック
回路基板を提供することである。本発明の他の目的は、
電気的特性の劣化、密着強度の劣化、耐温湿特性等の物
理的及び化学的信頼性の劣化等を防止するこどできる厚
膜ペースト及び該厚膜ペーストを用いたセラミック回路
基板を提供することである。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明による厚膜ペーストは、Ｃｕを主成分とする厚
膜ペーストであって、Ｃｕ１００重量部に対し、粒径
０．１〜３μｍでＣｕと固溶せず溶解温度が焼結温度以
上である酸化物又は炭化物又は窒化物又はホウ化物金属
を０．１〜５．０重量部の割合で含有することを特徴と
する。
に本発明による厚膜ペーストは、Ｃｕを主成分とする厚
膜ペーストであって、Ｃｕ１００重量部に対し、粒径
０．１〜３μｍでＣｕと固溶せず溶解温度が焼結温度以
上である酸化物又は炭化物又は窒化物又はホウ化物金属
を０．１〜５．０重量部の割合で含有することを特徴と
する。
【００１２】また本発明によるＣｕを主成分とする配線
を形成してなるセラミック回路基板は、前記配線が、Ｃ
ｕ１００重量部に対し、粒径０．１〜３μｍでＣｕと固
溶せず溶解温度が焼結温度以上である酸化物又は炭化物
又は窒化物又はホウ化物金属を０．１〜５．０重量部の
割合で含有したＣｕを主成分とする厚膜ペーストを焼結
したものであることを特徴とする。
を形成してなるセラミック回路基板は、前記配線が、Ｃ
ｕ１００重量部に対し、粒径０．１〜３μｍでＣｕと固
溶せず溶解温度が焼結温度以上である酸化物又は炭化物
又は窒化物又はホウ化物金属を０．１〜５．０重量部の
割合で含有したＣｕを主成分とする厚膜ペーストを焼結
したものであることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態による
厚膜ペースト及び該厚膜ペーストを用いたセラミック回
路基板を図面を参照して詳細に説明するものであるが、
本発明の原理について説明する。
厚膜ペースト及び該厚膜ペーストを用いたセラミック回
路基板を図面を参照して詳細に説明するものであるが、
本発明の原理について説明する。
【００１４】まず、前述のボイドが発生する原因は、即
ち、ガラスセラミックスとメタライズ配線を同時焼結す
る際にＦｅ，Ｃｒ等不純物が媒体となり残留カーボンが
酸化されることであり、導体、絶縁体、誘電体及び抵抗
体部およびそれらの近傍のセラミック部に大きなボイド
が発生する原因は、焼結時のＣｕ粒成長が大きくなり、
その際固溶しない不純物やカーボン等が粒界の重なるあ
る１点に排出され、該個所の密度が高くなることが考え
られる。
ち、ガラスセラミックスとメタライズ配線を同時焼結す
る際にＦｅ，Ｃｒ等不純物が媒体となり残留カーボンが
酸化されることであり、導体、絶縁体、誘電体及び抵抗
体部およびそれらの近傍のセラミック部に大きなボイド
が発生する原因は、焼結時のＣｕ粒成長が大きくなり、
その際固溶しない不純物やカーボン等が粒界の重なるあ
る１点に排出され、該個所の密度が高くなることが考え
られる。
【００１５】これを図を参照して説明すると、ボイドの
原因は、図１に従来の厚膜ペースト１として示す如く、
スクリーン印刷によりセラミックグリーンシート上に厚
膜ペーストを所定パターンで印刷塗布した後の厚膜ペー
スト１内においては〇印で示す粒子のＣｕ３が多数接近
して分布され、このＣｕ３間に無機粉末組成物／有機バ
インダ／溶剤等が混合されている状態であり、この厚膜
ペースト１を焼結すると複数のＣｕ３の粒子が結合して
Ｃｕ粒成長がすることで粒域（粒界により区切られる単
位）が大きくなり、図の如く粒界の重なる点１に不純物
やカーボンが集まり、所定量以上に集まった濃度が高い
状態で加熱されることにより爆発を起こすものと考えら
れる。
原因は、図１に従来の厚膜ペースト１として示す如く、
スクリーン印刷によりセラミックグリーンシート上に厚
膜ペーストを所定パターンで印刷塗布した後の厚膜ペー
スト１内においては〇印で示す粒子のＣｕ３が多数接近
して分布され、このＣｕ３間に無機粉末組成物／有機バ
インダ／溶剤等が混合されている状態であり、この厚膜
ペースト１を焼結すると複数のＣｕ３の粒子が結合して
Ｃｕ粒成長がすることで粒域（粒界により区切られる単
位）が大きくなり、図の如く粒界の重なる点１に不純物
やカーボンが集まり、所定量以上に集まった濃度が高い
状態で加熱されることにより爆発を起こすものと考えら
れる。
【００１６】発明者らは、このボイド発生のメカニズム
に着目し、ボイドの原因となる不純物を分散させ、この
状態で焼結することによりボイド発生を抑えることがで
きることを発明した。即ち発明者らは、Ｃｕを主成分と
する厚膜ペーストに、Ｃｕ１００重量部に対し、粒径
０．１〜３μｍでＣｕと固溶せず溶解温度が焼結温度以
上である酸化物又は炭化物又は窒化物又はホウ化物金属
を０．１〜５．０重量部の割合で含有することにより、
前記Ｃｕ粒成長を前記酸化物又は炭化物又は窒化物又は
ホウ化物金属が核となって小さな粒域（粒界により区切
られる単位）を作り、この小さな粒域の粒界にボイドの
原因となる不純物を拡散させる（濃度を抑える）ことに
よりボイドの発生を抑えることができる厚膜ペースト及
び厚膜ペーストを用いたセラミック回路基板を発明し
た。即ち、不純物や残留カーボンが存在していてもＣｕ
粒成長を抑制し、粒界の重なる点の密度が高くならずボ
イド発生を抑えることができる厚膜ペースト及び厚膜ペ
ーストを用いたセラミック回路基板を発明した。
に着目し、ボイドの原因となる不純物を分散させ、この
状態で焼結することによりボイド発生を抑えることがで
きることを発明した。即ち発明者らは、Ｃｕを主成分と
する厚膜ペーストに、Ｃｕ１００重量部に対し、粒径
０．１〜３μｍでＣｕと固溶せず溶解温度が焼結温度以
上である酸化物又は炭化物又は窒化物又はホウ化物金属
を０．１〜５．０重量部の割合で含有することにより、
前記Ｃｕ粒成長を前記酸化物又は炭化物又は窒化物又は
ホウ化物金属が核となって小さな粒域（粒界により区切
られる単位）を作り、この小さな粒域の粒界にボイドの
原因となる不純物を拡散させる（濃度を抑える）ことに
よりボイドの発生を抑えることができる厚膜ペースト及
び厚膜ペーストを用いたセラミック回路基板を発明し
た。即ち、不純物や残留カーボンが存在していてもＣｕ
粒成長を抑制し、粒界の重なる点の密度が高くならずボ
イド発生を抑えることができる厚膜ペースト及び厚膜ペ
ーストを用いたセラミック回路基板を発明した。
【００１７】次に本発明の一実施形態を説明する。本発
明の実施形態による厚膜ペーストは、主成分であるＣｕ
粉末１００重量部に対し、粒径０．１〜３μｍでＣｕと
固溶せず溶解温度が焼結温度以上である酸化物又は炭化
物又は窒化物又はホウ化物金属を０．１〜５．０重量部
の割合で含有した。本実施形態による厚膜ペーストは、
Ｃｕペースト中に均一に上記金属を混入することで、Ｃ
ｕの粒成長を前記金属により妨げることができる。
明の実施形態による厚膜ペーストは、主成分であるＣｕ
粉末１００重量部に対し、粒径０．１〜３μｍでＣｕと
固溶せず溶解温度が焼結温度以上である酸化物又は炭化
物又は窒化物又はホウ化物金属を０．１〜５．０重量部
の割合で含有した。本実施形態による厚膜ペーストは、
Ｃｕペースト中に均一に上記金属を混入することで、Ｃ
ｕの粒成長を前記金属により妨げることができる。
【００１８】前記金属の溶解温度を焼結温度以上とした
理由は、固溶或いは溶解温度が焼結温度以下の場合、前
記金属が流動してしまい一定間隔に存在する核とならず
Ｃｕの粒成長防止が不可能となるためである。また粒径
を０．１〜３μｍとし、重量比を０．１〜５．０とした
理由は、添加する金属の粒径が大きすぎたり添加量が多
すぎるとライン抵抗が上がる障害があるためである。以
下、本発明の具体例を示す。
理由は、固溶或いは溶解温度が焼結温度以下の場合、前
記金属が流動してしまい一定間隔に存在する核とならず
Ｃｕの粒成長防止が不可能となるためである。また粒径
を０．１〜３μｍとし、重量比を０．１〜５．０とした
理由は、添加する金属の粒径が大きすぎたり添加量が多
すぎるとライン抵抗が上がる障害があるためである。以
下、本発明の具体例を示す。
【００１９】
【比較例１】まず、本発明による厚膜ペーストとの比較
を行うため、平均粒径５μｍのアトマイズＣｕ粉末９０
重量％、エチルセルロース１重量％、α―テレピネオー
ル９重量％及びアミン系の分散剤１部を混合し、３本ロ
ールにて混練して、比較の基準となる本発明の添加物を
添加しない厚膜ペーストＡを作製した。
を行うため、平均粒径５μｍのアトマイズＣｕ粉末９０
重量％、エチルセルロース１重量％、α―テレピネオー
ル９重量％及びアミン系の分散剤１部を混合し、３本ロ
ールにて混練して、比較の基準となる本発明の添加物を
添加しない厚膜ペーストＡを作製した。
【００２０】
【実施例１】本発明の第２の実施形態による厚膜ペース
トは、平均粒径５μｍのアトマイズＣｕ粉末８７．５重
量％、平均粒径２μｍのジルコニウム（ＺｒＯ2）２．
５重量％、エチルセルロース１重量％、α―テレピネオ
ール９重量％及びアミン系の分散剤１部を混合し、３本
ロールにて混練してジルコニウム添加ペーストである厚
膜ペーストＢを作製した。
トは、平均粒径５μｍのアトマイズＣｕ粉末８７．５重
量％、平均粒径２μｍのジルコニウム（ＺｒＯ2）２．
５重量％、エチルセルロース１重量％、α―テレピネオ
ール９重量％及びアミン系の分散剤１部を混合し、３本
ロールにて混練してジルコニウム添加ペーストである厚
膜ペーストＢを作製した。
【００２１】
【実施例２】本発明の第３の実施形態による厚膜ペース
トは、同様にして平均粒径２μmのムライト添加ペース
トである厚膜ペーストＣを作製した。
トは、同様にして平均粒径２μmのムライト添加ペース
トである厚膜ペーストＣを作製した。
【００２２】
【実施例３】本発明の第４の実施形態による厚膜ペース
トは、同様にして平均粒径２μmのアルミナ添加ペース
トである厚膜ペーストＤを作製した。
トは、同様にして平均粒径２μmのアルミナ添加ペース
トである厚膜ペーストＤを作製した。
【００２３】
【実施例５】次に発明者らは、前記厚膜ペーストＡ〜Ｄ
を用いてガラスセラミックグリーンシートに内部配線導
体層をそれぞれスクリーン印刷し、印刷した複数枚のシ
ートを厚膜ペーストＡ使用シート、厚膜ペーストＢ使用
シート、厚膜ペーストＣ使用シート、厚膜ペーストＤ使
用シートとして作製し、各シートをＡＢＣＤＡＢＣＤ・
・・の如く積層し、これら積層シートを熱圧着後、Ｃｕ
が酸化せず、エチルロースが酸化除去される弱酸化雰囲
気下８００から１０００℃にて脱バインダ後に焼結を行
った。また、同条件の積層シートを６枚作製した。この
ようにして得られたセラミック回路基板の配線ボイド断
線件数を厚膜ペーストＡ〜Ｄ毎に比較した結果を表１に
示す。
を用いてガラスセラミックグリーンシートに内部配線導
体層をそれぞれスクリーン印刷し、印刷した複数枚のシ
ートを厚膜ペーストＡ使用シート、厚膜ペーストＢ使用
シート、厚膜ペーストＣ使用シート、厚膜ペーストＤ使
用シートとして作製し、各シートをＡＢＣＤＡＢＣＤ・
・・の如く積層し、これら積層シートを熱圧着後、Ｃｕ
が酸化せず、エチルロースが酸化除去される弱酸化雰囲
気下８００から１０００℃にて脱バインダ後に焼結を行
った。また、同条件の積層シートを６枚作製した。この
ようにして得られたセラミック回路基板の配線ボイド断
線件数を厚膜ペーストＡ〜Ｄ毎に比較した結果を表１に
示す。
【００２４】
【表１】
【００２５】この表１は、比較の基準となる厚膜ペース
トＡに対する実施例による厚膜ペーストＣ〜Ｄの総配線
長７００ｍ当たりに発生したボイドの数を６枚の基板毎
に表したものであり、基準となる本実施形態による金属
等を添加しない厚膜ペーストＡの平均ボイド数が４．３
３個であるのに対し、厚膜ペーストＢの平均ボイド数が
１．８３個、厚膜ペーストＣの平均ボイド数が２．１７
個、厚膜ペーストＤの平均ボイド数が１．５０個と大幅
に減少していることが判る。尚、このボイド数は極力少
なくすることが望ましいが、現実の製品においてはボイ
ドが発生しても即、不良品とはせずに、布線を施す等の
リワーク作業により基板としての機能を回復できれば良
く、本実施例によれば配線が７００ｍ当たりに対するリ
ワーク作業が許容する個数にボイド発生を減少すること
ができる。
トＡに対する実施例による厚膜ペーストＣ〜Ｄの総配線
長７００ｍ当たりに発生したボイドの数を６枚の基板毎
に表したものであり、基準となる本実施形態による金属
等を添加しない厚膜ペーストＡの平均ボイド数が４．３
３個であるのに対し、厚膜ペーストＢの平均ボイド数が
１．８３個、厚膜ペーストＣの平均ボイド数が２．１７
個、厚膜ペーストＤの平均ボイド数が１．５０個と大幅
に減少していることが判る。尚、このボイド数は極力少
なくすることが望ましいが、現実の製品においてはボイ
ドが発生しても即、不良品とはせずに、布線を施す等の
リワーク作業により基板としての機能を回復できれば良
く、本実施例によれば配線が７００ｍ当たりに対するリ
ワーク作業が許容する個数にボイド発生を減少すること
ができる。
【００２６】このボイド数を低減することができる理由
は、図１の厚膜ペーストＣ〜Ｄに示した如く、スクリー
ン印刷によりセラミックグリーンシート上に厚膜ペース
トを所定パターンで印刷塗布した後の厚膜ペーストＢ等
においては〇印で示す粒子のＣｕ３が多数接近して分布
され、このＣｕ３間に図示しない無機粉末組成物／有機
バインダ／溶剤等に加えてジリニウム等（■印の符号２
で示す）が混合されている状態であり、この厚膜ペース
トＢ等を焼結すると複数のＣｕ３の粒子が結合してＣｕ
粒成長の際に符号２の金属が核となって成長を防ぎ、粒
域（粒界により区切られる単位）が大きくなることを防
止し、このため粒境に多量の不純物や残留カーボンが集
中してボイドの原因となることを防ぐためである。
は、図１の厚膜ペーストＣ〜Ｄに示した如く、スクリー
ン印刷によりセラミックグリーンシート上に厚膜ペース
トを所定パターンで印刷塗布した後の厚膜ペーストＢ等
においては〇印で示す粒子のＣｕ３が多数接近して分布
され、このＣｕ３間に図示しない無機粉末組成物／有機
バインダ／溶剤等に加えてジリニウム等（■印の符号２
で示す）が混合されている状態であり、この厚膜ペース
トＢ等を焼結すると複数のＣｕ３の粒子が結合してＣｕ
粒成長の際に符号２の金属が核となって成長を防ぎ、粒
域（粒界により区切られる単位）が大きくなることを防
止し、このため粒境に多量の不純物や残留カーボンが集
中してボイドの原因となることを防ぐためである。
【００２７】この様に本実施形態による厚膜ペースト及
び厚膜ペーストを用いたセラミック回路基板は、Ｃｕを
主成分とする厚膜ペーストに、Ｃｕ１００重量部に対
し、粒径０．１〜３μｍでＣｕと固溶せず溶解温度が焼
結温度以上である酸化物又は炭化物又は窒化物又はホウ
化物金属を０．１〜５．０重量部の割合で含有すること
により、前記Ｃｕ粒成長を前記酸化物又は炭化物又は窒
化物又はホウ化物金属が核となって小さな粒域（粒界に
より区切られる単位）を作り、この小さな粒域の粒界に
ボイドの原因となる不純物を拡散させる（濃度を抑え
る）ことによりボイドの発生を抑えることができる。
び厚膜ペーストを用いたセラミック回路基板は、Ｃｕを
主成分とする厚膜ペーストに、Ｃｕ１００重量部に対
し、粒径０．１〜３μｍでＣｕと固溶せず溶解温度が焼
結温度以上である酸化物又は炭化物又は窒化物又はホウ
化物金属を０．１〜５．０重量部の割合で含有すること
により、前記Ｃｕ粒成長を前記酸化物又は炭化物又は窒
化物又はホウ化物金属が核となって小さな粒域（粒界に
より区切られる単位）を作り、この小さな粒域の粒界に
ボイドの原因となる不純物を拡散させる（濃度を抑え
る）ことによりボイドの発生を抑えることができる。
【００２８】
【発明の効果】以上述べた如く本発明によれば、ガラス
セラミックスとメタライズ配線を同時焼結する際にＣｕ
粒成長を抑制し、セラミック回路基板の表面層や内部層
を構成する導体、絶縁体、誘電体及び抵抗体部およびそ
れらの近傍のセラミック部に対するボイド発生を抑え、
電気的特性の劣化、密着強度の劣化、耐温湿特性等の物
理的及び化学的信頼性の劣化等がない厚膜ペースト及び
セラミック回路基板を作製することができる。
セラミックスとメタライズ配線を同時焼結する際にＣｕ
粒成長を抑制し、セラミック回路基板の表面層や内部層
を構成する導体、絶縁体、誘電体及び抵抗体部およびそ
れらの近傍のセラミック部に対するボイド発生を抑え、
電気的特性の劣化、密着強度の劣化、耐温湿特性等の物
理的及び化学的信頼性の劣化等がない厚膜ペースト及び
セラミック回路基板を作製することができる。
【図１】従来及び本発明によるＣｕ焼結時の粒成長メカ
ニズムを説明するための図。
ニズムを説明するための図。
【図２】配線ボイドの外観図
１：粒界の重なる点、２：ＺｒＯ２或いはムライト或る
はＡｌ２Ｏ３粒子、３：Ｃｕ粒子、４：配線ボイド。
はＡｌ２Ｏ３粒子、３：Ｃｕ粒子、４：配線ボイド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田内 円 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 4E351 AA07 BB01 BB31 CC12 CC22 CC34 DD04 DD29 DD31 DD37 DD38 DD52 EE02 EE03 EE09 EE11 EE27 GG16 5G301 DA06 DA22 DA23 DA24 DA25 DD01
Claims (2)
- 【請求項１】 Ｃｕを主成分とする厚膜ペーストであ
って、Ｃｕ１００重量部に対し、粒径０．１〜３μｍで
Ｃｕと固溶せず溶解温度が焼結温度以上である酸化物又
は炭化物又は窒化物又はホウ化物金属を０．１〜５．０
重量部の割合で含有することを特徴とする厚膜ペース
ト。 - 【請求項２】 ガラスセラミックスからなる絶縁基板
の表面または内部にＣｕを主成分とする配線を形成して
なるセラミック回路基板あって、前記配線が、Ｃｕ１０
０重量部に対し、粒径０．１〜３μｍでＣｕと固溶せず
溶解温度が焼結温度以上である酸化物又は炭化物又は窒
化物又はホウ化物金属を０．１〜５．０重量部の割合で
含有したＣｕを主成分とする厚膜ペーストを焼結したも
のであることを特徴とするセラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014233A JP2001202823A (ja) | 2000-01-20 | 2000-01-20 | 厚膜ペースト及びセラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014233A JP2001202823A (ja) | 2000-01-20 | 2000-01-20 | 厚膜ペースト及びセラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001202823A true JP2001202823A (ja) | 2001-07-27 |
Family
ID=18541717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014233A Pending JP2001202823A (ja) | 2000-01-20 | 2000-01-20 | 厚膜ペースト及びセラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001202823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022163574A1 (ja) * | 2021-01-28 | 2022-08-04 | 京セラ株式会社 | 配線基板 |
-
2000
- 2000-01-20 JP JP2000014233A patent/JP2001202823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022163574A1 (ja) * | 2021-01-28 | 2022-08-04 | 京セラ株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0163478B1 (en) | Process of manufacturing ceramic circuit board | |
| EP0164841B1 (en) | Ceramic composition for dielectrics | |
| EP0567772A1 (en) | Method for producing metal powder with a uniform distribution of dispersants, method of uses thereof and structures fabricated therewith | |
| KR100462289B1 (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
| JP2007059274A (ja) | チップ型ヒューズ素子及びその製造方法、並びにチップ型ヒューズ素子の製造方法に用いる可溶体ペースト | |
| JP2001202823A (ja) | 厚膜ペースト及びセラミック回路基板 | |
| DE19609118B4 (de) | Widerstandspaste, Glasüberzugsspaste und ein diese verwendendes keramisches Schaltungssubstrat | |
| JP3416044B2 (ja) | 低温焼成基板用導電ペースト | |
| JPH08161931A (ja) | 導電ペースト並びにそれを用いた導電体および多層セラミック基板 | |
| JPH06224556A (ja) | 低温焼成多層基板 | |
| JPH054884A (ja) | セラミツクス用メタライズ組成物 | |
| EP0312824B1 (en) | Ceramic structure with copper based conductors and method for forming such a structure | |
| JP3856946B2 (ja) | 厚膜ペースト、厚膜ペースト用無機粉末組成物、セラミック配線基板及びその製造方法、並びに半導体装置 | |
| JP2001044633A (ja) | セラミック回路基板 | |
| JPH0341997B2 (ja) | ||
| JPS62145896A (ja) | セラミツク銅多層配線基板の製造方法 | |
| JP2007189040A (ja) | 抵抗体ペースト、抵抗体、及び前記抵抗体を用いた回路基板 | |
| JP2007059273A (ja) | チップ型ヒューズ素子及びその製造方法、並びにチップ型ヒューズ素子の製造方法に用いる可溶体ペースト | |
| JP3538699B2 (ja) | 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板 | |
| JP4563769B2 (ja) | 導体用ペースト及びこれを用いた配線基板並びにその製造方法 | |
| JP2002231049A (ja) | 導電性ペースト | |
| JPH08183654A (ja) | 低温焼成多層回路基板用ガラス−セラミック組成物 | |
| JP2003323816A (ja) | 導体組成物 | |
| JPH05275861A (ja) | 多層回路基板 | |
| JPH06313137A (ja) | 導電性インキ |