CN116705766A - 半导体器件、其制作方法及其量测方法 - Google Patents
半导体器件、其制作方法及其量测方法 Download PDFInfo
- Publication number
- CN116705766A CN116705766A CN202310567962.4A CN202310567962A CN116705766A CN 116705766 A CN116705766 A CN 116705766A CN 202310567962 A CN202310567962 A CN 202310567962A CN 116705766 A CN116705766 A CN 116705766A
- Authority
- CN
- China
- Prior art keywords
- alignment marks
- substrate
- semiconductor device
- dielectric layer
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000005530 etching Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 20
- 239000007769 metal material Substances 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种半导体器件、其制作方法、及其量测方法，半导体器件包括衬底、第一电介质层、多个第一对准标记、第二电介质层、以及多个第二对准标记。第一电介质层设置在衬底上，第一对准标记设置在第一电介质层内，第一对准标记的顶面与第一电介质层的顶面共平面。第二电介质层设置在第一电介质层上。第二对准标记相互分隔地设置在第二电介质层内，各第二对准标记具有阶梯状结构，其中，第二对准标记的底面物理性接触平面。如此，第一对准标记、第二对准标记之间不会相互干扰，以确保所述半导体器件内的互连结构得以设置在预计的位置。
Description
技术领域
本发明总体上涉及一种半导体器件、其制作方法、及其量测方法，更具体地，涉及一种具有对准标记的半导体器件、其制作方法、及其量测方法。
背景技术
微影工艺(photolithography)是制造半导体器件的重要步骤，其利用曝光和显影将光刻胶层上的设计图案转移至光刻胶层，然后用光刻胶层作为蚀刻掩模对其下方的材料层进行蚀刻，从而将所述设计图案再往下转移至所述材料层中，制作出电路结构。半导体制作工艺即藉由重复进行沉积、微影和蚀刻工艺，逐层架构出半导体器件的集成电路结构。然而，随着电路图案设计越来越细致紧密，上下层电路结构之间的对准(alignment)规范也越来越严苛，稍有对准偏移即可能导致集成电路结构的接触异常、短路或断线等缺陷，因此，对准标记相关制作工艺与设计上还待进一步改良以有效提升半导体器件的效能及可靠度。
发明内容
本发明的目的是提供一种半导体器件及其制作方法，通过形成具有阶梯状结构的对准标记，确保所形成在其他区域的互连结构能形成在预计的位置。据此，本发明的半导体器件得以具有结构完整、操作表现优化等优点。
本发明的目的是提供一种半导体器件的量测方法，通过检测具有阶梯状结构的对准标记，检验所述对准标记在所述衬底上的位置，以确保所形成在其他区域的互连结构能形成在预计的位置。
为了实现上述目的，本发明提供了一种半导体器件，包括衬底、第一电介质层、多个第一对准标记、第二电介质层、以及多个第二对准标记。所述第一电介质层设置在所述衬底上。所述第一对准标记设置在所述第一电介质层内，所述第一对准标记的顶面与所述第一电介质层的顶面共平面。所述第二电介质层设置在所述第一电介质层上。所述第二对准标记相互分隔地设置在所述第二电介质层内，各所述第二对准标记具有阶梯状结构，其中，所述第二对准标记的底面物理性接触所述平面。
可选的，各所述第二对准标记的底面仅物理性接触单一材料。
可选的，所述第二对准标记中至少一个设置在相邻的两个所述第一对准标记之间并物理性接触所述第一电介质层的所述顶面。
可选的，所述第二对准标记中至少一个与各所述第一对准标记交替排列，并在垂直方向上不重叠各所述第一对准标记。
可选的，所述第二对准标记中至少另一个在垂直方向上分别与所述第一对准标记中的一个重叠并物理性接触所述第一对准标记的所述顶面。
可选的，所述第二对准标记中的所述至少一个包括彼此相连的多个阶梯状结构。
可选的，所述第二对准标记中至少一个在垂直方向上与所述第一对准标记中的一个重叠并物理性接触所述第一对准标记的所述顶面。
可选的，多个所述第一对准标记设置在相邻的两个所述第二对准标记之间，所述多个第一对准标记的顶面接触的材料相同。
为了实现上述目的，本发明提供了一种半导体器件的制作方法，包括以下步骤。提供衬底，在所述衬底上形成第一电介质层。在所述第一电介质层内形成多个第一对准标记，所述第一对准标记的顶面与所述第一电介质层的顶面共平面。在所述第一电介质层上形成多个第二对准标记，多个第二对准标记相互分隔地形成在所述第一对准标记上，各所述第二对准标记具有阶梯状结构，其中，所述第二对准标记的底面物理性接触所述平面。形成第二电介质层，覆盖所述第二对准标记。
可选的，形成所述第二对准标记还包括：在所述第一电介质层上形成金属层；在所述金属层上形成掩模层，显露出所述金属层的部分顶面；以及透过所述掩模层对所述金属层进行第一蚀刻工艺，部分移除所述金属层；以及在所述第一蚀刻工艺之后，对所述金属层进行修整-蚀刻工艺，形成所述第二对准标记的所述阶梯状结构。
可选的，所述修整-蚀刻工艺还包括：步骤(a)，修整所述掩模层，以显露出所述金属层的另一部分顶面；步骤(b)，在所述步骤(a)之后通过所述掩模层进行第二蚀刻工艺，在所述金属层上形成一个台阶；以及循环进行所述步骤(a)和所述步骤(b)，形成所述第二对准标记的多个所述台阶。
可选的，所述台阶在水平方向上的宽度由下而上逐个递减，且所述台阶分别具有不同的高度。
可选的，所述第二对准标记中至少一个设置在相邻的两个所述第一对准标记之间。
可选的，所述第二对准标记中至少一个在所述垂直方向上与所述第一对准标记中的一个重叠。
为了实现上述目的，本发明提供了一种半导体器件的量测方法，包括以下步骤。提供半导体结构，所述半导体结构包括衬底、设置在所述衬底上的多个第一对准标记、以及设置在所述第一对准标记上的多个阶梯状结构。通过检测机台检测所述半导体结构，得到所述第一对准标记和所述阶梯状结构在所述衬底上的位置。
可选的，所述半导体结构还包括：第一半导体结构，所述第一半导体结构包括：第一衬底；设置在所述第一衬底上的多个第一对准标记；以及多个第一阶梯状结构，设置在所述第一衬底上的所述第一对准标记上，各所述第一阶梯状结构分别设置在两个所述第一衬底上的所述第一对准标记之间；以及第二半导体结构，所述第二半导体结构包括：第二衬底；设置在所述第二衬底上的多个第一对准标记；以及多个第二阶梯状结构，设置在所述第二衬底上的所述第一对准标记上，至少部分的所述第二阶梯状结构在垂直方向上分别重叠所述第二衬底上的所述第一对准标记中的一个。
可选的，还包括：通过所述检测机台检测所述第一衬底上的所述第一对准标记、所述第一阶梯状结构与所述第一衬底的材质差异性而分别产生不同的第一讯号与第二讯号；以及通过所述检测机台检测所述第二衬底上的所述第一对准标记、所述第二阶梯状结构与所述第二衬底的材质差异性而产生第三讯号。
可选的，所述第一衬底上的所述第一对准标记、所述第一阶梯状结构、所述第二衬底上的所述第一对准标记和所述第二阶梯状结构分别包括金属材质，所述第一衬底和所述第二衬底分别包括半导体材质或电介质材质。
可选的，还包括：结合所述第一讯号、所述第二讯号和所述第三讯号，得到过滤讯号。
可选的，还包括：通过所述过滤讯号定义出所述第一衬底上的所述第一对准标记在所述第一衬底上的位置。
附图说明
图1绘示本发明第一实施例中半导体器件的剖面示意图。
图2至图4绘示本发明第一实施例中半导体器件的制作方法的示意图，其中
图2为半导体器件在形成金属层后的剖面示意图；
图3为半导体器件在进行蚀刻制作工艺后的剖面示意图；以及
图4为半导体器件在进行修整-蚀刻工艺后的剖面示意图。
图5绘示本发明第二实施例中半导体器件的剖面示意图。
图6绘示本发明第三实施例中半导体器件的剖面示意图。
图7绘示本发明第四实施例中半导体器件的剖面示意图。
图8及图9绘示本发明第五实施例中半导体器件的剖面示意图，其中
图8为本发明第五实施例中半导体器件的剖面示意图；以及
图9为本发明第五实施例中另一半导体器件的剖面示意图。
图10绘示本发明第六实施例中半导体器件的剖面示意图。
图11至图12绘示本发明优选实施例中半导体器件的量测方法的示意图，其中
图11为半导体器件的量测方法的步骤示意图；以及
图12为半导体器件在进行检测步骤的示意图。
其中，附图标记说明如下：
10、20、30、40、50、50a、60半导体器件
70 半导体结构
72 第一半导体结构
74 第二半导体结构
100 衬底
102 电介质层
104 电介质层
106 蚀刻停止层
108 第一电介质层
108a 顶面
110 第一对准标记
110a 顶面
114 第二电介质层
116 第二对准标记
116a、116b、116c 台阶
118 金属层
118a 顶面
118b 低洼顶面
120、122 掩模层
124 台阶
126、136、146、146a、146b第二对准标记
156、158、166、166a、166b第二对准标记
176 第一阶梯状结构
178 第二阶梯状结构
A1 第一讯号
A2 第二讯号
A3 第三讯号
E1 第一蚀刻工艺
E2 修整-蚀刻工艺
H1、H2、H3 高度
S1、S2 步骤
W1、W2、W3 宽度
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的图示，详细说明本发明的技术方案以及所欲达成的功效。本发明所属领域的技术人员能在不脱离本发明的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
图1绘示本发明第一实施例中半导体器件10的剖面示意图。半导体器件10包括衬底100，例如是硅衬底(silicon substrate)、含硅衬底(silicon-containing substrate)、外延硅衬底(epitaxial silicon substrate)、绝缘体上硅衬底(silicon-on-insulatorsubstrate)或其他合适的材料所构成的衬底，但不以此为限。衬底100上依序设置电介质层102、电介质层104、蚀刻停止层106及第一电介质层108。需注意的是，衬底100上设置多个第一对准标记(alignment mark)110，相互分隔地设置在第一电介质层108、蚀刻停止层106及部分的电介质层104内，使得第一对准标记110的顶面110a与第一电介质层108的顶面108a共平面108a/110a。并且，衬底100上还设置第二电介质层114及多个第二对准标记116。第二电介质层114设置在第一电介质层108上，第二对准标记116则相互分隔地设置在第二电介质层114内。其中，第二对准标记116位在第一对准标记110与第一电介质层108的共平面108a/110a上，并分别具有阶梯状结构。在本实施例中，第二对准标记116物理性接触第一电介质层108的顶面108a，且不重叠下方的多个第一对准标记110，如图1所示。也就是说，多个第一对准标记110设置在相邻的两个第二对准标记116之间而使其顶面110a仅接触第二电介质层114。
电介质层102、电介质层104、蚀刻停止层106、第一电介质层108及第二电介质层114分别包括一电介质材料，如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)或碳氮化硅(SiCN)等，第一对准标记110及第二对准标记116例如包括钨(W)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)或其他适合的低电阻值金属材料，但不以此为限。在本实施例中，电介质层102及蚀刻停止层106优选地包括相同材料如氮化硅，而电介质层104、第一电介质层108及第二电介质层114优选地包括不同于电介质层102及蚀刻停止层106的相同材料如氧化硅，但不以此为限。
详细来说，第二对准标记116的所述阶梯状结构包括多个台阶116a、116b、116c，台阶116a、116b、116c的具体数量可依照实际器件需求调整，不以图1所示者为限。在一实施例中，由下而上依序设置的各台阶116a、116b、116c在水平方向(即平行于衬底100的顶面的方向)上的宽度W1、W2、W3逐个递减，及/或各台阶116a、116b、116c在垂直方向(即垂直于衬底100的所述顶面的方向)上的高度H1、H2、H3可选择彼此相同、或彼此皆不相同，但不以此为限。
在此设置下，第一对准标记110及第二对准标记116在本实施例的半导体器件10中的设置位置互不重叠，而不会相互干扰。其中，第一对准标记110系作为半导体器件10的零层标记或外部标记(outer mark)，用来对准在后续制作工艺中所需形成的其他对准标记(未绘示)，第二对准标记116则作为半导体器件10的内部标记(inner mark)，用来确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件10得以获得相对位置较为精确的互连结构(interconnection,未绘示)，进而优化半导体器件10的操作表现。
为能使本发明所属技术领域的一般技术者轻易了解本发明的半导体器件10，下文将进一步针对本发明的半导体器件10的制作方法进行说明。
请参阅图2至图4所示，为本发明第一实施例的半导体器件10的制作方法的示意图。首先，如图2所示，提供衬底100，在衬底100上依序形成电介质层102、电介质层104、蚀刻停止层106及第一电介质层108。接着，通过掩模层(未绘示)进行蚀刻制作工艺，在第一电介质层108中形成多个穿孔(未绘示)，其中，各所述穿孔依序贯穿第一电介质层108及蚀刻停止层106，而部分暴露出电介质层104。然后，完全移除所述掩模层，并在所述穿孔内填满金属材料，例如包括钨、铜、铝、钛、钽或其他适合的低电阻值金属材料，以形成第一对准标记110。在一实施例中，第一对准标记110的制作可整合在其他区域内的互连结构的制作工艺中，例如是整合在同样形成在电介质层102、电介质层104、蚀刻停止层106及第一电介质层108内的互连结构的制作工艺内，但不以此为限。然后，在第一对准标记110及第一电介质层108上形成金属层118，整体性地覆盖在衬底100上。金属层118例如同样包括钨、铜、铝、钛、钽或其他适合的低电阻值金属材料，但不以此为限。
请参阅图3所示，在衬底100上形成掩模层120，部分覆盖金属层118以显露出一部分的金属层118的顶面118a，并且，通过掩模层120作为蚀刻屏蔽进行第一蚀刻工艺E1(例如干蚀刻及/或湿蚀刻工艺)，部分移除显露的金属层118，获得低洼顶面118b。低洼顶面118b在所述垂直方向上低于金属层118的顶面118a。在一实施例中，第一蚀刻工艺E1优选包括非等向性蚀刻工艺，但不以此为限。
请参阅图4所示，对金属层118进行修整-蚀刻(trim-etching)工艺E2。细部来说，修整-蚀刻工艺E2包括步骤(a)，修整图3所示的掩模层120，形成整体尺寸(包括长、宽、及/或高)缩小的掩模层122，同时显露出另一部分的金属层118的顶面118a及低洼顶面118b，以及，步骤(b)通过掩模层122作为蚀刻屏蔽进行第二蚀刻工艺(例如干蚀刻及/或湿蚀刻工艺)，继续向下部分移除显露的金属层118，以在金属层118上形成一个台阶124。在此操作下，循环进行所述步骤(a)和所述步骤(b)，即可形成如图1所示的第二对准标记116的多个台阶116a、116b、116c。在一实施例中，所述第二蚀刻工艺优选包括非等向性蚀刻工艺，但不以此为限。
后续，在形成第二对准标记116的所述阶梯状结构之后，再形成第二电介质层114覆盖在所述阶梯状结构上，并加以平坦化。由此，即可完成本实施例的半导体器件10。本领域者应可轻易理解通过调整前述第一蚀刻工艺E1及/或修整-蚀刻工艺E2的蚀刻条件，如蚀刻时间、蚀刻选择等，即可使所述阶梯状结构的各台阶具有多种差异，以符合实际器件需求。举例来说，在一实施例中，通过调整各循环中修整-蚀刻工艺E2的蚀刻时间，台阶116a、116b、116c在所述垂直方向上的高度H1、H2、H3可彼此皆不相同。在另一实施例中，预先在第一蚀刻工艺E1前，先对预计设置所述阶梯状结构的区域进行至少一蚀刻工艺，在至少部分的所述区域内形成阶梯高度差，即可使所述阶梯状结构两侧的台阶互不等高(未绘示)，但不以此为限。
本发明所属技术领域的一般技术者应可轻易了解，在能满足实际产品需求的前提下，本发明的半导体器件及其制作方法亦可能有其它态样或可以其他手段达成，并不限于前述。下文将进一步针对本发明的半导体器件的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同之组件系以相同之标号进行标示，以利于各实施例间互相对照。
请参阅图5所示，所绘示者为本发明第二实施例中半导体器件20的剖面示意图。本实施例的半导体器件20与前述第一实施例的半导体器件10具有大体上相同的结构，相同之处容不再赘述。本实施例的半导体器件20与前述第一实施例的半导体器件10的差异处在于，多个第二对准标记126及多个第一对准标记110在所述水平方向上交替排列。
细部来说，在本实施例中，第二对准标记126同样物理性接触第一电介质层108的顶面108a，且不重叠下方的第一对准标记110。并且，第二对准标记126及第一对准标记110系以一个第二对准标记126相邻一个第一对准标记110的方式重复排列地设置在第二电介质层114内，使得各第一对准标记110位在任两相邻的第二对准标记126之间，如图5所示。
在此设置下，本实施例的第一对准标记110及第二对准标记126同样不会相互干扰，以分别作为零层标记/外部标记及内部标记，确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件20同样得以获得相对位置精确的互连结构，进而优化半导体器件20的操作表现。
请参阅图6所示，所绘示者为本发明第三实施例中半导体器件30的剖面示意图。本实施例的半导体器件30与前述第一实施例的半导体器件10具有大体上相同的结构，相同之处容不再赘述。本实施例的半导体器件30与前述第一实施例的半导体器件10的差异处在于，各个第二对准标记136在所述垂直方向上分别重叠各个第一对准标记110，并物理性接触各个第一对准标记110的顶面110a而不接触第一电介质层108的顶面108a。
细部来说，各个第二对准标记136及各个第一对准标记110系通过彼此中线对准的方式而在所述垂直方向上重叠设置，使得位在上方的各个第二对准标记136仅接触第一对准标记110的顶面110a，而位在下方的各个第一对准标记110同时接触第二对准标记136及第二电介质层114。也就是说，各个第一对准标记110在所述水平方向的表面积大于设置在其正上方的第二对准标记126的底面积，如图6所示。
在此设置下，由于各个第一对准标记110位在两相对端部的顶面不被第二对准标记136覆盖，如此，本实施例的第一对准标记110及第二对准标记136同样不会相互干扰，以分别作为零层标记/外部标记及内部标记，确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件30同样得以设置相对位置精确的互连结构，进而优化半导体器件30的操作表现。
请参阅图7所示，所绘示者为本发明第四实施例中半导体器件40的剖面示意图。本实施例的半导体器件40与前述第一实施例的半导体器件10具有大体上相同的结构，相同之处容不再赘述。本实施例的半导体器件40与前述第一实施例的半导体器件10的差异处在于，本实施例的多个第二对准标记146中，至少一个第二对准标记146a在所述垂直方向上与第一对准标记110中的一个重叠，至少另一个第二对准标记146b在所述垂直方向上不与任何的第一对准标记110重叠。
细部来说，各个第二对准标记146a直接位在各个第一对准标记110上而仅接触第一对准标记110的顶面110a，并显露出其下方第一对准标记110位在两相对端部的顶面110a；各个第二对准标记146b则在所述水平方向上与各第一对准标记110交替排列，其系位在相邻的两个第一对准标记110之间，并物理性接触第一电介质层108的顶面108a。
在此设置下，本实施例的第一对准标记110及第二对准标记146同样不会相互干扰，以分别作为零层标记或外部标记，及内部标记，确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件40同样得以设置相对位置精确的互连结构，进而优化半导体器件40的操作表现。
请参阅图8及图9所示，所绘示者为本发明第五实施例中半导体器件50、50a的剖面示意图。本实施例的半导体器件50、50a与前述第一实施例的半导体器件10具有大体上相同的结构，相同之处容不再赘述。本实施例的半导体器件50、50a与前述第一实施例的半导体器件10的差异处在于，多个第二对准标记156或多个第二对准标记158在所述垂直方向上不重叠第一对准标记110，并在所述水平方向上设置在相邻的两个第一对准标记110之间。
细部来说，第二对准标记156、158位在第一电介质层108上而仅物理性接触其顶面108a。其中，位在相邻的两个第一对准标记110之间的多个第二对准标记156例如系彼此相互分隔，使得第一电介质层108的部分顶面108a自相邻的两个第二对准标记156之间显露出，如图8所示。另一方面，位在相邻的两个第一对准标记110之间的多个第二对准标记158例如系彼此相连，或者，也可视为同时包括多个阶梯状结构的单一个第二对准标记158，如图9所示。
在此设置下，本实施例的第一对准标记110及第二对准标记156/158同样不会相互干扰，以分别作为零层标记/外部标记及内部标记，确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件50/50a同样得以设置相对位置精确的互连结构，进而优化半导体器件50/50a的操作表现。
请参阅图10所示，所绘示者为本发明第六实施例中半导体器件60的剖面示意图。本实施例的半导体器件60与前述第一实施例的半导体器件10具有大体上相同的结构，相同之处容不再赘述。本实施例的半导体器件60与前述第一实施例的半导体器件10的差异处在于，本实施例的多个第二对准标记166中，至少一个第二对准标记166a在所述垂直方向上与第一对准标记110中的一个重叠，而至少另一个第二对准标记166b在所述垂直方向上不与任何的第一对准标记110重叠。
细部来说，一个或多个第二对准标记166a系位在同一个第一对准标记110上而仅接触第一对准标记110的顶面110a，并至少显露出其下方第一对准标记110位在两相对端部的顶面110a。并且，一个或多个第二对准标记166b则系位在相邻的两个第一对准标记110之间，并物理性接触第一电介质层108的顶面108a。
在此设置下，本实施例的第一对准标记110及第二对准标记166同样不会相互干扰，以分别作为零层标记/外部标记及内部标记，确保后续形成的互连结构得以形成在预计的位置。由此，本实施例的半导体器件60同样得以设置相对位置精确的互连结构，进而优化半导体器件60的操作表现。
整体来说，本发明的半导体器件包括设置在下方的多个第一对准标记，及具有阶梯状结构的多个第二对准标记，所述第一对准标记及所述第二对准标记分别设置在依序堆叠的第一电介质层及第二电介质层内。在本发明中，所述第二对准标记的底面物理性接触所述第一对准标记及所述第一电介质层的共平面，使得各所述第二对准标记仅物理性接触单一材料，例如是第一对准标记的金属材料或是第一电介质层的电介质材料等。如此，各所述第一对准标记、各所述第二对准标记之间不会相互干扰，以确保所述半导体器件内的互连结构得以设置在预计的位置。
此外，本发明的半导体器件还可应用在半导体检测上，通过检测机台(未绘示)检测所述半导体器件内的组件的材质差异性，以测得对准标记在所述半导体器件内的位置。请参阅图11及图12所示，图11至图12绘示本发明优选实施例中半导体器件的量测方法的示意图。
在本实施例中，半导体器件的量测方法包括但不限于以下步骤。首先，如图11及图12所示，提供半导体结构70(步骤S1)，半导体结构70进一步包括第一半导体结构72及第二半导体结构74，但不以此为限。第一半导体结构72及第二半导体结构74皆包括衬底100、多个第一对准标记110以及多个阶梯状结构176、178。其中，第一半导体结构72例如包括如前述第二实施例所示的结构(如图5所示)，其细部包括衬底100、设置在衬底100上的多个第一对准标记110、以及设置在第一对准标记110上方的多个第一阶梯状结构176。多个第一阶梯状结构176不重叠下方的第一对准标记110，并且分别设置在相邻的两个第一对准标记110之间。而第二半导体结构74则例如包括如前述第三实施例所示的结构(如图6所示)，其细部包括衬底100、设置在衬底100上的多个第一对准标记110、以及设置在第一对准标记110上方的多个第二阶梯状结构178。多个第二阶梯状结构178在所述垂直方向上分别重叠各个第一对准标记110，并物理性接触各个第一对准标记110的顶面110a。
然后，检测半导体结构70(步骤S2)，系通过检测机台(未绘示)量测出半导体结构70内具有材质差异性的位置并产生相应的讯号，例如是第一对准标记110(包括金属材质)与衬底100(包括半导体材质或电介质材质)邻接的位置、及/或第一阶梯状结构176/第二阶梯状结构178(包括金属材质)与衬底100(包括半导体材质或电介质材质)邻接的位置。如图12所示，步骤S2细部包括通过所述检测机台检测第一半导体结构72，以及通过所述检测机台检测第二半导体结构74。其中，对于第一半导体结构72，所述检测机台系对应衬底100上的各第一对准标记110的两相对侧而分别产生一峰值，并由两相对侧的所述两峰值而得到第一讯号A1，并且还对应各第一阶梯状结构176产生另一峰值，得到第二讯号A2。此外，对于第二半导体结构74，所述检测机台还对应衬底100上的各第二阶梯状结构178产生连续峰值，得到第三讯号A3。由此，藉由量测第一讯号A1、第二讯号A2及第三讯号A3即可定义出第一半导体结构72中衬底100上的第一对准标记110及/或第一阶梯状结构176相对于衬底100的位置，以及第二半导体结构74中衬底100上的第一对准标记110及/或第二阶梯状结构178相对于衬底100的位置，使得本实施例的量测方法得以准确地得到第一对准标记110、第一阶梯状结构176及第二阶梯状结构178在半导体结构70内的位置。
需说明的是，由于在第二半导体结构74中，各第二阶梯状结构178分别重叠衬底100上的各个第一对准标记110，第三讯号A3的峰值强度明显不同于第二讯号A2的峰值强度，如图12所示。由此，在一实施例中，前述半导体器件的量测方法还可额外包括一过滤步骤(未绘示)，结合第一讯号A1、第二讯号A2及第三讯号A3而得到过滤讯号(未绘示)，并通过所述过滤讯号排除结构重叠的第一对准标记110或第二阶梯状结构178，更为细致得定义出衬底100上的结构不重叠的第一对准标记110在衬底100上的位置，以提升所述量测方法的准确性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (20)
1.一种半导体器件，其特征在于，包括：
衬底；
第一电介质层，设置在所述衬底上；
多个第一对准标记，设置在所述第一电介质层内，所述第一对准标记的顶面与所述第一电介质层的顶面共平面；
第二电介质层，设置在所述第一电介质层上；以及
多个第二对准标记，相互分隔地设置在所述第二电介质层内，各所述第二对准标记具有阶梯状结构，其中，所述第二对准标记的底面物理性接触所述平面。
2.根据权利要求1所述的半导体器件，其特征在于，各所述第二对准标记的底面仅物理性接触单一材料。
3.根据权利要求2所述的半导体器件，其特征在于，所述第二对准标记中至少一个设置在相邻的两个所述第一对准标记之间并物理性接触所述第一电介质层的所述顶面。
4.根据权利要求2所述的半导体器件，其特征在于，所述第二对准标记中至少一个与各所述第一对准标记交替排列，并在垂直方向上不重叠各所述第一对准标记。
5.根据权利要求3所述的半导体器件，其特征在于，所述第二对准标记中至少另一个在垂直方向上分别与所述第一对准标记中的一个重叠并物理性接触所述第一对准标记的所述顶面。
6.根据权利要求3所述的半导体器件，其特征在于，所述第二对准标记中的所述至少一个包括彼此相连的多个阶梯状结构。
7.根据权利要求2所述的半导体器件，其特征在于，所述第二对准标记中至少一个在垂直方向上与所述第一对准标记中的一个重叠并物理性接触所述第一对准标记的所述顶面。
8.根据权利要求2所述的半导体器件，其特征在于，多个所述第一对准标记设置在相邻的两个所述第二对准标记之间，所述多个第一对准标记的顶面接触的材料相同。
9.一种半导体器件的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一电介质层；
在所述第一电介质层内形成多个第一对准标记，所述第一对准标记的顶面与所述第一电介质层的顶面共平面；
在所述第一电介质层上形成多个第二对准标记，所述多个第二对准标记相互分隔地形成在所述第一对准标记上，各所述第二对准标记具有阶梯状结构，其中，所述第二对准标记的底面物理性接触所述平面；以及
形成第二电介质层，覆盖所述第二对准标记。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，形成所述第二对准标记还包括：
在所述第一电介质层上形成金属层；
在所述金属层上形成掩模层，显露出所述金属层的部分顶面；以及
透过所述掩模层对所述金属层进行第一蚀刻工艺，部分移除所述金属层；以及
在所述第一蚀刻工艺之后，对所述金属层进行修整-蚀刻工艺，形成所述第二对准标记的所述阶梯状结构。
11.根据权利要求10所述的半导体器件的制作方法，其特征在于，所述修整-蚀刻工艺还包括：
步骤(a)，修整所述掩模层，以显露出所述金属层的另一部分顶面；
步骤(b)，在所述步骤(a)之后通过所述掩模层进行第二蚀刻工艺，在所述金属层上形成一个台阶；以及
循环进行所述步骤(a)和所述步骤(b)，形成所述第二对准标记的多个所述台阶。
12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述台阶在水平方向上的宽度由下而上逐个递减，且所述台阶分别具有不同的高度。
13.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第二对准标记中至少一个设置在相邻的两个所述第一对准标记之间。
14.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第二对准标记中至少一个在所述垂直方向上与所述第一对准标记中的一个重叠。
15.一种半导体器件的量测方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：
衬底；
多个第一对准标记，设置在所述衬底上；以及
多个阶梯状结构，设置在所述第一对准标记上；
通过检测机台检测所述半导体结构，得到所述第一对准标记和所述阶梯状结构在所述衬底上的位置。
16.根据权利要求15所述的半导体器件的量测方法，其特征在于，所述半导体结构还包括：
第一半导体结构，所述第一半导体结构包括：
第一衬底；
设置在所述第一衬底上的多个第一对准标记；以及
多个第一阶梯状结构，设置在所述第一衬底上的所述第一对准标记上，各所述第一阶梯状结构分别设置在两个所述第一衬底上的所述第一对准标记之间；以及
第二半导体结构，所述第二半导体结构包括：
第二衬底；
设置在所述第二衬底上的多个第一对准标记；以及
多个第二阶梯状结构，设置在所述第二衬底上的所述第一对准标记上，至少部分的所述第二阶梯状结构在垂直方向上分别重叠所述第二衬底上的所述第一对准标记中的一个。
17.根据权利要求16所述的半导体器件的量测方法，其特征在于，还包括：
通过所述检测机台检测所述第一衬底上的所述第一对准标记、所述第一阶梯状结构与所述第一衬底的材质差异性而分别产生不同的第一讯号与第二讯号；以及
通过所述检测机台检测所述第二衬底上的所述第一对准标记、所述第二阶梯状结构与所述第二衬底的材质差异性而产生第三讯号。
18.根据权利要求16所述的半导体器件的量测方法，其特征在于，所述第一衬底上的所述第一对准标记、所述第一阶梯状结构、所述第二衬底上的所述第一对准标记和所述第二阶梯状结构分别包括金属材质，所述第一衬底和所述第二衬底分别包括半导体材质或电介质材质。
19.根据权利要求17所述的半导体器件的量测方法，其特征在于，还包括：
结合所述第一讯号、所述第二讯号和所述第三讯号，得到过滤讯号。
20.根据权利要求19所述的半导体器件的量测方法，其特征在于，还包括：
通过所述过滤讯号定义出所述第一衬底上的所述第一对准标记在所述第一衬底上的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310567962.4A CN116705766A (zh) | 2023-05-18 | 2023-05-18 | 半导体器件、其制作方法及其量测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310567962.4A CN116705766A (zh) | 2023-05-18 | 2023-05-18 | 半导体器件、其制作方法及其量测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116705766A true CN116705766A (zh) | 2023-09-05 |
Family
ID=87833082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310567962.4A Pending CN116705766A (zh) | 2023-05-18 | 2023-05-18 | 半导体器件、其制作方法及其量测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116705766A (zh) |
-
2023
- 2023-05-18 CN CN202310567962.4A patent/CN116705766A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944064B2 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| WO2009058532A2 (en) | Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same | |
| US7688083B2 (en) | Analogue measurement of alignment between layers of a semiconductor device | |
| CN113555345B (zh) | 半导体标记及其形成方法 | |
| CN114624557A (zh) | 半导体组件的测试方法 | |
| US20200051923A1 (en) | Structure and method to improve overlay performance in semiconductor devices | |
| US7595557B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN219642834U (zh) | 半导体器件 | |
| CN116705766A (zh) | 半导体器件、其制作方法及其量测方法 | |
| CN117673042A (zh) | 套刻对准标记结构、半导体器件及其制备方法 | |
| US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| CN114628503B (zh) | 半导体结构及半导体结构的制作方法 | |
| CN117096136B (zh) | 晶体管的栅极电阻测量结构及晶体管的制备方法 | |
| TWI823495B (zh) | 圖案化金屬層的檢測方法及其半導體結構 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| US12094790B2 (en) | Testkey structure for semiconductor device | |
| TW200414362A (en) | Forming a cap above a metal layer | |
| CN113517260B (zh) | 晶圆测试结构及其制作方法、晶圆 | |
| KR100524458B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JP2010114130A (ja) | 半導体装置及びその製造方法 | |
| JP2010232669A (ja) | 半導体装置及び半導体製造方法 | |
| US6787431B2 (en) | Method and semiconductor wafer configuration for producing an alignment mark for semiconductor wafers | |
| CN116995061A (zh) | 半导体结构及半导体结构的制作方法 | |
| CN117976659A (zh) | 半导体器件及其阻挡部偏移量的检测方法 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |