CN116686090A - 显示装置的制造方法及显示装置 - Google Patents

显示装置的制造方法及显示装置 Download PDF

Info

Publication number
CN116686090A
CN116686090A CN202280008679.1A CN202280008679A CN116686090A CN 116686090 A CN116686090 A CN 116686090A CN 202280008679 A CN202280008679 A CN 202280008679A CN 116686090 A CN116686090 A CN 116686090A
Authority
CN
China
Prior art keywords
electrode
light emitting
contact
region
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008679.1A
Other languages
English (en)
Inventor
李宗璨
姜喆求
金�显
朴浈洙
宋明勳
李炫旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116686090A publication Critical patent/CN116686090A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置的制造方法及显示装置。显示装置的制造方法包括：准备包括发光区域和非发光区域的衬底；在衬底上布置第一电极、第二电极、第一未切割电极和第二未切割电极；在衬底的非发光区域中形成堤部；在衬底的发光区域中布置发光元件；去除第一未切割电极和第二未切割电极中的每个的至少一部分；布置电连接发光元件和第一电极的第一接触电极；以及布置电连接发光元件和第二电极的第二接触电极，以及在敞开区域内去除第一未切割电极和第二未切割电极中的每个的至少一部分。

Description

显示装置的制造方法及显示装置
技术领域
本发明的实施方式的方面涉及制造显示装置的方法及显示装置。
背景技术
近来，随着对信息显示的兴趣的增加，正在持续地进行对显示装置的研究和开发。
发明内容
技术问题
根据本发明的实施方式的方面，提供了制造显示装置的方法及显示装置，其中用于提供发光元件的墨工艺的效率得到提高。
根据本发明的实施方式的另一方面，提供了制造显示装置的方法及显示装置，其中可以减少工艺所需的掩模的数量，从而降低工艺成本。
然而，本发明的实施方式的方面不限于以上提及的技术问题，并且本领域普通技术人员可以利用以下描述清楚地理解未提及的其他技术方面和目的。
解决方法
根据本发明的一个或更多个实施方式，显示装置的制造方法包括：准备包括发光区域和非发光区域的衬底；在衬底上布置第一电极、第二电极、第一未切割电极和第二未切割电极；在衬底的非发光区域中形成堤部；在衬底的发光区域中布置发光元件；去除第一未切割电极和第二未切割电极中的每个的至少一部分；布置电连接发光元件和第一电极的第一接触电极；以及布置电连接发光元件和第二电极的第二接触电极，其中，发光区域包括敞开区域和接触区域，形成堤部包括由堤部围绕发光区域的至少一部分，布置第一接触电极和第二接触电极包括在接触区域中由第一接触电极电连接第一电极和发光元件，以及由第二接触电极电连接第二电极和发光元件，以及在敞开区域内去除第一未切割电极和第二未切割电极中的每个的至少一部分。
显示装置的制造方法还可以包括布置电连接第二接触电极和第二电极的桥接电极。
显示装置的制造方法还可以包括：形成覆盖第一电极、第二电极、第一未切割电极和第二未切割电极中的每个的至少一部分的第一绝缘膜；在接触区域中在第一绝缘膜中形成与第一电极重叠的第一接触孔；以及在接触区域中在第一绝缘膜中形成与第二电极重叠的第二接触孔，其中，第一接触孔可以与第一电极和第一接触电极重叠，且第二接触孔可以与第二电极、桥接电极和第二接触电极重叠。
显示装置的制造方法还可以包括：形成覆盖第一绝缘膜的第二绝缘膜；以及去除第二绝缘膜的至少一部分，其中，第二绝缘膜可以围绕第二接触孔，且第二绝缘膜的至少一部分可以被桥接电极覆盖。
布置第一接触电极和布置第二接触电极可以在不同的时间处执行，且布置桥接电极可以与布置第一接触电极同时执行。
在形成第一接触孔、形成第二接触孔以及去除第一未切割电极和第二未切割电极中的每个的至少一部分时，可以执行使用相同掩模的蚀刻工艺。
布置发光元件可以在形成第一接触孔和形成第二接触孔之前执行。
布置发光元件可以在去除第一未切割电极和第二未切割电极中的每个的至少一部分之前执行。
非发光区域可以限定为其中形成有堤部的区域。
布置发光元件还可以包括在衬底上提供墨，墨包括发光元件和发光元件分散在其中的溶剂，且墨可以被提供在包括敞开区域和接触区域的发光区域中。
布置发光元件还可以包括在衬底上提供墨，墨包括发光元件和发光元件分散在其中的溶剂，且提供墨可以在去除第一未切割电极和第二未切割电极中的每个的至少一部分、形成第一接触孔和形成第二接触孔之前执行。
根据本发明的一个或更多个实施方式，显示装置包括：衬底，包括发光区域和非发光区域；第一电极和第二电极，布置在衬底上；发光元件，布置在衬底的发光区域上，并且被配置成在显示方向上发射光；第一接触电极和第二接触电极，电连接到发光元件；以及堤部，位于在衬底的非发光区域上，并且在显示方向上突出，其中，发光区域的至少一部分被非发光区域围绕，并且发光区域包括敞开区域和接触区域，第一电极和第一接触电极在接触区域内电连接，第二电极和第二接触电极在接触区域内电连接，以及第一电极的端部和第二电极的端部位于敞开区域内。
显示装置还可以包括电连接第二接触电极和第二电极的桥接电极。
显示装置还可以包括：第一绝缘膜，覆盖第一电极和第二电极中的每个的至少一部分；以及第一接触孔和第二接触孔，在接触区域中穿透第一绝缘膜，其中，在平面图中，第一接触电极、第一接触孔和第一电极可以彼此重叠，并且第二接触电极、第二接触孔、桥接电极和第二电极可以彼此重叠。
显示装置还可以包括第二绝缘膜，第二绝缘膜的至少一部分布置在第一绝缘膜上，其中，当在平面图中观察时，第二绝缘膜的至少一部分可以围绕第二接触孔，并且可以被桥接电极覆盖。
桥接电极可以包括与第一接触电极相同的材料。
本发明的方面、目的和方案不限于以上描述的内容，并且本领域普通技术人员将从本说明书和附图清楚地理解未提及的方面、目的和方案。
有益效果
根据本发明的实施方式的方面，提供了制造显示装置的方法及显示装置，其中，用于提供发光元件的墨工艺的效率得到提高。
根据本发明的实施方式的另一方面，提供了制造显示装置的方法及显示装置，其可以减少工艺所需的掩模的数量，并且从而降低工艺成本。
然而，本发明的实施方式的方面和效果不限于以上描述的方面和效果，并且本领域普通技术人员将从本说明书和附图清楚地理解未提及的方面和效果。
附图说明
图1和图2分别示出了根据实施方式的发光元件的立体图和剖视图。
图3示出了根据实施方式的显示装置的俯视图。
图4至图7示出了根据一些实施方式的像素的俯视图。
图8示出沿着图5的线I-I'截取的剖视图。
图9至图21示出了根据实施方式的显示装置的制造方法的工艺步骤的剖视图。
具体实施方式
本说明书中所描述的实施方式旨在向本领域普通技术人员清楚地说明本发明的构思；然而，应当理解，本发明不限于本说明书中所描述的实施方式，并且本领域普通技术人员将理解，在不背离本发明的精神和范围的情况下，可以进行各种修改和改变。
本说明书中使用的术语鉴于本发明中的功能而被选择为当前广泛使用的通用术语，但是这些术语可以根据本发明所属领域的普通技术人员的意图、实践或新技术而变化。然而，当与此不同地以任意含义来定义和使用特定术语时，将单独描述该术语的含义。因此，本说明书中使用的术语应当基于该术语的实际含义和本说明书的总体内容来解释，而不是基于该术语的名义上的名称来解释。
附图被提供以使本说明书中所公开的实施方式易于理解，并且附图中所示的形状可能被夸大并且显示以帮助理解本发明，并且本发明不限于附图。
在描述本发明的实施方式时，当认为会不必要地使本发明的要点模糊不清时，可以省略对相关的已知配置或功能的详细描述。
本发明的实施方式涉及制造显示装置的方法及显示装置。这里，将参考图1至图21描述根据一个或更多个实施方式的制造显示装置的方法及显示装置。
图1和图2示出了包括在根据实施方式的显示装置中的发光元件LD。图1和图2分别示出了根据实施方式的发光元件的立体图和剖视图。图1和图2示出了圆柱形形状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11和第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，当发光元件LD的延伸方向被称为长度L方向时，发光元件LD可以包括沿着长度L方向依次堆叠的第一半导体层11、有源层12和第二半导体层13。
在实施方式中，发光元件LD可以设置成具有沿着一方向延伸的圆柱形形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以与发光元件LD的第一端部EP1相邻，并且第一半导体层11和第二半导体层13中的另一个可以与发光元件LD的第二端部EP2相邻。
在一些实施方式中，发光元件LD可以是通过蚀刻方法等制造成圆柱形形状的发光元件。在本说明书中，“圆柱形形状”包括在长度L方向上长的杆状形状或棒状形状(诸如圆柱体或多边形柱)(即，具有大于1的纵横比)，但是发光元件LD的截面的形状不受特别限制。例如，发光元件LD的长度L可以大于发光元件LD的直径D(或发光元件LD的横截面的宽度)。
发光元件LD可以具有小到纳米级至微米级的尺寸。例如，发光元件LD可以具有在从纳米级到微米级的范围内的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可以根据使用将发光元件LD用作光源的发光装置的各种装置(例如，显示装置)的设计条件而进行各种改变。
第一半导体层11可以是第一导电半导体层。例如，第一半导体层11可以包括N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种的半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂的N型半导体层。然而，包括在第一半导体层11中的材料不限于此，并且第一半导体层11可以由各种材料中的任一种制成。
有源层12设置在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件LD的类型而进行各种改变。
在有源层12的上部分和/或下部分处可以形成有掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，诸如AlGaN和InAlGaN的材料可以用于形成有源层12，并且各种材料中的任一种都可以形成有源层12。
第二半导体层13设置在有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂的P型半导体层。然而，包括在第二半导体层13中的材料不限于此，并且第二半导体层13可以由各种材料中的任一种形成。
当阈值电压或更高的电压被施加到发光元件LD的两端时，在电子-空穴对在有源层12中复合的同时发光元件LD发光。通过利用这种原理控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素在内的各种发光装置中的任一种的光源。
在实施方式中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以至少围绕有源层12的外周表面，并且还可以围绕第一半导体层11和第二半导体层13的一区域。绝缘膜INF可以形成为单膜或双膜，但不限于此，并且可以形成为多个膜。例如，绝缘膜INF可以包括包含第一材料的第一绝缘膜和包含与第一材料不同的第二材料的第二绝缘膜。
在一些实施方式中，绝缘膜INF可以暴露发光元件LD的具有不同极性的两个端部。例如，绝缘膜INF可以暴露第一半导体层11和第二半导体层13中的每个的设置在发光元件LD的第一端部EP1和第二端部EP2处的一端。在另一实施方式中，绝缘膜INF可以暴露与发光元件LD的具有不同极性的第一端部EP1或第二端部EP2相邻的第一半导体层11和第二半导体层13的侧部分。
在一些实施方式中，绝缘膜INF可以通过包括硅氧化物(SiOx)，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的至少一种绝缘材料而形成为单层或多层(例如，由铝氧化物(AlOx)和硅氧化物(SiOx)制成的双层)，但不限于此。在一些实施方式中，可以省略绝缘膜INF。
当绝缘膜INF设置成覆盖发光元件LD的表面、特别是有源层12的外周表面时，可以确保发光元件LD的电稳定性。
此外，当绝缘膜INF设置在发光元件LD的表面上时，可以通过最小化或减少发光元件LD的表面缺陷来提高其寿命和效率。此外，即使当多个发光元件LD设置成彼此密切接触时，也可以防止或基本上防止发光元件LD之间发生不希望的短路。
在实施方式中，除了第一半导体层11、有源层12、第二半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括附加的构成元件。例如，发光元件LD可以附加地包括设置在第一半导体层11、有源层12和/或第二半导体层13的一端侧上的磷光体层、有源层、半导体层和/或电极层中的一个或更多个。例如，在发光元件LD的第一端部EP1和第二端部EP2处可以分别设置有接触电极层。
包括以上描述的发光元件LD的发光装置可以用在包括显示装置在内的、需要光源的各种类型的装置中。例如，多个发光元件LD可以设置在显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于以上描述的示例。例如，发光元件LD可以用在诸如照明装置的、需要光源的其他类型的装置中。
图3示出了根据实施方式的显示装置的俯视图。
图3示出了显示装置，特别地，示出了设置在显示装置中的显示面板PNL作为可以将在图1和图2的实施方式中描述的发光元件LD用作光源的电子装置的示例。
显示面板PNL的每个像素单元PXU和配置像素单元PXU的每个像素可以包括至少一个发光元件LD。为了方便起见，图3基于显示区域DA简要示出了显示面板PNL的结构。然而，在一些实施方式中，在显示面板PNL中还可以设置有未示出的至少一个驱动电路部分(例如，扫描驱动器和数据驱动器中的至少一个)、布线和/或焊盘。
参考图3，显示面板PNL可以包括衬底SUB和设置在衬底SUB上的像素单元PXU。像素单元PXU可以包括第一像素PXL1、第二像素PXL2和/或第三像素PXL3。本文中，当任意地指代第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个时，或者当包括地指代第一像素PXL1、第二像素PXL2和第三像素PXL3中的两个或更多个时，它们将被称为“像素PXL”或“多个像素PXL”。
衬底SUB配置显示面板PNL的基础构件，并且可以是刚性的或柔性的衬底或膜。例如，衬底SUB可以是由玻璃或钢化玻璃制成的硬衬底、由塑料或金属材料制成的柔性衬底(或薄膜)或者是至少一个层的绝缘层，但不限于此。
显示面板PNL和用于形成其的衬底SUB包括用于显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。
像素PXL可以设置在显示区域DA中。在非显示区域NDA中，可以设置有连接到显示区域DA的像素PXL的各种布线、焊盘和/或内置电路部。像素PXL可以根据条带或PenTileTM布置结构规则地布置。然而，像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方法中的任一种布置在显示区域DA中。
在一些实施方式中，在显示区域DA中可以设置有发射不同颜色的光的两种或更多种类型的像素PXL。例如，在显示区域DA中，可以布置有发射第一颜色的光的第一像素PXL1、发射第二颜色的光的第二像素PXL2以及发射第三颜色的光的第三像素PXL3。设置成彼此相邻的至少一个第一像素PXL1、第二像素PXL2和第三像素PXL3可以形成可以发射各种颜色的光的一个像素单元PXU。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以是发射特定颜色(例如，预定颜色)的光的子像素。在一些实施方式中，第一像素PXL1可以是发射红色光的红色像素，第二像素PXL2可以是发射绿色光的绿色像素，并且第三像素PXL3可以是发射蓝色光的蓝色像素，但是本发明不限于此。
在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3各自分别设置有第一颜色发光元件、第二颜色发光元件和第三颜色发光元件作为光源，使得它们分别发射第一颜色的光、第二颜色的光和第三颜色的光。在另一实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3设置有相同颜色的发光元件，并且包括设置在相应发光元件上的不同颜色的颜色转换层和/或滤色器，使得它们可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。然而，配置每个像素单元PXU的像素PXL的颜色、类型和/或数量不受特别限制。也就是说，由每个像素PXL发射的光的颜色可以进行各种改变。
像素PXL可以包括由控制信号(例如，预定控制信号)(例如，扫描信号和数据信号)和/或电源(例如，预定电源)驱动的至少一个光源。在实施方式中，光源可以包括根据图1和图2的实施方式之一的至少一个发光元件LD，例如，具有小到纳米级至微米级的尺寸的超小圆柱形形状的发光元件LD。然而，本发明不限于此，并且各种类型的发光元件LD中的任一种都可以用作像素PXL的光源。
在实施方式中，每个像素PXL可以被配置为有源像素。然而，可以应用于显示装置的像素PXL的类型、结构和/或驱动方法不受特别限制。例如，每个像素PXL可以被配置为各种结构和/或驱动方法的无源发光显示装置或有源发光显示装置的像素。
本文中，将参考图4至图7进一步详细描述根据一些实施方式的像素PXL。图4至图7示出了根据一些实施方式的像素的俯视图。
图4示出了根据实施方式的像素PXL的各个组件之间的有机连接关系的示意性俯视图，并且为了更好地理解和便于描述，省略了包括在像素PXL中的一些组件的图示。图4中所示的像素PXL可以是参考图3描述的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个。
参考图4，根据实施方式的像素PXL可以包括发光区域EMA和非发光区域NEA。根据实施方式，发光区域EMA可以包括布置区域300、敞开区域400和接触区域500。
发光区域EMA可以指代其中发射光的区域。发光区域EMA可以指代在其中未布置堤部BNK的区域。发光元件LD可以设置在发光区域EMA中。
非发光区域NEA可以指代其中不发射光的区域。非发光区域NEA可以指代其中布置有堤部BNK的区域。非发光区域NEA可以围绕发光区域EMA的至少一部分。当在平面图中观察时，非发光区域NEA可以设置成围绕发光区域EMA的形状。发光元件LD可以不设置在非发光区域NEA中。
布置区域300是发光区域EMA内的区域，并且可以指代其中布置有发光元件LD的区域。根据实施方式，布置区域300可以包括发光区域EMA的敞开区域400和除了接触区域500之外的区域的至少一部分。根据示例，布置区域300可以设置在敞开区域400中所包括的第一敞开区域402与第二敞开区域404之间。布置区域300可以设置在第二敞开区域404与接触区域500之间。
敞开区域400是发光区域EMA内的区域，并且可以包括在其中执行针对电极配置的切割工艺以提供第一电极ELT1至第八电极ELT8中的一个作为像素电极的区域。例如，参考图4，电极配置的至少一部分从敞开区域400被去除，从而可以提供第一电极ELT1、第二电极ELT2、第三电极ELT3、第四电极ELT4、第一相邻电极AELT1和第二相邻电极AELT2。
根据实施方式，敞开区域400可以包括第一敞开区域402和第二敞开区域404。根据示例，第一敞开区域402可以设置在布置区域300的一侧处，且第二敞开区域404可以设置在布置区域300的另一侧处。因此，布置区域300可以设置在第一敞开区域402与第二敞开区域404之间。
根据实施方式，第一敞开区域402可以设置在接触区域500的一侧处，且第二敞开区域404可以设置在接触区域500的另一侧处。因此，接触区域500可以设置在第一敞开区域402与第二敞开区域404之间。
根据实施方式，敞开区域400可以设置在其中未布置堤部BNK的区域中，并且可以与其中布置有发光元件LD的区域相邻。
接触区域500是发光区域EMA内的区域，并且可以在平面图中与其中分别布置有第一接触孔CH1和第二接触孔CH2的区域重叠。第一接触孔CH1和第二接触孔CH2可以设置在接触区域500内。根据示例，接触区域500可以设置成与布置区域300的一侧相邻。接触区域500可以设置在第一敞开区域402与第二敞开区域404之间。接触区域500可以设置在第一敞开区域402与布置区域300之间。
本文中，将参考图5描述根据实施方式的像素PXL。图5示出了根据实施方式的像素PXL的俯视图。图5示出了其中发光元件LD包括第一发光元件LDs1至第四发光元件LDs4的结构。图5中所示的像素PXL可以是参考图3描述的第一像素PXL1、第二像素PXL2和第三像素PXL3中的至少一个。
参考图5，根据实施方式的像素PXL包括第一电极ELT1至第八电极ELT8、第一相邻电极AELT1至第四相邻电极AELT4、发光元件LD、堤部BNK和堤部图案BNP。在这种情况下，发光元件LD可以包括第一发光元件LDs1至第四发光元件LDs4。第一发光元件LDs1可以设置在第一电极ELT1与第二电极ELT2之间。第二发光元件LDs2可以设置在第三电极ELT3与第四电极ELT4之间。第三发光元件LDs3可以设置在第五电极ELT5与第六电极ELT6之间。第四发光元件LDs4可以设置在第七电极ELT7与第八电极ELT8之间。
发光元件LD可以布置在发光区域EMA中。当在平面图中观察时，第一发光元件LDs1至第四发光元件LDs4可以设置在发光区域EMA内。发光元件LD可以设置在作为发光区域EMA的一部分的布置区域300内。
当在平面图中观察时，第一发光元件LDs1至第四发光元件LDs4中的每个可以沿着第二方向DR2布置。例如，第一发光元件LDs1可以包括多个发光元件，并且每个第一发光元件LDs1可以沿着第二方向DR2设置在布置区域300中。
在第一电极ELT1至第八电极ELT8之中，配置每个串联级的一对电极可以设置成与其中布置有发光元件LD的区域相邻。第一电极ELT1至第八电极ELT8可以分别沿着第二方向DR2延伸，并且可以设置成沿着第一方向DR1彼此间隔开。
第一电极ELT1至第八电极ELT8中的每个的至少一部分可以布置在堤部图案BNP上。根据示例，第一电极ELT1和第二电极ELT2可以布置在堤部图案BNP上，并且在这种情况下，第一电极ELT1和第二电极ELT2可以通过堤部图案BNP反射从发光元件LD发射的光，并且因此，可以提高像素PXL的发光效率。
第一电极ELT1至第八电极ELT8可以是每个像素PXL的像素电极。第一电极ELT1至第八电极ELT8中的一个的一部分可以形成为对准布线，并且然后可以在敞开区域400中被切断从而分离成相应的像素电极。
例如，作为像素电极中的一个的第一电极ELT1可以通过布置未切割的电极配置并且然后去除电极配置的设置在敞开区域400中的至少一部分来提供。因此，第一电极ELT1可以起到用于第一发光元件LDs1的像素电极的作用，并且可以通过第一接触部分CNT1电连接到晶体管(参见图8的“Tr”)。第八电极ELT8也可以通过布置未切割的电极配置并且然后去除电极配置的设置在敞开区域400中的至少一部分来提供。因此，第八电极ELT8可以起到用于第四发光元件LDs4的像素电极的作用，并且可以通过第二接触部分CNT2电连接到另一晶体管。
根据实施方式，在布置电极配置之后，去除电极配置的布置在第一敞开区域402中的至少一部分，使得第一电极ELT1和第一相邻电极AELT1可以分离，第二电极ELT2和第二相邻电极AELT2可以分离，第七电极ELT7和第三相邻电极AELT3可以分离，以及第八电极ELT8和第四相邻电极AELT4可以分离。
此外，根据实施方式，在布置电极配置之后，去除电极配置的布置在第二敞开区域404中的另一至少一部分，使得第一电极ELT1和第三电极ELT3可以分离，第二电极ELT2和第四电极ELT4可以分离，第七电极ELT7和第五电极ELT5可以分离，以及第八电极ELT8和第六电极ELT6可以分离。
根据实施方式，第一电极ELT1至第八电极ELT8可以通过接触电极(例如，第一接触电极CNE1至第五接触电极CNE5)连接到发光元件LD。
根据实施方式，第一发光元件LDs1、第二发光元件LDs2、第三发光元件LDs3和第四发光元件LDs4可以串联连接。
第一接触电极CNE1可以设置在第一串联级的第一发光元件LDs1和第一电极ELT1上，从而将第一串联级的第一发光元件LDs1连接到第一电极ELT1。
第二接触电极CNE2可以设置在第一串联级的第一发光元件LDs1和第二电极ELT2上，从而将第一串联级的第一发光元件LDs1连接到第二电极ELT2。此外，第二接触电极CNE2可以设置在第二串联级的第二发光元件LDs2和第三电极ELT3上，从而将第二串联级的第二发光元件LDs2连接到第三电极ELT3。
第三接触电极CNE3可以设置在第二串联级的第二发光元件LDs2和第四电极ELT4上，从而将第二串联级的第二发光元件LDs2连接到第四电极ELT4。此外，第三接触电极CNE3可以设置在第三串联级的第三发光元件LDs3和第五电极ELT5上，从而将第三串联级的第三发光元件LDs3连接到第五电极ELT5。
第四接触电极CNE4可以设置在第三串联级的第三发光元件LDs3和第六电极ELT6上，从而将第三串联级的第三发光元件LDs3连接到第六电极ELT6。此外，第四接触电极CNE4可以设置在第四串联级的第四发光元件LDs4和第七电极ELT7上，从而将第四串联级的第四发光元件LDs4连接到第七电极ELT7。
第五接触电极CNE5可以设置在第四串联级的第四发光元件LDs4和第八电极ELT8上，从而将第四串联级的第四发光元件LDs4连接到第八电极ELT8。
然而，根据一个或更多个实施方式的像素PXL的结构不限于图5中所示的结构。将参考图6描述根据另一实施方式的像素PXL。图6示出了根据另一实施方式的像素PXL的俯视图。可以省略或简化可能相对于以上描述的内容冗余的内容。
根据本实施方式，第一发光元件LDs1'和第二发光元件LDs2'可以串联连接。第一发光元件LDs1'和第二发光元件LDs2'可以设置在布置区域300中。
根据实施方式，第一发光元件LDs1'的一端可以通过第一接触电极CNE1'连接到第一电极ELT1，并且第一发光元件LDs1'的另一端可以通过第二接触电极CNE2'连接到第二电极ELT2。
第二发光元件LDs2'的一端可以通过第二接触电极CNE2'连接到第七电极ELT7，并且第二发光元件LDs2'的另一端可以通过第三接触电极CNE3'连接到第八电极ELT8。
将参考图7描述根据另一实施方式的像素PXL。图7示出了根据另一实施方式的像素PXL的俯视图。在图7中，为了更好地理解和便于描述，省略并未示出一些附图标记。
根据实施方式，包括在像素PXL中的第一像素PXL1、第二像素PXL2和第三像素PXL3可以设置成是交错的。第一像素PXL1、第二像素PXL2和第三像素PXL3可以设置成使得它们中的至少一些在像素行方向(例如，第一方向DR1)上偏移。
根据实施方式，图7中所示的第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以具有图6中所示的像素PXL的结构。例如，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以具有其中第一发光元件LDs1'和第二发光元件LDs2'串联设置的结构。此外，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括布置区域300、敞开区域400和接触区域500。在这种情况下，敞开区域400可以如上所述地包括设置在布置区域300的一侧处的第一敞开区域402和设置在布置区域300另一侧处的第二敞开区域404。
根据实施方式，包括在第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个中的发光元件LD可以包括第一发光元件LDs1'和第二发光元件LDs2'，并且第一发光元件LDs1'和第二发光元件LDs2'中的每个可以设置在通道(例如，预定通道)中。
根据实施方式，第一像素PXL1的发光区域EMA和第三像素PXL3的发光区域EMA可以在像素行方向上重叠。根据示例，像素行方向可以指代第一方向DR1。
根据实施方式，第一像素PXL1的发光区域EMA的至少一部分可以在像素行方向上不与第二像素PXL2的发光区域EMA重叠。第二像素PXL2的发光区域EMA的至少一部分可以在像素行方向上不与第一像素PXL1和第三像素PXL3中的每个的发光区域EMA重叠。第三像素PXL3的发光区域EMA的至少一部分可以在像素行方向上不与第二像素PXL2的发光区域EMA重叠。这里，第一像素PXL1至第三像素PXL3中的每个的发光区域EMA可以可指代包括作为被堤部BNK围绕的区域的布置区域300、敞开区域400和接触区域500的区域。
然而，根据一个或更多个实施方式的像素PXL的结构不限于以上描述的示例，并且在一些实施方式中，可以提供包括各种电极连接结构的像素PXL。
图8示出了沿着图5的线I-I'截取的剖视图。在图8中，示出了发光区域EMA的布置区域300、第一敞开区域402和接触区域500，并且示出了非发光区域NEA的部分结构。
参考图8，根据实施方式的像素PXL可以包括衬底SUB、像素电路部PCL和显示元件部DPL。在图8中，为了更好地理解和便于描述，将发光元件LD之中的第一发光元件LDs1描述为示例。
衬底SUB可以形成像素PXL的基础表面。衬底SUB可以是刚性衬底或柔性衬底。根据示例，衬底SUB可以包括刚性材料或柔性材料，但不限于特定示例。
像素电路部PCL可以包括缓冲膜BFL、背栅电极BGE、晶体管Tr、栅极绝缘膜GI、第一层间绝缘膜ILD1、第二层间绝缘膜ILD2、桥接图案BRP、第一接触部分CNT1和钝化膜PSV。
缓冲膜BFL可以设置在衬底SUB上。缓冲膜BFL可以防止或基本上防止杂质从外部扩散。缓冲膜BFL可以包括诸如硅氮化物(SiNx)，硅氧化物(SiOx)，硅氮氧化物(SiOxNy)和铝氧化物(AlOx)的金属氧化物中的至少一种。
背栅电极BGE可以设置在衬底SUB上。当在平面图中观察时，背栅电极BGE可以与栅电极GE重叠。
晶体管Tr可以是薄膜晶体管。根据示例，晶体管Tr可以是驱动晶体管。晶体管Tr可以包括半导体层SCL、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
半导体层SCL可以设置在缓冲膜BFL上。半导体层SCL可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
半导体层SCL可以包括与第一晶体管电极TE1接触的第一接触区域以及与第二晶体管电极TE2接触的第二接触区域。第一接触区域和第二接触区域可以是掺杂有杂质的半导体图案。第一接触区域与第二接触区域之间的区域可以是沟道区域。沟道区域可以是其中未掺杂有杂质的本征半导体图案。
栅极绝缘膜GI可以设置在半导体层SCL上。栅极绝缘膜GI可以包括无机材料。根据实施方式，栅极绝缘膜GI可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。在一些实施方式中，栅极绝缘膜GI可以包括有机材料。
栅电极GE可以设置在栅极绝缘膜GI上。栅电极GE的位置可以与半导体层SCL的沟道区域的位置对应。例如，栅电极GE可以设置在半导体层SCL的沟道区域上且栅极绝缘膜GI插置在栅电极GE与沟道区域之间。
第一层间绝缘膜ILD1可以设置在栅电极GE上。如同栅极绝缘膜GI，第一层间绝缘膜ILD1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在第一层间绝缘膜ILD1上。第一晶体管电极TE1可以穿过栅极绝缘膜GI和第一层间绝缘膜ILD1以接触半导体层SCL的第一接触区域，且第二晶体管电极TE2可以穿过栅极绝缘膜GI和第一层间绝缘膜ILD1以接触半导体层SCL的第二接触区域。根据实施方式，第一晶体管电极TE1可以是源电极，且第二晶体管电极TE2可以是漏电极，但是本发明不限于此。
第二层间绝缘膜ILD2可以设置在第一晶体管电极TE1和第二晶体管电极TE2上。如同第一层间绝缘膜ILD1和栅极绝缘膜GI，第二层间绝缘膜ILD2可以包括无机材料。无机材料可以包括被描述为第一层间绝缘膜ILD1和栅极绝缘膜GI的构成材料的材料(例如，硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx))中的至少一种。在一些实施方式中，第二层间绝缘膜ILD2可以包括有机材料。
桥接图案BRP可以设置在第二层间绝缘膜ILD2上。桥接图案BRP可以通过穿透第二层间绝缘膜ILD2的接触孔连接到第一晶体管电极TE1。
钝化膜PSV可以设置在第二层间绝缘膜ILD2上。钝化膜PSV可以覆盖桥接图案BRP。钝化膜PSV可以设置成包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜的形式。
钝化膜PSV可以包括连接到桥接图案BRP的一区域的第一接触部分CNT1。在一些实施方式中，尽管在图8中未示出，但是在钝化膜PSV中可以形成有第二接触部分CNT2。
显示元件部DPL可以包括第一电极ELT1至第八电极ELT8。然而，本文中，为了更好地理解和便于描述，将主要描述第一电极ELT1和第二电极ELT2。此外，显示元件部DPL可以包括发光元件LD，但是，本文中，为了更好地理解和便于描述，作为示例将描述第一发光元件LDs1。
显示元件部DPL可以包括第一电极ELT1、第二电极ELT2、第一相邻电极AELT1、第二相邻电极AELT2、桥接电极100、第一绝缘膜INS1、第二绝缘膜INS2、第三绝缘膜INS3、第四绝缘膜INS4、第一接触孔CH1、第二接触孔CH2、堤部图案BNP、第一接触电极CNE1、第二接触电极CNE2、第一发光元件LDs1和堤部BNK。
第一电极ELT1、第二电极ELT2、第一相邻电极AELT1和第二相邻电极AELT2可以布置在钝化膜PSV上。在一些实施方式中，第一电极ELT1和第二电极ELT2中的每个的至少一部分可以布置在堤部图案BNP上。
第一电极ELT1可以通过第一接触部分CNT1电连接到桥接图案BRP，并且可以被提供第一电源。尽管未示出，但是第二电极ELT2可以通过布线(例如，预定布线)被提供具有与第一电源的电压不同的电压的第二电源。
第一电极ELT1和第二电极ELT2中的每个的至少一部分可以布置在堤部图案BNP的表面上。因此，第一电极ELT1和第二电极ELT2在显示装置的显示方向上反射从第一发光元件LDs1发射的光，从而提高第一发光元件LDs1的发光效率。在这种情况下，显示方向可以指代第三方向DR3。
第一绝缘膜INS1的至少一部分可以设置在钝化膜PSV上，并且第一绝缘膜INS1的另一部分可以布置在第一电极ELT1、第二电极ELT2、第一相邻电极AELT1和第二相邻电极AELT2上。第一绝缘膜INS1可以使对第一电极ELT1、第二电极ELT2、第一相邻电极AELT1和第二相邻电极AELT2的电连接稳定，并且可以削弱外部影响。在实施方式中，第一绝缘膜INS1可以包括无机材料。例如，第一绝缘膜INS1可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)和钛氧化物(TiOx)中的一种，但不限于此。
第一接触孔CH1和第二接触孔CH2可以分别形成在第一绝缘膜INS1和第二绝缘膜INS2中。第一接触孔CH1和第二接触孔CH2可以形成为穿透第一绝缘膜INS1和第二绝缘膜INS2。
第一接触孔CH1可以是第一接触电极CNE1和第一电极ELT1通过其连接的路径。第二接触孔CH2可以是第二接触电极CNE2和第二电极ELT2通过其连接的路径。当在平面图中观察时，第一接触孔CH1、第一电极ELT1和第一接触电极CNE1可以彼此重叠。
桥接电极100可以连接第二电极ELT2和第二接触电极CNE2。桥接电极100的至少一部分可以接触第二电极ELT2，并且桥接电极100的另一至少一部分可以接触第二接触电极CNE2。桥接电极100的至少一部分可以设置在第二接触孔CH2中。当在平面图中观察时，桥接电极100、第二电极ELT2、第二接触电极CNE2和第二接触孔CH2可以彼此重叠。
在实施方式中，桥接电极100可以与第一接触电极CNE1同时形成。在实施方式中，桥接电极100可以包含与第一接触电极CNE1相同的材料。
堤部BNK可以是限定像素PXL的发光区域EMA的结构。发光区域EMA可以是从其从第一发光元件LDs1发射光的区域。例如，堤部BNK可以设置成围绕像素PXL的第一发光元件LDs1的至少一部分。堤部BNK可以包括有机材料和无机材料中的至少一种。
第一接触电极CNE1和第二接触电极CNE2中的每个的至少一部分可以布置在第一绝缘膜INS1上，并且第一接触电极CNE1和第二接触电极CNE2中的每个的另一至少一部分可以布置在第二绝缘膜INS2上。
第一接触电极CNE1可以通过第一接触孔CH1电连接到第一电极ELT1，且第二接触电极CNE2可以通过第二接触孔CH2电连接到第二电极ELT2。第一接触电极CNE1可以电连接到第一发光元件LDs1的一端，且第二接触电极CNE2可以电连接到第一发光元件LDs1的另一端。结果，通过第一电极ELT1提供的电信号可以通过第一接触电极CNE1提供给第一发光元件LDs1，且通过第二电极ELT2提供的电信号可以通过第二接触电极CNE2提供给第一发光元件LDs1。
第二接触电极CNE2可以通过桥接电极100连接到第二电极ELT2。也就是说，通过第二电极ELT2提供的电信号可以经由桥接电极100提供给第二接触电极CNE2。
第二绝缘膜INS2的至少一部分可以布置在第一发光元件LDs1上，并且第二绝缘膜INS2的另一至少一部分可以布置在第一绝缘膜INS1上。在一些实施方式中，第二绝缘膜INS2的一部分可以布置在堤部BNK上。
首先，第二绝缘膜INS2可以覆盖第一发光元件LDs1的有源层12。第二绝缘膜INS2的一部分形成在第一发光元件LDs1的后表面上，从而填充第一绝缘膜INS1与第一发光元件LDs1之间的间隙。
第二绝缘膜INS2的另一部分可以与其处形成有第一接触孔CH1的位置和/或其处形成有第二接触孔CH2的位置相邻布置。例如，当在平面图中观察时，第二绝缘膜INS2的另一部分可以布置成围绕第一接触孔CH1和/或第二接触孔CH2。
在实施方式中，第二绝缘膜INS2可以包括无机材料。例如，第二绝缘膜INS2可以包括参考第一绝缘膜INS1描述的材料中的一种。然而，本发明不限于此，并且在一些实施方式中，第二绝缘膜INS2可以包括有机材料。
第三绝缘膜INS3的一部分可以在第一发光元件LDs1上布置在第一接触电极CNE1与第二接触电极CNE2之间。第三绝缘膜INS3的一部分可以布置在第一接触电极CNE1与第二接触电极CNE2之间，以防止或基本上防止第一接触电极CNE1与第二接触电极CNE2之间的短路。
第三绝缘膜INS3的另一部分可以在第一接触电极CNE1上布置成与第一接触孔CH1重叠。第三绝缘膜INS3的又一部分可以与第二接触孔CH2相邻设置。根据实施方式，第三绝缘膜INS3的又一部分可以在第二绝缘膜INS2上布置成使得桥接电极100的与第二接触孔CH2相邻设置的至少一部分暴露。在一些实施方式中，第三绝缘膜INS3的一部分可以布置在堤部BNK上。
在实施方式中，第三绝缘膜INS3可以包括无机材料，并且例如，可以包括参考第一绝缘膜INS1描述的材料中的一种。
第四绝缘膜INS4可以覆盖堤部BNK、第一接触电极CNE1、第二接触电极CNE2、第二绝缘膜INS2和第三绝缘膜INS3。第四绝缘膜INS4可以保护显示元件部DPL的个别组件免受外部影响。第四绝缘膜INS4可以包括参考第一绝缘膜INS1描述的材料中的一种，但不限于特定示例。
尽管在附图中未示出，但是在一些实施方式中，在第四绝缘膜INS4上还可以设置有平坦化层。平坦化层可以降低由设置在平坦化层下方的各种组件导致的台阶，并且平坦化层的上表面可以是基本平坦的。平坦化层可以包括有机绝缘膜，但不限于此，并且还可以包括无机绝缘膜。
本文中，将参考图9至图21描述根据实施方式的显示装置的制造方法。
图9至图21示出了根据实施方式的显示装置的制造方法的工艺步骤的剖视图。在图9至图21中，为了更好地理解和便于描述，示意性地示出了像素电路部PCL。
图9、图11、图13、图15、图17以及图19至图21示出了用于沿着图5的线I-I'截取的截面结构的制造方法的工艺步骤的剖视图，并且主要示出了布置区域300、第一敞开区域402和接触区域500。
图10、图12、图14、图16和图18示出了用于沿着图5的线II-II'截取的截面结构和沿着图5的线III-III'截取的截面结构的制造方法的工艺步骤的剖视图，并且主要示出了第二敞开区域404。
参考图9和图10，可以准备衬底SUB，并且可以在衬底SUB上设置像素电路部PCL。
参考图9，可以在布置区域300中在像素电路部PCL上形成堤部图案BNP，并且可以在像素电路部PCL上形成第一电极ELT1、第二电极ELT2、第一相邻电极AELT1和第二相邻电极AELT2。在这种情况下，第一电极ELT1和第二电极ELT2中的每个的至少一部分可以设置在堤部图案BNP上。在实施方式中，尽管在附图中未示出，但是第一电极ELT1、第二电极ELT2、第一相邻电极AELT1和第二相邻电极AELT2的配置通过溅射以及执行曝光工艺、沉积工艺、并且然后沿着待被图案化的区域执行蚀刻工艺形成在像素电路部PCL上。
参考图10，可以在第二敞开区域404中在像素电路部PCL上形成第一未切割电极UELT1、第二未切割电极UELT2、第三未切割电极UELT3和第四未切割电极UELT4。在实施方式中，第一未切割电极UELT1、第二未切割电极UELT2、第三未切割电极UELT3和第四未切割电极UELT4可以与第一电极ELT1至第八电极ELT8同时形成。
第一未切割电极UELT1、第二未切割电极UELT2、第三未切割电极UELT3和第四未切割电极UELT4可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。
在这种情况下，第一未切割电极UELT1的一端可以连接到以上参考图9描述的第一电极ELT1，并且第一未切割电极UELT1的另一端可以连接到以上参考图5描述的第三电极ELT3。随着执行后续工艺，第一未切割电极UELT1的至少一部分被去除(或被切割)，使得第一电极ELT1和第三电极ELT3可以彼此分离。同样，第二未切割电极UELT2的一端可以连接到第二电极ELT2，并且第二未切割电极UELT2的另一端可以连接到第四电极ELT4。第二未切割电极UELT2的至少一部分被去除，使得第二电极ELT2和第四电极ELT4可以彼此分离。第三未切割电极UELT3的一端可以连接到第六电极ELT6，并且第三未切割电极UELT3的另一端可以连接到第八电极ELT8。第三未切割电极UELT3的至少一部分被去除，使得第六电极ELT6和第八电极ELT8可以彼此分离。第四未切割电极UELT4的一端可以连接到第五电极ELT5，并且第四未切割电极UELT4的另一端可以连接到第七电极ELT7。第四未切割电极UELT4的至少一部分被去除，使得第五电极ELT5和第七电极ELT7可以彼此分离。
参考图11和图12，可以提供第一绝缘膜INS1。可以将第一绝缘膜INS1沉积成覆盖第一电极ELT1、第二电极ELT2、第一相邻电极AELT1、第二相邻电极AELT2、第一未切割电极UELT1、第二未切割电极UELT2、第三未切割电极UELT3和第四未切割电极UELT4。接下来，可以在第一绝缘膜INS1上形成堤部BNK。可以形成堤部BNK，从而可以限定发光区域EMA。
参考图13和图14，可以布置第一发光元件LDs1，并且可以提供第二绝缘膜INS2。可以将第二绝缘膜INS2沉积成覆盖第一绝缘膜INS1和堤部BNK。可以在第一发光元件LDs1上形成第二绝缘膜INS2，以至少覆盖第一发光元件LDs1的有源层12。
在实施方式中，尽管在附图中未示出，但是第一发光元件LDs1可以通过分散(或者提供或包括)在墨中所包括的溶剂中来准备。包括第一发光元件LDs1的墨可以通过配置成喷射墨的印刷装置提供给根据实施方式的显示装置。在这种情况下，墨可以被提供在发光区域EMA中。例如，参考图5，墨可以被排出到被堤部BNK围绕的区域中。
参考图15和图16，可以去除第二绝缘膜INS2的至少一部分。在实施方式中，可以对第二绝缘膜INS2的一部分进行蚀刻(例如，干法蚀刻)以提供第一孔202和第二孔204，并且可以暴露第一发光元件LDs1的第一端和第二端。第一孔202和第二孔204可以分别暴露第一绝缘膜INS1。第一孔202可以与随着执行后续工艺而第一接触孔CH1将设置在其处的位置对应，且第二孔204可以与随着执行后续工艺而第二接触孔CH2将设置在其处的位置对应。
在附图中，尽管示出了布置在堤部BNK上的第二绝缘膜INS2未被蚀刻，但是本发明不限于此，并且在一些实施方式中，布置在堤部BNK上的第二绝缘膜INS2可以在本工艺期间被去除。
参考图17和图18，可以去除第一绝缘膜INS1的至少一部分。在实施方式中，可以对第一绝缘膜INS1的一部分进行蚀刻(例如，干法蚀刻)以提供第一接触孔CH1和第二接触孔CH2。
另一方面，参考图18，在第二敞开区域404中，去除第一绝缘膜INS1，并且可以去除第一未切割电极UELT1、第二未切割电极UELT2、第三未切割电极UELT3和第四未切割电极UELT4中的每个的至少一部分。根据示例，可以执行湿法蚀刻工艺，但实施方式不限于此。
可以去除(或切割)第一未切割电极UELT1的至少一部分，以提供在第二方向DR2上彼此间隔开的第一电极ELT1和第三电极ELT3。此外，尽管在附图中未示出，但是可以去除第二未切割电极UELT2的至少一部分，以提供在第二方向DR2上彼此间隔开的第二电极ELT2和第四电极ELT4。可以去除第三未切割电极UELT3的至少一部分，以提供在第二方向DR2上彼此间隔开的第六电极ELT6和第八电极ELT8。去除第四未切割电极UELT4的至少一部分，以提供在第二方向DR2上彼此间隔开的第五电极ELT5和第七电极ELT7。
在实施方式中，用于提供第一接触孔CH1和第二接触孔CH2的蚀刻工艺以及用于去除第一未切割电极UELT1至第四未切割电极UELT4中的每个的至少一部分的蚀刻工艺通过使用相同掩模来执行。因此，由于上述蚀刻工艺在单个工艺中执行而不在不同的工艺中执行，所以可以减少掩模的数量，并且因此，可以降低工艺成本。
此外，结合图13参考图17，形成第一接触孔CH1和第二接触孔CH2的工艺可以在布置发光元件LD之后执行。也就是说，提供包括发光元件LD的墨的工艺可以在暴露第一电极ELT1和/或第二电极ELT2之前执行，并且因此，由于布置区域300和接触区域500是被堤部BNK围绕的区域，所以即使当它们彼此相邻布置时，也可以防止或基本上防止发光元件LD的误对准。例如，发光元件LD中的至少一些可以具有极性，并且具有极性的发光元件LD可以通过在第一电极ELT1与第二电极ELT2之间形成的电信息布置在布置区域300中。也就是说，当可能影响发光元件LD的取向和/或运动的电极配置在与布置区域300相邻的区域中暴露时，可能发生发光元件LD的误对准。然而，如上所述，提供包括发光元件LD的墨的工艺在暴露第一电极ELT1和/或第二电极ELT2之前执行，从而防止或基本上防止发光元件LD的误对准。
此外，结合图13参考图18，去除第一未切割电极UELT1至第四未切割电极UELT4中的至少一些的工艺可以在布置发光元件LD之后执行。也就是说，提供包括发光元件LD的墨的工艺可以在随着去除第一未切割电极UELT1至第四未切割电极UELT4中的每个的至少一部分而暴露一些电极配置之前执行，并且因此，由于布置区域300和敞开区域400是被堤部BNK围绕的区域，所以即使当它们彼此相邻布置时，也可以防止或基本上防止发光元件LD的误对准。
本文中，将描述针对布置区域300和接触区域500的后续工艺。
参考图19，可以形成第一接触电极CNE1和桥接电极100。在实施方式中，可以同时对第一接触电极CNE1和桥接电极100进行图案化。在实施方式中，第一接触电极CNE1和桥接电极100可以包含相同的材料。
第一接触电极CNE1的至少一部分可以通过第一接触孔CH1电连接到第一电极ELT1，并且第一接触电极CNE1的另一至少一部分可以电连接到第一发光元件LDs1的一部分。
当在平面图中观察时，桥接电极100可以与第二接触孔CH2重叠。桥接电极100可以设置在第二接触孔CH2中。桥接电极100可以电连接到第二电极ELT2。
参考图20，可以将第三绝缘膜INS3布置成至少覆盖第一接触电极CNE1。在一些实施方式中，可以将第三绝缘膜INS3布置在第二绝缘膜INS2上。
可以将第三绝缘膜INS3的至少一部分与第二接触孔CH2相邻布置。可以将第三绝缘膜INS3布置成使得桥接电极100的至少一部分暴露。在一些实施方式中，可以将第三绝缘膜INS3布置成不与第二接触孔CH2重叠，或者布置成与第二接触孔CH2重叠，但是不与桥接电极100的至少一部分重叠。
参考图21，可以形成第二接触电极CNE2。第二接触电极CNE2的至少一部分可以电连接到第一发光元件LDs1，并且第二接触电极CNE2的另一至少一部分可以通过桥接电极100电连接到第二电极ELT2。也就是说，通过第二电极ELT2提供的电信号可以通过桥接电极100和第二接触电极CNE2提供给第一发光元件LDs1。根据实施方式，当在平面图中观察时，第二接触电极CNE2、桥接电极100和第二电极ELT2可以彼此重叠。
接下来，尽管在附图中未示出，但是可以形成第四绝缘膜INS4和平坦化层，且第四绝缘膜INS4和平坦化层可以保护根据实施方式的显示装置免受外部影响。
根据本实施方式，包括发光元件LD的墨可以被提供在被堤部BNK围绕的区域中。也就是说，在其中执行提供墨的工艺的目标区域是其中未布置有堤部BNK的区域，并且可以包括布置区域300、敞开区域400和接触区域500。因此，根据实施方式，当执行用于提供包括发光元件LD的墨的工艺时，其中可以被提供墨的区域可以扩展。因此，增加了发光元件LD正常布置的比率，从而提高了工艺效率。
此外，根据实施方式，由于切割电极配置(例如，第一未切割电极UELT1至第四未切割电极UELT4)和形成接触孔(例如，第一接触孔CH1和第二接触孔CH2)的工艺以形成像素电极的工艺可以在提供包括发光元件LD的墨的工艺之后执行，所以即使当墨被提供在包括作为被堤部BNK围绕的区域的敞开区域400和接触区域500的区域中时，也可以防止或基本上防止包括在墨中的发光元件LD的误对准。
以上描述仅是对本发明的技术精神和范围的说明，并且本领域普通技术人员将容易理解，在实质上不背离本发明的新颖教导、方面和优点的情况下，可以进行各种修改和等同布置。此外，以上描述的本发明的实施方式可以单独实现或者彼此组合实现。
因此，在本发明中公开的实施方式不旨在限制本发明的技术精神或范围，而是旨在对它们进行说明，并且本发明的技术精神和范围不受所描述的实施方式的限制。本发明的保护范围应当由权利要求书来解释，并且等同范围内的所有技术思想应当被解释为包括在本发明的范围内。

Claims (16)

1.一种显示装置的制造方法，所述制造方法包括：
准备包括发光区域和非发光区域的衬底；
在所述衬底上布置第一电极、第二电极、第一未切割电极和第二未切割电极；
在所述衬底的所述非发光区域中形成堤部；
在所述衬底的所述发光区域中布置发光元件；
去除所述第一未切割电极和所述第二未切割电极中的每个的至少一部分；
布置电连接所述发光元件和所述第一电极的第一接触电极；以及
布置电连接所述发光元件和所述第二电极的第二接触电极，
其中，所述发光区域包括敞开区域和接触区域，
其中，形成所述堤部包括由所述堤部围绕所述发光区域的至少一部分，
其中，布置所述第一接触电极和所述第二接触电极包括在所述接触区域中由所述第一接触电极电连接所述第一电极和所述发光元件，以及由所述第二接触电极电连接所述第二电极和所述发光元件；以及
其中，在所述敞开区域内去除所述第一未切割电极和所述第二未切割电极中的每个的所述至少一部分。
2.根据权利要求1所述的制造方法，还包括布置电连接所述第二接触电极和所述第二电极的桥接电极。
3.根据权利要求2所述的制造方法，还包括：
形成覆盖所述第一电极、所述第二电极、所述第一未切割电极和所述第二未切割电极中的每个的至少一部分的第一绝缘膜；
在所述接触区域中在所述第一绝缘膜中形成与所述第一电极重叠的第一接触孔；以及
在所述接触区域中在所述第一绝缘膜中形成与所述第二电极重叠的第二接触孔，
其中，所述第一接触孔与所述第一电极和所述第一接触电极重叠，以及
所述第二接触孔与所述第二电极、所述桥接电极和所述第二接触电极重叠。
4.根据权利要求3所述的制造方法，还包括：
形成覆盖所述第一绝缘膜的第二绝缘膜；以及
去除所述第二绝缘膜的至少一部分，
其中，所述第二绝缘膜围绕所述第二接触孔，以及
所述第二绝缘膜的至少一部分被所述桥接电极覆盖。
5.根据权利要求3所述的制造方法，其中，在形成所述第一接触孔、形成所述第二接触孔以及去除所述第一未切割电极和所述第二未切割电极中的每个的所述至少一部分时，执行使用相同掩模的蚀刻工艺。
6.根据权利要求3所述的制造方法，其中，布置所述发光元件在形成所述第一接触孔和形成所述第二接触孔之前执行。
7.根据权利要求3所述的制造方法，其中，
布置所述发光元件还包括在所述衬底上提供墨，所述墨包括所述发光元件和所述发光元件分散在其中的溶剂，以及
提供所述墨在去除所述第一未切割电极和所述第二未切割电极中的每个的所述至少一部分、形成所述第一接触孔和形成所述第二接触孔之前执行。
8.根据权利要求2所述的制造方法，其中，
布置所述第一接触电极和布置所述第二接触电极在不同的时间处执行，以及
布置所述桥接电极与布置所述第一接触电极同时执行。
9.根据权利要求1所述的制造方法，其中，布置所述发光元件在去除所述第一未切割电极和所述第二未切割电极中的每个的所述至少一部分之前执行。
10.根据权利要求1所述的制造方法，其中，所述非发光区域是其中形成有所述堤部的区域。
11.根据权利要求1所述的制造方法，其中，
布置所述发光元件还包括在所述衬底上提供墨，所述墨包括所述发光元件和所述发光元件分散在其中的溶剂，以及
将所述墨提供在包括所述敞开区域和所述接触区域的所述发光区域中。
12.一种显示装置，包括：
衬底，包括发光区域和非发光区域；
第一电极和第二电极，在所述衬底上；
发光元件，在所述衬底的所述发光区域上，并且配置成在显示方向上发射光；
第一接触电极和第二接触电极，电连接到所述发光元件；以及
堤部，在所述衬底的所述非发光区域上，并且在所述显示方向上突出，
其中，所述发光区域的至少一部分被所述非发光区域围绕，并且所述发光区域包括敞开区域和接触区域，
所述第一电极和所述第一接触电极在所述接触区域内电连接，
所述第二电极和所述第二接触电极在所述接触区域内电连接，以及
所述第一电极的端部和所述第二电极的端部位于所述敞开区域内。
13.根据权利要求12所述的显示装置，还包括电连接所述第二接触电极和所述第二电极的桥接电极。
14.根据权利要求13所述的显示装置，还包括：
第一绝缘膜，覆盖所述第一电极和所述第二电极中的每个的至少一部分；以及
第一接触孔和第二接触孔，在所述接触区域中穿透所述第一绝缘膜，
其中，在平面图中，所述第一接触电极、所述第一接触孔和所述第一电极彼此重叠，并且所述第二接触电极、所述第二接触孔、所述桥接电极和所述第二电极彼此重叠。
15.根据权利要求14所述的显示装置，还包括第二绝缘膜，所述第二绝缘膜的至少一部分在所述第一绝缘膜上，
其中，当在平面图中观察时，所述第二绝缘膜的所述至少一部分围绕所述第二接触孔，并且被所述桥接电极覆盖。
16.根据权利要求13所述的显示装置，其中，所述桥接电极包括与所述第一接触电极相同的材料。
CN202280008679.1A 2021-04-07 2022-04-01 显示装置的制造方法及显示装置 Pending CN116686090A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210045458A KR20220139508A (ko) 2021-04-07 2021-04-07 표시 장치의 제조 방법 및 표시 장치
KR10-2021-0045458 2021-04-07
PCT/KR2022/004726 WO2022215963A1 (ko) 2021-04-07 2022-04-01 표시 장치의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
CN116686090A true CN116686090A (zh) 2023-09-01

Family

ID=83511101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008679.1A Pending CN116686090A (zh) 2021-04-07 2022-04-01 显示装置的制造方法及显示装置

Country Status (4)

Country Link
US (1) US20220328726A1 (zh)
KR (1) KR20220139508A (zh)
CN (1) CN116686090A (zh)
WO (1) WO2022215963A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102605335B1 (ko) * 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR20200004482A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
KR102200046B1 (ko) * 2018-12-21 2021-01-08 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200118937A (ko) * 2019-04-08 2020-10-19 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2022215963A1 (ko) 2022-10-13
US20220328726A1 (en) 2022-10-13
KR20220139508A (ko) 2022-10-17

Similar Documents

Publication Publication Date Title
CN107623013B (zh) 发光器件及其制造方法
EP0940796B1 (en) Active matrix display
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20210044938A (ko) 표시 장치
US11764254B2 (en) Display apparatus
KR20210098313A (ko) 표시 장치 및 그의 제조 방법
US20210242381A1 (en) Display device and method of manufacturing the same
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
US20230122457A1 (en) Display device and method of fabricating the same
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
CN113994472A (zh) 显示装置及其制造方法
US20230044290A1 (en) Display device
CN116686090A (zh) 显示装置的制造方法及显示装置
US20230012528A1 (en) Display device and method of manufacturing the same
US20230282776A1 (en) Display device and manufacturing for the same
US20220238559A1 (en) Display device
US20230317762A1 (en) Display device
US20240203315A1 (en) Display device
US20240162386A1 (en) Display device and method of manufacturing the display device
KR20230033186A (ko) 패드 구조, 표시 장치 및 그 제조 방법
CN116469905A (zh) 显示装置的制造方法以及用于制造显示装置的面板
CN116547812A (zh) 像素和包括该像素的显示装置
KR20220138926A (ko) 표시 장치 및 그 제조 방법
CN114388661A (zh) 显示装置的制造设备
CN116264264A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination