CN116487349A - 一种半导体结构及其制备方法 - Google Patents

一种半导体结构及其制备方法 Download PDF

Info

Publication number
CN116487349A
CN116487349A CN202210037826.XA CN202210037826A CN116487349A CN 116487349 A CN116487349 A CN 116487349A CN 202210037826 A CN202210037826 A CN 202210037826A CN 116487349 A CN116487349 A CN 116487349A
Authority
CN
China
Prior art keywords
contact
substrate
cross
layer
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037826.XA
Other languages
English (en)
Inventor
汤继峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210037826.XA priority Critical patent/CN116487349A/zh
Priority to PCT/CN2022/093898 priority patent/WO2023134100A1/zh
Priority to US17/954,582 priority patent/US20230013284A1/en
Publication of CN116487349A publication Critical patent/CN116487349A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开实施例公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；接触件，位于所述衬底上；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的第二接触件；其中，所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。

Description

一种半导体结构及其制备方法
技术领域
本公开涉及半导体器件的制造领域，尤其涉及一种半导体结构及其制备方法。
背景技术
在存储元件的积集度提高与元件尺寸缩小的情况下，元件中的线宽也逐渐缩小，导致元件中核心区域的接触件(Contact)的电阻增大，影响器件性能。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其制备方法。
根据本公开实施例的第一方面，提供了一种半导体结构，包括：
衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；
接触件，位于所述衬底上；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的第二接触件；其中，
所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。
在一些实施例中，还包括：
硅化物层，所述硅化物层位于所述源区和所述漏区的衬底上，其中，所述硅化物层远离所述衬底一侧设置有所述接触件。
在一些实施例中，所述栅极结构远离所述衬底一侧设置有所述接触件。
在一些实施例中，所述第一接触件的底面的面积是所述第二接触件的顶面的面积的2-4倍。
在一些实施例中，沿垂直于所述衬底平面的方向上，所述第一接触件的高度是所述第二接触件的高度的2-4倍。
在一些实施例中，在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面的方向，所述第一截面积和所述第二截面积不变。
在一些实施例中，在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面且逐渐远离所述衬底的方向，所述第一截面积和所述第二截面积逐渐减小。
根据本公开实施例的第二方面，提供了一种半导体结构的制备方法，包括：
提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；
在所述衬底上形成接触件；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的第二接触件；其中，
所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。
在一些实施例中，在形成所述接触件之前，所述方法还包括：
在所述源区和所述漏区的衬底上形成硅化物层；其中，所述硅化物层远离所述衬底一侧设置有所述接触件。
在一些实施例中，所述栅极结构远离所述衬底一侧设置有所述接触件。
在一些实施例中，所述在所述衬底上形成接触件；包括：
在所述衬底上依次形成层间介质层和掩膜层；
刻蚀所述层间介质层和掩膜层，形成通孔；
填充所述通孔，形成接触件预层；
在所述接触件预层上形成光刻胶层；对所述光刻胶层进行曝光和显影，以将光罩上的目标图案转移至所述光刻胶层上，形成图案化的光刻胶层；
基于图案化的光刻胶层，对所述接触件预层进行刻蚀，形成第一接触件和第二接触件。
在一些实施例中，所述第一接触件的底面的面积是所述第二接触件的顶面的面积的2-4倍。
在一些实施例中，沿垂直于所述衬底平面的方向上，所述第一接触件的高度是所述第二接触件的高度的2-4倍。
在一些实施例中，在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面的方向，所述第一截面积和所述第二截面积不变。
在一些实施例中，在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面且逐渐远离所述衬底的方向，所述第一截面积和所述第二截面积逐渐减小。
本公开实施例中，通过设置第一接触件的底面的面积大于所述第二接触件的顶面的面积，如此，使得扩大了接触件的底部的面积，避开了走线的影响，降低了接触件的阻值。并且，本公开中的接触件位于衬底上，相比于接触件包括位于衬底内的部分，减小了接触件纵向的长度，进一步降低了接触件的阻值。
附图说明
图1a为相关技术中的半导体器件的侧视图；
图1b为相关技术中的半导体器件的俯视图；
图2a为本公开实施例提供的半导体结构的侧视图；
图2b为本公开实施例提供的半导体结构的俯视图；
图3a至图3b为本公开另一实施例提供的半导体结构的侧视图；
图4为本公开实施例提供的半导体结构的制备方法的流程示意图；
图5a至5l为本公开实施例提供的半导体结构在制备过程中的结构示意图。
附图标记说明：
10-衬底；11-源区；12-漏区；
20-栅极结构；
30-硅化物层；130-金属层；
40’、40-接触件；41-第一接触件；42-第二接触件；401-通孔；140-接触件预层；
50-层间介质层；60-掩膜层；
71-第一光罩；711-第一目标图案；72-光罩；721-目标图案；
80-光刻胶层；81-图案化的光刻胶层。
具体实施方式
下面将参照附图更详细地描述本公开实施例公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
随着动态随机存储器(DRAM)的尺寸的缩小，与之相应的核心区域器件的尺寸也要缩小。同时，受到核心区域设计规则(Design rule)的限制，核心区域接触件(Contact)的尺寸也必须缩小，这导致核心区域器件的接触件呈高电阻态，影响器件性能。图1a为相关技术中的半导体器件的侧视图，图1b为相关技术中的半导体器件的俯视图。在核心区域，由于金属走线的影响，限制了接触件40’顶部的宽度，进而导致接触件40’的阻值增大。
并且，随着器件尺寸越来越小，源极和漏极的结深会越来越浅，接触件在多晶硅中的深度也会越来越浅，浅深度的接触件是未来发展的方向。
基于此，本公开实施例提供了一种半导体结构。图2a为本公开实施例提供的半导体结构的侧视图，图2b为本公开实施例提供的半导体结构的俯视图。
参见图2a和图2b，所述半导体结构，包括：
衬底10，所述衬底10上形成有栅极结构20，所述栅极结构20两侧的衬底10内分别形成源区和漏区；需要说明的是，在一些实施例中，当栅极结构20是平面栅结构时，后续所形成的栅极形成在衬底10的表面；当栅极结构20是埋栅结构时，后续所形成的栅极形成在衬底10内。在本实施例中，以在栅极结构20为平面栅结构为例进行介绍。
接触件40，位于所述衬底10上；所述接触件40包括位于所述衬底上的第一接触件41和位于所述第一接触件41远离所述衬底一侧的第二接触件42；其中，所述第一接触件41的底面的面积大于所述第二接触件42的顶面的面积，如此设置，通过增大第一接触件41的横截面积，从而减小第一接触件41的电阻，从而减小了接触件40的电阻。
所述衬底10可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
所述栅极结构20可以包括依次层叠的氧化层、第一栅极导电层和第二栅极导电层等结构(图中未示出)。
在本实施例中，所述第一接触件41的底面和所述第二接触件42的顶面均为与所述衬底10平面平行的面，具体地，所述第一接触件41的底面为所述第一接触件41靠近所述衬底10一侧的平面，所述第二接触件42的顶面为所述第二接触件42远离所述衬底10一侧的平面。
所述接触件40包括靠近所述衬底一侧的TiN层和位于所述TiN层上的金属钨层(图中未示出)。所述TiN层的厚度范围为2-10nm，优选为5nm。
因为金属钨层若直接与Si接触，黏附性较差，并且钨容易扩散，故本公开中，通过先沉积一层TiN层，来作为黏附层和势垒层，提高黏附性。
在一实施例中，第一接触件41和第二接触件42一体成型，能够减小第一接触件41和第二接触件42之间的界面差异，增大接触件40的稳定性。
在一实施例中，所述半导体结构，还包括：硅化物层30，所述硅化物层30位于所述源区和所述漏区的衬底10上，其中，所述硅化物层30远离所述衬底10一侧设置有所述接触件40。
在本公开实施例中，将硅化物层30设置在所述衬底10的表面上，且覆盖住所述源区和所述漏区的衬底10的表面，如此，增大了硅化物层与衬底的接触面积，进而降低了阻值。
所述硅化物层30的材质包括但不限于TiSi2、CoSi2以及Ni2Si。
所述硅化物层30的厚度范围为10-15nm。
在一实施例中，所述栅极结构20远离所述衬底10一侧设置有所述接触件40。
在一实施例中，所述第一接触件41的底面的面积是所述第二接触件42的顶面的面积的2-4倍。如此，增大了接触件的底部的接触面积，降低了接触件的阻值。
具体地，例如所述第一接触件的底面的尺寸可以为350nm*20nm，即底面的面积为7000nm2，所述第二接触件的顶面的尺寸可以为100nm*20nm，即顶面的面积为2000nm2。
在一实施例中，沿垂直于所述衬底10平面的方向上，所述第一接触件41的高度是所述第二接触件42的高度的2-4倍，如此设置，在尽可能减小接触件40电阻的同时，能够增加接触件40的稳定性。
具体地，例如所述接触件的整体高度可以为160nm，所述第一接触件的高度为120nm，所述第二接触件的高度为40nm。
在一实施例中，在平行于所述衬底10平面的截面内，所述第一接触件41的截面积为第一截面积，所述第二接触件42的截面积为第二截面积；沿垂直于所述衬底10平面的方向，所述第一截面积和所述第二截面积不变。
具体地，参见图2a，所述第一接触件41和所述第二接触件42的侧面的形状为矩形。
在其他实施例中，在平行于所述衬底10平面的截面内，所述第一接触件41的截面积为第一截面积，所述第二接触件42的截面积为第二截面积；沿垂直于所述衬底10平面且逐渐远离所述衬底10的方向，所述第一截面积和所述第二截面积逐渐减小。
具体地，参见图3a和图3b，所述第一接触件41和所述第二接触件42的侧面的形状为正梯形。需要说明的是，如图3a所示，所述第一接触件41的顶面的面积可以与所述第二接触件42的底面的面积相等。如图3b所示，所述第一接触件41的顶面的面积也可以与所述第二接触件42的底面的面积不相等。
本公开实施例还提供了一种半导体结构的制备方法，具体请参见附图4，如图所示，所述方法包括以下步骤：
步骤401：提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；
步骤402：在所述衬底上形成接触件；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的的第二接触件；其中，所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。
下面结合具体实施例对本公开实施例提供的半导体结构的制备方法再作进一步详细的说明。
图5a至5l为本公开实施例提供的半导体结构在制备过程中的结构示意图。
首先，参见图5a，执行步骤401，提供衬底10，所述衬底上形成有栅极结构20，所述栅极结构20两侧的衬底10内分别形成源区11和漏区12。
所述衬底10可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。
所述栅极结构20可以包括依次层叠的氧化层、第一栅极导电层和第二栅极导电层等结构(图中未示出)。
接着，参见图5b至图5c，在执行步骤402之前，所述方法还包括：在所述源区11和所述漏区12的衬底10上形成硅化物层30；其中，所述硅化物层30远离所述衬底10一侧设置有所述接触件40。
具体地，参见图5b，在对源区11和漏区12进行离子注入后，在源区11和漏区12的衬底的表面以及栅极结构20的表面和侧壁沉积一层金属层130。
所述金属层130的材质包括但不限于Co、Ti和Ni。
接着，参见图5c，在温度范围为700-800℃环境下，通过快速热处理(RapidThermal Process，RTP)工艺，工作25-35s，使得金属层130与源区11和漏区12表面的Si发生反应，生成硅化物层30，接着把栅极结构20的表面和侧壁处的未与Si发生反应的金属层去除，如此，便形成了位于所述源区11和漏区12的衬底上的硅化物层30。
所述硅化物层30的材质包括但不限于TiSi2、CoSi2以及Ni2Si。
所述硅化物层30的厚度范围为10-15nm。
在本公开实施例中，将硅化物层设置在所述衬底的表面上，且覆盖住所述源区和所述漏区的衬底的表面，如此，增大了硅化物层与衬底的接触面积，进而降低了阻值。
接着，参见图5d至图5i，执行步骤402，在所述衬底10上形成接触件40；所述接触件40包括位于所述衬底10上的第一接触件41和位于所述第一接触件41远离所述衬底10一侧的第二接触件42；其中，所述第一接触件41的底面的面积大于所述第二接触件42的顶面的面积。
在一实施例中，所述在所述衬底10上形成接触件40；包括：在所述衬底10上依次形成层间介质层50和掩膜层60；刻蚀所述层间介质层50和掩膜层60，形成通孔401；填充所述通孔401，形成接触件预层140；在所述接触件预层140上形成光刻胶层80；对所述光刻胶层80进行曝光和显影，以将光罩72上的目标图案转移至所述光刻胶层80上，形成图案化的光刻胶层81；基于图案化的光刻胶层81，对所述接触件预层140进行刻蚀，形成第一接触件41和第二接触件42。
具体地，下面将以在所述源区的衬底上形成接触件为例对接触件的制备过程进行具体说明。
参见图5d，在所述硅化物层30上依次形成层间介质层50和掩膜层60。
参见图5e，基于第一光罩71上的第一目标图案711，刻蚀所述层间介质层50和掩膜层60，形成通孔401。
具体地，通过在O2或COS的环境下刻蚀所述掩膜层60，刻蚀时间为65-75s，温度为10-20℃；在O2或CF4的环境下刻蚀所述层间介质层50，刻蚀时间为85-95s，温度为10-20℃。
参见图5f，填充所述通孔401，形成接触件预层140。具体地，先在温度范围为600-700℃的环境下，在通孔401内沉积TiN层，所述TiN层的厚度范围为2-10nm，优选为5nm；接着，在温度范围为250-350℃的环境下，在所述TiN层上沉积金属钨层，直至填满通孔401，最后对金属钨层进行CMP工艺，形成接触件预层140。
因为金属钨层若直接与Si接触，黏附性较差，并且钨容易扩散，故本公开中，通过先沉积一层TiN层，来作为黏附层和势垒层，提高黏附性。
参见图5g，在所述接触件预层140上形成光刻胶层80。
参见图5h，基于光罩72上的目标图案721，对所述光刻胶层80进行曝光和显影，以将光罩72上的目标图案721转移至所述光刻胶层80上，形成图案化的光刻胶层81。所述图案化的光刻胶层81的宽度与所述接触件40的顶面的宽度一致。
可选地，所述光刻胶层80为正性光刻胶或负性光刻胶，正性光刻胶在光照后可形成可溶性物质，而负性光刻胶在光照后则形成不可溶物质。
以所述光刻胶层80为正性光刻胶为例，在所述光刻胶层80的正上方设置光罩72，所述光罩72开设有目标图案721，该目标图案721可透光，因此所述光刻胶层80上正对于所述目标图案721的部分光刻胶遇光后溶解形成可溶性物质，从而被去除。
参见图5i，基于图案化的光刻胶层81，对所述接触件预层140进行部分刻蚀，形成第一接触件41和第二接触件42。
以上是以在源区上形成接触件为例对接触件的制备过程进行的具体说明，需要说明的是，在所述漏区的衬底和所述栅极结构上形成接触件的过程与在所述源区的衬底上形成接触件的过程相同。
在一实施例中，所述第一接触件41的底面的面积是所述第二接触件42的顶面的面积的2-4倍。如此，增大了接触件的底部的接触面积，降低了接触件的阻值。
具体地，例如所述第一接触件的底面的尺寸可以为350nm*20nm，即底面的面积为7000nm2，所述第二接触件的顶面的尺寸可以为100nm*20nm，即顶面的面积为2000nm2。
在一实施例中，沿垂直于所述衬底10平面的方向上，所述第一接触件41的高度是所述第二接触件42的高度的2-4倍。
具体地，例如所述接触件的整体高度可以为160nm，所述第一接触件的高度为120nm，所述第二接触件的高度为40nm。
接着，参见图5j和图5k，去除所述图案化的光刻胶层81，在掩膜层和接触件的表面再沉积一层掩膜，沉积后的掩膜层完全覆盖所述接触件40；接着执行CMP工艺，去除多余的掩膜，露出接触件40的顶面。
接着，参见图5l，可以去除层间介质层50和掩膜层60，形成如图5l所示的半导体结构。
在一实施例中，所述栅极结构20远离所述衬底10一侧设置有所述接触件40。
在一实施例中，在平行于所述衬底10平面的截面内，所述第一接触件41的截面积为第一截面积，所述第二接触件42的截面积为第二截面积；沿垂直于所述衬底10平面的方向，所述第一截面积和所述第二截面积不变。
具体地，参见图5l，所述第一接触件41和所述第二接触件42的侧面的形状为矩形。
在其他实施例中，在平行于所述衬底10平面的截面内，所述第一接触件41的截面积为第一截面积，所述第二接触件42的截面积为第二截面积；沿垂直于所述衬底10平面且逐渐远离所述衬底10的方向，所述第一截面积和所述第二截面积逐渐减小。
具体地，参见图3a和图3b，所述第一接触件41和所述第二接触件42的侧面的形状为正梯形。需要说明的是，如图3a所示，所述第一接触件41的顶面的面积可以与所述第二接触件42的底面的面积相等。如图3b所示，所述第一接触件41的顶面的面积也可以与所述第二接触件42的底面的面积不相等。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；
接触件，位于所述衬底上；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的第二接触件；其中，
所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
硅化物层，所述硅化物层位于所述源区和所述漏区的衬底上，其中，所述硅化物层远离所述衬底一侧设置有所述接触件。
3.根据权利要求1所述的半导体结构，其特征在于，
所述栅极结构远离所述衬底一侧设置有所述接触件。
4.根据权利要求1所述的半导体结构，其特征在于，
所述第一接触件的底面的面积是所述第二接触件的顶面的面积的2-4倍。
5.根据权利要求1所述的半导体结构，其特征在于，
沿垂直于所述衬底平面的方向上，所述第一接触件的高度是所述第二接触件的高度的2-4倍。
6.根据权利要求1所述的半导体结构，其特征在于，
在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面的方向，所述第一截面积和所述第二截面积不变。
7.根据权利要求1所述的半导体结构，其特征在于，
在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面且逐渐远离所述衬底的方向，所述第一截面积和所述第二截面积逐渐减小。
8.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极结构，所述栅极结构两侧的衬底内分别形成源区和漏区；
在所述衬底上形成接触件；所述接触件包括位于所述衬底上的第一接触件和位于所述第一接触件远离所述衬底一侧的第二接触件；其中，
所述第一接触件的底面的面积大于所述第二接触件的顶面的面积。
9.根据权利要求8所述的方法，其特征在于，在形成所述接触件之前，所述方法还包括：
在所述源区和所述漏区的衬底上形成硅化物层；其中，所述硅化物层远离所述衬底一侧设置有所述接触件。
10.根据权利要求8所述的方法，其特征在于，
所述栅极结构远离所述衬底一侧设置有所述接触件。
11.根据权利要求8所述的方法，其特征在于，
所述在所述衬底上形成接触件；包括：
在所述衬底上依次形成层间介质层和掩膜层；
刻蚀所述层间介质层和掩膜层，形成通孔；
填充所述通孔，形成接触件预层；
在所述接触件预层上形成光刻胶层；对所述光刻胶层进行曝光和显影，以将光罩上的目标图案转移至所述光刻胶层上，形成图案化的光刻胶层；
基于图案化的光刻胶层，对所述接触件预层进行刻蚀，形成第一接触件和第二接触件。
12.根据权利要求8所述的方法，其特征在于，
所述第一接触件的底面的面积是所述第二接触件的顶面的面积的2-4倍。
13.根据权利要求8所述的方法，其特征在于，
沿垂直于所述衬底平面的方向上，所述第一接触件的高度是所述第二接触件的高度的2-4倍。
14.根据权利要求8所述的方法，其特征在于，
在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面的方向，所述第一截面积和所述第二截面积不变。
15.根据权利要求8所述的方法，其特征在于，
在平行于所述衬底平面的截面内，所述第一接触件的截面积为第一截面积，所述第二接触件的截面积为第二截面积；
沿垂直于所述衬底平面且逐渐远离所述衬底的方向，所述第一截面积和所述第二截面积逐渐减小。
CN202210037826.XA 2022-01-13 2022-01-13 一种半导体结构及其制备方法 Pending CN116487349A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210037826.XA CN116487349A (zh) 2022-01-13 2022-01-13 一种半导体结构及其制备方法
PCT/CN2022/093898 WO2023134100A1 (zh) 2022-01-13 2022-05-19 一种半导体结构及其制备方法
US17/954,582 US20230013284A1 (en) 2022-01-13 2022-09-28 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210037826.XA CN116487349A (zh) 2022-01-13 2022-01-13 一种半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116487349A true CN116487349A (zh) 2023-07-25

Family

ID=87214191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037826.XA Pending CN116487349A (zh) 2022-01-13 2022-01-13 一种半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20230013284A1 (zh)
CN (1) CN116487349A (zh)
WO (1) WO2023134100A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US11114444B2 (en) * 2019-05-24 2021-09-07 Nanya Technology Corporation Semiconductor device with conductive cap layer over conductive plug and method for forming the same
CN112151377B (zh) * 2019-06-28 2024-05-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112786562B (zh) * 2019-11-08 2023-11-21 联华电子股份有限公司 埋入式磁阻式存储器结构及其制作方法
KR20210090768A (ko) * 2020-01-10 2021-07-21 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2023134100A1 (zh) 2023-07-20
US20230013284A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US4952993A (en) Semiconductor device and manufacturing method thereof
US7476973B2 (en) Method of manufacturing a semiconductor device having a silicidation blocking layer
US20080315281A1 (en) Flash Memory Device and Method of Manufacturing the Same
US6150266A (en) Local interconnect formed using silicon spacer
US20070212839A1 (en) Method for fabricating semiconductor device
JPS63104371A (ja) 半導体メモリの製造方法
US7462537B2 (en) Fabricating method of an non-volatile memory
CN116487349A (zh) 一种半导体结构及其制备方法
US20050072993A1 (en) Semiconductor device and method for manufacturing the same
US7429527B2 (en) Method of manufacturing self-aligned contact openings
US6740573B2 (en) Method for forming an integrated circuit interconnect using a dual poly process
CN111244029A (zh) 半导体器件及其制造方法
US6074923A (en) Method of fabricating metal-oxide-semiconductor transistor
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
CN108155146B (zh) 半导体结构及其形成方法
TWI799338B (zh) 半導體裝置
US11658112B2 (en) Semiconductor structure and fabrication method thereof
US7316956B2 (en) Method for fabricating semiconductor device and wire with silicide
CN113838932B (zh) 半导体结构及其形成方法
EP4284137A1 (en) Semiconductor structure and preparation method therefor
US10347526B1 (en) Semiconductor structure and method for forming the same
CN110707003B (zh) 图案化结构的制作方法
CN108122753B (zh) 半导体装置的形成方法
CN116759298A (zh) 一种形成光刻对准标记的方法和半导体器件
CN111180321A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination