CN116436132A - 充电电路和充电方法 - Google Patents
充电电路和充电方法 Download PDFInfo
- Publication number
- CN116436132A CN116436132A CN202310693283.1A CN202310693283A CN116436132A CN 116436132 A CN116436132 A CN 116436132A CN 202310693283 A CN202310693283 A CN 202310693283A CN 116436132 A CN116436132 A CN 116436132A
- Authority
- CN
- China
- Prior art keywords
- path
- output
- resistor
- inverter
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 230000005540 biological transmission Effects 0.000 claims description 25
- 101150070189 CIN3 gene Proteins 0.000 claims description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 7
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 6
- 101150110971 CIN7 gene Proteins 0.000 claims description 5
- 101150110298 INV1 gene Proteins 0.000 claims description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/007—Regulation of charging or discharging current or voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本申请涉及半导体电路领域,包括充电电路和充电方法,包括串联在一起的电阻和电容;包括:短路单元,利用第三通路在第一指定时间内的输出,对所述电阻短路,并且,在第一指定时间后取消对所述电阻短路;关断单元,在第一指定时间内处于关断状态,使得充电电压能够仅对电容充电;开关单元,结合第一通路和第二通路的输出产生充电电压;第一通路,第二通路,第三通路,结合使能信号和第一通路的输出信号,控制短路单元在第一指定时间内对所述电阻短路;并且,结合参考电压、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后,不再对电阻短路。本申请具有快速对RC电路的电容充电,不受电阻阻值大的影响的效果。
Description
技术领域
本申请涉及半导体电路的领域,尤其是涉及一种充电电路和充电方法。
背景技术
目前,传统的基于片外电容滤波的低压差线性稳压器LDO的电路包含一个额外的引脚,在带隙基准电路的输出端外接一个电容 ( 一般10nF),与芯片前级内部的电阻组成RC 低通滤波器,可以滤除带隙基准电路的输出噪声,进而降低 LDO 的输出噪声。但是,LDO系统上电时,由于对片外电容进行充电会消耗一定时间,降低了 LDO 的响应速度。
发明内容
为了解决RC电路充电时间较大,导致LDO的响应速度变慢的技术问题,本申请提供了一种充电电路和充电方法。
本申请提供的一种充电电路,采用如下的技术方案:
第一方面,提供一种充电电路,包括串联在一起的电阻R和电容C,所述电容C一端连接电阻R,另一端接地GND;包括:
短路单元,跨接在电阻R的两端,利用第三通路在第一指定时间内的输出,对所述电阻R短路,并且,在第一指定时间后取消对所述电阻R短路;
关断单元,跨接在电容C的两端,在第一指定时间内处于关断状态,使得充电电压能够仅对电容C充电;
开关单元,连接第一通路和第二通路,结合第一通路和第二通路的输出产生充电电压;
第一通路,连接关断单元和开关单元,结合第二通路的输出信号,控制开关单元产生充电电压,并在第一指定时间内给电容C充电;并且,第一通路的输出信号结合使能信号,通过第三通路控制短路单元的第一指定时间;
第二通路,连接使能信号端和开关单元,利用使能信号控制开关单元;
第三通路,与短路单元、第一通路和使能信号端连接。结合使能信号和第一通路的输出信号,控制短路单元在第一指定时间内对所述电阻R短路;并且,结合参考电压Vref、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后,不再对电阻R短路。
优选的,所述关断单元,包括:第一PMOS管P1、第一电阻R1和第二电阻R2;所述第一PMOS管P1的栅极连接电阻R和电容C的连接处,所述第一PMOS管P1的源极通过第一电阻R1连接电源VDD,所述第一PMOS管P1的漏极通过第二电阻R2接地GND。
优选的,所述短路单元,包括:传输门TG;所述传输门TG的输入端和输出端分别连接电阻R的两端;所述传输门TG的输出端连接所述第一PMOS管P1的栅极;所述传输门TG的两个门控制信号来自第三通路的输出。
优选的,所述开关单元,包括:依次级联的第二PMOS管P2、第一NMOS管N1和第二NMOS管N2;所述第二PMOS管P2的源极连接电源VDD,所述第二PMOS管P2的漏极与所述第一NMOS管N1的漏极连接;所述第一NMOS管N1的源极与所述第二NMOS管N2漏极连接,所述第二NMOS管N2的源极接地GND;所述第二PMOS管P2的栅极和第二NMOS管N2的栅极均连接第二通路的输出端;所述第一NMOS管N1的栅极与所述第一通路的输出端连接;所述第二PMOS管P2的漏极连接所述传输门TG的输入端。
优选的,所述第一通路,包括:依次连接的施密特触发器Schmitt、第一反相器INV1和第二反相器INV2;所述施密特触发器Schmitt的输入端连接第一PMOS管P1的漏极;所述第二反相器INV2的输出端连接第二NMOS管N2的栅极。
优选的,所述第二通路,包括:依次连接的第三反相器INV3和第四反相器INV4;所述使能信号连接所述第三反相器INV3的输入端,所述第四反相器INV4的输出端均与第二PMOS管P2的栅极、第二NMOS管N2的栅极连接。
优选的,所述第三通路,包括:依次连接的第五反相器INV5、与非门NAND、第六反相器INV6、第一延时反相器、第七反相器INV7、第八反相器INV8和第九反相器INV9;所述第五反相器INV5的输入端与所述第一通路的输出端连接,所述第五反相器INV5的输出端与所述与非门NAND的第一输入端连接;所述使能信号连接所述与非门NAND的第二输入端;所述第八反相器INV8的输出端和第九反相器INV9的输出端,分别连接传输门TG的两个门控制信号,控制传输门TG对所述电阻R处于短路状态或者开路状态。
第二方面,还提供一种充电方法,包括:
响应于电源VDD启动,第三通路结合第一通路的输出和为低电平的使能信号,产生在第一指定时间内使得短路单元导通的两个门控制信号;
响应于电源VDD启动,关断单元处于关断状态使得充电电压仅对电容C充电;
响应于电源VDD启动,第一通路与第二通路各自的输出信号,控制开关单元输出充电电压,使得充电电压对电容C充电。
优选的,还包括:
响应于使能信号启动,所述第一通路的输出和第二通路的输出,使得开关单元不再输出充电电压,结束对所述电容C充电。
优选的,还包括:
响应于参考电压Vref启动,所述关断单元的输出,使得第一通路的输出和第二通路的输出结合,导致第三通路输出的两个门控制信号控制短路单元结束导通状态。
综上所述,本申请包括以下至少一种有益技术效果:
由于先对电阻R短路,然后对电容C充电,避免了LDO电路由于RC滤波电路存在大电阻抑制滤波电容充电电流的情况,改善滤波电容自身充电的时间,进而改善了上电启动时间。
附图说明
图1是一种充电电路的构成图;
图2是一种充电电路的第一实施例图;
图3是充电方法的步骤图。
附图标记说明:1、短路单元;2、关断单元;3、开关单元;4、第一通路;5、第二通路;6、第三通路。
实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图1-附图3及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
第一方面,如图1、图2所示,提供一种充电电路,包括串联在一起的电阻R和电容C,所述电容C一端连接电阻R,另一端接地GND;包括:
短路单元1,用于利用第三通路在第一指定时间内的输出,对所述电阻R短路,并且,在第一指定时间后取消对所述电阻R短路;短路单元跨接在电阻R的两端,如果短路单元处于短路状态,则电流流过短路单元,而不会流过电阻R,即电阻R被短路了。并且,短路单元受到第三通路的影响,只在第一指定时间内,才处于短路状态。第一指定时间处于微秒级别,很短。在该第一指定时间内,电荷就能够在电容C积累达到满负荷状态。
关断单元2,用于在第一指定时间内处于关断状态,使得充电电压能够仅对电容C充电;关断单元处于关断状态,则电荷仅向电容C处聚集,不会流向其他支路。
开关单元3,用于结合第一通路和第二通路的输出产生充电电压;开关单元的导通与截止可以导致是否有充电电压形成。并且,开关单元的导通和截止,是由第一通路和第二通路的输出决定的。
第一通路4,用于结合第二通路的输出信号,控制开关单元产生充电电压,并在第一指定时间内给电容C充电;并且,第一通路的输出信号结合使能信号,通过第三通路控制短路单元的第一指定时间;
第二通路5,用于利用使能信号控制开关单元;第二通路的输入端是使能信号;在使能信号没有产生的时候,且电源VDD启动后,第二通路会产生低电平信号给开关单元。
第三通路6,用于结合使能信号和第一通路的输出信号,控制短路单元在第一指定时间内对所述电阻R短路;并且,结合参考电压Vref、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后,不再对电阻R短路。第三通路使得电阻R短路的时间长度处于微秒级别,是由自身的延时单元,以及第一通路和第二通路共同的输出信号决定的。
在本实施例中,电阻R属于兆欧级别,由于电阻R很大,所以,如果直接对RC电路进行充电,会比较费时;电容C充满电的时长会比较长。但是,采用本实施例,将电阻R短路,电流不流过电阻R,而是直接对电容C充电,充电电流会很大。电容C会很快被电荷充满,达到满负荷。在电源VDD的开启的短暂时间内,达到短路电阻R,并对电容C充电,之后,再停止充电,是本实施例电路完成的功能。
优选的,所述关断单元2,包括:第一PMOS管P1、第一电阻R1和第二电阻R2;所述第一PMOS管P1的栅极连接电阻R和电容C的连接处,所述第一PMOS管P1的源极通过第一电阻R1连接电源VDD,所述第一PMOS管P1的漏极通过第二电阻R2接地GND。关断单元存在的目的,一方面是为了在本技术方案中在充电的第一指定时间内,处于关断状态,使得电荷不会流向其他支路,能够快速的向电容C聚集。另一方面,在第一指定时间后,并且,使能信号EN出现后,由于有参考电压Vref的出现,会使得关断单元的输出信号产生波动,导致第一通路的输出控制开关单元,使得充电电压消失。
优选的,所述短路单元1,包括:传输门TG;所述传输门TG的输入端和输出端分别连接电阻R的两端;所述传输门TG的输出端连接所述第一PMOS管P1的栅极;所述传输门TG的两个门控制信号来自第三通路的输出。短路单元在收到第三通路输出的控制信号情况下,处于短路电阻R的状态;此时,电流不再通过电阻R,而是通过短路单元。本实施例中,短路单元为传输门TG;传输门TG由一个PMOS管和一个NMOS管并联构成,其具有很低的导通电阻(几百欧)和很高的截止电阻(大于1000兆欧)。传输门TG用在此处,可以很好的实现在短路的情况下,阻抗很低,在结束短路的情况下,阻抗很高。
优选的,所述开关单元3,包括:依次级联的第二PMOS管P2、第一NMOS管N1和第二NMOS管N2;所述第二PMOS管P2的源极连接电源VDD,所述第二PMOS管P2的漏极与所述第一NMOS管N1的漏极连接;所述第一NMOS管N1的源极与所述第二NMOS管N2漏极连接,所述第二NMOS管N2的源极接地GND;所述第二PMOS管P2的栅极和第二NMOS管N2的栅极均连接第二通路的输出端;所述第一NMOS管N1的栅极与所述第一通路的输出端连接;所述第二PMOS管P2的漏极连接所述传输门TG的输入端。开关单元在接收到第一通路和第二通路的输出信号后,会产生不同的状态。在电源VDD启动后的第一指定时间内,开关单元产生的充电电压会对电容C充电。充电电压输出点位于第二PMOS管P2与第一NMOS管N1的连接处。
优选的,所述第一通路4,包括:依次连接的施密特触发器Schmitt、第一反相器INV1和第二反相器INV2;所述施密特触发器Schmitt的输入端连接第一PMOS管P1的漏极;所述第二反相器INV2的输出端连接第二NMOS管N2的栅极。本实施例中,施密特触发器Schmitt主要用于对关断单元的输出波形进行反相,并且将反相后的波形整形,变为标准的方波。第一反相器INV1和第二反相器INV2,也用于反相和波形整形。使得开关单元中的第一NMOS管N1的栅极接收到的波形为标准的方波,同样,第三通路接收到的第一通路的输出,也为标准的方波信号D。
优选的,所述第二通路5,包括:依次连接的第三反相器INV3和第四反相器INV4;所述使能信号连接所述第三反相器INV3的输入端,所述第四反相器INV4的输出端均与第二PMOS管P2的栅极、第二NMOS管N2的栅极连接。第二通路在电源VDD启动后,使能信号还未启动,因此,第三反相器INV3收到的是低电平信号。同样,为了使得第二通路输出的波形为标准的方波,也使用了两个反相器级联在一起。第二通路的输出信号控制第二PMOS管P2和第二NMOS管N2的导通和截止,配合第一通路的输出信号,使得开关单元能够在电源VDD启动后的微秒级别内,能够产生充电电压。
优选的,所述第三通路6,包括:依次连接的第五反相器INV5、与非门NAND、第六反相器INV6、第一延时反相器、第七反相器INV7、第八反相器INV8和第九反相器INV9;所述第五反相器INV5的输入端与所述第一通路的输出端连接,所述第五反相器INV5的输出端与所述与非门NAND的第一输入端连接;所述使能信号连接所述与非门NAND的第二输入端;所述第八反相器INV8的输出端和第九反相器INV9的输出端,分别连接传输门TG的两个门控制信号,控制传输门TG对所述电阻R处于短路状态或者开路状态。第三通路,主要用于在第一指定时间内产生控制短路单元的信号,使得短路单元处于短路状态。第一指定时间的时长,是由第一延时反相器的延时决定的。在本实施例中,第一延时反相器由三个级联在一起的电阻延时反相器INVR1、INVR2、INVR3构成。第六反相器INV6、第七反相器INV7、第八反相器INV8和第九反相器INV9主要用于对方波进行整形,使得输出波形更为标准,便于后续电路单元处理。在本实施例中,第八反相器INV8输出信号CN与第九反相器INV9输出信号CP是反相的,分别用于控制短路单元的传输门TG中的NMOS管和PMOS管的导通或截止,使得短路单元处于短路状态或截止状态。
第二方面,如图3所示,还提供一种充电方法,包括:
S1:响应于电源VDD启动,第三通路结合第一通路的输出和为低电平的使能信号,产生在第一指定时间内使得短路单元导通的两个门控制信号;
响应于电源VDD启动,关断单元处于关断状态使得充电电压仅对电容C充电;
响应于电源VDD启动,第一通路与第二通路各自的输出信号,控制开关单元输出充电电压,使得充电电压对电容C充电。
优选的,还包括:
S2:响应于使能信号启动,所述第一通路的输出和第二通路的输出,使得开关单元不再输出充电电压,结束对所述电容C充电。使能信号的启动在,电源VDD启动之后;在本实施例中,电源VDD启动后200微秒之后,使能信号启动。
优选的,还包括:
S3:响应于参考电压Vref启动,所述关断单元的输出,使得第一通路的输出和第二通路的输出结合,导致第三通路输出的两个门控制信号控制短路单元结束导通状态。在本实施例中,参考电压Vref在使能信号启动后,才到达。此时,电容C已经被充满电荷。短路单元结束导通状态,进入截止状态。电流不再流过短路单元,而是流过电阻R。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (10)
1.一种充电电路,包括串联在一起的电阻R和电容C,所述电容C一端连接电阻R,另一端接地GND;其特征在于,包括:短路单元、关断单元、开关单元、第一通路、第二通路和第三通路;
短路单元,跨接在电阻R的两端,利用第三通路在第一指定时间内的输出,对所述电阻R短路,并且,在第一指定时间后取消对所述电阻R短路;
关断单元,跨接在电容C的两端,在第一指定时间内处于关断状态,使得充电电压能够仅对电容C充电;
开关单元,连接第一通路和第二通路,结合第一通路和第二通路的输出产生充电电压;
第一通路,连接关断单元和开关单元,结合第二通路的输出信号,控制开关单元产生充电电压,并在第一指定时间内给电容C充电;并且,第一通路的输出信号结合使能信号,通过第三通路控制短路单元的第一指定时间;
第二通路,连接使能信号端和开关单元,利用使能信号控制开关单元;
第三通路,与短路单元、第一通路和使能信号端连接,结合使能信号和第一通路的输出信号,控制短路单元在第一指定时间内对所述电阻R短路;并且,结合参考电压Vref、使能信号和第一通路的输出信号控制短路单元在第一指定时间之后,不再对电阻R短路。
2.根据权利要求1所述的充电电路,其特征在于,所述关断单元,包括:第一PMOS管P1、第一电阻R1和第二电阻R2;所述第一PMOS管P1的栅极连接电阻R和电容C的连接处,所述第一PMOS管P1的源极通过第一电阻R1连接电源VDD,所述第一PMOS管P1的漏极通过第二电阻R2接地GND;所述第一PMOS管P1在所述电源VDD启动后,处于关断状态。
3.根据权利要求2所述的充电电路,其特征在于,所述短路单元,包括:传输门TG;所述传输门TG的输入端和输出端分别连接电阻R的两端;所述传输门TG的输出端连接所述第一PMOS管P1的栅极;所述传输门TG的两个门控制信号来自第三通路的输出。
4.根据权利要求3所述的充电电路,其特征在于,所述开关单元,包括:依次级联的第二PMOS管P2、第一NMOS管N1和第二NMOS管N2;所述第二PMOS管P2的源极连接电源VDD,所述第二PMOS管P2的漏极与所述第一NMOS管N1的漏极连接;所述第一NMOS管N1的源极与所述第二NMOS管N2漏极连接,所述第二NMOS管N2的源极接地GND;所述第二PMOS管P2的栅极和第二NMOS管N2的栅极均连接第二通路的输出端;所述第一NMOS管N1的栅极与所述第一通路的输出端连接;所述第二PMOS管P2的漏极连接所述传输门TG的输入端;所述第二PMOS管P2在电源VDD启动后产生充电电压。
5.根据权利要求4所述的充电电路,其特征在于,所述第一通路,包括:依次连接的施密特触发器Schmitt、第一反相器INV1和第二反相器INV2;所述施密特触发器Schmitt的输入端连接第一PMOS管P1的漏极;所述第二反相器INV2的输出端连接第二NMOS管N2的栅极;所述第一PMOS管P1的漏极输出波形信号经过施密特触发器Schmitt、第一反相器INV1和第二反相器INV2变为方波信号D。
6.根据权利要求5所述的充电电路,其特征在于,所述第二通路,包括:依次连接的第三反相器INV3和第四反相器INV4;所述使能信号连接所述第三反相器INV3的输入端;所述第四反相器INV4的输出端均与第二PMOS管P2的栅极、第二NMOS管N2的栅极连接;所述第四反相器INV4输出为方波信号。
7.根据权利要求6所述的充电电路,其特征在于,所述第三通路,包括:依次连接的第五反相器INV5、与非门NAND、第六反相器INV6、第一延时反相器、第七反相器INV7、第八反相器INV8和第九反相器INV9;所述第五反相器INV5的输入端与所述第一通路的输出端连接,所述第五反相器INV5的输出端与所述与非门NAND的第一输入端连接;所述使能信号连接所述与非门NAND的第二输入端;所述第八反相器INV8的输出端和第九反相器INV9的输出端,分别连接传输门TG的两个门控制信号,控制传输门TG对所述电阻R处于短路状态或者开路状态。
8.一种用于权利1-7任意一项充电电路的充电方法,其特征在于,方法包括:
响应于电源VDD启动,第三通路结合第一通路的输出和为低电平的使能信号,产生在第一指定时间内使得短路单元导通的两个门控制信号;
响应于电源VDD启动,关断单元处于关断状态使得充电电压仅对电容C充电;
响应于电源VDD启动,第一通路与第二通路各自的输出信号,控制开关单元输出充电电压,使得充电电压对电容C充电。
9.根据权利要求8所述的充电方法,其特征在于,还包括:
响应于使能信号启动,所述第一通路的输出和第二通路的输出,使得开关单元不再输出充电电压,结束对所述电容C充电。
10.根据权利要求9所述的充电方法,其特征在于,还包括:
响应于参考电压Vref启动,所述关断单元的输出,使得第一通路的输出和第二通路的输出结合,导致第三通路输出的两个门控制信号控制短路单元结束导通状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310693283.1A CN116436132B (zh) | 2023-06-13 | 2023-06-13 | 充电电路和充电方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310693283.1A CN116436132B (zh) | 2023-06-13 | 2023-06-13 | 充电电路和充电方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116436132A true CN116436132A (zh) | 2023-07-14 |
CN116436132B CN116436132B (zh) | 2023-09-19 |
Family
ID=87080070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310693283.1A Active CN116436132B (zh) | 2023-06-13 | 2023-06-13 | 充电电路和充电方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116436132B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980033767A (ko) * | 1996-11-01 | 1998-08-05 | 문정환 | 파워 온 리세트 신호 출력 회로 |
CN103324233A (zh) * | 2013-05-29 | 2013-09-25 | 中科院微电子研究所昆山分所 | 一种低通滤波器及低压差线性稳压器 |
CN107249235A (zh) * | 2017-08-09 | 2017-10-13 | 上海灿瑞科技股份有限公司 | 一种兼容带指示灯开关的led驱动电路 |
CN107508579A (zh) * | 2017-08-23 | 2017-12-22 | 西北工业大学 | 一种电荷转移rc张弛振荡器 |
CN217238691U (zh) * | 2021-12-31 | 2022-08-19 | 上海艾为微电子技术有限公司 | 低压差线性稳压器、低功耗供电电路及电子设备 |
CN115733476A (zh) * | 2022-11-04 | 2023-03-03 | 陕西亚成微电子股份有限公司 | 带短路保护的高侧mosfet开关芯片及其短路保护控制方法 |
-
2023
- 2023-06-13 CN CN202310693283.1A patent/CN116436132B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980033767A (ko) * | 1996-11-01 | 1998-08-05 | 문정환 | 파워 온 리세트 신호 출력 회로 |
CN103324233A (zh) * | 2013-05-29 | 2013-09-25 | 中科院微电子研究所昆山分所 | 一种低通滤波器及低压差线性稳压器 |
CN107249235A (zh) * | 2017-08-09 | 2017-10-13 | 上海灿瑞科技股份有限公司 | 一种兼容带指示灯开关的led驱动电路 |
CN107508579A (zh) * | 2017-08-23 | 2017-12-22 | 西北工业大学 | 一种电荷转移rc张弛振荡器 |
CN217238691U (zh) * | 2021-12-31 | 2022-08-19 | 上海艾为微电子技术有限公司 | 低压差线性稳压器、低功耗供电电路及电子设备 |
CN115733476A (zh) * | 2022-11-04 | 2023-03-03 | 陕西亚成微电子股份有限公司 | 带短路保护的高侧mosfet开关芯片及其短路保护控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116436132B (zh) | 2023-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2580385B2 (ja) | リセットパルス回路 | |
US8040162B2 (en) | Switch matrix drive circuit for a power element | |
CN108429445B (zh) | 一种应用于电荷泵的软启动电路 | |
JP2541585B2 (ja) | リセット信号発生回路 | |
KR20000005839A (ko) | 출력mos전계효과트랜지스터를구동하는개선된구동능력을갖는슬루레이트출력회로 | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
CN107483045B (zh) | 一种电平位移电路及显示装置 | |
CN109257036B (zh) | 一种带电压检测的por电路 | |
CN105186636A (zh) | 电源充电电路 | |
CN115603407A (zh) | 放电控制电路、放电控制方法以及锂电池高边驱动电路 | |
US4587441A (en) | Interface circuit for signal generators with two non-overlapping phases | |
KR101658211B1 (ko) | 펄스 폭 필터 | |
CN116436132B (zh) | 充电电路和充电方法 | |
CN210350786U (zh) | 允许快速上电的多重rc钳位esd保护电路 | |
US10411461B2 (en) | Protection circuit for brushless DC motor, and control device | |
EP1811665A2 (en) | Turn-off of gate-controlled switch | |
CN214755515U (zh) | 电池保护芯片及其保护电路 | |
CN212784755U (zh) | 用于igbt短路保护的基准电压产生电路 | |
CN110380599B (zh) | 一种混合型栅极驱动电路 | |
CN111092614A (zh) | 一种纯cmos超低功耗上电复位电路 | |
JP3757518B2 (ja) | パワーオン・リセット回路 | |
CN216122367U (zh) | 一种快速响应的滤波电路 | |
CN214315217U (zh) | 一种时序发生电路和检测控制装置 | |
CN115065248B (zh) | 升压变换电路及升压变换器 | |
CN114744604B (zh) | 一种钳位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |