CN116434696A - 一种显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种显示面板及显示装置，显示面板还包括衬底基板以及位于衬底基板一侧且位于显示区的多个发光元件、多个像素电路、至少一个驱动电路、至少一组驱动电路信号线组、多条数据线和多条扫描线，驱动电路信号线组用于为驱动电路提供驱动信号，驱动电路用于向像素电路传输驱动信号，像素电路用于驱动发光元件；扫描线沿第一方向延伸，数据线沿第二方向延伸；驱动电路包括多级级联设置的移位寄存电路；驱动电路信号线组沿第一方向延伸。本发明实施例的技术方案可以减小显示面板的左右边框的宽度，实现窄边框，甚至左右无边框。

Description

一种显示面板及显示装置

本申请为基于申请日为2021年5月6日，申请号为202110490929.7，发明名称为“一种显示面板及显示装置”的专利申请提出的分案申请。

技术领域

本发明实施例涉及显示技术，尤其涉及一种显示面板及显示装置。

背景技术

发光二极管(Light Emitting Diode，LED)显示面板，例如micro-LED显示面板、mini-LED显示面板具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高等诸多优点，逐渐成为显示技术领域的研究热点。

现有技术中，通过在显示面板的左边框和/或右边框制备驱动电路，实现逐行驱动像素发光，完成画面的显示。但是，驱动电路位于左右边框的方案不符合显示面板窄边框的发展趋势。

发明内容

本发明实施例提供一种显示面板及显示装置，以减小显示面板的边框的宽度，实现窄边框甚至无边框。

第一方面，本发明实施例提供了一种显示面板，包括显示区；

所述显示面板还包括：

衬底基板；

位于所述衬底基板一侧且位于所述显示区的多个发光元件、多个像素电路、至少一个驱动电路、至少一组驱动电路信号线组、多条数据线和多条扫描线，所述驱动电路信号线组用于为所述驱动电路提供驱动信号，所述驱动电路用于向所述像素电路传输驱动信号，所述像素电路用于驱动所述发光元件；

所述扫描线沿第一方向延伸，所述数据线沿第二方向延伸；

所述驱动电路包括多级级联设置的移位寄存电路；

所述驱动电路信号线组沿所述第一方向延伸。

第二方面，本发明实施例还提供了显示装置，包括上一方面提供的显示面板。

本发明实施例通过设置至少一组驱动电路信号线组，且驱动电路信号线组沿第一方向延伸，相比于现有技术中将驱动电路信号线组设置于显示面板的左右边框的方案，本方案可以减小左右边框的宽度，实现窄边框，甚至左右无边框。

附图说明

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的一种显示面板的局部剖面结构示意图；

图3是一种驱动电路的结构示意图；

图4是一种像素电路的电路示意图；

图5是本发明实施例提供的另一种显示面板的结构示意图；

图6是本发明实施例提供的另一种显示面板的结构示意图；

图7是本发明实施例提供的另一种显示面板的结构示意图；

图8是图7中扫描移位寄存电路的具体电路示意图；

图9是本发明实施例提供的另一种显示面板的结构示意图；

图10是图9中发光控制移位寄存电路的具体电路示意图；

图11是本发明实施例提供的另一种显示面板的结构示意图；

图12是本发明实施例提供的另一种显示面板的结构示意图；

图13是本发明实施例提供的另一种显示面板的结构示意图；

图14是本发明实施例提供的另一种显示面板的结构示意图；

图15是本发明实施例提供的另一种显示面板的结构示意图；

图16是本发明实施例提供的另一种显示面板的结构示意图；

图17是本发明实施例提供的另一种显示面板的结构示意图；

图18是图17所示显示面板在区域Q2的结构示意图；

图19是图17所示显示面板在区域Q3的结构示意图；

图20是图17所示显示面板在区域Q2的另一种结构示意图；

图21是图17所示显示面板在区域Q3的另一种结构示意图；

图22是图17所示显示面板在区域Q2的另一种结构示意图；

图23是本发明实施例提供的一种显示面板的局部结构示意图；

图24是本发明实施例提供的另一种显示面板的局部结构示意图；

图25是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构，且附图中各元件的形状和大小不反映其真实比例，目的只是示意说明本发明内容。

图1是本发明实施例提供的一种显示面板的结构示意图，图2是本发明实施例提供的一种显示面板的局部剖面结构示意图，图3是一种驱动电路的结构示意图，参见图1-图3，显示面板100包括显示区AA；显示面板100还包括衬底基板1以及位于衬底基板1一侧且位于显示区AA的多个发光元件20、多个像素电路3和至少一个驱动电路4，驱动电路4用于向像素电路3传输驱动信号，像素电路3用于驱动发光元件20；多个发光元件20包括多个发光元件行2，发光元件行2沿第一方向x延伸，多个发光元件行沿第二方向y排列，第一方向x与第二方向y相交且均与衬底基板1所在平面平行；驱动电路4包括多级级联设置的移位寄存电路(VSR，其后数字代表移位寄存电路所在级数)40，移位寄存电路40位于相邻发光元件行2之间。

如图1所示，像素电路3响应于对应移位寄存电路40的驱动信号，产生驱动电流，驱动对应的发光元件20发光，由于多级移位寄存电路40级联设置(参照图3，本级移位寄存电路的输出端OUT与下一级移位寄存电路的输入端IN电连接)，因此，驱动电路4可逐行扫描像素电路3，实现一帧画面显示。进一步的，像素电路3与发光元件20可以一一对应，或者像素电路3可以对应多个发光元件20，即一驱多，本发明实施例对像素电路3与发光元件20的对应关系不进行限定，图1仅以像素电路3与发光元件20一一对应为例进行说明。

现有技术中，驱动电路通常位于显示面板的左边框和/或右边框(非显示区)，驱动电路的个数越多，边框宽度则越大，不利于窄边框的实现。

本发明实施例通过将至少一个驱动电路中的移位寄存电路设置于相邻发光元件行之间，从而可以将至少一个驱动电路从非显示区转移至显示区内，进而减小边框宽度，实现窄边框。若将所有驱动电路的移位寄存电路均设置于发光元件行之间，则可以实现左右无边框。

需要说明的是，图1仅示出了沿第二方向y将移位寄存电路40设置于相邻发光元件行2之间的结构，沿第一方向x，移位寄存电路40与发光元件20的相对尺寸并不表示实际产品中二者的相对尺寸。另外，当现有产品的左右边框均设置驱动电路时，可将两侧的移位寄存电路均设置于相邻发光元件行之间，图1仅以左侧移位寄存电路设置于相邻发光元件行之间为例进行示意，本领域技术人员可根据实际情况进行设计。

示例性的，发光元件可以为发光二极管(Light Emitting Diode，LED)，具体地，发光元件可以为micro-LED或者mini-LED。如图1所示，多个发光元件可以包括发光颜色不同的发光元件，一个发光元件行2中，红色发光元件201、绿色发光元件202和蓝色发光元件203可以周期排列。

不同类型的像素电路所需的驱动电路不同，本发明实施例对像素电路的类型不进行限定。以2T1C(2个薄膜晶体管和1个电容)像素电路为例，驱动电路包括扫描驱动电路；以7T1C(7个薄膜晶体管和1个电容)像素电路为例，驱动电路包括扫描驱动电路和发光控制驱动电路。鉴于7T1C像素电路可实现阈值补偿，驱动电流更加稳定，后续以像素电路为7T1C像素电路为例进行说明。此时，可以将扫描驱动电路以及发光控制驱动电路中的至少一者所包含的各级移位寄存电路设置于相邻发光元件行之间，以实现左右窄边框甚至左右无边框。

示例性的，图4是一种像素电路的电路示意图，由7个薄膜晶体管和1个电容构成，其工作原理在此不做过多说明。其中，第三晶体管M3为驱动晶体管，第三晶体管M3产生驱动电流驱动发光元件20发光时，第一电源信号端PVDD与第二电源信号端PVEE之间的通路导通，其中，第一电源信号端PVDD与第一电源线电连接，第二电源信号端与第二电源线电连接，第一电源线的电位大于第二电源线的电位。如图4所示，第一晶体管M1和第七晶体管M7接收发光控制信号EMIT，该信号由发光控制驱动电路中相应的发光控制移位寄存电路提供；第五晶体管M5和第六晶体管M6接收第一扫描信号SCAN1，该信号由扫描驱动电路中相应的扫描移位寄存电路提供；第二晶体管M2和第四晶体管M4接收第二扫描信号SCAN2，该信号由扫描驱动电路中相应的扫描移位寄存电路提供；或者第五晶体管M5接收第一扫描信号SCAN1，第二晶体管M2、第四晶体管M4和第六晶体管M6接收第二扫描信号SCAN2，本发明实施例对此不进行限定。

继续参见图1，可选的，多个发光元件20均匀排列。多个发光元件20可以单个发光元件20为单位均匀排列，多个发光元件20还可以像素为单位均匀排列，每个像素可以包括三种颜色的发光元件20，像素中发光元件20之间的距离可以与像素之间的距离不同。如此设置，可保证显示均一性，保证显示面板显示效果良好。

继续参见图1和图2，可选的，发光元件20与像素电路3不交叠。

LED显示面板中，多个发光元件可以通过巨量转移的方式转移至阵列基板上，并通过键合方式与相应的像素电路实现电连接。本实施例通过设置发光元件20与像素电路3不交叠，可以避免键合过程对像素电路3中的晶体管造成损伤，保证显示面板的品质和良率。

如图2所示，可选的，显示面板100还包括接触电极108，发光元件20与接触电极108键合；像素电路3包括多个晶体管(如图4)；接触电极108与像素电路3不交叠。

图2仅示例性地示出了像素电路3中的一个晶体管。具体的，发光元件的电极可以通过共晶层109与接触电极108键合。本发明实施例通过设置接触电极108与像素电路3不交叠，从而可以避免发光元件20与接触电极108键合时对像素电路3中的晶体管造成损伤，保证显示面板的品质和良率。

如图2所示，衬底基板1靠近发光元件20一侧依次设置有缓冲层101、有源层102、栅极绝缘层103、第一金属层104、层间绝缘层105、第二金属层106以及钝化层(或者平坦化层)107，发光元件远离衬底基板一侧还设置有封装层110。其中，图2中示出的第一金属层104具体为晶体管的栅极，第二金属层106具体为晶体管的源极和漏极。此外，第一金属层例如还可以形成扫描线，第二金属层例如还可以形成数据线，显示面板例如还可以包括第三金属层，第三金属层例如可以形成电容的电极等等，图2所示结构仅为示意，并非限定，凡是像素电路3与发光元件20不交叠的方案均在本发明的保护范围内。进一步的，在保证发光元件20与像素电路3不交叠的前提下，如图1所示，可沿第二方向y，将像素电路3朝相应发光元件20偏移，以在发光元件行2之间预留空间用于设置移位寄存电路40。此外，沿第一方向x，可将靠近显示区AA边缘的像素电路3相对对应发光元件20朝显示区AA的中心稍作偏移，其余像素电路3与对应发光元件20沿第二方向y上投影重叠，以使位于边缘的像素电路3避让切割道(如衬底基板1的外边框)，避免切割过程对像素电路造成影响。不仅如此，沿第一方向x，像素电路3相对发光元件20的偏移量少，使得布线更加简单，便于像素电路与对应发光元件电连接。

继续参见图1，可选的，发光元件20与驱动电路4不交叠。具体的，发光元件20与移位寄存电路40不交叠。

LED显示面板中，多个发光元件可以通过巨量转移的方式转移至阵列基板上，并与接触电极键合。本实施例通过设置发光元件20与驱动电路4不交叠，可以避免键合过程对驱动电路4中的晶体管造成损伤，保证显示面板的品质和良率。

图5是本发明实施例提供的另一种显示面板的结构示意图，图5中，标记“2”表示发光元件行，“2”后面的数字(1至N)代表发光元件行所在行数；“3”表示像素电路，“3”后面的数字(1至N)代表像素电路所在行数，后续附图中均采用此方式进行标记，后续不再赘述。

参见图5，可选的，多个发光元件行包括第i行发光元件行和第i+1行发光元件行；其中i≥1且i为整数；像素电路包括第i行像素电路和第i+1行像素电路，第i行像素电路用于驱动第i行发光元件行中的多个发光元件，第i+1行像素电路用于驱动第i+1行发光元件行中的多个发光元件；沿第二方向y，第i行像素电路和第i+1行像素电路位于第i行发光元件行和第i+1行发光元件行之间，且第i行发光元件行和第i+1行发光元件行之间不设置移位寄存电路。

具体的，若第i行发光元件行和第i+1行发光元件行之间不设置移位寄存电路，此时，可将第i行像素电路和第i+1行像素电路设置于第i行发光元件行和第i+1行发光元件行之间，以为其他发光元件行之间设置移位寄存电路预留更多的空间，降低制备难度。

示例性的，图5以第(N-1)行像素电路3-(N-1)和第N行像素电路3-N设置于第(N-1)行发光元件行2-(N-1)和第N行发光元件行2-N之间，且第(N-1)行发光元件行2-(N-1)和第N行发光元件行2-N之间不设置移位寄存电路为例进行示意。如此设置，可以在第1行发光元件行2-1至第(N-1)行发光元件行2-(N-1)之间预留更多的空间设置移位寄存电路40，降低制备难度。此外，由于第N行发光元件行2-N靠近显示区的上边缘，通过将第N行像素电路3-N设置于第(N-1)行发光元件行2-(N-1)和第N行发光元件行2-N之间，还可以使第N行像素电路3-N远离显示面板上方的切割道，避免切割过程对像素电路造成影响。

需要说明的是，图5所示结构仅为示意，并非限定。在其他实施例中，还可以选择其他任意相邻两行发光元件行之间不设置移位寄存电路，此时，可将该两行发光元件对应的两行像素电路设置于此相邻两行发光元件行之间，本发明实施例对此不作限定。

图6是本发明实施例提供的另一种显示面板的结构示意图，参见4或图6，可选的，多个发光元件行包括第j行发光元件行和第j+1行发光元件行；其中j≥1且j为整数；像素电路包括第j行像素电路和第j+1行像素电路，第j行像素电路用于驱动第j行发光元件行中的多个发光元件，第j+1行像素电路用于驱动第j+1行发光元件行中的多个发光元件；沿第二方向y，第j行像素电路设置于第j行发光元件行远离第j+1行发光元件行的一侧，j+1行像素电路设置于第j+1行发光元件行靠近第j行发光元件行的一侧，移位寄存电路设置于第j行发光元件行和第j+1行发光元件行之间(参见图6)；或者，沿第二方向y，第j行像素电路设置于第j行发光元件行靠近第j+1行发光元件行的一侧，j+1行像素电路设置于第j+1行发光元件行远离第j行发光元件行的一侧，移位寄存电路设置于第j行发光元件行和第j+1行发光元件行之间(参见图5)。

具体的，若相邻发光元件行之间设置移位寄存电路，对于此部分发光元件行，可以将各发光元件行对应的各行像素电路统一设置于对应发光元件的同一侧，如此，可以保证相邻发光元件行之间均可以预留移位寄存电路的设置空间，且预留空间基本一致，从而保证显示区内各结构的布局较为均匀。

示例性的，如图5所示，显示面板包括N个发光元件行(2-1至2-N)，第1行发光元件行2-1至第(N-1)行发光元件行2-(N-1)中，相邻两个发光元件行之间设置有移位寄存电路40，且沿第二方向y，任意一行发光元件对应的一行像素电路均设置于该发光元件行靠近下一行发光元件行的一侧，如此，第1行发光元件行2-1至第(N-1)行发光元件行2-(N-1)中，相邻发光元件行之间均可以预留移位寄存电路的设置空间，且预留空间基本一致，从而保证显示区内各结构的布局较为均匀。

如图6所示，显示面板包括N个发光元件行(2-1至2-N)，任意一行发光元件对应的一行像素电路均设置于该发光元件行远离下一行发光元件行的一侧，如此，相邻发光元件行之间均可以预留移位寄存电路的设置空间，且预留空间基本一致，从而保证显示区内各结构的布局较为均匀。

如前所述，对于7T1C像素电路，驱动电路包括扫描驱动电路和发光控制驱动电路。图7是本发明实施例提供的另一种显示面板的结构示意图，参见图7，可选的，驱动电路包括扫描驱动电路41，扫描驱动电路41包括多级级联设置的扫描移位寄存电路401；扫描移位寄存电路401位于相邻发光元件行2之间。

如图7所示，在本实施例中，发光控制驱动电路42仍设置于边框区(如图示左边框)，仅将扫描驱动电路41中的扫描移位寄存电路401设置于相邻发光元件行之间，如此可以减小显示面板的左右边框。

继续参见图7，进一步可选的，扫描移位寄存电路401包括第一锁存模块4011、逻辑模块4012和第一缓冲模块4013，第一锁存模块4011、逻辑模块4012和第一缓冲模块4013沿第一方向x排列。

本发明实施例通过将扫描移位寄存电路401划分为第一锁存模块4011、逻辑模块4012和第一缓冲模块4013，并使第一锁存模块4011、逻辑模块4012和第一缓冲模块4013沿第一方向x排列，从而可以减小扫描移位寄存电路41沿第二方向y占用空间的长度，避免过度压缩发光元件20和像素电路3占据的空间，保证较小的预留空间足以容纳扫描移位寄存电路401，降低工艺难度。

需要说明的是，扫描移位寄存电路401不限于划分为第一锁存模块4011、逻辑模块4012和第一缓冲模块4013，本领域技术人员可根据需要将扫描移位寄存电路划分为若干个模块，本发明实施例对此不作限定。

示例性的，图8是图7中扫描移位寄存电路的具体电路示意图，该电路可按照图8所示方式划分为第一锁存模块(Latch)4011、逻辑模块(NAND)4012和第一缓冲模块(Buffer)4013，其工作原理在此不作过多说明。

需要说明的是，图8所示扫描移位寄存电路401仅为示意，并非限定，本领域技术人员可采用任意可知的扫描移位寄存电路，并将其划分为若干个小模块，以减小扫描移位寄存电路41沿第二方向y占用空间的长度，其他结构的扫描移位寄存电路只要在功能划分上包括锁存模块、逻辑模块和缓冲模块的，均属于本发明实施例的保护范围。

图9是本发明实施例提供的另一种显示面板的结构示意图，可选的，驱动电路包括发光控制驱动电路42，发光控制驱动电路42包括多级级联设置的发光控制移位寄存电路402；发光控制移位寄存电路402位于相邻发光元件行2之间。

如图9所示，在本实施例中，扫描驱动电路41仍设置于边框区(如图示左边框)，仅将发光控制驱动电路42中的发光控制移位寄存电路402设置于相邻发光元件行2之间，如此可以减小显示面板的左右边框。

继续参见图9，进一步可选的，发光控制移位寄存电路402包括第二锁存模块4021和第二缓冲模块4022，第二锁存模块4021和第二缓冲模块4022沿第一方向x排列。

本发明实施例通过将发光控制移位寄存电路402划分为第二锁存模块4021和第二缓冲模块4022，并使第二锁存模块4021和第二缓冲模块4022沿第一方向x排列，从而可以减小发光控制移位寄存电路402沿第二方向y占用空间的长度，避免过度压缩发光元件20和像素电路3占据的空间，保证较小的预留空间足以容纳发光控制移位寄存电路402，降低工艺难度。

需要说明的是，发光控制移位寄存电路402不限于划分为第二锁存模块4021和第二缓冲模块4022，本领域技术人员可根据需要将发光控制移位寄存电路划分为若干个模块，本发明实施例对此不作限定。

示例性的，图10是图9中发光控制移位寄存电路的具体电路示意图，该电路可按照图10所示方式划分为第二锁存模块(Latch)4021和第二缓冲模块(Buffer)4022，其工作原理在此不作过多说明。

需要说明的是，图10所示发光控制移位寄存电路402仅为示意，并非限定，本领域技术人员可采用任意可知的发光控制移位寄存电路，并将其划分为若干个小模块，以减小发光控制移位寄存电路402沿第二方向y占用空间的长度，其他结构的发光控制移位寄存电路只要在功能划分上包括锁存模块和缓冲模块的，均属于本发明实施例的保护范围。

还需要说明的是，图7和图9仅以扫描驱动电路41或者发光控制驱动电路42中的移位寄存电路设置于相邻发光元件行之间为例进行示意，在其他实施例中，还可将扫描驱动电路和发光控制驱动电路中的移位寄存电路均设置于相邻发光元件行之间，以实现左右无边框。

图11是本发明实施例提供的另一种显示面板的结构示意图，图11未示出像素电路。参见图11，可选的，至少一组发光元件行组中设置有级联设置的两级移位寄存电路(VSR，其后数字代表移位寄存电路所在级数)，发光元件行组包括沿第二方向y相邻设置的两个发光元件行(如发光元件行2-1和发光元件行2-2组成一个发光元件行组)。

通常情况下，驱动电路中移位寄存电路的数量大于或者等于像素电路的行数。例如，对于发光控制驱动电路而言，一级发光控制移位寄存电路对应一行像素电路，用于在发光阶段为该行像素电路提供发光控制信号。对于扫描驱动电路而言，通常利用第一级扫描移位寄存电路在第一行像素电路的初始化阶段提供第一扫描信号，利用第二级扫描移位寄存电路在第一行像素电路的数据写入阶段提供第二扫描信号，同时还在第二行像素电路的初始化阶段提供第一扫描信号，依次类推，以实现为各行像素电路提供第一扫描信号和第二扫描信号，因此，通常情况下，扫描移位寄存电路的数量比像素电路的行数多一个。

此时，若所有的发光元件行组中均设置有移位寄存电路，由于发光元件行组的数量比像素电路的行数少一个，因此，至少一组发光元件行组中可以设置有级联设置的两级移位寄存电路，保证移位寄存电路可以设置在发光元件行2中，实现显示面板的窄边框甚至无边框设计，增大显示面板的屏占比。

如图11所示，显示面板例如包括80个发光元件行(2-1至2-80)，因此，发光元件行组的数量为79个。若移位寄存电路VSR的级数为80级，那么，至少一组发光元件行组中设置有级联设置的两级移位寄存电路，图11以发光元件行2-79和发光元件行2-80组成的发光元件行组中设置有级联设置的第79级移位寄存电路VSR79和第80级移位寄存电路VSR80为例进行示意。后续附图的标记方式与图11相同。

示例性的，图12是本发明实施例提供的另一种显示面板的结构示意图，参见图12，可选的，驱动电路包括扫描驱动电路和发光控制驱动电路；扫描驱动电路包括多级级联设置的扫描移位寄存电路(SCAN-VSR)，发光控制驱动电路包括多级级联设置的发光控制移位寄存电路(EMIT-VSR)；至少两组发光元件行组中设置有级联设置的两级扫描移位寄存电路(SCAN-VSR)；至少一组发光元件行组中设置有级联设置的两级发光控制移位寄存电路(EMIT-VSR)。

如上所述，鉴于扫描移位寄存电路的数量比像素电路的行数多一个，而发光元件行组的数量比像素电路的行数少一个，因此，若所有的发光元件行组中均设置有扫描移位寄存电路，则至少两组发光元件行组中可以设置有级联设置的两级扫描移位寄存电路，保证扫描移位寄存电路和发光控制移位寄存电路均可以设置在发光元件行2中，实现显示面板的窄边框甚至无边框设计，增大显示面板的屏占比。如图12所示，发光元件行2-79和发光元件行2-80组成的发光元件行组中设置有级联设置的第81级扫描移位寄存电路SCAN-VSR81和第80级扫描移位寄存电路SCAN-VSR80，发光元件行2-78和发光元件行2-79组成的发光元件行组中设置有级联设置的第78级扫描移位寄存电路SCAN-VSR78和第79级扫描移位寄存电路SCAN-VSR79。

此外，鉴于发光控制移位寄存电路的数量与像素电路的行数相等，而发光元件行组的数量比像素电路的行数少一个，因此，若所有的发光元件行组中均设置有发光控制移位寄存电路，则至少一组发光元件行组中可以设置有级联设置的两级发光控制移位寄存电路，保证扫描移位寄存电路和发光控制移位寄存电路均可以设置在发光元件行2中，实现显示面板的窄边框甚至无边框设计，增大显示面板的屏占比。如图12所示，发光元件行2-79和发光元件行2-80组成的发光元件行组中设置有级联设置的第79级发光控制移位寄存电路EMIT-VSR79和第80级发光控制移位寄存电路EMIT-VSR80。

当然，在不考虑移位寄存电路的数量的情况下，在其他实施例中，无论何种移位寄存电路，可选设置有移位寄存电路的任意发光元件行组中，均设置级联设置的两级移位寄存电路，如图13所示的本发明实施例提供的另一种显示面板的结构示意图。本发明实施例对扫描移位寄存电路和发光控制移位寄存电路的具体设置方式不进行限定，只需保证扫描移位寄存电路和发光控制移位寄存电路可以设置在发光元件行之间，实现显示面板的窄边框甚至无边框设计，增大显示面板的屏占比。

继续参见图11，可选的，至少两级移位寄存电路位于不同的发光元件行组，发光元件行组包括沿第二方向y相邻设置的两个发光元件行。

通过在同一发光元件行组内设置级联设置的两级移位寄存电路，可以弥补移位寄存电路与发光元件行组的数量差异，但是，无论扫描移位寄存电路还是发光控制移位寄存电路，移位寄存电路的数量与发光元件行组的数量差异较小，因此，还可以有部分移位寄存电路位于不同的发光元件行组，如此，移位寄存电路与相应的像素电路距离较近，便于布线，工艺难度降低。如图11所示，发光元件行2-1至发光元件行2-79组成的多个发光元件行组中，每个发光元件行组中仅设置一级移位寄存电路VSR。

当然，除上述常规数量关系以外，在特殊情况下，无论扫描移位寄存电路或发光控制移位寄存电路，一级移位寄存电路可同时对应多行像素电路，同时为多行像素电路提供驱动信号(例如发光控制信号、第一扫描信号和第二扫描信号)，此时，驱动电路中移位寄存电路的数量可以小于像素电路行以及发光元件行的数量，使得各移位寄存电路可分别位于不同的发光元件行组中，如图14所示的本发明实施例提供的另一种显示面板的结构示意图。需要说明的是，后续仅以扫描移位寄存电路的数量比像素电路的行数多一个，发光控制移位寄存电路的数量与像素电路的行数相等为例进行说明。

可选的，当级联设置的移位寄存电路位于不同的发光元件行组时，任意级联设置的两级移位寄存电路沿第二方向y投影交叠(如图14)，或者任意级联设置的两级移位寄存电路沿第二方向y投影不交叠，呈之字形排布(如图11)。

参见图11、图12或图13，可选的，多级级联设置的移位寄存电路包括奇数级移位寄存电路和偶数级移位寄存电路；多级奇数级移位寄存电路沿第二方向y设置，多级偶数级移位寄存电路沿第二方向y设置；奇数级移位寄存电路与偶数级移位寄存电路沿第一方向x依次设置。

如图12所示，无论扫描驱动电路还是发光控制驱动电路，均可以划分为奇数级移位寄存电路和偶数级移位寄存电路(如上所述，图中数字表示各移位寄存电路VSR所在级数)。通常，奇数级移位寄存电路与相同的时钟信号线电连接，偶数级移位寄存电路与相同的时钟信号线电连接，因此，本发明实施例通过将多级奇数级移位寄存电路沿第二方向y设置，多级偶数级移位寄存电路沿第二方向y设置，并将奇数级移位寄存电路与偶数级移位寄存电路沿第一方向x依次设置，有利于降低布线难度。

示例性的，当存在发光元件行组中设置有级联设置的两级移位寄存电路，和/或，存在至少两级级联的移位寄存电路位于不同的发光元件行组时，均可以采取上述设置方式，将多级奇数级移位寄存电路沿第二方向y设置，多级偶数级移位寄存电路沿第二方向y设置，奇数级移位寄存电路和偶数级移位寄存电路沿第一方向x依次设置。

进一步的，图15是本发明实施例提供的另一种显示面板的结构示意图，参见图15，可选的，移位寄存电路VSR至少包括锁存模块Latch和缓冲模块Buffer；在第一方向x上，奇数级移位寄存电路的锁存模块Latch位于其缓冲模块Buffer靠近偶数级移位寄存电路的一侧，且偶数级移位寄存电路的锁存模块Latch位于其缓冲模块Buffer靠近奇数级移位寄存电路的一侧。

具体的，参照图15和图7，对于扫描移位寄存电路(SCAN-VSR)，扫描移位寄存电路401包括第一锁存模块(Latch)4011、逻辑模块(NAND)4012和第一缓冲模块(Buffer)4013；在第一方向x上，可将奇数级扫描移位寄存电路的第一锁存模块4011设置于第一缓冲模块4013靠近偶数级扫描移位寄存电路的一侧，并将偶数级扫描移位寄存电路的第一锁存模块4011设置于其第一缓冲模块4013靠近奇数级扫描移位寄存电路的一侧。

参照图15和图9，对于发光控制移位寄存电路(EMIT-VSR)，发光控制移位寄存电路402包括第二锁存模块(Latch)4021和第二缓冲模块(Buffer)4022；在第二方向y上，可将奇数级发光控制移位寄存电路的第二锁存模块4021设置于其第二缓冲模块4022靠近偶数级发光控制移位寄存电路的一侧，并将偶数级发光控制移位寄存电路的第二锁存模块4021设置于其第二缓冲模块4022靠近奇数级发光控制移位寄存电路的一侧。

总的来说，无论扫描移位寄存电路还是发光控制移位寄存电路，当多级奇数级移位寄存电路沿第二方向y设置，多级偶数级移位寄存电路沿第二方向y设置，奇数级移位寄存电路与偶数级移位寄存电路沿第一方向x依次设置时，可选移位寄存电路中的锁存模块相对设置。如此设置的原因如下：

参照图8或图10，无论扫描移位寄存电路401(图8)还是发光控制移位寄存电路402(图10)，均是通过本级移位寄存电路的输出端NEXT向下一级移位寄存电路的输入端IN传输使能电平，以触发下一级移位寄存电路开始工作，实现各级移位寄存电路依次级联。从图8和图10可以看出，扫描移位寄存电路401和发光控制移位寄存电路402的输出端NEXT和输入端IN均位于其锁存模块Latch。当多级奇数级移位寄存电路沿第二方向y设置，多级偶数级移位寄存电路沿第二方向y设置，奇数级移位寄存电路与偶数级移位寄存电路沿第一方向x依次设置时，若奇数级移位寄存电路和偶数级移位寄存电路的锁存模块距离较远，则会增加布线难度，不利于二者级联。本实施例通过将奇数级移位寄存电路和偶数级移位寄存电路中的锁存模块相对设置，可缩短奇数级移位寄存电路和偶数级移位寄存电路的锁存模块之间的距离，便于相邻奇数级移位寄存电路和偶数级移位寄存电路依次级联，避免绕线，降低了工艺难度。

图16是本发明实施例提供的另一种显示面板的结构示意图，参见图16，可选的，显示面板包括多个驱动电路，多个驱动电路沿第一方向x依次设置。

如图16所示，多个驱动电路可以为扫描驱动电路41和发光控制驱动电路42，扫描驱动电路41和发光控制驱动电路42沿第一方向x依次设置，如此可以实现左右无边框。

在其他实施方式中，多个驱动电路还可以是指多个扫描驱动电路，多个扫描驱动电路沿第一方向x设置，如此，可以利用不同的扫描驱动电路驱动不同位置处的像素电路，以降低走线电阻对扫描信号的影响，保证像素电路中相应的薄膜晶体管正常导通。或者，多个驱动电路还可以是指多个发光控制驱动电路，多个发光控制驱动电路沿第一方向x设置，如此，可以利用不同的发光控制驱动电路驱动不同位置处的像素电路，以降低走线电阻对发光控制信号的影响，保证像素电路中相应的薄膜晶体管正常导通。

图17是本发明实施例提供的另一种显示面板的结构示意图，参见图17，可选的，多个驱动电路包括扫描驱动电路41和发光控制驱动电路42，在第一方向x上，扫描驱动电路41和发光控制驱动电路42交替设置。

示例性的，图17以显示面板包括两个扫描驱动电路41和两个发光控制驱动电路42为例进行示意，沿第一方向x，扫描驱动电路41和发光控制驱动电路42交替设置。如此，不仅可以实现左右无边框，还可以利用不同的扫描驱动电路41和不同的发光控制驱动电路42驱动不同位置处的像素电路，以降低走线电阻对驱动信号(例如扫描信号和发光控制信号)的影响。关于各区域内驱动电路的设置方式，可参照上述实施例的描述，在此不再赘述。进一步的，由于扫描驱动电路41和发光控制驱动电路42工作过程中均需要输入高电平信号(VGH)和低电平信号(VGL)，设置扫描驱动电路41和发光控制驱动电路42交替设置，可以设置扫描驱动电路41和发光控制驱动电路42共用高电平信号走线和低电平信号走线，减少信号走线数量，保证显示面板布线工艺简单。

图18是图17所示显示面板在区域Q2的结构示意图，示出了一种发光控制驱动电路42所在区域的具体设置方式，图19是图17所示显示面板在区域Q3的结构示意图，示出了一种扫描驱动电路41所在区域的具体设置方式。参见图18和图19，可选的，显示面板100还包括至少一组驱动电路信号线组5，驱动电路信号线组5用于为驱动电路提供驱动信号；驱动电路信号线组5沿第一方向x延伸。

现有技术中，驱动电路信号线组通常设置与左右边框，且沿第二方向y延伸，与驱动芯片电连接的信号端子通过斜拉线的方式与各个驱动电路信号线电连接，以实现为各级移位寄存电路提供驱动信号。此方案将增大左右边框的宽度，而且斜拉线的连接方式使得信号端子的设置自由度较小，需要考虑信号端子的尺寸和相邻信号端子的间距。

本实施例通过设置驱动电路信号线组5沿第一方向x延伸，一方面可以实现左右无边框，另一方面还便于向显示区内布线，实现驱动信号线组中的信号线与驱动电路电连接，而且还可以通过直拉线的方式与信号端子电连接，从而增大了信号端子的设置自由度。

继续参见图18和图19，可选的，至少一组发光元件行组中设置有驱动电路信号线组5；至少两组发光元件行组中设置有级联设置的两级移位寄存电路VSR；发光元件行组包括沿第二方向y相邻设置的两个发光元件行。

进一步的，本实施例通过将驱动电路信号线组5设置于发光元件行组中，可以避免增加显示面板的下边框。

此时，由于驱动信号线组5占用了至少一组发光元件行组，因此，用于设置移位寄存电路VSR的发光元件行组的数量至少减少一个，故而至少两组发光元件行组中设置有级联设置的两级移位寄存电路VSR，保证移位寄存电路均可以设置在发光元件行2中，实现显示面板的窄边框甚至无边框设计，增大显示面板的屏占比。

示例性的，图18和图19以一组发光元件行组中设置有驱动电路信号线组5为例进行示意。参见图18和图19，显示面板具有80个发光元件行(2-1至2-80)，因此，发光元件行组的数量为79个。又由于发光元件行2-1和发光元件行2-2之间设置有驱动电路信号线组，且发光元件行2-79和发光元件行2-80之间未设置移位寄存电路，因此，可设置移位寄存电路的发光元件行组的数量为77个。如此，对于80级发光控制移位寄存电路，需要至少三组发光元件行组中设置有级联设置的两级移位寄存电路(参见图18)，对于81级扫描移位寄存电路，需要至少四组发光元件行组中设置有级联设置的两级移位寄存电路(参见图19)。

总的来说，用于设置移位寄存电路的发光元件行组的数量每减少一个，设置有级联设置的两级移位寄存电路的发光元件行组的数量便增加一个，后续不再对此作过多说明。

参见图18和图19，可选的，至少一组驱动电路信号线组5包括第一驱动电路信号线组51；第一驱动电路信号线组51用于在测试阶段以及显示阶段为驱动电路提供信号。当显示面板仅包括一组驱动电路信号线组(即第一驱动电路信号线组)时，第一驱动电路信号线组既用于在测试阶段为驱动电路提供信号，完成显示面板的测试，又用于在显示阶段为驱动电路提供信号，完成显示面板的正常显示。可以理解的，当显示面板仅包括一组驱动电路信号线组时，该驱动电路信号线组中既包括为扫描驱动电路提供驱动信号的信号线，又包括为发光控制驱动电路提供驱动信号的信号线。

参见图18，可选的，驱动电路信号线组5包括第一时钟信号线CK1、第二时钟信号线XCK1、第三时钟信号线信号线CK2、第四时钟信号线XCK2、第一使能信号线STV1、第二使能信号线STV2、第一电平信号线VGH和第二电平信号线VGL；驱动电路包括扫描驱动电路和发光控制驱动电路；第一时钟信号线CK1和第二时钟信号线XCK1用于向扫描驱动电路提供时钟信号；第一使能信号线STV1用于向扫描驱动电路提供初始启动信号；第三时钟信号线CK2和第四时钟信号线XCK2用于向发光控制驱动电路提供时钟信号；第二使能信号线STV2用于向发光控制驱动电路提供初始启动信号；第一电平信号线VGH和第二电平信号线VGL用于向扫描驱动电路和发光控制驱动电路提供第一电平信号和第二电平信号。

其中，第一使能信号线用于为扫描驱动电路中的第一级扫描移位寄存电路提供初始启动信号，以触发其工作，后续扫描移位寄存电路则接收上一级扫描移位寄存电路的输出信号，作为其触发信号，从而实现级联。同理，第二使能信号线用于为发光控制驱动电路中的第一级发光控制移位寄存电路提供初始启动信号，以触发其工作，后续发光控制移位寄存电路则接收上一级发光控制移位寄存电路的输出信号，作为其触发信号，从而实现级联。

需要说明的是，上述驱动电路信号线组所包含的信号线仅为示意，并非限定，驱动电路信号线组中的信号线具体可以根据移位寄存电路的结构相应设置。

图20是图17所示显示面板在区域Q2的另一种结构示意图，示出了另一种发光控制驱动电路42所在区域的具体设置方式，图21是图17所示显示面板在区域Q3的另一种结构示意图，示出了另一种扫描驱动电路41所在区域的具体设置方式。参见图20和图21，可选的，至少一组驱动电路信号线组包括第一驱动电路信号线组51和第二驱动电路信号线组52；所述第一驱动电路信号线组51和所述第二驱动电路信号线组52位于不同的发光元件行组中；至少三组发光元件行组中设置有级联设置的两级移位寄存电路VSR；第一驱动电路信号线组51用于在显示阶段为驱动电路提供信号，第二驱动电路信号线组52用于在测试阶段为驱动电路提供信号。

本发明实施例通过设置两组驱动电路信号线组，即第一驱动电路信号线组51和第二驱动电路信号线组52，利用第一驱动电路信号线组51在显示阶段为驱动电路提供信号，利用第二驱动电路信号线组52在测试阶段为驱动电路提供信号，使得控制方式简单灵活。可以理解的，第一驱动电路信号线组51和第二驱动电路信号线组52中，均既包括为扫描驱动电路提供驱动信号的信号线，又包括为发光控制驱动电路提供驱动信号的信号线。由于驱动电路信号线组的数量增加，因此，可用于设置移位寄存电路的发光元件行组的数量减少，故而设置有级联设置的两级移位寄存电路的发光元件行组的数量增加，具体参见上文描述。

需要说明的是，图18-图21中各驱动电路信号线组的设置位置仅为示意，并非限定，在其他实施方式中，驱动电路信号线组还可设置于显示区中心的发光元件行组中。

图22是图17所示显示面板在区域Q2的另一种结构示意图，以发光控制驱动电路42所在区域为例，对驱动电路信号线组的设置方式做了改进，其余区域的驱动信号线组与此区域相同。参见图22，可选的，驱动电路信号线组5至少包括第一信号线组分部501和第二信号线组分部502；驱动电路包括扫描驱动电路和发光控制驱动电路；第一信号线组分部501用于向扫描驱动电路提供驱动信号，第二信号线组分部502用于向发光控制驱动电路提供驱动信号；至少一组发光元件行组中设置有第一信号线组分部501；至少一组发光元件行组中设置有第二信号线组分部502，且第二信号线组分部501与第一信号线组分部502位于不同的发光元件行组中；至少三组发光元件行组中设置有级联设置的两级移位寄存电路VSR；其中，发光元件行组包括沿第二方向y相邻设置的两个发光元件行。

由于驱动电路信号线组5中的信号线具有一定的线宽和间距，因此，当相邻两个发光元件行之间的预留空间不足以容纳驱动电路信号线组5时，可以将驱动电路信号线组5拆分为用于向扫描驱动电路提供驱动信号的第一信号线组分部501，以及用于向发光控制驱动电路提供驱动信号的第二信号线组分部502，并将第一信号线组分部501和第二信号线组分部502设置于不同的发光元件行组中，以降低工艺难度，避免压缩信号线的线宽和线间距带来的不良影响，提高产品良率。对应的，第一信号线组分部501可以包括第一时钟信号线CK1、第二时钟信号线XCK1、第一使能信号线STV1、第一电平信号线VGH和第二电平信号线VGL；第二信号线组分部502可以包括第三时钟信号线CK2、第四时钟信号线XCK2和第二使能信号线STV2。或者，第一信号线组分部501可以包括第一时钟信号线CK1、第二时钟信号线XCK1和第一使能信号线STV1；第二信号线组分部502可以包括第三时钟信号线CK2、第四时钟信号线XCK2、第二使能信号线STV2、第一电平信号线VGH和第二电平信号线VGL。

需要说明的是，驱动电路信号线组5的拆分方式不限于此，在其他实施方式中，可选的，一组驱动电路信号线组5位于至少两组发光元件行组中；其中，发光元件行组包括沿第二方向y相邻设置的两个发光元件行。

具体的，一组驱动电路信号线组可以按照其他方式划分为两部分并设置于两组发光元件行组中，不限于一组发光元件行组中仅包括上述第一信号线组分部，另一组发光元件行组中仅包括上述第二信号线组分部；例如，可以是第一时钟信号线CK1、第二时钟信号线XCK1、第一使能信号线STV1、第三时钟信号线CK2、第四时钟信号线XCK2和第二使能信号线STV2位于一发光元件行组中；第一电平信号线VGH和第二电平信号线VGL位于另一发光元件行组中。此外，一组驱动信号线组还可以设置于三组及其以上的发光元件行组中，甚至每个发光元件行组中设置一条信号线，本发明实施例对此不作限定。

图23是本发明实施例提供的一种显示面板的局部结构示意图。参见图23，可选的，显示面板还包括位于衬底基板一侧且位于显示区的多条数据线DATA和多条扫描线(SCAN1和SCAN2)，多条数据线沿第二方向y延伸且沿第一方向x排列，多条扫描线沿第一方向x延伸且沿第二方向y排列。

如图23所示，扫描线包括第一扫描线SCAN1和第二扫描线SCAN2，扫描线沿第一方向x延伸，用于为沿第一方向x排列的一行像素电路3提供扫描信号。数据线DATA整体上沿第二方向y延伸，用于为沿第二方向y排列的一列像素电路3中的至少一个像素电路提供数据信号。此外，如图23所示，显示面板还包括位于衬底基板一侧且位于显示区的多条发光控制线EMIT，多条发光控制线EMIT沿第一方向x延伸且沿第二方向y排列，用于为沿第一方向x排列的一行像素电路3提供发光控制信号。基于驱动电路中移位寄存电路的级联，像素电路可逐行被扫描，实现发光元件逐行发光，实现一帧画面的显示。

继续参见图23，可选的，显示面板还包括驱动信号传输走线6，驱动信号传输走线6分别与驱动电路信号线组5和驱动电路4电连接；驱动信号传输走线6沿第二方向y延伸。具体的，驱动信号传输走线6分别与驱动电路信号线组5和驱动电路4中的各级移位寄存电路40电连接。从图23可以看出，由于驱动电路信号线组5沿第一方向x延伸，使得连接驱动电路信号线组5与移位寄存电路40的驱动信号传输走线6可沿第二方向y，以拉直线的方式延伸，保证驱动信号传输走线6的布线方式简单。

继续参见图23，可选的，移位寄存电路40至少包括两个移位寄存电路模块4001，相邻两个移位寄存电路模块4001通过走线连接；移位寄存电路模块4001位于同一发光元件行组中相邻设置的四个发光元件之间，其中，发光元件行组包括沿第二方向y相邻设置的两个发光元件行。

其中，对于扫描移位寄存电路，移位寄存电路模块可以是指第一锁存模块、逻辑模块和第一缓冲模块；对于发光控制移位寄存电路，移位寄存电路模块可以是指第二锁存模块和第二缓冲模块。

示例性的，图23中四个移位寄存电路模块4001从左到右例如可以依次为第i级移位寄存电路的缓冲模块、第i级移位寄存电路的锁存模块、第i+1级移位寄存电路的锁存模块、第i+1级移位寄存电路的缓冲模块，如图23所示，同一级移位寄存电路40的锁存模块和缓冲模块通过走线电连接，相邻级的移位寄存电路的锁存模块电连接，以实现级联。

从图23可以看出，本发明实施例通过设置移位寄存电路模块4001位于同一发光元件行组中相邻设置的四个发光元件之间，可以避免移位寄存电路模块4001与像素电路3在第二方向y上投影交叠，进而可以利用相邻设置的四个发光元件之间的空间设置驱动信号传输走线6，避免驱动信号传输走线6与数据线DATA冲突。多个发光元件20和多个像素电路3以像素团的方式进行排布时，即在像素团内，发光元件20和像素电路3的间距较小，而像素团之间的间距较大，移位寄存电路模块4001可以位于相邻4个像素团之间。

此外，从图23还可以看出，各移位寄存模块4001对应的驱动信号传输走线6的数量较少，因此，本发明实施例通过将移位寄存电路40划分为至少两个移位寄存模块4001，并使移位寄存电路模块4001位于同一发光元件行组中相邻设置的四个发光元件之间，使得移位寄存电路40的驱动信号传输走线6可以分散于不同的空间中，有利于降低布线难度。

结合图23、图17以及图18和图19还可以看出，本发明实施例通过使扫描驱动电路41和发光控制驱动电路42沿第一方向x交替设置，并将扫描移位寄存电路41和发光移位寄存电路42均划分为若干个移位寄存模块(如上述第锁存模块和缓冲模块等)，使各模块分散于相邻发光元件行之间，从而可以使所有的数据线与移位寄存电路跨接线数目在第一方向x和第二方向y上都尽量保持一致，使数据线寄生电容一致，有利于保证显示均一性。

继续参见图23，可选的，数据线DATA包括绕线部D1，绕线部D1与移位寄存电路模块4001相邻，且在垂直于衬底基板的方向上，绕线部D1与移位寄存电路模块4001不交叠。

如图23所示，在第一方向x上与移位寄存电路40投影交叠的数据线具有绕线设计，从而可以避免短路，减少与移位寄存电路40之间的相互影响。另外，如图23所示，各条数据线的绕线长度基本一致，从而可以使各数据线的走线电阻基本一致，保证显示均一性。

参见图18和图19，可选的，显示面板还包括多路复用电路mux，多路复用电路mux设置于显示区AA，并且多路复用电路mux的设置区域与发光元件的设置区域、像素电路的设置区域以及驱动电路的设置区域均不交叠。其中，一个多路复用电路mux与多条数据线DATA电连接，用于分时向各数据线传输数据信号，以解决数据线数量与驱动芯片引脚数量不均衡的问题。本实施例通过将多路复用电路mux设置于显示区，可以减小下边框的宽度。

参见图20和图21，进一步可选的，多路复用电路mux设置于相邻两个发光元件行2之间。如此设置，可以进一步将原有设置于下边框的结构朝显示区偏移，以减小下边框。

参见图16，可选的，显示面板100还包括信号端子7，信号端子7包括数据信号端子、电源信号端子、时钟信号端子以及静电屏蔽端子中的至少一种；信号端子7位于显示区AA，且信号端子7的设置区域与发光元件的设置区域、像素电路的设置区域以及驱动电路的设置区域均不交叠。本实施例通过将信号端子7设置于显示区，可以实现显示面板无下边框。

参见图16，可选的，显示面板100还包括围绕显示区AA的静电屏蔽走线8。示例性的，静电屏蔽走线8与信号端子7中的静电屏蔽端子电连接，以屏蔽外界静电，防止静电损伤显示区内部的电路结构。

参见图16，可选的，显示面板100还包括静电防护电路ESD，静电防护电路设置于显示区AA。示例性的，静电防护电路ESD可以设置于显示区的边缘，且与发光元件的设置区域、像素电路的设置区域以及驱动电路的设置区域均不交叠，同样起到屏蔽静电的作用。

图24是本发明实施例提供的另一种显示面板的局部结构示意图，参见图24，进一步可选的，显示面板还包括柔性电路板9；柔性电路板9设置于显示面板的非出光侧，且柔性电路板9与信号端子7通过导电结构71电连接；导电结构71位于显示面板的侧面。如此设置可以减小显示面板的下边框，提升显示面板的屏占比。其中，导电结构71例如可以为导电银浆，导电银浆的上表面可以覆盖保护油墨72。

通过以上技术方案，本发明实施例提供的显示面板可以实现窄边框甚至无边框，从而可以用于拼接显示，即将多个显示面板拼接成更大尺寸的显示面板进行显示。

基于同一发明构思，本发明实施例还提供了一种显示装置，图25是本发明实施例提供的一种显示装置的结构示意图，该显示装置200包括上述任一实施例提供的显示面板100，因而具备与上述显示面板相同的有益效果，相同之处可参照上述显示面板实施例的描述，在此不再赘述。本发明实施例提供的显示装置可以为图25所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (27)

1.一种显示面板，其特征在于，包括显示区；

所述显示面板还包括：

衬底基板；

位于所述衬底基板一侧且位于所述显示区的多个发光元件、多个像素电路、至少一个驱动电路、至少一组驱动电路信号线组、多条数据线和多条扫描线，所述驱动电路信号线组用于为所述驱动电路提供驱动信号，所述驱动电路用于向所述像素电路传输驱动信号，所述像素电路用于驱动所述发光元件；

所述扫描线沿第一方向延伸，所述数据线沿第二方向延伸；

所述驱动电路包括多级级联设置的移位寄存电路；

所述驱动电路信号线组沿所述第一方向延伸。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括驱动信号传输走线；

所述驱动电路信号线组通过所述驱动信号传输走线与所述驱动电路电连接；

所述驱动信号传输走线沿所述第二方向延伸。

3.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

所述移位寄存电路位于相邻所述发光元件行之间。

4.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

至少一组发光元件行组中设置有所述驱动电路信号线组；

所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

5.根据权利要求1所述的显示面板，其特征在于，至少一组所述驱动电路信号线组包括第一驱动电路信号线组；

所述第一驱动电路信号线组用于在测试阶段以及显示阶段为所述驱动电路提供信号。

6.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

至少一组所述驱动电路信号线组包括第一驱动电路信号线组和第二驱动电路信号线组；

所述第一驱动电路信号线组和所述第二驱动电路信号线组位于不同的发光元件行组中；

所述第一驱动电路信号线组用于在显示阶段为所述驱动电路提供信号，所述第二驱动电路信号线组用于在测试阶段为所述驱动电路提供信号；

其中，所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

7.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

所述驱动电路信号线组至少包括第一信号线组分部和第二信号线组分部；

所述驱动电路包括扫描驱动电路和发光控制驱动电路；

所述第一信号线组分部用于向所述扫描驱动电路提供驱动信号，所述第二信号线组分部用于向所述发光控制驱动电路提供驱动信号；

至少一组发光元件行组中设置有所述第一信号线组分部；

至少一组发光元件行组中设置有所述第二信号线组分部，且所述第二信号线组分部与所述第一信号线分部组位于不同的发光元件行组中；

其中，所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

8.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

一组所述驱动电路信号线组位于至少两组发光元件行组中；

其中，所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

9.根据权利要求1所述的显示面板，其特征在于，所述驱动电路信号线组包括第一时钟信号线、第二时钟信号线、第三时钟信号线信号线、第四时钟信号线、第一使能信号线、第二使能信号线、第一电平信号线和第二电平信号线；

所述驱动电路包括扫描驱动电路和发光控制驱动电路；

所述第一时钟信号线和所述第二时钟信号线用于向所述扫描驱动电路提供时钟信号；所述第一使能信号线用于向所述扫描驱动电路提供初始启动信号；

所述第三时钟信号线和所述第四时钟信号线用于向所述发光控制驱动电路提供时钟信号；所述第二使能信号线用于向所述发光控制驱动电路提供初始启动信号；

所述第一电平信号线和所述第二电平信号线用于向所述扫描驱动电路和所述发光控制驱动电路提供第一电平信号和第二电平信号。

10.根据权利要求1所述的显示面板，其特征在于，

所述驱动电路包括扫描驱动电路，所述扫描驱动电路包括多级级联设置的扫描移位寄存电路；

所述扫描移位寄存电路包括第一锁存模块、逻辑模块和第一缓冲模块，所述第一锁存模块、所述逻辑模块和所述第一缓冲模块沿所述第一方向排列。

11.根据权利要求1所述的显示面板，其特征在于，所述驱动电路包括发光控制驱动电路，所述发光控制驱动电路包括多级级联设置的发光控制移位寄存电路；

所述发光控制移位寄存电路包括第二锁存模块和第二缓冲模块，所述第二锁存模块和所述第二缓冲模块沿所述第一方向排列。

12.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件均匀排列。

13.根据权利要求1所述的显示面板，其特征在于，

所述发光元件与所述像素电路不交叠。

14.根据权利要求13所述的显示面板，其特征在于，还包括接触电极，所述发光元件与所述接触电极键合；

所述像素电路包括多个晶体管；

所述接触电极与所述像素电路不交叠。

15.根据权利要求1所述的显示面板，其特征在于，

所述发光元件与所述驱动电路不交叠。

16.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

至少一组发光元件行组中设置有级联设置的两级所述移位寄存电路，所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

17.根据权利要求16所述的显示面板，其特征在于，所述驱动电路包括扫描驱动电路和发光控制驱动电路；所述扫描驱动电路包括多级级联设置的扫描移位寄存电路，所述发光控制驱动电路包括多级级联设置的发光控制移位寄存电路；

至少两组发光元件行组中设置有级联设置的两级所述扫描移位寄存电路；

至少一组发光元件行组中设置有级联设置的两级所述发光控制移位寄存电路。

18.根据权利要求1所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

至少两级所述移位寄存电路位于不同的发光元件行组，所述发光元件行组包括沿所述第二方向相邻设置的两个所述发光元件行。

19.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括多个驱动电路，多个所述驱动电路沿所述第一方向依次设置。

20.根据权利要求19所述的显示面板，其特征在于，所述多个驱动电路包括扫描驱动电路和发光控制驱动电路，在所述第一方向上，所述扫描驱动电路和所述发光控制驱动电路交替设置。

21.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括多路复用电路，所述多路复用电路设置于所述显示区。

22.根据权利要求21所述的显示面板，其特征在于，

多个所述发光元件包括多个发光元件行，所述发光元件行沿所述第一方向延伸，多个所述发光元件行沿所述第二方向排列；

所述多路复用电路设置于相邻两个所述发光元件行之间。

23.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括信号端子，所述信号端子包括数据信号端子、电源信号端子、时钟信号端子以及静电屏蔽端子中的至少一种；

所述信号端子位于所述显示区，且所述信号端子的设置区域与所述发光元件的设置区域、所述像素电路的设置区域以及所述驱动电路的设置区域均不交叠。

24.根据权利要求23所述的显示面板，其特征在于，所述显示面板还包括柔性电路板；

所述柔性电路板设置于所述显示面板的非出光侧，且所述柔性电路板与所述信号端子通过导电结构电连接；

所述导电结构位于所述显示面板的侧面。

25.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括围绕所述显示区的静电屏蔽走线。

26.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括静电防护电路，所述静电防护电路设置于所述显示区。

27.一种显示装置，其特征在于，包括权利要求1-26任一项所述的显示面板。

Images