CN116417901A - 可寻址vcsel芯片及其制备方法 - Google Patents

可寻址vcsel芯片及其制备方法 Download PDF

Info

Publication number
CN116417901A
CN116417901A CN202111670896.0A CN202111670896A CN116417901A CN 116417901 A CN116417901 A CN 116417901A CN 202111670896 A CN202111670896 A CN 202111670896A CN 116417901 A CN116417901 A CN 116417901A
Authority
CN
China
Prior art keywords
vcsel
light emitting
electrical connection
layer
emitting cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111670896.0A
Other languages
English (en)
Inventor
郭铭浩
王立
李念宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Ruixi Technology Co ltd
Original Assignee
Zhejiang Ruixi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Ruixi Technology Co ltd filed Critical Zhejiang Ruixi Technology Co ltd
Priority to CN202111670896.0A priority Critical patent/CN116417901A/zh
Publication of CN116417901A publication Critical patent/CN116417901A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

公开了一种可寻址VCSEL芯片及其制备方法。所述可寻址VCSEL芯片包括：相互电隔离且以阵列方式布置的多个VCSEL发光单元和寻址电路结构，其中，所述寻址电路结构包括多条正电连接线和多条负电连接线，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。所述可寻址VCSEL芯片以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。

Description

可寻址VCSEL芯片及其制备方法
技术领域
本申请涉及半导体激光器领域，更为具体地涉及可寻址VCSEL芯片及其制备方法。
背景技术
VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器) 是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着VCSEL技术(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器)的发展，其在光通信、光存储、激光显示和照明等领域得到了广泛的应用。
在诸多应用中，VCSEL激光器通常以阵列形式被应用(即，VCSEL激光器以阵列形式排布并被应用)，这里VCSEL阵列表示能够产生两束及以上激光光束的光电器件。例如，在将VCSEL技术应用为车载激光雷达时，其投射光源即为VCSEL阵列。
在一些应用场景中，VCSEL阵列不仅需同时产生两束及以上激光光束，还需要指定特定区域的激光点发光(同时，其他区域不发光)。也就是，在一些应用示例中，对于VCSEL阵列而言，其需要具备分区点亮的功能，这里，VCSEL阵列的分区点亮功能表示VCSEL阵列中至少部分VCSEL激光器能够被控制单独地点亮。例如，在将VCSEL阵列应用为车载激光雷达的投射光源时，在扫描被测目标时，VCSEL阵列需分区点亮以逐步扫描被测目标的外表面。因此，需为VCSEL阵列配置复杂的布线结构，以使得VCSEL 阵列具有分区点亮的功能。
然而，随着VCSEL阵列包含的VCSEL激光器数量的增加，其功率逐渐增加。一方面，高功率VCSEL阵列的发热量较大，在没有充分散热的前提下，芯片性能也会受到影响；另一方面，数量增加的VCSEL阵列，其布线也变得更加复杂和困难。
因此，需要一种优化的用于VCSEL阵列的布线方案，以使得最终封装的VCSEL阵列或VCSEL芯片具有分区点亮的功能且满足其他方面的性能要求。
发明内容
本申请的一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。
本申请的另一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片能够以相对较少的布线来构建其所需的寻址电路，降低成本且利于工艺实现。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片的寻址电路结构设计配合所述可寻址VCSEL 芯片的半导体结构设计，以使得所述寻址电路结构在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片可在晶圆级别被制备，或者，通过半导体封装工艺制备。
为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种可寻址VCSEL芯片，其包括：
以阵列方式布置且相互电隔离的多个VCSEL发光单元，每个所述 VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所述发光主体从下而上依次包括：衬底层、P型电接触层、P-DBR层、有源区、限制层、N-DBR层和N型电接触层，所述限制层具有对应于所述有源区的限制孔；以及
寻址电路结构，包括多条正电连接线和负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
在根据本申请的可寻址VCSEL芯片中，每一所述正电连接线与所述多条负电连接线中的至少一条负电连接线电连接于所述多个VCSEL发光单元中的同一个VCSEL发光单元。
在根据本申请的可寻址VCSEL芯片中，每一所述正电连接线电连接于一行或一列所述VCSEL发光单元的正电极，每一所述负电连接线电连接于一行或一列所述VCSEL发光单元的负电极。
在根据本申请的可寻址VCSEL芯片中，所述VCSEL发光单元的正电极和负电极分别形成于所述发光主体的下表面和上表面。
在根据本申请的可寻址VCSEL芯片中，所述VCSEL发光单元的正电极和负电极分别形成于所述发光主体的侧表面和上表面。
在根据本申请的可寻址VCSEL芯片中，所述P-DBR层和所述N-DBR 层被配置为：在所述VCSEL发光单元被导通后，由所述有源区产生的激光在所述P-DBR层和所述N-DBR层之间形成的谐振腔内被多次反射后从所述 N-DBR层出射。
在根据本申请的可寻址VCSEL芯片中，所述负电极具有对应于所述限制孔的出光孔。
在根据本申请的可寻址VCSEL芯片中，所述负电连接线由可透光的导电材料制成。
在根据本申请的可寻址VCSEL芯片中，所述负电连接线具有至少一开孔，所述开孔对应于所述出光孔。
在根据本申请的可寻址VCSEL芯片中，所述衬底层由导电的P型掺杂的半导体材料制成。
在根据本申请的可寻址VCSEL芯片中，所述可寻址VCSEL芯片具有形成于每两个所述VCSEL发光单元之间的多个隔离槽，每一所述隔离槽自所述N型电接触层向下贯穿地延伸至所述衬底层，以通过所述多个隔离槽使得多个VCSEL发光单元之间相互电隔离。
根据本申请的另一个方面，提供了一种可寻址VCSEL芯片的制备方法，其包括：
形成待处理结构，所述待处理结构自下而上依次包括衬底层结构、P型电接触层结构、P-DBR层结构、主动层结构、N-DBR层结构和N型电接触层结构；
形成电连接于所述N型电接触层结构的多个负电极；
去除所述待处理结构的至少一部分以形成相互电隔离的多个单元结构，每个所述单元结构自下而上包括：衬底层、P型电接触层、P-DBR层、有源区、N-DBR层和N型电接触层；
对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个发光主体；
形成分别电连接于所述多个发光主体的多个正电极，以形成多个VCSEL 发光单元；
形成电连接于所述多个VCSEL发光单元的多条正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
在根据本申请的可寻址VCSEL芯片的制备方法中，对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：对所述多个单元结构进行氧化，以在所述有源区的上方形成具有限制孔的氧化限制层。
通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。
本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
从下面结合附图对本发明实施例的详细描述中，本申请的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：
图1图示了根据本申请实施例的可寻址VCSEL芯片的示意图。
图2图示了根据本申请实施例的可寻址VCSEL芯片的单个VCSEL发光单元的示意图。
图3图示了根据本申请实施例的可寻址VCSEL芯片的制备方法的流程示意图。
图4A图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之一。
图4B图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之二。
图4C图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之三。
具体实施方式
以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本发明人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离发明构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。
在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。
申请概述
如上所述，在一些应用场景中，VCSEL阵列不仅需同时产生两束及以上激光光束，还需要指定特定区域的激光点发光(同时，其他区域不发光)。也就是，在一些应用示例中，对于VCSEL阵列而言，其需要具备分区点亮的功能，这里，VCSEL阵列的分区点亮功能表示VCSEL阵列中至少部分 VCSEL激光器能够被控制单独地点亮。例如，在将VCSEL阵列应用为车载激光雷达的投射光源时，在扫描被测目标时，VCSEL阵列需分区点亮以逐步扫描被测目标的外表面。因此，需为VCSEL阵列配置复杂的布线结构，以使得VCSEL阵列具有分区点亮的功能。
然而，随着VCSEL阵列包含的VCSEL激光器数量的增加，其功率逐渐增加。一方面，高功率VCSEL阵列的发热量较大，在没有充分散热的前提下，芯片性能也会受到影响；另一方面，数量增加的VCSEL阵列，其布线也变得更加复杂和困难。
在一些现有的技术方案中，有些厂商选择通过“多层布线方案”来实现分区点亮功能。例如，在美国申请(申请号为NO 62/548789)所揭露的技术方案中，其选择将多层布线结构设置于VCSEL阵列的顶侧作为其正极，以实现分区点亮的功能。但是，这种布线方案具有诸多局限。
首先，多层布线结构具有多层结构，其布线难度较高，制备工艺复杂。
其次，当将多层布线结构设置于VCSEL阵列的顶部时，其会影响VCSEL 激光器的出光，尤其是当随着多层布线结构的层数超过2层时。
针对上述技术问题，本申请的技术构思为将寻址电路的思路应用于 VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。本领域普通技术人员应知晓，寻址电路本身是计算机领域的一种技术手段，其在计算机领域表示通过寻址技术对多个对象进行编码以生成与被编码的对象对应的编址信息使得每一对象对应至少一编址信息，由此，可基于目标对象的编址信息找到目标对象。
相应地，本申请发明人尝试将寻址电路被应用于VCSEL(Vertical-CavitySurface-Emitting Laser，垂直腔面发射激光器)的驱动控制系统中，以对多个VCSEL对象进行地址编码，进而，可基于多个VCSEL对象中目标对象的编址信息点亮对应的VCSEL对象。
然而，不同于计算机领域，VCSEL激光器是半导体激光器，其具有特殊的结构和性能，因此，将寻址电路的思路应用于VCSEL阵列以实现其预设功能时，需基于VCSEL阵列的特殊性来配置特殊的寻址电路结构，以满足其分区点亮的功能和其他性能方面的需求，例如，散热方面，出射的激光性能方面。
基于此，根据本申请的一个方面，本申请提出了一种可寻址VCSEL芯片，其包括：以阵列方式布置且相互电隔离的多个VCSEL发光单元，每个所述VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所述发光主体从下而上依次包括：衬底层、P型电接触层、P-DBR 层、有源区、限制层、N-DBR层和N型电接触层，所述限制层具有对应于所述有源区的限制孔；以及，寻址电路结构，包括多条正电连接线和负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
根据本申请的另一个方面，本申请提出了一种VCSEL芯片的制备方法，其包括：形成待处理结构，所述待处理结构自下而上依次包括衬底层结构、 P型电接触层结构、P-DBR层结构、主动层结构、N-DBR层结构和N型电接触层结构；形成电连接于所述N型电接触层结构的多个负电极；去除所述待处理结构的至少一部分以形成相互电隔离的多个单元结构，每个所述单元结构自下而上包括：衬底层、P型电接触层、P-DBR层、有源区、N-DBR 层和N型电接触层；对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个发光主体；形成分别电连接于所述多个发光主体的多个正电极，以形成多个VCSEL发光单元；以及，形成电连接于所述多个VCSEL发光单元的多条正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL 发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
在介绍本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。
示意性可寻址VCSEL芯片
如图1至图2所示，根据本申请实施例的可寻址VCSEL芯片被阐明，其中，所述可寻址VCSEL芯片包括以阵列方式布置且相互电隔离的多个 VCSEL发光单元10，以及，电连接于所述VCSEL发光单元10的寻址电路结构20，其中，每个所述VCSEL发光单元10在被导通时能够出射至少一束激光。并且，所述寻址电路结构20形成所述多个VCSEL发光单元10 的寻址电路，以通过所述寻址电路对所述多个发光单元10进行“编码”进而实现分区点亮的电路控制。
所述VCSEL发光单元10包括发光主体11以及用于导通所述多个发光主体11的正电极12和负电极13。值得一提的是，所述可寻址VCSEL芯片通过对其所述发光主体11进行异构使得所述可寻址VCSEL芯片能够适配于高速电路。具体地，如图2所示，每一所述发光主体11自下而上包括衬底层111、P型电接触层112、P-DBR层113、有源区114、限制层115、 N-DBR层116和N型电接触层117，其中，所述限制层115具有对应于所述有源区114的限制孔101。所述N型电接触层117的上表面形成所述发光主体11的上表面，所述衬底层111的底表面形成所述发光主体11的底表面，所述P型电接触层112的侧表面形成所述发光主体11的侧表面的至少一部分。所述发光主体11可电连接于其他电子元器件，使得所述可寻址 VCSEL芯片与其他电子元器件共同构成电路系统。在本申请的一个具体示例中，所述衬底层111适于与N型场效应晶体管结构相互配合，以构建高速电路系统，提高由所述VCSEL芯片、N型场效应晶体管，以及，其他电子元器件构成的电路系统的工作效率。
本领域技术人员应可以理解，相较于P型场效应晶体管开关，所述N型场效应晶体管开关的开启电压较低，尺寸相对较小，开关速度较快，适于被应用于高速电路中。然而，传统的VCSEL芯片中，传统的VCSEL芯片的衬底层通常由N型半导体材料制成，并且，与N型电接触层和N-DBR层相邻，寄生效应较大，影响N型场效应管开关的工作性能(例如，工作效率)，进而影响整个电路系统的运行性能，难以适配于N型场效应晶体管结构。在本申请实施例中，所述衬底层111由P型掺杂的半导体材料制成(即，所述衬底层111为P型衬底层)，而且，所述P型衬底层相邻于所述P型电接触层112和P-DBR层113，所述衬底层111和电连接于所述P型电接触层 112的正电极12之间的寄生器件产生的寄生效应较小，通过这样的方式来降低寄生器件对整个电路系统造成的不良影响，以更加适配于所述N型场效应晶体管结构，提高开关速度。
优选地，所述衬底层111的制成材料可选自P型掺杂的砷化镓(GaAs)、 P型掺杂的氮化镓(GaN)和P型掺杂的磷化铟(InP)中的任意一种，其允许波长范围在300nm至150nm的激光透过。当然，所述衬底层111也可由其他P型掺杂的半导体材料制成，对此，并不为本申请所局限。
所述P-DBR层113由P型掺杂的高铝含量的AlxGa1-xAs(x＝1～0)和P型掺杂的低铝含量的AlxGa1-xAs(x＝1～0)的交替层形成。所述N-DBR层116由 N型掺杂的高铝含量的AlxGa1-xAs(x＝1～0)和N型掺杂的低铝含量的 AlxGa1-xAs(x＝1～0)的交替层形成。在本申请一些示例中，所述P-DBR层113 和所述N-DBR层116的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述VCSEL发光单元10 出射的激光的工作波长，交替层的光学厚度等于或约等于激光的工作波长的 1/4。
所述有源区114被夹设在所述P-DBR层113和所述N-DBR层116之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述P-DBR层113和所述N-DBR层116的配置和设计能够可选择地控制激光的出射方向，例如，从所述P-DBR层113出射，或者，从所述N-DBR层116出射。相应地，所述P-DBR层113和所述N-DBR层116被配置为在所述VCSEL发光单元10被导通后，由所述有源区114产生的激光在所述P-DBR层113和所述N-DBR层116之间形成的谐振腔内被多次反射后从所述P-DBR层113，或者，所述N-DBR层116出射。
所述正电极12和所述负电极13用于导通所述VCSEL发光单元10。在本申请的一个具体示例中，所述P-DBR层113和所述N-DBR层116被配置为在所述VCSEL发光单元10被导通后，由所述有源区114产生的激光在所述P-DBR层113和所述N-DBR层116之间形成的谐振腔内被多次反射后从所述N-DBR层116出射，所述VCSEL发光单元10的正电极12 和负电极13分别电连接于所述P型电接触层112和所述N型电接触层 117，并分别形成于所述发光主体11的侧表面和上表面。所述负电极13的形状为环形，所述负电极13具有与所述限制孔101对应的出光孔102，以免因遮挡从所述N-DBR层116出射的激光而影响所述VCSEL发光单元10 的出光性能。在一个具体的实施方式中，所正电极12和所述负电极13分别形成于所述P型电接触层112的侧表面和所述N型电接触层117的上表面，在本申请的其他实施方式中，所述正电极12和所述负电极13也可形成于所述发光主体11的其他位置，例如，所述正电极12和所述负电极13 也可形成于所述发光主体11的下表面和上表面，对此，并不为本申请所局限。所述正电极12和所述负电极13的形状同样并不为本申请所局限，例如，四边形。
在操作过程中，将操作电压/电流施加到所述VCSEL发光单元10的正电极12和负电极13时以在所述VCSEL反光单元中产生电流。在被导通后，电流被所述限制层115限制流向，其最终被导入所述发光主体11的中部区域，以使得所述有源区114的中部区域产生激光。更具体地，在本申请实施例中，所述限制层115具有形成于所述限制孔101周围的限制区域，所述限制区域具有较高的电阻率以限制载流子流入所述发光主体11的中部区域，且所述限制区域的折射率较低以对光子进行横向限制，载流子和光学横向限制增加了所述有源区114内的载流子和光子的密度，提高了在所述有源区114内产生光的效率，而所述限制孔101则限定了所述VCSEL发光单元 10的出光孔径。
在本申请的一些实施例中，所述限制层115被实施为氧化限制层，其通过氧化工艺形成于所述有源区114的上方。在本申请的具体实施方式中，所述氧化限制层可作为单独的一层形成于所述有源区114的上方，也可以通过氧化所述N-DBR层116的下方区域的至少一部分的方式形成于所述有源区 114的上方，对此，并不为本申请所局限。在本申请的另一些实施例中，所述限制层115被实施为其他形态，例如，被实施为离子限制层(图中未示意)，其通过离子种植工艺形成于所述有源区114的上方，对此，并不为本申请所局限。
在本申请实施例中，所述可寻址VCSEL芯片具有形成于每两个所述 VCSEL发光单元10之间的多个隔离槽103，每一所述隔离槽103自所述N 型电接触层117向下贯穿地延伸至所述衬底层111，以通过所述多个隔离槽 103使得多个VCSEL发光单元之间相互电隔离。
在一个具体示例中，所述隔离槽103自所述N型电接触层117向下贯穿地延伸至所述衬底层111的下表面。也就是说，每一所述隔离槽103贯穿整个所述衬底层111，每两个所述VCSEL发光单元10的所述衬底层111 之间完全间隔。换句话说，每两个所述VCSEL发光单元10的所述衬底层 111相互独立，每两个所述VCSEL发光单元10之间相互间隔并相互独立。相应地，多个相互独立的所述VCSEL发光单元10可被以阵列的方式排布于表面平整的基板上，以便于所述多个VCSEL发光单元10能够被整体地移动和封装。
可选地，为了实现所述多个VCSEL发光单元10之间的电隔离，所述可寻址VCSEL芯片进一步包括位于每两个所述VCSEL发光单元10之间的且掺杂地形成于各所述VCSEL发光单元10的所述发光主体11的多个隔离介质通道，以通过多个隔离介质通道使得所述多个VCSEL发光单元10之间相互电隔离。
特别地，在本申请实施例中，所述可寻址VCSEL芯片将寻址电路的思路应用于VCSEL阵列，从而以相对简化的布线结构实现了其分区点亮的功能。具体地，所述寻址电路结构20形成所述多个VCSEL发光单元10的寻址电路，以通过所述寻址电路对所述多个发光单元10进行编码进而实现分区点亮的电路控制。如图1所示，所述寻址电路结构20包括多条正电连接线21和多条负电连接线22，其中，每一所述正电连接线21电连接于至少二所述VCSEL发光单元10的所述正电极12；每一所述负电连接线22电连接于至少二所述VCSEL发光单元10的所述负电极13，通过这样的方式，所述寻址电路结构20形成所述多个VCSEL发光单元10的寻址电路以使得所述多个VCSEL发光单元10中任一所述VCSEL发光单元10适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。
更具体地，所述任一所述VCSEL发光单元电连接于且仅电连接于一对正电连接线21和所述负电连接线22。每一所述正电连接线21与所述多条负电连接线22中的至少一条负电连接线22电连接于所述多个VCSEL发光单元中的同一个VCSEL发光单元。例如，所述多条正电连接线21包括第一正电连接线和第二正电连接线，所述多条负电连接线22包括第一负电连接线和第二负电连接线，所述第一正电连接线与所述多条负电连接线22中的第一负电连接线电连接于同一个VCSEL发光单元(第一VCSEL发光单元)；所述第一正电连接线与所述多条负电连接线22中的第二负电连接线电连接于同一个VCSEL发光单元(第二VCSEL发光单元)；所述第二正电连接线与所述多条负电连接线22中的第一负电连接线电连接于同一个VCSEL发光单元(第三VCSEL发光单元)；所述第二正电连接线与所述多条负电连接线22中的第二负电连接线电连接于同一个VCSEL发光单元(第四VCSEL发光单元)。
更进一步地，所述寻址电路结构20设计配合所述可寻址VCSEL芯片的半导体结构设计，以使得所述寻址电路结构20在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。例如，当激光从所述VCSEL发光单元10的所述N-DBR层116出射时，为了保证所述VCSEL发光单元10出射的激光的性能，在一个具体示例中，可在所述负电连接线22上设置开孔，以使得从所述N-DBR层116出射的激光穿过所述负电连接线22上的开孔后被射出。相应地，在该具体示例中，所述负电连接线22具有至少一开孔，所述开孔对应于所述负电极13的所述出光孔102。也可选择可透光的材料制备所述负电连接线22。相应地，在本申请的另一具体示例中，电连接于所述VCSEL发光单元10的所述负电极 13的所述负电连接线22由可透光的导电材料制成。
值得一提的是，所述正电连接线21和所述负电连接线22的形状和尺寸可依据实际应用情况而定，例如，所述正电连接线21和所述负电连接线 22可被实施为具有预设宽度的条状电连接结构，以覆盖于所述VCSEL发光单元10的电极，进而实现与所述VCSEL发光单元10的电连接。
如前所述，每一所述正电连接线21电连接于至少二所述VCSEL发光单元10的所述正电极12，每一所述负电连接线22电连接于至少二所述 VCSEL发光单元10的所述负电极13。一方面，相比于传统的实现VCSEL 分区点亮的布线方案(即多层布线方案)，将寻址电路的思路应用于VCSEL 分区点亮的布线方式相对地简化了布线结构。随着所述VCSEL发光单元的数量的增加，该布线结构的优势更加明显。另一方面，相对较为简化的布线结构使得所述可寻址VCSEL芯片的散热效率相对提高，避免所述VCSEL 芯片工作时产生的热量影响所述VCSEL芯片的出射激光的性能。又一方面，以相对较少的布线来构建其所需的寻址电路，降低成本且利于工艺实现。
具体地，在本申请实施例中，如图1所示，每一所述正电连接线21电连接于一行或一列所述VCSEL发光单元10的所述正电极12，每一所述负电连接线22电连接于一行或一列所述VCSEL发光单元10的所述负电极 13。
值得一提的是，一行所述VCSEL发光单元10或一列所述VCSEL发光单元10是指在同一延伸方向上的所述VCSEL发光单元10，其中，所述延伸方向并非指特定的某一方向。
综上，基于本申请实施例的可寻址VCSEL芯片被阐明，所述可寻址 VCSEL芯片将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。进一步地，通过相对较少的布线构建其所需的寻址电路可降低成本且利于工艺实现。而且，所述可寻址VCSEL芯片的寻址电路结构20设计配合所述可寻址VCSEL芯片的半导体结构设计，以使得所述寻址电路结构20 在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。
示意性VCSEL芯片的制备方法
根据本申请的另一方面，还提供了一种VCSEL芯片的制备方法，其用于制备如上所述的VCSEL芯片。参考说明书附图之图3至图4C，根据本申请实施例的VCSEL芯片的制备方法被阐明。如图3所示，根据本申请实施例的所述可寻址VCSEL芯片的制备方法，包括：S110，形成待处理结构，所述待处理结构自下而上依次包括衬底层结构、P型电接触层结构、P-DBR层结构、主动层结构、N-DBR层结构和N型电接触层结构；S120，形成电连接于所述N型电接触层结构的多个负电极；S130，去除所述待处理结构的至少一部分以形成相互电隔离的多个单元结构，每个所述单元结构自下而上包括：衬底层、P型电接触层、P-DBR层、有源区、N-DBR层和N型电接触层；S140，对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个发光主体；S150，形成分别电连接于所述多个发光主体的多个正电极，以形成多个VCSEL发光单元；以及，S160，形成电连接于所述多个VCSEL发光单元的多条正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个 VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
图4A至图4C图示了根据本申请实施例的所述可寻址VCSEL芯片的制备过程的示意图。如图4A所示，在步骤S110中，形成待处理结构100。具体地，通过半导体生长工艺形成所述衬底层结构110、叠置于所述衬底层结构110的P型电接触层结构120、P-DBR层结构130、主动层结构140、 N-DBR层结构160和N型电接触层结构170。
在本申请实施例中，所述衬底层结构110由P型掺杂的半导体制成，适于与N型场效应晶体管结构连接，以使得最终形成的VCSEL芯片适配于高速电路。优选地，所述衬底层结构110的制成材料可选自P型掺杂的砷化镓 (GaAs)、P型掺杂的氮化镓(GaN)和P型掺杂的磷化铟(InP)中的任意一种。当然，所述衬底层结构110也可由其他P型掺杂的半导体制成，对此，并不为本申请所局限。
在步骤S120中，形成电连接于所述N型电接触层结构170的多个负电极13。具体地，通过电镀工艺形成电连接于所述N型电接触层结构170的多个负电极13。应可以理解，所述多个负电极13也可通过其他工艺形成于所述待处理结构100，对此，并不为本申请所局限。也应可以理解，所述负电极13也可形成于所述待处理结构100的其他位置，对此，并不为本申请所局限。
优选地，为了保证所述VCSEL芯片的出光性能，电连接于所述N型电接触结构170的所述负电极13的形状被设计为环形，以形成出光孔102。应可以理解，所述负电极13的形状也可为其他形状。例如，所述负电极13 的形状为四边形，所述负电极13整体地覆盖于所述N型电接触结构170 的上表面，其中，所述负电极13的制成材料为可透光材料。
如图4B所示，在步骤S130中，去除所述待处理结构100的至少一部分以形成相互电隔离的多个单元结构200，每个所述单元结构200自下而上包括衬底层111、P型电接触层112、P-DBR层113、有源区114、N-DBR 层116和N型电接触层117。具体地，通过蚀刻工艺去除所述待处理结构 100的至少一部分以形成相互间隔的多个单元结构200。每两个单元结构200之间的间隔区域形成隔离槽103，使得所述多个单元结构200之间实现电隔离。
在本申请实施例中，在去除所述待处理结构100的至少一部分的过程中，所述隔离槽103可从所述N型电接触层结构170贯穿至所述衬底层结构110，并贯穿至所述衬底层结构110的底面，以完全贯穿所述衬底层结构 110，所述衬底层结构110被间隔为相互独立的多个衬底层111。
在步骤S140中，对所述多个单元结构200进行处理以在所述有源区 114的上方形成具有限制孔101的限制层115。具体地，可通过氧化工艺形成所述限制层115，首先，为了保护所述负电极13，需在对所述单元结构 200氧化之前，形成包覆所述负电极13的保护层800(图中未示意)。接着，通过氧化工艺氧化所述多个单元结构200，所述单元结构200被氧化后，所述P-DBR层113的一部分被氧化，以在所述有源区114的上方形成氧化限制层。然后，暴露出所述负电极13，具体地，可通过去除包覆于所述负电极13的所述保护层800的至少一部分使得所述负电极13被暴露出来。也就是说，步骤S140，包括：形成包覆所述多个负电极13的保护层800；对所述多个单元结构200进行氧化以在所述有源区114的上方形成具有限制孔101的氧化限制层；以及，暴露所述负电极13。
值得一提的是，可通过其他工艺形成所述限制层115，例如，可通过离子种植工艺形成所述有源区114下方的离子限制层，对此，并不为本申请所局限。
相应地，形成所述限制层115后的多个单元结构200形成多个发光主体11，每一所述发光主体11自下而上包括衬底层111、所述P型电接触层 112、所述P-DBR层113、所述有源区114、所述限制层115、所述N-DBR 层116和所述N型电接触层117。
在步骤S150中，形成电连接于所述多个发光主体11的多个正电极12。所述发光主体11、所述正电极12和所述负电极13形成以阵列方式排布的多个相互电隔离的VCSEL发光单元10。具体地，在本申请实施例中，通过电镀工艺形成电连接于所述发光主体11的所述多个正电极12。优选地，所述正电极12形成于所述发光主体11的侧表面。
值得一提的是，单个所述VCSEL发光单元10可由单个所述发光主体 11、形成于所述发光主体11的所述正电极12和所述负电极13形成，也可由两个及以上的发光主体11、形成于所述发光主体11的所述正电极12和所述负电极13形成。也就是说，每一所述VCSEL发光单元10包括至少一个发光主体11。
形成所述VCSEL发光单元10后需形成电连接于所述VCSEL发光单元 10的寻址电路结构20，以实现对所述VCSEL发光单元10的寻址导通。在步骤S160中，形成电连接于所述多个VCSEL发光单元10的多条正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元10的寻址电路结构20。具体地，每一所述正电连接线21电连接于至少二所述VCSEL 发光单元10的所述正电极12；每一所述负电连接线22电连接于至少二所述VCSEL发光单元10的所述负电极13，所述寻址电路结构20和所述 VCSEL发光单元10形成VCSEL芯片。通过这样的方式，所述寻址电路结构20形成所述多个VCSEL发光单元10的寻址电路以使得所述多个VCSEL发光单元10中任一所述VCSEL发光单元10适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。
特别地，在本申请的一个具体示例中，所述VCSEL芯片被导通时，激光从所述VCSEL发光单元10的所述N-DBR层116出射，为了保证所述 VCSEL发光单元10出射的激光的性能，可在所述负电连接线22上设置开孔，以使得从所述N-DBR层116出射的激光穿过所述正电连接线21上的开孔后被射出。也就是说，所述正电连接线21具有至少一开孔，所述开孔对应于所述正电极12的所述出光孔102。
应可以理解，可通过其他方式形成以阵列方式排布的多个相互电隔离的 VCSEL发光单元10。例如，首先，形成相互独立的多个VCSEL发光单元10，即，结构上没有相互连接的多个VCSEL发光单元10；然后，将相互独立的多个VCSEL发光单元10以阵列方式排布于基板上，以形成以阵列方式排布的多个相互电隔离的VCSEL发光单元10。
综上，基于本申请实施例的VCSEL芯片的制备方法被阐明，所述可寻址VCSEL芯片的制备方法将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

Claims (13)

1.一种可寻址VCSEL芯片，其特征在于，包括：
以阵列方式布置且相互电隔离的多个VCSEL发光单元，每个所述VCSEL发光单元包括发光主体、电连接于所述发光主体的正电极和负电极，其中，所述发光主体从下而上依次包括：衬底层、P型电接触层、P-DBR层、有源区、限制层、N-DBR层和N型电接触层，所述限制层具有对应于所述有源区的限制孔；以及
寻址电路结构，包括多条正电连接线和负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
2.根据权利要求1所述的可寻址VCSEL芯片，其中，每一所述正电连接线与所述多条负电连接线中的至少一条负电连接线电连接于所述多个VCSEL发光单元中的同一个VCSEL发光单元。
3.根据权利要求2所述的可寻址VCSEL芯片，其中，每一所述正电连接线电连接于一行或一列所述VCSEL发光单元的正电极，每一所述负电连接线电连接于一行或一列所述VCSEL发光单元的负电极。
4.根据权利要求3所述的可寻址VCSEL芯片，其中，所述VCSEL发光单元的正电极和负电极分别形成于所述发光主体的下表面和上表面。
5.根据权利要求3所述的可寻址VCSEL芯片，其中，所述VCSEL发光单元的正电极和负电极分别形成于所述发光主体的侧表面和上表面。
6.根据权利要求5所述的可寻址VCSEL芯片，其中，所述P-DBR层和所述N-DBR层被配置为：在所述VCSEL发光单元被导通后，由所述有源区产生的激光在所述P-DBR层和所述N-DBR层之间形成的谐振腔内被多次反射后从所述N-DBR层出射。
7.根据权利要求6所述的可寻址VCSEL芯片，其中，所述负电极具有对应于所述限制孔的出光孔。
8.根据权利要求7所述的可寻址VCSEL芯片，其中，所述负电连接线由可透光的导电材料制成。
9.根据权利要求7所述的可寻址VCSEL芯片，其中，所述负电连接线具有至少一开孔，所述开孔对应于所述出光孔。
10.根据权利要求1所述的可寻址VCSEL芯片，其中，所述衬底层由导电的P型掺杂的半导体材料制成。
11.根据权利要求10所述的可寻址VCSEL芯片，其中，所述可寻址VCSEL芯片具有形成于每两个所述VCSEL发光单元之间的多个隔离槽，每一所述隔离槽自所述N型电接触层向下贯穿地延伸至所述衬底层，以通过所述多个隔离槽使得多个VCSEL发光单元之间相互电隔离。
12.一种可寻址VCSEL芯片的制备方法，其特征在于，包括：
形成待处理结构，所述待处理结构自下而上依次包括衬底层结构、P型电接触层结构、P-DBR层结构、主动层结构、N-DBR层结构和N型电接触层结构；
形成电连接于所述N型电接触层结构的多个负电极；
去除所述待处理结构的至少一部分以形成相互电隔离的多个单元结构，每个所述单元结构自下而上包括：衬底层、P型电接触层、P-DBR层、有源区、N-DBR层和N型电接触层；
对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，以形成多个发光主体；
形成分别电连接于所述多个发光主体的多个正电极，以形成多个VCSEL发光单元；以及
形成电连接于所述多个VCSEL发光单元的多条正电连接线和负电连接线，以形成电连接于所述多个VCSEL发光单元的寻址电路结构，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电极，每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电极，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
13.根据权利要求12所述的可寻址VCSEL芯片的制备方法，其中，对所述多个单元结构进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：
对所述多个单元结构进行氧化，以在所述有源区的上方形成具有限制孔的氧化限制层。
CN202111670896.0A 2021-12-31 2021-12-31 可寻址vcsel芯片及其制备方法 Pending CN116417901A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111670896.0A CN116417901A (zh) 2021-12-31 2021-12-31 可寻址vcsel芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111670896.0A CN116417901A (zh) 2021-12-31 2021-12-31 可寻址vcsel芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN116417901A true CN116417901A (zh) 2023-07-11

Family

ID=87050084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111670896.0A Pending CN116417901A (zh) 2021-12-31 2021-12-31 可寻址vcsel芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN116417901A (zh)

Similar Documents

Publication Publication Date Title
US8891569B2 (en) VCSEL array with increased efficiency
EP1357648B1 (en) High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
CN110383486B (zh) 实现vcsel阵列或vcsel器件的集成电路
JPH10229248A (ja) 表面発光レーザ及びその製造方法
US11196230B2 (en) Impedance compensation along a channel of emitters
JP7462352B2 (ja) 垂直共振器面発光レーザ及びその製造方法
US11418010B2 (en) VCSEL array with tight pitch and high efficiency
US20230420918A1 (en) Vertical cavity surface emitting laser with active layer-specific addressability
JPH11150340A (ja) 垂直キャビティを有する表面発光型半導体レーザ
CN111048996A (zh) 具有多组散布发射器的发射器阵列
EP1459416A2 (en) Gain guide implant in oxide vertical cavity surface emitting laser
CN116417901A (zh) 可寻址vcsel芯片及其制备方法
JP2009158709A (ja) 面発光型半導体レーザアレイおよび面発光型半導体レーザ
CN116417900A (zh) Vcsel芯片及其制备方法
CN114142346A (zh) 单片集成式vcsel芯片
CN112447892A (zh) 发光元件及其制造方法
CN115579728A (zh) 可寻址vcsel芯片及其制备方法
CN115548868A (zh) Vcsel芯片及其制备方法
CN113422291B (zh) 一种激光器及其制造方法与应用
CN212784190U (zh) 单片集成式vcsel芯片
KR102319163B1 (ko) 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법
US11870217B2 (en) Bi-directional vertical cavity surface emitting lasers
CN117691459A (zh) 可寻址vcsel芯片及其制备方法和激光雷达
US6407410B1 (en) Semiconductor optical device
CN116417897A (zh) Vcsel芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination