CN115579728A - 可寻址vcsel芯片及其制备方法 - Google Patents

可寻址vcsel芯片及其制备方法 Download PDF

Info

Publication number
CN115579728A
CN115579728A CN202110686637.0A CN202110686637A CN115579728A CN 115579728 A CN115579728 A CN 115579728A CN 202110686637 A CN202110686637 A CN 202110686637A CN 115579728 A CN115579728 A CN 115579728A
Authority
CN
China
Prior art keywords
vcsel
electrical connection
light emitting
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110686637.0A
Other languages
English (en)
Inventor
郭铭浩
赖威廷
王立
李念宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Ruixi Technology Co ltd
Original Assignee
Zhejiang Ruixi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Ruixi Technology Co ltd filed Critical Zhejiang Ruixi Technology Co ltd
Priority to CN202110686637.0A priority Critical patent/CN115579728A/zh
Publication of CN115579728A publication Critical patent/CN115579728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

公开了一种可寻址VCSEL芯片及其制备方法。所述可寻址的VCSEL芯片包括：相互电隔离且以阵列方式布置的多个VCSEL发光单元和寻址电路结构，其中，所述寻址电路结构包括多条正电连接线和多条负电连接线，每一所述正电连接线电连接于至少二所述VCSEL发光单元的正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的负电连接端，通过这样的方式，所述寻址电路结构形成多个所述VCSEL发光单元的寻址电路以使得多个所述VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。所述可寻址VCSEL芯片以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。

Description

可寻址VCSEL芯片及其制备方法
技术领域
本申请涉及半导体激光器领域，更为具体地涉及可寻址VCSEL芯片及其制备方法。
背景技术
VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器) 是指在衬底的垂直方向上形成谐振腔，沿垂直方向出射激光的一种半导体激光器。随着VCSEL技术(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器)的发展，其在光通信、光存储、激光显示和照明等领域得到了广泛的应用。
在诸多应用中，VCSEL激光器通常以阵列形式被应用(即，VCSEL激光器以阵列形式排布并被应用)，这里VCSEL阵列表示能够产生两束及以上激光光束的光电器件。例如，在将VCSEL技术应用为车载激光雷达时，其投射光源即为VCSEL阵列。
在一些应用场景中，VCSEL阵列不仅需同时产生两束及以上激光光束，还需要指定特定区域的激光点发光(同时，其他区域不发光)。也就是，在一些应用示例中，对于VCSEL阵列而言，其需要具备分区点亮的功能，这里，VCSEL阵列的分区点亮功能表示VCSEL阵列中至少部分VCSEL激光器能够被控制单独地点亮。例如，在将VCSEL阵列应用为车载激光雷达的投射光源时，在扫描被测目标时，VCSEL阵列需分区点亮以逐步扫描被测目标的外表面。因此，需为VCSEL阵列配置复杂的布线结构，以使得VCSEL 阵列具有分区点亮的功能。
然而，随着VCSEL阵列包含的VCSEL激光器数量的增加，其功率逐渐增加。一方面，高功率VCSEL阵列的发热量较大，在没有充分散热的前提下，芯片性能也会受到影响；另一方面，数量增加的VCSEL阵列，其布线也变得更加复杂和困难。
因此，需要一种优化的用于VCSEL阵列的布线方案，以使得最终封装的VCSEL阵列或VCSEL芯片具有分区点亮的功能且满足其他方面的性能要求。
发明内容
本申请的一个优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。
本申请的另一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片能够以相对较少的布线来构建其所需的寻址电路，降低成本且利于工艺实现。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片的寻址电路结构设计配合所述可寻址VCSEL 芯片的半导体结构设计，以使得所述寻址电路结构在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。
本申请的又一优势在于提供了一种可寻址VCSEL芯片及其制备方法，其中，所述可寻址VCSEL芯片可在晶圆级别被制备，或者，通过半导体封装工艺制备。
为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种可寻址VCSEL芯片，其包括：
相互电隔离且以阵列方式布置的多个VCSEL发光单元，每一所述 VCSEL发光单元包括至少一发光主体以及用于导通所述发光主体的正电连接端和负电连接端；和
寻址电路结构，包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
在根据本申请的可寻址VCSEL芯片中，每一所述正电连接线电连接于一行或一列所述VCSEL发光单元的所述正电连接端，以及，每一所述负电连接线电连接于一行或一列所述VCSEL发光单元的所述负电连接端。
在根据本申请的可寻址VCSEL芯片中，所述VCSEL发光单元的所述正电连接端和所述负电连接端分别形成于所述发光主体相对的上表面和下表面。
在根据本申请的可寻址VCSEL芯片中，所述VCSEL发光单元的所述正电连接端和所述负电连接端分别形成于所述发光主体的上表面和侧表面。
在根据本申请的可寻址VCSEL芯片中，每一所述VCSEL发光单元的发光主体自下而上包括：衬底层、N型电接触层、N-DBR层、有源区、具有对应于所述有源区的限制层、P-DBR层和P型电接触层，其中，所述P 型电接触层的上表面形成所述发光主体的上表面，所述N型电接触层的侧表面形成所述发光主体的侧表面。
在根据本申请的可寻址VCSEL芯片中，所述正电连接端形成对应于所述限制孔的出光孔。
在根据本申请的可寻址VCSEL芯片中，所述正电连接线由可透光的导电材料制成。
在根据本申请的可寻址VCSEL芯片中，每一所述正电连接线具有至少一开孔，所述开孔对应于所述正电连接端的所述出光孔。
在根据本申请的可寻址VCSEL芯片中，所述可寻址VCSEL芯片具有形成于每两个所述VCSEL发光单元之间的多个隔离槽，每一所述隔离槽自所述P型电接触层向下贯穿地延伸至所述衬底层，以通过所述多个隔离槽使得所述多个VCSEL发光单元之间相互电隔离。
根据本申请的可寻址VCSEL芯片，进一步包括位于每两个所述VCSEL 发光单元之间的且掺杂地形成于各所述VCSEL发光单元的所述发光主体的多个隔离介质通道，以通过多个隔离介质通道使得所述多个VCSEL发光单元之间相互电隔离。
在根据本申请的可寻址VCSEL芯片中，所述衬底层由不导电的材料制成。
在根据本申请的可寻址VCSEL芯片中，所述衬底层的制成材料选自如下材料其中之一：InP、GaN。
根据本申请的另一个方面，提供了一种VCSEL芯片的制备方法，其包括：
形成半导体结构，所述半导体结构自下而上依次包括衬底层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构和P型电接触结构；
形成电连接于所述半导体结构的P型电接触层结构的多个正电连接端；
去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、 P-DBR层和P型电接触层；
对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述N型电接触层、所述N-DBR层、所述有源区、所述限制层、所述P-DBR层和所述P型电接触层；
形成电连接于所述多个发光主体的多个负电连接端，其中，所述发光主体、所述正电连接端以及所述负电连接端形成以阵列方式排布的相互电隔离的多个VCSEL发光单元；以及
形成寻址电路结构，其中，所述寻址电路结构包括：多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL 发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述 VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
在根据本申请的VCSEL芯片的制备方法中，对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：形成包覆所述多个正电连接端的保护层；对所述多个子结构单元进行氧化；以及，暴露所述正电连接端。
在根据本申请的VCSEL芯片的制备方法中，通过氧化工艺氧化所述多个子结构单元，以在所述有源区的上方形成限制层，包括：形成包覆所述正电极的保护层；通过氧化工艺氧化所述多个子结构单元；以及，暴露所述正电极。
在根据本申请的VCSEL芯片的制备方法中，去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，包括：通过蚀刻工艺去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元。
在根据本申请的VCSEL芯片的制备方法中，所述衬底层结构由不导电的材料制成。
通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。
本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
从下面结合附图对本发明实施例的详细描述中，本申请的这些和/或其它方面和优点将变得更加清楚并更容易理解，其中：
图1图示了根据本申请实施例的可寻址VCSEL芯片的多个VCSEL发光单元的结构示意图。
图2图示了根据本申请实施例的可寻址VCSEL芯片的示意图。
图3图示了根据本申请实施例的可寻址VCSEL芯片的一个变形实施的示意图。
图4图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的流程图。
图5A图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之一。
图5B图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之二。
图5C图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之三。
图5D图示了根据本申请实施例的可寻址VCSEL芯片的制备过程的示意图之四。
具体实施方式
以下说明书和权利要求中使用的术语和词不限于字面的含义，而是仅由本发明人使用以使得能够清楚和一致地理解本申请。因此，对本领域技术人员很明显仅为了说明的目的而不是为了如所附权利要求和它们的等效物所定义的限制本申请的目的而提供本申请的各种实施例的以下描述。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
虽然比如“第一”、“第二”等的序数将用于描述各种组件，但是在这里不限制那些组件。该术语仅用于区分一个组件与另一组件。例如，第一组件可以被称为第二组件，且同样地，第二组件也可以被称为第一组件，而不脱离发明构思的教导。在此使用的术语“和/或”包括一个或多个关联的列出的项目的任何和全部组合。
在这里使用的术语仅用于描述各种实施例的目的且不意在限制。如在此使用的，单数形式意在也包括复数形式，除非上下文清楚地指示例外。另外将理解术语“包括”和/或“具有”当在该说明书中使用时指定所述的特征、数目、步骤、操作、组件、元件或其组合的存在，而不排除一个或多个其它特征、数目、步骤、操作、组件、元件或其组的存在或者附加。
申请概述
如上所述，在一些应用场景中，VCSEL阵列不仅需同时产生两束及以上激光光束，还需要指定特定区域的激光点发光(同时，其他区域不发光)。也就是，在一些应用示例中，对于VCSEL阵列而言，其需要具备分区点亮的功能，这里，VCSEL阵列的分区点亮功能表示VCSEL阵列中至少部分 VCSEL激光器能够被控制单独地点亮。例如，在将VCSEL阵列应用为车载激光雷达的投射光源时，在扫描被测目标时，VCSEL阵列需分区点亮以逐步扫描被测目标的外表面。因此，需为VCSEL阵列配置复杂的布线结构，以使得VCSEL阵列具有分区点亮的功能。
然而，随着VCSEL阵列包含的VCSEL激光器数量的增加，其功率逐渐增加。一方面，高功率VCSEL阵列的发热量较大，在没有充分散热的前提下，芯片性能也会受到影响；另一方面，数量增加的VCSEL阵列，其布线也变得更加复杂和困难。
在一些现有的技术方案中，有些厂商选择通过“多层布线方案”来实现分区点亮功能。例如，在美国申请(申请号为NO 62/548789)所揭露的技术方案中，其选择将多层布线结构设置于VCSEL阵列的顶侧作为其正极，以实现分区点亮的功能。但是，这种布线方案具有诸多局限。
首先，多层布线结构具有多层结构，其制备工艺复杂。
其次，当将多层布线结构设置于VCSEL阵列的顶部时，其会影响VCSEL 激光器的出光，尤其是当随着多层布线结构的层数超过2层时。
还有，在布置多层布线结构时，需基于预定的光源模式进行设计。例如， VCSEL阵列需要配置3个光源分区时，那么就需要通过3个多层布线结构来构建三个光源分区，这不仅仅导致布线难题的提高，还使得VCSEL阵列的发光模式确定。也就是，当VCSEL阵列被期待以其他光源模式进行发光时，其无法实现发光模式的调整。
针对上述技术问题，本申请的技术构思为将寻址电路的思路应用于 VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。本领域普通技术人员应知晓，寻址电路本身是计算机领域的一种技术手段，其在计算机领域表示通过寻址技术对多个对象进行编码以生成与被编码的对象对应的编址信息使得每一对象对应至少一编址信息，由此，可基于目标对象的编址信息找到目标对象。
相应地，本申请发明人尝试将寻址电路被应用于VCSEL(Vertical-CavitySurface-Emitting Laser，垂直腔面发射激光器)的驱动控制系统中，以对多个VCSEL对象进行地址编码，进而，可基于多个VCSEL对象中目标对象的编址信息点亮对应的VCSEL对象。
然而，不同于计算机领域，VCSEL激光器是半导体激光器，其具有特殊的结构和性能，因此，将寻址电路的思路应用于VCSEL阵列以实现其预设功能时，需基于VCSEL阵列的特殊性来配置特殊的寻址电路结构，以满足其分区点亮的功能和其他性能方面的需求，例如，散热方面，出射的激光性能方面。
基于此，根据本申请的一个方面，本申请提出了一种可寻址VCSEL芯片，其包括：相互电隔离且以阵列方式布置的多个VCSEL发光单元，每一所述VCSEL发光单元包括至少一发光主体以及用于导通所述发光主体的正电连接端和负电连接端；和寻址电路结构，包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个 VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述 VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
根据本申请的另一个方面，本申请提出了一种VCSEL芯片的制备方法，其包括：形成半导体结构，所述半导体结构自下而上依次包括衬底层结构、 N型电接触结构、N-DBR结构、有源区结构、P-DBR结构和P型电接触结构；形成电连接于所述半导体结构的P型电接触层结构的多个正电连接端；去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、P-DBR 层和P型电接触层；对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述N型电接触层、所述N-DBR层、所述有源区、所述限制层、所述 P-DBR层和所述P型电接触层；形成电连接于所述多个发光主体的多个负电连接端，其中，所述发光主体、所述正电连接端以及所述负电连接端形成以阵列方式排布的相互电隔离的多个VCSEL发光单元；以及，形成寻址电路结构，其中，所述寻址电路结构包括：多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL 发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL 发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
这里，所述VCSEL发光单元可表示一个VCSEL发光点(即，所述VCSEL 发光单元包括一个发光主体)，也可以表示多个VCSEL发光点所构成的发光区域(即，所述VCSEL发光单元包括两个或两个以上发光主体，所述两个或两个以上发光主体构成的一个发光区域)。在具体实施中，多个发光点可通过多层布线结构进行布线。
在介绍本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。
示意性可寻址VCSEL芯片
如图1至图3所示，根据本申请实施例的可寻址VCSEL芯片被阐明，其中，所述可寻址VCSEL芯片包括相互电隔离且以阵列方式布置的多个 VCSEL发光单元10和电连接于所述VCSEL发光单元10的寻址电路结构 20，其中，在被导通时，所述VCSEL发光单元10能够出射至少一束激光。并且，所述寻址电路结构20形成所述多个VCSEL发光单元10的寻址电路，以通过所述寻址电路结构对所述多个发光单元10进行编码进而实现分区点亮的电路控制。
具体地，所述VCSEL发光单元10包括至少一发光主体11以及用于导通所述多个发光主体11的正电连接端12和负电连接端13。在本申请实施例中，每一所述发光主体11自下而上包括衬底层111、N型电接触层112、 N-DBR层113、有源区114、限制层115、P-DBR层116和P型电接触层 117，其中，所述限制层115具有对应于所述有源区114的限制孔101。应可以理解，所述发光主体11可实施为其他结构，例如，所述发光主体11 自下而上包括N型电接触层112、衬底层111、N-DBR层113、有源区114、限制层115、P-DBR层116和P型电接触层117，对此，并不为本申请所局限。在该实施例中，所述P型电接触层117的上表面形成所述发光主体11的上表面，所述N型电接触层112的侧表面形成所述发光主体11的侧表面。
为了实现所述多个VCSEL发光单元10之间的电隔离，在本申请实施例中，每两个所述VCSEL发光单元10之间可设置隔离槽102。也就是说，所述可寻址VCSEL芯片具有形成于每两个所述VCSEL发光单元10之间的多个隔离槽102。具体地，每一所述隔离槽102自所述P型电接触层117 向下贯穿地延伸至所述衬底层111，以通过所述多个隔离槽102使得所述多个VCSEL发光单元10之间相互电隔离。
特别地，在一个具体示例中，所述隔离槽102自所述P型电接触层117 向下贯穿地延伸至所述衬底层111的下表面。也就是说，每一所述隔离槽102贯穿整个所述衬底层111，每两个所述VCSEL发光单元10的所述衬底层111之间相间隔。换句话说，每两个所述VCSEL发光单元10的所述衬底层111相互独立，每两个所述VCSEL发光单元10之间相互间隔并相互独立。相应地，多个相互独立的所述VCSEL发光单元10可被以阵列的方式排布于基板上，以便于所述多个VCSEL发光单元10能够被整体地移动和封装。
在另一个具体示例中，所述隔离槽102自所述P型电接触层117向下贯穿地延伸至所述衬底层111的上表面，如图2和图3所示。也就是说，每一所述隔离槽102未贯穿所述衬底层111，所述多个VCSEL发光单元10 的发光主体11的衬底层111相互连接以具有一体式结构。
相应地，当所述隔离槽102被设置为未贯穿所述衬底层111时，所述衬底层111由不导电的材料制成，因此，尽管每两个所述VCSEL发光单元 10的所述衬底层111相互连接，所述多个VCSEL发光单元10之间仍然可实现电隔离。同时，所述衬底层111起到所述基板的作用，使得所述多个 VCSEL发光单元10在晶圆级别上形成VCSEL阵列。具体地，在本申请实施例中，所述衬底层111的制成材料选自如下材料其中之一：磷化铟(InP)、氮化镓(GaN)。
可选地，为了实现所述多个VCSEL发光单元10之间的电隔离，所述可寻址VCSEL芯片进一步包括位于每两个所述VCSEL发光单元10之间的且掺杂地形成于各所述VCSEL发光单元10的所述发光主体11的多个隔离介质通道，以通过多个隔离介质通道使得所述多个VCSEL发光单元10之间相互电隔离。
在本申请实施例中，所述N-DBR层113由N型掺杂的高铝含量的 AlxGa1-xAs(x＝1～0)和N型掺杂的低铝含量的AlxGa1-xAs(x＝1～0)的交替层形成，其中，N型掺杂的高铝含量的AlxGa1-xAs和N型掺杂的低铝含量的 AlxGa1-xAs具有不同折射率以形成N型分布式布拉格反射器(N-Distributed Bragg Reflector：N-DBR)。所述P-DBR层116由P型掺杂的高铝含量的 AlGaAs和P型掺杂的低铝含量的AlGaAs的交替层形成，其中，P型掺杂的高铝含量的AlGaAs和P型掺杂的低铝含量的AlGaAs具有不同折射率以形成P型分布式布拉格反射器(P-Distributed Bragg Reflector：P-DBR)。在本申请一些示例中，所述N-DBR层113和所述P-DBR层116的制成材料中甚至可以没有铝含量，也就是，不包含铝。值得一提的是，所述交替层的材料选择取决于所述VCSEL发光单元10出射的激光的工作波长，交替层的光学厚度等于或约等于激光的工作波长的1/4。
所述有源区114包括量子阱(当然，在本申请其他示例中，所述有源区 114可包括量子点)，其可以由AlInGaAs(例如，AlInGaAs、GaAs、AlGaAs 和InGaAs)、InGaAsP(例如，InGaAsP、GaAs、InGaAs、GaAsP和GaP)、 GaAsSb(例如，GaAsSb、GaAs和GaSb)、InGaAsN(例如，InGaAsN、 GaAs、InGaAs、GaAsN和GaN)或者AlInGaAsP(例如，AlInGaAsP、AlInGaAs、AlGaAs、InGaAs、InGaAsP、GaAs、InGaAs、GaAsP和GaP)制成。当然，在本申请实施例中，所述有源区114还可以通过其他用于形成量子阱层组合物制成。
所述有源区114被夹设在所述N-DBR层113和所述P-DBR层116之间，以形成谐振腔，其中，光子在被激发后在所述谐振腔内来回反射不断重复放大以形成激光振荡，从而形成了激光。本领域普通技术人员应知晓，通过对所述N-DBR层113和所述P-DBR层116的配置和设计能够可选择地控制激光的出射方向，例如，从所述N-DBR层113出射，或者，从所述P-DBR层116出射。
在本申请的一些具体示例中，所述N-DBR层113和所述P-DBR层116 被配置为使得：在所述VCSEL发光单元10被导通后，由所述有源区114 产生的激光在所述N-DBR层113和所述P-DBR层116之间形成的谐振腔内被多次反射后，从所述VCSEL发光单元10的所述P-DBR层116出射。
相应地，为了保证所述VCSEL发光单元10出射的激光的性能，位于所述P-DBR层116的所述P型电接触层117被实施为由可透光材料制成，且优选地，制成所述P型电接触层117的所述可透光材料的透光性良好。
在本申请的另一些具体示例中，所述N-DBR层113和所述P-DBR层 116被配置为使得：在所述VCSEL发光单元10被导通后，由所述有源区114 产生的激光在所述N-DBR层113和所述P-DBR层116之间形成的谐振腔内被多次反射后，从所述VCSEL发光单元10的所述N-DBR层113出射。相应地，所述衬底层111相对较薄，以保证所述VCSEL发光单元10出射的激光的性能。
所述正电连接端12和所述负电连接端13电连接于所述发光主体11。值得一提的是，当一个所述VCSEL发光单元10仅包括一个发光主体11时，所述VCSEL发光单元10的正电连接端12包括配置于所述一个发光主体 11的一个正电极，所述VCSEL发光单元10的负电连接端13包括配置于所述一个发光主体11的一个负电极。
当一个所述VCSEL发光单元10包括两个或两个以上所述发光主体11 时，所述VCSEL发光单元10的正电连接端12包括配置于所述两个或两个以上发光主体11的多个第一布线结构，其中，所述多个第一布线结构相互电连接。所述VCSEL发光单元10的负电连接端13包括配置于所述两个或两个以上发光主体11的多层第二布线结构。
在本申请的一个具体示例中，所述多个第一布线结构被实施为电连接于所述发光主体11的上表面的顶部电导通图案，所述多层第二布线结构被实施为电连接于所述发光主体11的侧表面的底部电导通图案。
在本申请的一个具体示例中，所述VCSEL发光单元10的所述正电连接端12和所述负电连接端13分别形成于所述发光主体11的上表面和侧表面。也就是说，在该实施例中，当所述VCSEL发光单元10的正电连接端12和负电连接端13分别形成于所述发光主体11的上表面和侧表面时，所述VCSEL发光单元10的所述正电连接端12形成于所述P型电接触层 117的上表面，所述负电连接端13形成于所述N型电接触层112的侧表面。
应可以理解，所述正电连接端12和所述负电连接端13也可形成于所述发光主体11的其他位置。例如，在本申请的另一具体示例中，所述VCSEL 发光单元10的所述正电连接端12和所述负电连接端13分别形成于所述发光主体11相对的上表面和下表面，对此，并不为本申请所局限。也应可以理解，术语“上”、“下”、“侧”等指示的方位或位置关系是相对方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的元件必须具有特定的方位、以特定的方位构造和操作，因此，上述术语不能理解为对本发明的限制。
值得一提的是，在实际应用中，为了保护VCSEL发光单元10的结构和性能，需要对所述VCSEL发光单元10进行封装，以形成封装产品。在所述VCSEL发光单元10封装的过程中，所述VCSEL发光单元10被保持于封装面的上方。当所述VCSEL发光单元10的所述正电连接端12和所述负电连接端13分别形成于所述发光主体11相对的上表面和下表面时，所述VCSEL发光单元10的接近所述封装面的表面(即，所述VCSEL发光单元10的下表面)与所述封装面之间需设置预留空间，以避免电连接于所述 VCSEL发光单元10的下表面的所述负电连接端13的电连接线与所述封装面相互挤压。进而，避免电连接于所述VCSEL发光单元10的所述负电连接端13的电连接线的结构和性能在所述VCSEL发光单元10的封装过程中受到不良影响。
相应地，当所述VCSEL发光单元10的所述负电连接端13形成于所述发光主体11的下表面时，所述VCSEL发光单元10的下表面与所述封装面之间设置的预留空间不利于封装产品的体积小型化。因此，优选地，所述 VCSEL发光单元10的正电连接端12和负电连接端13分别形成于所述发光主体11的上表面和侧表面，以便于所述VCSEL发光单元10的封装。
进一步地，在本申请的一个具体示例中，电连接于所述P型电接触层117 的所述正电连接端12被设计为环形电连接端，即，所述正电连接端12具有环形结构，以形成对应于所述限制孔101的出光孔103。也就是说，所述正电连接端12形成对应于所述限制孔101的所述出光孔103。从所述 P-DBR层116出射的激光透过所述VCSEL发光单元10的所述P型电接触层117，穿过所述正电连接端12形成的所述出光孔103后被射出。
更进一步地，所述寻址电路结构20设计配合所述可寻址VCSEL芯片的半导体结构设计，以使得所述寻址电路结构20在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。如图2 和图3所示，所述寻址电路结构20包括多条正电连接线21和多条负电连接线22，其中，每一所述正电连接线21电连接于至少二所述VCSEL发光单元10的所述正电连接端12；每一所述负电连接线22电连接于至少二所述VCSEL发光单元10的所述负电连接端13，通过这样的方式，所述寻址电路结构20形成所述多个VCSEL发光单元10的寻址电路以使得所述多个 VCSEL发光单元10中任一所述VCSEL发光单元10适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。
当激光从所述VCSEL发光单元10的所述P-DBR层116出射时，为了保证所述VCSEL发光单元10出射的激光的性能，在一个具体示例中，可在所述正电连接线21上设置开孔，以使得从所述P-DBR层116出射的激光穿过所述正电连接线21上的开孔后被射出。相应地，在该具体示例中，所述正电连接线21具有至少一开孔，所述开孔对应于所述正电连接端12 的所述出光孔103，如图2所示。也可选择可透光的材料制备所述正电连接线21。相应地，在本申请的另一具体示例中，电连接于所述VCSEL发光单元10的所述正电连接端12的所述正电连接线21由可透光的导电材料制成，如图3所示。
值得一提的是，所述正电连接线21和所述负电连接线22的形状和尺寸可依据实际应用情况而定，例如，所述正电连接线21和所述负电连接线 22可被实施为具有预设宽度的条状电连接结构，以覆盖于所述VCSEL发光单元10的电连接端，进而实现与所述VCSEL发光单元10的电连接，如图 2和图3所示。
如前所述，每一所述正电连接线21电连接于至少二所述VCSEL发光单元10的所述正电连接端12，每一所述负电连接线22电连接于至少二所述VCSEL发光单元10的所述负电连接端13。一方面，相比于传统的实现 VCSEL分区点亮的布线方案(即多层布线方案)，将寻址电路的思路应用于VCSEL分区点亮的布线方式相对地简化了布线结构。随着所述VCSEL发光单元的数量的增加，该布线结构的优势更加明显。另一方面，相对较为简化的布线结构使得所述可寻址VCSEL芯片的散热效率相对提高，避免所述VCSEL芯片工作时产生的热量影响所述VCSEL芯片的出射激光的性能。又一方面，以相对较少的布线来构建其所需的寻址电路，降低成本且利于工艺实现。
具体地，在本申请实施例中，如图2和图3所示，每一所述正电连接线 21电连接于一行或一列所述VCSEL发光单元10的所述正电连接端12，每一所述负电连接线22电连接于一行或一列所述VCSEL发光单元10的所述负电连接端13。
值得一提的是，一行所述VCSEL发光单元10或一列所述VCSEL发光单元10是指在同一延伸方向上的所述VCSEL发光单元10，其中，所述延伸方向并非指特定的某一方向。
综上，基于本申请实施例的可寻址VCSEL芯片被阐明，所述可寻址 VCSEL芯片将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能，且能够满足在散热等其他方面的性能需求。进一步地，通过相对较少的布线构建其所需的寻址电路可降低成本且利于工艺实现。而且，所述可寻址VCSEL芯片的寻址电路结构20设计配合所述可寻址VCSEL芯片的半导体结构设计，以使得所述寻址电路结构20 在实现分区点亮功能的同时，还能够避免其影响所述可寻址VCSEL芯片的出射激光的性能。
一方面，所述可寻址VCSEL芯片的寻址电路的布线方式相对地减少了所述电连接线的数量，进而，降低了布线的难度。另一方面所述可寻址VCSEL 芯片的电连接线的数量相对较少，使得所述可寻址VCSEL芯片的散热效率相对提高。
示意性VCSEL芯片的制备方法
根据本申请的另一方面，还提供了一种VCSEL芯片的制备方法，其用于制备如上所述的VCSEL芯片。参考说明书附图之图4至图5D，根据本申请实施例的VCSEL芯片的制备方法被阐明。如图4所示，根据本申请实施例的所述可寻址VCSEL芯片的制备方法，包括：S110，形成半导体结构，所述半导体结构自下而上依次包括衬底层结构、N型电接触结构、N-DBR 结构、有源区结构、P-DBR结构和P型电接触结构；S120，形成电连接于所述半导体结构的P型电接触层结构的多个正电连接端；S130，去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、P-DBR层和P型电接触层；S140，对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述N型电接触层、所述N-DBR层、所述有源区、所述限制层、所述 P-DBR层和所述P型电接触层；S150，形成电连接于所述多个发光主体的多个负电连接端，其中，所述发光主体、所述正电连接端以及所述负电连接端形成以阵列方式排布的相互电隔离的多个VCSEL发光单元；以及，S160，形成寻址电路结构，其中，所述寻址电路结构包括：多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL 发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
图5A至图5D图示了根据本申请实施例的所述可寻址VCSEL芯片的制备过程的示意图。如图5A所示，在步骤S110中，形成半导体结构100，所述半导体结构100自下而上依次包括衬底层结构110、N型电接触结构 120、N-DBR结构130、有源区结构140、P-DBR结构160和P型电接触结构170。具体地，通过半导体生长工艺形成所述衬底层结构110、叠置于所述衬底层结构110的N型电接触结构120、N-DBR结构130、有源区结构140、P-DBR结构160和P型电接触结构170。
在步骤S120中，形成电连接于所述芯片半成品200的P型电接触层结构170的多个正电连接端12。具体地，通过电镀工艺形成电连接于所述半导体结构100的所述正电连接端12。应可以理解，所述正电连接端12也可通过其他工艺形成于所述半导体结构100，对此，并不为本申请所局限。也应可以理解，所述正电连接端12也可形成于所述半导体结构100的其他位置，对此，并不为本申请所局限。
优选地，为了保证所述VCSEL芯片的出光性能，电连接于所述P型电接触结构170的所述正电连接端12被设置为环形电连接端，以形成出光孔。应可以理解，所述电连接端也可被设置为其他类型的电连接端。例如，所述电连接端也可被设置为平板型电连接端，即，所述正电连接端12整体地覆盖于所述P型电接触结构170的上表面，其中，所述正电连接端12的制成材料为可透光材料。
如图5B所示，在步骤S130中，去除所述半导体结构100的至少一部分以形成相互电隔离的多个子结构单元200，每个所述子结构单元200自下而上包括N型电接触层112、N-DBR层113、有源区114、P-DBR层116 和P型电接触层117。具体地，通过蚀刻工艺去除所述半导体结构100的至少一部分以形成相互间隔的多个子结构单元200。每两个子结构单元200 之间的间隔区域形成隔离槽102，使得所述多个子结构单元200之间实现电隔离。
值得一提的是，在本申请实施例中，在去除所述半导体结构100的至少一部分的过程中，所述衬底层结构110未被间隔为相互独立的多个部分。相应地，所述衬底层结构110由不导电的材料制成，因此，尽管所述衬底层结构110未被间隔为多个相互独立的部分，叠置于所述衬底层结构110上的多个子结构单元200仍可实现相互电隔离。也就是说，当叠置于所述衬底层结构110上的其中一个子结构单元200被导通后，其他叠置于所述衬底层结构110上的子结构单元200不会随之而被导通。
当然，应可以理解，在去除所述半导体结构100的至少一部分的过程中，所述衬底层结构110也可被间隔为相互独立的多个部分，也就是说，去除所述半导体结构100的至少一部分以形成相互间隔的多个独立结构。具体地，每个所述独立结构自下而上包括衬底层111、所述N型电接触层112、所述 N-DBR层113、所述有源区114、所述P-DBR层116和所述P型电接触层 117。
如图5B和图5C所示，在步骤S140中，对所述多个子结构单元300进行处理以在所述有源区114的上方形成具有限制孔101的限制层115。具体地，可通过氧化工艺形成所述限制层115，首先，为了保护所述正电连接端12，需在对所述子结构单元200氧化之前，形成包覆所述正电连接端12 的保护层800。接着，通过氧化工艺氧化所述多个子结构单元200，所述子结构单元200被氧化后，所述P-DBR层116的一部分被氧化，以在所述有源区114的上方形成所述限制层115。然后，暴露出所述正电连接端12，具体地，可通过去除包覆于所述正电连接端12的所述保护层800的至少一部分使得所述正电连接端12被暴露出来。也就是说，步骤S140，包括：形成包覆所述多个正电连接端12的保护层800；对所述多个子结构单元200 进行氧化；以及，暴露所述正电连接端12。
值得一提的是，可通过其他工艺形成所述限制层115，例如，可通过离子种植工艺形成所述有源区114上方的离子限制层，对此，并不为本申请所局限。
相应地，形成所述限制层115后的多个子结构单元200和所述衬底层结构110形成多个发光主体11，每一所述发光主体11自下而上包括衬底层111、所述N型电接触层112、所述N-DBR层113、所述有源区114、所述限制层115、所述P-DBR层116和所述P型电接触层117。
在步骤S150中，形成电连接于所述多个发光主体11的多个负电连接端13。所述发光主体11、所述正电连接端12和所述负电连接端13形成以阵列方式排布的多个相互电隔离的VCSEL发光单元10。具体地，在本申请实施例中，通过电镀工艺形成电连接于所述发光主体11的所述多个负电连接端13。优选地，所述负电连接端13形成于所述发光主体11的侧表面。
值得一提的是，单个所述VCSEL发光单元10可由单个所述发光主体 11、形成于所述发光主体11的所述正电连接端12和所述负电连接端13形成，也可由两个及以上的发光主体11、形成于所述发光主体11的所述正电连接端12和所述负电连接端13形成。也就是说，每一所述VCSEL发光单元10包括至少一个发光主体11。
特别地，当一个所述VCSEL发光单元10包括两个及以上的发光主体 11时，在步骤S120中，即形成电连接于所述半导体结构100的P型电接触层结构117的多个正电连接端12的过程中，可通过形成第一布线结构于所述半导体结构100的方式形成所述正电连接端12。在步骤S150中，即形成电连接于所述发光主体11的多个负电连接端13的过程中，可通过形成第二布线结构于所述发光主体11的方式形成所述负电连接端13，其中，所述第二布线结构具有多层结构。
也就是说，步骤S120包括：形成电连接于所述半导体结构的第一布线结构；步骤S150包括：形成电连接于所述半导体结构的第二布线结构，其中，所述第二布线结构具有多层结构。
进一步地，在本申请的一个具体示例中，由两个及以上的发光主体11、形成于所述发光主体11的所述正电连接端12和所述负电连接端13形成的单个所述VCSEL发光单元10中，分别电连接于所述多个发光主体11的各个所述第一布线结构相互电连接，当所述VCSEL发光单元被导通时，单个所述VCSEL发光单元中的所述发光主体11均被导通。
形成所述VCSEL发光单元10后需形成电连接于所述VCSEL发光单元 10的寻址电路结构20，以实现所述VCSEL发光单元10的导通。如图5D 所示，在步骤S160中，形成寻址电路结构20，其中，所述寻址电路结构20 包括：多条正电连接线21和多条负电连接线22。具体地，每一所述正电连接线21电连接于至少二所述VCSEL发光单元10的所述正电连接端12；每一所述负电连接线22电连接于至少二所述VCSEL发光单元10的所述负电连接端13，所述寻址电路结构20和所述VCSEL发光单元10形成 VCSEL芯片。通过这样的方式，所述寻址电路结构20形成所述多个VCSEL 发光单元10的寻址电路以使得所述多个VCSEL发光单元10中任一所述VCSEL发光单元10适于通过导通一对所述正电连接线21和所述负电连接线22实现电导通。
特别地，在本申请的一个具体示例中，所述VCSEL芯片被导通时，激光从所述VCSEL发光单元10的所述P-DBR层116出射，为了保证所述 VCSEL发光单元10出射的激光的性能，可在所述正电连接线21上设置开孔104，以使得从所述P-DBR层116出射的激光穿过所述正电连接线21 上的开孔104后被射出。也就是说，所述正电连接线21具有至少一开孔 104，所述开孔104对应于所述正电连接端12的所述出光孔103。
应可以理解，可通过其他方式形成以阵列方式排布的多个相互电隔离的 VCSEL发光结构。例如，首先，形成相互独立的多个VCSEL发光结构，即，结构上没有相互连接的多个VCSEL发光结构；然后，将相互独立的多个 VCSEL发光结构以阵列方式排布于基板上，以形成以阵列方式排布的多个相互电隔离的VCSEL发光结构。
综上，基于本申请实施例的VCSEL芯片的制备方法被阐明，所述可寻址VCSEL芯片的制备方法将寻址电路的思路应用于VCSEL阵列中，从而以相对简化的布线结构实现了其分区点亮的功能。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。

Claims (16)

1.一种可寻址VCSEL芯片，其特征在于，包括：
相互电隔离且以阵列方式布置的多个VCSEL发光单元，每一所述VCSEL发光单元包括至少一发光主体以及用于导通所述发光主体的正电连接端和负电连接端；和
寻址电路结构，包括多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
2.根据权利要求1所述的可寻址VCSEL芯片，其中，每一所述正电连接线电连接于一行或一列所述VCSEL发光单元的所述正电连接端，以及，每一所述负电连接线电连接于一行或一列所述VCSEL发光单元的所述负电连接端。
3.根据权利要求1所述的可寻址VCSEL芯片，其中，所述VCSEL发光单元的所述正电连接端和所述负电连接端分别形成于所述发光主体相对的上表面和下表面。
4.根据权利要求1所述的可寻址VCSEL芯片，其中，所述VCSEL发光单元的所述正电连接端和所述负电连接端分别形成于所述发光主体的上表面和侧表面。
5.根据权利要求4所述的可寻址VCSEL芯片，其中，每一所述VCSEL发光单元的发光主体自下而上包括：衬底层、N型电接触层、N-DBR层、有源区、具有对应于所述有源区的限制层、P-DBR层和P型电接触层，其中，所述P型电接触层的上表面形成所述发光主体的上表面，所述N型电接触层的侧表面形成所述发光主体的侧表面。
6.根据权利要求5所述的可寻址VCSEL芯片，其中，所述正电连接端形成对应于所述限制孔的出光孔。
7.根据权利要求6所述的可寻址VCSEL芯片，其中，所述正电连接线由可透光的导电材料制成。
8.根据权利要求6所述的可寻址VCSEL芯片，其中，每一所述正电连接线具有至少一开孔，所述开孔对应于所述正电连接端的所述出光孔。
9.根据权利要求5所述的可寻址VCSEL芯片，其中，所述可寻址VCSEL芯片具有形成于每两个所述VCSEL发光单元之间的多个隔离槽，每一所述隔离槽自所述P型电接触层向下贯穿地延伸至所述衬底层，以通过所述多个隔离槽使得所述多个VCSEL发光单元之间相互电隔离。
10.根据权利要求5所述的可寻址VCSEL芯片，进一步包括位于每两个所述VCSEL发光单元之间的且掺杂地形成于各所述VCSEL发光单元的所述发光主体的多个隔离介质通道，以通过多个隔离介质通道使得所述多个VCSEL发光单元之间相互电隔离。
11.根据权利要求5所述的可寻址VCSEL芯片，其中，所述衬底层由不导电的材料制成。
12.根据权利要求11所述的可寻址VCSEL芯片，其中，所述衬底层的制成材料选自如下材料其中之一：InP、GaN。
13.一种VCSEL芯片的制备方法，其特征在于，包括：
形成半导体结构，所述半导体结构自下而上依次包括衬底层结构、N型电接触结构、N-DBR结构、有源区结构、P-DBR结构和P型电接触结构；
形成电连接于所述半导体结构的P型电接触层结构的多个正电连接端；
去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，每个所述子结构单元自下而上包括N型电接触层、N-DBR层、有源区、P-DBR层和P型电接触层；
对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，其中，形成所述限制层后的多个子结构单元和所述衬底层结构形成多个发光主体，每一所述发光主体自下而上包括所述衬底层、所述N型电接触层、所述N-DBR层、所述有源区、所述限制层、所述P-DBR层和所述P型电接触层；
形成电连接于所述多个发光主体的多个负电连接端，其中，所述发光主体、所述正电连接端以及所述负电连接端形成以阵列方式排布的相互电隔离的多个VCSEL发光单元；以及
形成寻址电路结构，其中，所述寻址电路结构包括：多条正电连接线和多条负电连接线，其中，每一所述正电连接线电连接于至少二所述VCSEL发光单元的所述正电连接端；每一所述负电连接线电连接于至少二所述VCSEL发光单元的所述负电连接端，通过这样的方式，所述寻址电路结构形成所述多个VCSEL发光单元的寻址电路以使得所述多个VCSEL发光单元中任一所述VCSEL发光单元适于通过导通一对所述正电连接线和所述负电连接线实现电导通。
14.根据权利要求13所述的VCSEL芯片的制备方法，其中，对所述多个子结构单元进行处理以在所述有源区的上方形成具有限制孔的限制层，包括：
形成包覆所述多个正电连接端的保护层；
对所述多个子结构单元进行氧化；以及
暴露所述正电连接端。
15.根据权利要求14所述的VCSEL芯片的制备方法，其中，去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元，包括：
通过蚀刻工艺去除所述半导体结构的至少一部分以形成相互电隔离的多个子结构单元。
16.根据权利要求14所述的VCSEL芯片的制备方法，其中，所述衬底层结构由不导电的材料制成。
CN202110686637.0A 2021-06-21 2021-06-21 可寻址vcsel芯片及其制备方法 Pending CN115579728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110686637.0A CN115579728A (zh) 2021-06-21 2021-06-21 可寻址vcsel芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110686637.0A CN115579728A (zh) 2021-06-21 2021-06-21 可寻址vcsel芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN115579728A true CN115579728A (zh) 2023-01-06

Family

ID=84578774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110686637.0A Pending CN115579728A (zh) 2021-06-21 2021-06-21 可寻址vcsel芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN115579728A (zh)

Similar Documents

Publication Publication Date Title
US10720758B2 (en) Emitter array with shared via to an ohmic metal shared between adjacent emitters
EP4047762B1 (en) Creating arbitrary patterns on a 2-d uniform grid vcsel array
JP3162333B2 (ja) 表面発光レーザ及びその製造方法
US7099364B2 (en) Vertical-cavity surface-emitting laser device array and method of manufacturing the same
US8891569B2 (en) VCSEL array with increased efficiency
CN111048996B (zh) 具有多组散布发射器的发射器阵列
US20240136798A1 (en) Bi-directional vertical cavity surface emitting lasers
US20230420918A1 (en) Vertical cavity surface emitting laser with active layer-specific addressability
CN113711450A (zh) 具有紧密节距和高效率的vcsel阵列
US20230163569A1 (en) Vcsel array with improved optical properties
US12046876B2 (en) Vertically offset vertical cavity surface emitting lasers
CN115579728A (zh) 可寻址vcsel芯片及其制备方法
CN111431031B (zh) 一种激光器芯片及其制造方法
CN113612110B (zh) Vcsel芯片及其制造方法
KR20200000196A (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
CN114552374A (zh) 一种垂直腔面发射激光器阵列
CN116417901A (zh) 可寻址vcsel芯片及其制备方法
CN115548868A (zh) Vcsel芯片及其制备方法
CN113422291B (zh) 一种激光器及其制造方法与应用
CN111431032B (zh) 一种激光器及其制造方法
US20240283218A1 (en) Matrix addressable vertical-cavity surface-emitting laser array
WO2021003643A1 (en) Vertical-cavity surface-emitting laser device
CN118825770A (zh) Vcsel发光点和vcsel阵列以及光学设备和vcsel器件的制造方法
KR20240143536A (ko) 발광 소자와, 다수의 발광 소자를 포함하는 발광 소자 어레이와, 발광 소자 어레이를 포함하는 발광 유닛
KR20240143538A (ko) 다수의 발광 소자를 포함하는 발광 유닛을 구비한 tof 센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination